CN102111957A - 用于增加每pcb层的布线通道数目的bga印迹图案 - Google Patents

用于增加每pcb层的布线通道数目的bga印迹图案 Download PDF

Info

Publication number
CN102111957A
CN102111957A CN201010238830XA CN201010238830A CN102111957A CN 102111957 A CN102111957 A CN 102111957A CN 201010238830X A CN201010238830X A CN 201010238830XA CN 201010238830 A CN201010238830 A CN 201010238830A CN 102111957 A CN102111957 A CN 102111957A
Authority
CN
China
Prior art keywords
bga
hole
center
pad
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010238830XA
Other languages
English (en)
Other versions
CN102111957B (zh
Inventor
鲍里斯·雷伊诺夫
岳平
什里拉姆·西德哈耶
约翰·克利夫兰
切布洛鲁·斯里尼瓦斯
斯里尼瓦斯·文卡塔拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jungle Network
Juniper Networks Inc
Original Assignee
Jungle Network
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jungle Network filed Critical Jungle Network
Publication of CN102111957A publication Critical patent/CN102111957A/zh
Application granted granted Critical
Publication of CN102111957B publication Critical patent/CN102111957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了用于增加每PCB层的布线通道数目的BGA印迹图案。该印刷电路板(PCB)包括球栅阵列(BGA)。该PCB进一步包括：具有圆形形状的第一BGA焊盘、以及具有圆形形状的第一通孔，其中，该第一通孔的圆形形状与该第一BGA焊盘的圆形形状的一部分重叠并且相对于第一BGA焊盘的中心对角旋转。该PCB还包括：具有圆形形状的第二BGA焊盘、以及具有圆形形状的第二通孔，其中，该第二通孔的圆形形状与该第二BGA焊盘的圆形形状的一部分重叠并且相对于第二焊盘的中心对角旋转，其中，第二通孔的中心设置在与第一通孔的中心相距第一距离并且相对于穿过第一通孔的中心的轴成第一角度处。

Description

用于增加每PCB层的布线通道数目的BGA印迹图案
技术领域
本发明主要涉及集成电路，更具体的，涉及包括球栅阵列的印刷电路板。 
背景技术
球栅阵列(BGA)包括一焊球阵列，这些焊球被固定至集成电路(IC)封装底部上的管脚，用于将IC封装电连接至印刷电路板(PCB)。然后，IC封装可以置于PCB上，该PCB具有图案中与IC封装上的焊球阵列相匹配的铜导电焊盘。可以加热焊球使焊球融化。当焊料冷却凝固时，固化的焊料将IC封装机械地固定至PCB。 
如图1A和1B所示，PCB 100上的传统BGA印迹包括“狗骨式”印迹元件110。狗骨式印迹(footprint)元件110通常包括：通孔130，提供穿过一层或者多层PCB 100的连接孔；以及BGA焊盘140，通过加热焊料可以将BGA焊球固定在其上。通常在PCB 100上的列120中复制单个狗骨式印迹元件110，以使PCB 100上的BGA焊盘140的配置与BGA阵列的配置相匹配。在PCB 100上以39.37mil(毫英寸)间距配置的狗骨式印迹图案为每对BGA列120提供每PCB层两条布线通道150(其中，“布线通道”包括PCB中设置一条导电轨道的区域)。用于两列BGA列120的每PCB层两条布线通道150阻止用于边缘连接差分对(即，用于差分信号传输 的导体对)的配线的“逃逸”，通常需要用于差分对的配线在通孔周围布线。这种布线对与差分对相关联的信号完整性具有负面影响。 
如图1B中更详细示出的，现有的狗骨式印迹元件110可以以列120的方式配置，其中，通孔130在垂直方向上具有每连续通孔130之间的距离d 180，以及在水平方向上具有每连续通孔130之间相同的距离d 190。可以以45度的角度160在PCB上形成每个狗骨式印迹元件110。 
发明内容
根据一实施方式，包括BGA的PCB进一步包括：具有圆形形状的第一BGA焊盘、以及具有圆形形状的第一通孔，其中，第一通孔的圆形形状与第一BGA焊盘的圆形形状的一部分重叠，并且相对于第一BGA焊盘的中心对角旋转。此外，PCB包括：具有圆形形状的第二BGA焊盘、以及具有圆形形状的第二通孔，其中，第二通孔的圆形形状与第二BGA焊盘的圆形形状的一部分重叠，并且相对于第二焊盘的中心对角旋转，其中，第二通孔的中心设置在距第一通孔的中心第一距离并且相对于穿过第一通孔的中心的轴成第一角度处。 
在另一实施方式中，具有多层和BGA印迹图案的PCB包括配置在第一列中的多个第一BGA印迹元件，每个第一BGA印迹元件均包括第一通孔和第一BGA焊盘。PCB进一步包括配置在第二列中的多个第二BGA印迹元件，每个第二BGA印迹元件均包括第二通孔和第二BGA焊盘，其中，第一BGA印迹元件和第二BGA印迹元件之间的相对间距和取向针对第一列和第二列产生每层三条布线通道的多层PCB。 
在又一实施方式中，具有多层和BGA印迹图案的PCB包括：配置在第一列中的多个第一BGA印迹元件，每个第一BGA印迹元件均包括第一通孔和第一BGA焊盘，其中，第一BGA焊盘和第一通孔具有圆形形状，其中，第一通孔与第一BGA焊盘的一部分重叠并且相对于第一BGA焊盘的中心对角旋转。该PCB进一步包括配置在第二列中的多个第二BGA印迹元件，每个第二BGA印迹元件均包括第二通孔和第二BGA焊盘，其中，第二BGA焊盘和第二通孔具有圆形形状，其中，第二通孔与第二BGA焊盘的一部分重叠并且相对于第二BGA焊盘的中心对角旋转，其中，第二通孔的中心设置在相对于穿过第一通孔的中心的轴的第一距离和第一角度处。第一BGA印迹元件和第二BGA印迹元件之间的相对间距和取向针对第一列和第二列产生每层三条布线通道的多层PCB，并且在PCB上，每个第二BGA印迹元件的取向相对于每个第一BGA印迹元件的取向反转180度。 
附图说明
结合在本说明书中构成本说明书的一部分的附图示出了本文中所描述的一个或者多个实施方式，并且，与该描述一起解释本发明。在附图中， 
图1A和图1B为以列配置形成BGA印迹图案的现有PCB BGA“狗骨式”印迹元件的示图； 
图2A和2B为根据示例性实施方式的相对于图1A和图1B的狗骨式印迹图案的增加每PCB层多条布线通道的BGA印迹图案的示图； 
图3A为包括多列图2A和图2B的BGA印迹图案的PCB的俯视图； 
图3B为描述两列图2A和图2B的BGA印迹图案的图3A的多层PCB的剖视图； 
图4为示出了包括BGA狗骨式印迹图案和图2A和图2B的示例性球栅阵列印迹图案的PCB的实例的示图；以及 
图5为示出了包括分离象限的BGA印迹图案的PCB的实例的示图，该BGA印迹图案包含图2A和图2B的印迹图案的变型。 
具体实施方式
下面参照附图进行详细描述。在不同的附图中可以使用相同的参考标号来标识相同或者相似的元件。此外，以下详细描述不限制本发明。取而代之，本发明的范围由所附权利要求及等同物来限定。 
如本文所描述的，BGA印迹图案相对于现有狗骨式BGA印迹图案，增加了每PCB层的布线通道数，从而能够减小PCB中的层数。本文中所描述的每两个相邻的BGA印迹图案列包括朝向彼此对角旋转从而在每两列之间留出宽的布线空隙的通孔。因此，BGA印迹图案包括每PCB层每两列三条布线通道，而不是图1A和图1B的狗骨式印迹图案的每PCB层每两列两条布线通道。布线通道数的增加使从多PCB层中的BGA逃逸的布线数增加了50％。本文中所使用的“布线通道”指的是PCB内可以设置一条导电轨道的区域。因此，BGA印迹元件之间更宽的间隙增加了可以容纳更多导电轨道的布线通道数。 
图2A为一对BGA印迹元件的示图，这对BGA印迹元件可以用作将BGA印迹元件列形成在PCB 200上的基底，从而增加每PCB层的布线通道数。如图2A所示，第一BGA印迹元件205可以包括BGA焊盘215和通孔220，其中，通孔220的圆形形状与BGA焊 盘215的圆形形状的一部分重叠。通孔220的中心可以相对于BGA焊盘215的中心对角旋转，以使通孔220的中心和BGA焊盘215的中心位于与穿过通孔220的中心的垂直轴成角度A1(或者与穿过BGA焊盘215的中心的垂直轴成角度A1)的轴上。角度A1可以近似为27度。通孔220的中心可以设置在沿着穿过通孔220的中心的垂直轴与BGA焊盘215的中心相距d1处。距离d1可以近似等于10mil。 
第二BGA印迹元件210也可以包括BGA焊盘215和通孔220。BGA印迹元件210可以相对于BGA印迹元件205旋转180度，以使BGA印迹元件205和BGA印迹元件210具有其各自的设置在相对侧上的通孔220和BGA焊盘215(即，以180度反转印迹元件)。BGA印迹元件210的通孔220的中心可以相对于BGA印迹元件210的BGA焊盘215的中心对角旋转，以使BGA焊盘215的中心和通孔220的中心位于与穿过通孔220的中心的垂直轴成角度A1的轴上(或者与穿过BGA焊盘215的中心的垂直轴成角度A1的轴上)。BGA印迹210的通孔220的中心可以设置在沿着穿过通孔220的中心的垂直轴与BGA焊盘215的中心垂直相距d1处。BGA印迹210的通孔220的中心可以设置在与穿过BGA印迹205的通孔220的中心的垂直轴成角度A2的方向上与BGA印迹205的通孔220的中心相距d2处。在一示例性实施方式中，距离d2可以近似等于36mil，角度A2可以近似等于56度。 
如图2B所示，可以在PCB 200上复制BGA印迹元件205和210以形成多列225BGA印迹元件。如图2B所示，BGA印迹元件230可以设置为其通孔220的中心位于沿着穿过BGA印迹205的通孔220的中心的垂直轴与BGA印迹205的通孔220中心相距d3处。距离d3可以近似等于39.37mil(即，等于BGA间距)。另一列可以通过在与BGA印迹元件230的通孔的中心相距d4并且与穿过 BGA印迹元件230的通孔220的中心的轴成角度A4处设置BGA印迹元件235的通孔220的中心而形成在PCB 220上。距离d4可以近似等于53mil，角度A4可以近似等于68度。另一BGA印迹元件240被设置为其通孔220的中心位于与BGA印迹元件230的通孔220的中心相距d5并且与穿过BGA印迹元件230的通孔220的中心的轴成角度A3处。距离d5可以近似等于53mil，角度A3可以近似等于68度。 
可以相对于BGA印迹元件205、210、230、235、以及240以如上所述的类似的相对距离和角度将另外的BGA印迹元件添加至PCB 200。例如，BGA印迹元件245可以在列225中设置成其通孔位于与BGA印迹元件230的通孔相距d2并且与穿过BGA印迹元件230的通孔的中心的垂直轴成角度A2处。BGA印迹元件250可以形成在沿着穿过BGA印迹元件205和230的通孔220的中心的轴与BGA印迹元件230相距d3处。BGA印迹元件255可以以与相对于BGA印迹元件230设置BGA印迹元件245的相同的方式，与BGA印迹元件210和245一起设置在列225中。BGA印迹元件260可以沿着穿过BGA印迹元件235和240的通孔220的中心的轴与BGA印迹元件235和240一起设置在列225中，并且与BGA印迹元件250相距d5且成角度A3。 
如在图3A和3B中进一步所示的，可以重复上述关于图2A和图2B所示的BGA印迹元件之间的相对距离和角度，从而形成BGA印迹元件的列225。BGA印迹元件的间距和取向在BGA印迹元件之下和之间产生可以用于布线导电连接(例如，导电轨道)的布线通道300。例如，如在图3A中所示，BGA印迹元件的间隔和取向针对每对310列225产生每PCB层三条布线通道300。图3B所提供的剖视图示出了针对PCB 200上单对列的每PCB层三条布线通道300。从图3B可以看出，每条布线通道300穿过PCB 200的层 320向下延伸，以使布线通道300的区域中的每个PCB层320都可以用于导电连接布线。 
上述关于图2A、图2B、图3A、以及图3B所述的BGA印迹图案假设为39.37mil(1mm)间距(即，BGA球中心之间的距离)和5mil轨道(PCB中或者PCB上的导电轨道的宽度)。然而，应当理解，本文中所述的BGA印迹图案还可以应用于改善具有其他轨道宽度的布线、和/或具有其他间距尺寸的BGA。无论假设间距为39.37mil(1mm)、0.8mm、0.65mm、0.5mm、还是任何其他间距(包括公制或英制实施的)，尺寸、距离、和角度可以根据所使用的轨道宽度和/或BGA间距与文中所述具体尺寸、距离、和角度不同。 
例如，可以将上述关于图2A、图2B、图3A、以及图3B所述的BGA印迹图案与其他BGA印迹图案结合，例如诸如在图4的PCB 400上所示的。如图4所示，现有的狗骨式印迹元件列410可以和本文中所述的BGA印迹元件列225一起使用。此外，在其他实施方式中BGA印迹元件的取向和间距可以改变。例如，如在图5的PCB 500上所示的，列取向在垂直方向上的BGA印迹元件510的图案可以与列取向在水平方向上的BGA印迹元件520的图案一起使用。此外，可以改变BGA印迹元件的间距和取向，以制造与图3A中所描述的图案类似但是稍有不同的BGA印迹元件的图案。例如，可以使用取向和间隔列以产生的部分“正方形”BGA印迹元件的同心图案的BGA印迹元件530的图案。如图5所示，BGA印迹元件的图案510、520、以及530可以与诸如通孔的图案540的其他类型的BGA印迹元件或者其他PCB配置结合。 
结论 
如本文所述的，BGA印迹图案相对于现有狗骨式BGA印迹图案增加了每PCB层的布线通道数。每PCB层的布线通道数的增加能够减少具有BGA的PCB中的层数。 
本文中所述的实施方式的前述描述提供了示意性的和说明性的描述，并非旨在穷举或将发明限制于所公开的精确形式。可以根据上述教导进行修改和变化，或可以从本发明的实践获得修改和变化。 
尽管在权利要求中陈述了和/或在说明书中公开了特征的特定结合，但是这些组合并非旨在限制本发明。事实上，这些特征中的许多特征可以以权利要求中有具体陈述的和/或说明书中没有公开的方式来组合。 
除非如这样明确描述，本申请中说明书中所使用的元素、过程或指令都不应解释为对本发明是关键的或必需的。同时，本文所使用的冠词“一(a)”意旨包括一个或多个项目。当只包括一个项目时，使用术语“一个(one)”或者类似的语言。此外，除非另有明确声明，短语“基于”意旨“至少部分基于”。本发明的范围由权利要求及其等价物限定。 

Claims (20)

1.一种包括球栅阵列(BGA)的印刷电路板(PCB)，包括：
具有圆形形状的第一BGA焊盘；
具有圆形形状的第一通孔；
其中，所述第一通孔的所述圆形形状与所述第一BGA焊盘的所述圆形形状的一部分重叠，并且相对于所述第一BGA焊盘的中心对角旋转；
具有圆形形状的第二BGA焊盘；以及
具有圆形形状的第二通孔；
其中，所述第二通孔的所述圆形形状与所述第二BGA焊盘的所述圆形形状的一部分重叠，并且相对于所述第二焊盘的中心对角旋转；
其中，所述第二通孔的中心设置在与所述第一通孔的中心相距第一距离并且相对于穿过所述第一通孔的中心的轴成第一角度处。
2.根据权利要求1所述的PCB，进一步包括：
具有圆形形状的第三BGA焊盘；
具有圆形形状的第三通孔；
其中，所述第三通孔的所述圆形形状与所述第三BGA焊盘的所述圆形形状的一部分重叠，并且相对于所述第三BGA焊盘的中心对角旋转；
具有圆形形状的第四BGA焊盘；以及
具有圆形形状的第四通孔；
其中，所述第四通孔的所述圆形形状与所述第四BGA焊盘的所述圆形形状的一部分重叠，并且相对于所述第四焊盘的中心对角旋转；
其中，所述第四通孔的中心设置在与所述第三通孔的中心相距第一距离并且相对于穿过所述第三通孔的中心的轴成所述第一角度处。
3.根据权利要求1所述的PCB，其中，所述第一BGA焊盘和所述第一通孔的取向相对于所述第二BGA焊盘和所述第二通孔的取向反转180度。
4.根据权利要求1所述的PCB，其中，所述第一距离近似等于36.0毫英寸，其中，所述第一角度等于56度。
5.根据权利要求1所述的PCB，其中，所述第一BGA焊盘的中心沿着穿过所述第一通孔的中心的所述轴与所述第一通孔的中心相距第二距离。
6.根据权利要求5所述的PCB，其中，所述第二距离近似等于10毫英寸。
7.根据权利要求6所述的PCB，其中，所述第二通孔的中心与所述第二BGA焊盘的中心相距所述第二距离。
8.根据权利要求1所述的PCB，其中，所述第一BGA焊盘的中心和所述第一通孔的中心设置在与穿过所述第一BGA焊盘的中心的垂直轴成第二角度的轴上。
9.根据权利要求8所述的PCB，其中，所述第二角度近似等于27度。
10.根据权利要求8所述的PCB，其中，所述第二BGA焊盘的中心和所述第二通孔的中心设置在与穿过所述BGA焊盘的中心的垂直轴成第三角度的另一轴上。
11.根据权利要求10所述的PCB，其中，所述第三角度近似等于27度。
12.一种包括多层和球栅阵列(BGA)印迹图案的印刷电路板(PCB)，所述PCB包括：
多个第一BGA印迹元件，配置在第一列中，每个所述第一BGA印迹元件均包括第一通孔和第一BGA焊盘；以及
多个第二BGA印迹元件，配置在第二列中，每个所述第二BGA印迹元件均包括第二通孔和第二BGA焊盘，
其中，所述第一BGA印迹元件和所述第二BGA印迹元件之间的相对间距和取向针对所述第一列和所述第二列产生每层三条布线通道的多层PCB。
13.根据权利要求12所述的PCB，其中，在所述PCB上，每个所述第二BGA印迹元件的取向相对于每个所述第一BGA印迹元件的取向反转180度。
14.根据权利要求12所述的PCB，进一步包括：
多个第三BGA印迹元件，配置在第三列中，每个所述第三BGA印迹元件均包括第三通孔和第三BGA焊盘；
多个第四BGA印迹元件，配置在第四列中，每个所述第四BGA印迹元件均包括第四通孔和第四BGA焊盘，
其中，所述第三BGA印迹元件和所述第四BGA印迹元件之间的间距和取向能够针对所述第三列和所述第四列产生每层三条布线通道的多层PCB。
15.根据权利要求12所述的PCB，其中，所述第一BGA焊盘和所述第一通孔具有圆形形状，以及
其中，所述第一通孔与所述第一BGA焊盘的一部分重叠，并且相对于所述第一BGA焊盘的中心对角旋转。
16.根据权利要求15所述的PCB，其中，所述第二BGA焊盘和所述第二通孔具有圆形形状，
其中，所述第二通孔与所述第二BGA焊盘的一部分重叠，并且相对于所述第二焊盘的中心对角旋转，以及
其中，所述第二通孔的中心设置在相对于穿过所述第一通孔的中心的轴的第一距离和第一角度处。
17.根据权利要求14所述的PCB，其中，所述第三BGA焊盘和所述第三通孔具有圆形形状，以及
其中，所述第三通孔与所述第三BGA焊盘的一部分重叠，并且相对于所述第三BGA焊盘的中心对角旋转。
18.根据权利要求17所述的PCB，其中，所述第四BGA焊盘和所述第四通孔具有圆形形状，
其中，所述第四通孔与所述第四BGA焊盘的一部分重叠，并且相对于所述第四焊盘的中心对角旋转，以及
其中，所述第四通孔的中心设置在相对于穿过所述第三通孔的中心的轴的第二距离和第二角度处。
19.根据权利要求12所述的PCB，其中，所述第二通孔的中心设置在与所述第一通孔的中心相距第一距离并且相对于穿过所述第一通孔的中心的轴成第一角度处，
其中，所述第一BGA焊盘的中心沿着穿过所述第一通孔的中心的所述轴与所述第一通孔的中心相距第二距离，
其中，所述第二通孔的中心与所述第二BGA焊盘的中心相距所述第二距离，以及
其中，所述第一BGA焊盘的中心设置在相对于穿过所述第一通孔的中心的所述轴成第二角度处。
20.根据权利要求19所述的PCB，其中，所述第一距离近似等于36毫英寸，
其中，所述第一角度范围近似等于56度，
其中，所述第二距离近似等于10毫英寸，以及
其中，所述第二角度近似等于27度。
CN201010238830.XA 2009-12-28 2010-07-27 用于增加每pcb层的布线通道数目的bga印迹图案 Active CN102111957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/647,737 2009-12-28
US12/647,737 US8273994B2 (en) 2009-12-28 2009-12-28 BGA footprint pattern for increasing number of routing channels per PCB layer

Publications (2)

Publication Number Publication Date
CN102111957A true CN102111957A (zh) 2011-06-29
CN102111957B CN102111957B (zh) 2016-01-20

Family

ID=42768458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010238830.XA Active CN102111957B (zh) 2009-12-28 2010-07-27 用于增加每pcb层的布线通道数目的bga印迹图案

Country Status (3)

Country Link
US (1) US8273994B2 (zh)
EP (1) EP2339901A1 (zh)
CN (1) CN102111957B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001079A1 (zh) * 2017-06-27 2019-01-03 华为技术有限公司 一种印刷电路板和通信设备
WO2023246160A1 (zh) * 2022-06-21 2023-12-28 中兴通讯股份有限公司 电路板、电路板组件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664541B2 (en) * 2011-07-25 2014-03-04 International Business Machines Corporation Modified 0402 footprint for a printed circuit board (‘PCB’)
US9544992B2 (en) 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
JP6436738B2 (ja) * 2014-11-19 2018-12-12 キヤノン株式会社 プリント配線板、半導体装置及びプリント回路板
US9775231B2 (en) 2014-11-21 2017-09-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
KR102408126B1 (ko) 2015-05-29 2022-06-13 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
US9916410B2 (en) 2015-06-22 2018-03-13 International Business Machines Corporation Signal via positioning in a multi-layer circuit board
US10187972B2 (en) 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US9881115B2 (en) 2016-04-27 2018-01-30 International Business Machines Corporation Signal via positioning in a multi-layer circuit board using a genetic via placement solver
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10840173B2 (en) * 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
TW202109986A (zh) 2019-05-20 2021-03-01 美商安芬諾股份有限公司 高密度高速電連接器
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
TW202147717A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
US11812544B2 (en) * 2021-12-21 2023-11-07 Xilinx, Inc. Breakout structure for an integrated circuit device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US6284353B1 (en) * 1997-01-10 2001-09-04 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US20020084312A1 (en) * 2000-12-29 2002-07-04 Shier Daniel E. Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
US20070085193A1 (en) * 2005-10-18 2007-04-19 Kazuhiro Kashiwakura Printed wiring board and method of suppressing power supply noise thereof
US20070216002A1 (en) * 2006-03-03 2007-09-20 Tanoue Tetsuharu Semiconductor device
WO2008113767A2 (en) * 2007-03-16 2008-09-25 Tourne Technologies Bv Method of manufacturing a printed circuit board
CN101541143A (zh) * 2008-03-18 2009-09-23 株式会社东芝 印刷电路板和电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6395995B1 (en) * 2000-03-15 2002-05-28 Intel Corporation Apparatus for coupling integrated circuit packages to bonding pads having vias
US20030047348A1 (en) 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
US7269813B2 (en) 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
JP4211986B2 (ja) * 2004-12-02 2009-01-21 パナソニック株式会社 プリント基板およびプリント基板の設計方法、ｉｃパッケージの接続端子設計方法、ｉｃパッケージの接続方法
US7368667B2 (en) * 2005-08-10 2008-05-06 Alcatel Using rows/columns of micro-vias to create PCB routing channels in BGA interconnect grid (micro-via channels)
US7884481B2 (en) 2007-08-02 2011-02-08 Mediatek Inc. Semiconductor chip package and method for designing the same
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US6284353B1 (en) * 1997-01-10 2001-09-04 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US20020084312A1 (en) * 2000-12-29 2002-07-04 Shier Daniel E. Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
US20070085193A1 (en) * 2005-10-18 2007-04-19 Kazuhiro Kashiwakura Printed wiring board and method of suppressing power supply noise thereof
US20070216002A1 (en) * 2006-03-03 2007-09-20 Tanoue Tetsuharu Semiconductor device
WO2008113767A2 (en) * 2007-03-16 2008-09-25 Tourne Technologies Bv Method of manufacturing a printed circuit board
CN101541143A (zh) * 2008-03-18 2009-09-23 株式会社东芝 印刷电路板和电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001079A1 (zh) * 2017-06-27 2019-01-03 华为技术有限公司 一种印刷电路板和通信设备
US11019724B2 (en) 2017-06-27 2021-05-25 Huawei Technologies Co., Ltd. Printed circuit board and communications device
WO2023246160A1 (zh) * 2022-06-21 2023-12-28 中兴通讯股份有限公司 电路板、电路板组件

Also Published As

Publication number Publication date
CN102111957B (zh) 2016-01-20
US20110155434A1 (en) 2011-06-30
US8273994B2 (en) 2012-09-25
EP2339901A1 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102111957A (zh) 用于增加每pcb层的布线通道数目的bga印迹图案
US8168895B2 (en) Printed wiring board
KR100258263B1 (ko) 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages)
US10568198B2 (en) Printed circuit board and semiconductor package structure
US8232641B2 (en) Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure
US7906734B2 (en) Electrical terminal footprints for a printed circuit board
US7269813B2 (en) Off-width pitch for improved circuit card routing
KR101405328B1 (ko) 연성 회로 기판
JP2000294720A (ja) 半導体集積回路パッケージ
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
WO2024109670A1 (zh) 电路板组件及电路板组件的制备方法
TW202031106A (zh) 多層印刷基板
TWI566352B (zh) 封裝基板及封裝件
TWI730489B (zh) 電路板及應用其的電子裝置
JPH08288658A (ja) Ｂｇａパッケージ搭載用印刷配線基板
US6744130B1 (en) Isolated stripline structure
CN105704918A (zh) 一种高密度印制电路板
CN211267256U (zh) 提高大功率器件的可靠性焊接的封装结构
JP2004207741A (ja) 電子素子と信号伝達用多層ｐｃ基板との信号接続技術
TWI656814B (zh) 電路板線路配置方法及電路板線路結構
JP2006261543A (ja) 半導体装置実装パッケージ及び中継プリント配線基板
TWI822504B (zh) 印刷電路板
US20120292088A1 (en) Electronic device with obliquely connected components
US20070114578A1 (en) Layout structure of ball grid array
CN213907043U (zh) 一种印制电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Juniper Networks, Inc.

Address before: California, USA

Applicant before: Jungle network

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: NETSCREEN TECHNOLOGIES INC. TO: JUNIPER NETWORKS INC.

C14 Grant of patent or utility model
GR01 Patent grant