JP2004207741A - 電子素子と信号伝達用多層pc基板との信号接続技術 - Google Patents
電子素子と信号伝達用多層pc基板との信号接続技術 Download PDFInfo
- Publication number
- JP2004207741A JP2004207741A JP2003425376A JP2003425376A JP2004207741A JP 2004207741 A JP2004207741 A JP 2004207741A JP 2003425376 A JP2003425376 A JP 2003425376A JP 2003425376 A JP2003425376 A JP 2003425376A JP 2004207741 A JP2004207741 A JP 2004207741A
- Authority
- JP
- Japan
- Prior art keywords
- electrically conductive
- conductive contacts
- grid
- board
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Connecting Device With Holders (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための技術を提供することである。
【解決手段】電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための表面実装グリッド配列で電気信号を電気的に接続する。この場合、該表面実装グリッド配列の複数の電気伝導接点を、複数の副グリッド配列にグループ化し、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離することで、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に前記チャネルを形成する。
【選択図】図1
【解決手段】電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための表面実装グリッド配列で電気信号を電気的に接続する。この場合、該表面実装グリッド配列の複数の電気伝導接点を、複数の副グリッド配列にグループ化し、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離することで、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に前記チャネルを形成する。
【選択図】図1
Description
この発明は一般的には信号伝達用多層PC基板に関する。より詳しくは、本発明は、電子素子と信号伝達用多層PC基板の間で電気信号を電気的に接続するための技術に関する。
以下に述べる電子素子と信号伝達用多層PC基板の間で電気信号を電気的に接続するための技術は、下記引例に関連技術が記載されている点を留意する必要がある。すなわちこれらの引例とは本特許出願で優先権を主張する2002年12月23日出願の米国出願10/326,079であり、この出願は2002年4月22日出願の米国特許出願番号第10/126,700号の一部継続特許出願であり、さらにその出願は2000年8月30日出願の米国特許出願番号第09/651,188号、現在米国特許第6,388,890号の継続特許出願であり、この09/651,188号出願は2000年6月19日出願の米国仮特許出願番号第60/212,387号の優先権を主張している。上記の全部の出願が本願明細書においては引例として使用されている。
さらに本特許出願で優先権を主張する上記2002年12月23日出願の米国出願10/326,079は、2002年3月20日出願の米国特許出願番号第10/101,211号の一部継続特許出願であり、さらにその出願は2000年8月30日出願の米国特許出願番号第09/651,188号、現在米国特許第6,388,890号の一部継続特許出願であり、この09/651,188号出願は2000年6月19日出願の米国仮特許出願番号第60/212,387号に対する優先権を主張している。上記の全部の出願が本願明細書においては引例として使用されている。
電子素子間の電気的接続を形成するためには、PC基板が永年使用されてきた。この種の第1代目の基板は、基板表面上に実装された電子素子間に電気信号を送るために、基板表面上だけに単一の信号層を有していた。これら単一の信号層基板では、同じ基板に搭載する電子素子の間で送られることが出来る電気信号の数に関して厳しい限界を有する。すなわち、単一の信号層基板に搭載する電子素子の間で送ることが出来る電気信号の数は、その信号層の表面積により制限される。
この単一の信号層基板における基板表面の面積的な限界により、その後に多層PC基板が発展するに至った。この種の多層PC基板では、各層の片面に信号層を設けても又は両面でもよくて、さらに多層PC基板内に多層の信号層を埋設してもよい。このようにして、この種の多層PC基板では、同じ基板に搭載する電子素子の間で伝達できる電気信号数を大幅に増加することが出来るようになった。
多層PC基板の使用は、特に高密度パッケージを有する電子素子を使用するときには特に有益である。すなわち、高密度パッケージを有する電子素子を実装するには、一般に多層PC基板内の複数層では、同じ基板に搭載する電子素子間で電気的接続するように構成することが必要となる。事実、電子構成素子パッケージの密度向上には、一般的に電子素子が取り付けられる多層PC基板中の多くの層を必要とする。しかしながら、多層PC基板により提供されることができる層数が理論的に無制限である一方、特に電子素子間の高速電気信号を送ろうとする時に、多層PC基板の層数が相当な数を上回ると技術的な問題が発生する。例えば多層PC基板の異なる層間の電気的接続を作るときに、導体間電気接続(バイア)が一般に使われる。これらの導体間電気接続(バイア)によって、多層PC基板内の異なる層の間で直接的に垂直方向の電気的接続が可能となる一方、それによって、その導体間電気接続(バイア)を通じて信号伝達の効率性に悪影響を与えるという導体間電気接続(バイア)に固有の問題が発生する。すなわち、これらの導体間電気接続(バイア)は固有の避け難い抵抗値、キャパシタンス値およびインダクタンス値を有する。そして、それは各々の導体間電気接続(バイア)に沿って伝達される信号に悪影響を与えてしまう。加えて、これらの固有の問題は、PC基板の生産性を低下させるという弊害をもたらし、結果としてコストアップという副作用を有する。さらに信号効率への逆影響により、これらの固有の問題は、各々の導体間電気接続(バイア)に沿って広がっている信号のバンド幅をも制限してしまう。これらの逆影響は、多層PC基板層数が増加すればそれに伴って更に増加することになる。
本発明は上述の課題を解決するためになされたもので、その目的は多層PC基板の層数を増やさずに、多層PC基板に搭載する電子素子間の電気的接続の数を増やすことである。より詳しくは、電子素子と複数の信号層を有する信号伝達用多層PC基板との間で効率的で費用対効果が優れた、電気信号を電気的に接続するための表面実装グリッド配列を提供することを目的とし、併せてその表面実装グリッド配列を用いて信号伝達用多層PC基板の層数を減らす方法を提供することを目的とする。
上記目的を達成するために本発名では、電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための技術を開示する。1つの特定の典型的な実施例においてこの技術は、電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための表面実装グリッド配列で実現することが可能である。この場合その表面実装グリッド配列は、該表面実装グリッド配列の複数の電気伝導接点が、複数の副グリッド配列にグループ化されており、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に前記チャネルが形成されていることを特徴とする。
本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の各々は、いかなる数の形状およびサイズをも有することができることを特徴とする。
さらに本発明のこの実施例における他の技術的側面は、前記チャネルは、チャネルを形成する前の表面実装グリッド配列の複数の電気伝導接点を取り除いて形成されていることを特徴とする。そしてその場合には、チャネルを形成する前の表面実装グリッド配列から取り除かれた前記複数の電気伝導接点は、電気伝導接点の少なくとも行と列のいずれかで構成されていることを特徴としている。
さらに本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の複数の電気伝導接点が、中心部位と外端部位を有し、前記チャネルの幅が、該中心部位から外端部位へ向けて拡大するように構成されたことを特徴とする。
さらにまた本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の全てが、単一の電子素子に用いられるように構成されたことを特徴とし、さらにその代替技術としては、電気伝導接点をグループ化した前記複数の副グリッド配列の各々が、各々分離した単一の電子素子に用いられるように構成されたことを特徴とする。
さらに本発明のこの実施例における他の技術的側面は、前記複数の電気伝導接点の各々が所定の電気特性を有し、該複数の電気伝導接点の幾つかは、各々の所定の電気特性に基づいて少なくとも一部が物理的に配列され、かつ前記チャネルが該配列に従い形成されるように構成されたことを特徴とする。例えば、前記複数の電気伝導接点の各々の電気特性が、信号特性、電源特性、接地特性、テスト特性、無接続特定のいずれか一つで構成されてもよい。
さらに本発明のこの実施例における他の技術的側面は、前記チャネルが、前記複数の電気伝導接点の内の幾つかの電気伝導接点と一致するように構成されたことを特徴とする。さらに前記信号伝達用多層PC基板の内部に形成された前記チャネルは、前記複数の電気伝導接点の内の幾つかの電気伝導接点の下にある複数の信号層の内、少なくとも一つの層の上に形成されたことを特徴とする。
本発明の他の実施例として、上記技術は特定の方法として実現することが可能である。すなわち電子素子と複数の信号層を有する信号伝達用多層PC基板との間で、電気信号を電気的に接続する方法において、該方法は、伝達するための複数の電気信号を特定するステップと、前記複数の電気信号の幾つかに関連する複数の電気伝導接点を、電気伝導接点の複数の副グリッド配列に配列するステップとで構成され、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に形成されていることを特徴とする。なおこの方法は上記の表面実装グリッド配列の特徴に沿って、さらに各種の方法に関する実施例をも構成することが出来る。
以下に本発明を、添付図面に示した実施例を参照にして更に詳細に説明する。実施例を参照にして説明を行なうので、本発明の権利範囲はその説明のみに限定されないものと理解されなければならない。すなわちこの技術に関連する通常の知識を有する当業者であれば、追加的な実施、改造、実施例の創作、他の使用分野は当然考えられるので、それらは、特許請求の範囲に記載、および本発明の広範囲な利用価値より判断して全て出願人の権利範囲内であることをここで主張する。
本発明にかかる表面実装グリッド配列では、信号伝達用多層PC基板に単一の表面実装グリッド配列ではなく、その中にチャネルを構成しているために、チャネル内に効率的に信号線を配置することが出来る。これにより、信号伝達用多層PC基板全体の層数を減らすこが可能となる。特に本発明では、各種のチャネル構成を開示し、必要に応じた効率的なチャネルを信号伝達用多層PC基板内に設けることが可能である。
まず信号伝達用多層PC基板の層の数を減らすための下記マイクロバイアをベースとする技術を引用するのが有用であると思われる。すなわち本特許出願で優先権を主張する2002年12月23日出願の米国出願10/326,079、その一部継続出願の基礎となる米国特許出願番号第10/126,700号、その継続出願の基礎となる米国特許出願番号第09/651,188号(現在米国特許第6,388,890号)、さらにその継続出願の基礎となる米国仮特許出願番号第60/212,387号には関連する技術が開示されている。またさらに信号伝達用多層PC基板の層の数を減らすための下記電源/接地層をベースとする技術を引用するのも併せて有用であると思われる。すなわち本特許出願で優先権を主張する2002年12月23日出願の米国出願10/326,079、その一部継続出願の基礎となる米国特許出願番号第10/101,211号、その継続出願の基礎となる米国特許出願番号第09/651,188号(現在米国特許第6,388,890号)、さらにその継続出願の基礎となる米国仮特許出願番号第60/212,387号には関連する技術が開示されている。上記のマイクロバイアをベースおよび電源/接地層をベースとする技術は、信号伝達用多層PC基板の層の数を減らすためには、確かに有用な技術ではある。しかしながらこれらの技術は、その信号伝達用多層PC基板上に搭載される電子素子が信号経路を念頭に設計されているならば、さらに有用性を有するものと思われる。
図1には952個(つまり28個x34個のアレー状の配列)の電気伝導接点102を有した信号伝達用多層PC基板の一部分100が示されており、これらの電気伝導接点が、この信号伝達用多層PC基板の表面に搭載されるべき電子素子の表面実装グリッド配列パッケージで形成された対応する電気伝導接点と、相互に接続することになる。もちろん952個の電気伝導接点102が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する952個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図1には更に、電気伝導接点/バイア(導体間電気接続)104が示されており、これは信号伝達用多層PC基板の表面層上にある電気伝導接点102の各々とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお各電気伝導接点102と各電気伝導接点/バイア104との電気接続線は、図を必要以上に複雑にしない為に図1では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点102が電気的にどの電気伝導接点/バイア104に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点102又は、より適切に言えばアレー状の電気伝導接点/バイア104は、4つのグループに分割されている(例えばa,b,c及びdのグループ)。この4つのグループは、中央チャネル106により分割されており、アレー状の電気伝導接点102又は、より適切に言えばアレー状の電気伝導接点/バイア104を形成する。この構成により、電気伝導接点102の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この中央チャネル106内で電気信号を伝達することが可能となる。
ただし、信号伝達用多層PC基板の表面層に載置する電子素子の表面実装グリッド配列パッケージが信号伝達という点を念頭に置いて設計されていない限り、上記引例のマイクロバイアと電源/接地層をベースとした技術を使用しない信号伝達用多層PC基板の1または複数の信号層で、さらに多くのチャネルを形成することは不可能となる。
例えば図2には、1080個(つまり30個x36個のアレー状の配列)の電気伝導接点202を有した信号伝達用多層PC基板の表面層の一部分200が示されており、この表面層の一部分200が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する1080個(これも30個x36個のアレー状の配列)の電気伝導接点と接する構造になっている。もちろん1080個の電気伝導接点202が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する1080個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図2には更に、電気伝導接点/バイア(導体間電気接続)204が示されており、これは信号伝達用多層PC基板の表面層上にある電気伝導接点202の各々とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお図1と同様に、各電気伝導接点202と各電気伝導接点/バイア204との電気接続線は、図を必要以上に複雑にしない為に図2では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点202が電気的にどの電気伝導接点/バイア204に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点202又は、より適切に言えばアレー状の電気伝導接点/バイア204は4つ主要のグループに分割されている(例えばa,b,c及びdの主要グループ)。この4つの主要グループは、中央チャネル206により分割されており、それら4つのグループは、アレー状の電気伝導接点202又は、より適切に言えばアレー状の電気伝導接点/バイア204を形成する。この構成により、電気伝導接点202の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この中央チャネル206内で電気信号を伝達することが可能となる。
更に又、電気伝導接点202つまりアレー状の電気伝導接点/バイア204の配列中にある電気伝導接点202の行と列を欠落させて、上記4つの各主要グループ中に追加チャネル208が形成されている。この構成により、電気伝導接点202の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この追加チャネル208内で電気信号を伝達することが可能となる。もちろん電気伝導接点202つまりアレー状の電気伝導接点/バイア204の配列中にある電気伝導接点202の行と列を欠落させるためには同様に、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージ側でも、電気伝導接点の行と列を欠落させる必要がある。このように本発明の一実施例では、信号伝達用多層PC基板の表面上に搭載される電子素子の表面実装グリッド配列パッケージから電気伝導接点の行と列を欠落させ、電気伝導接点202又は、より適切に言えば電気伝導接点/バイア204の配列からも電気伝導接点202の行と列を欠落させる。これにより追加チャネル208が、電気伝導接点202又は、より適切に言えば電気伝導接点/バイア204の配列の中に形成され、従ってこの構成により、電気伝導接点202の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この追加チャネル208内で電気信号を伝達することが可能となる。
図3には、図2に示す発明概念を拡張した他の実施例が開示されている。つまり図3には、952個(つまり28個x34個のアレー状の配列)の電気伝導接点302を有した信号伝達用多層PC基板の表面層の一部分300が示されており、この表面層の一部分300が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する952個(これも28個x34個のアレー状の配列)の電気伝導接点と接する構造になっている。もちろん952個の電気伝導接点302が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する952個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図3には更に、電気伝導接点/バイア(導体間電気接続)304が示されており、これは信号伝達用多層PC基板の表面層上にある電気伝導接点302の各々とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお図1および図2と同様に、各電気伝導接点302と各電気伝導接点/バイア304との電気接続線は、図を必要以上に複雑にしない為に図3では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点302が電気的にどの電気伝導接点/バイア304に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点302又は、より適切に言えばアレー状の電気伝導接点/バイア304は4つ主要のグループに分割されている(例えばa,b,c及びdの主要グループ)。この4つの主要グループは、中央チャネル306により分割されており、それら4つのグループは、アレー状の電気伝導接点302又は、より適切に言えばアレー状の電気伝導接点/バイア304を形成する。この構成により、電気伝導接点302の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この中央チャネル306内で電気信号を伝達することが可能となる。ただし図3では、中央チャネル306は電気伝導接点302の配列の中心から、電気伝導接点302の配列の外端に向かって次第に幅が広がっている構成になっている。
更に又図2と同様に、電気伝導接点302つまりアレー状の電気伝導接点/バイア304の配列中にある電気伝導接点302の行と列を欠落させて、上記4つの各主要グループ中に追加チャネル308が形成されている。この構成により、電気伝導接点302の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この追加チャネル308内で電気信号を伝達することが可能となる。ただし図3では、追加チャネル308は電気伝導接点302の配列の中心から、電気伝導接点302の配列の外端に向かって次第に幅が広がっている構成になっている。
電気伝導接点302の配列の中心から電気伝導接点302の配列の外端に向かって、次第に幅が広がっている中心チャネル306と追加チャネル308の幅が上述のように次第に広がっている構成により、信号のブロッキング効果を抑制することが可能となる。このブロッキング効果は、信号伝達用多層PC基板の1又は複数の信号層上で、電気伝導接点302の配列の中心から同じく電気伝導接点302の配列の外端へ向かう信号路に影響を与えることになる。
もちろん電気伝導接点302つまりアレー状の電気伝導接点/バイア304の配列中にある電気伝導接点302の行と列を欠落させるためには同様に、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージ側でも、電気伝導接点の行と列を欠落させる必要がある。このように本発明のこの実施例では、信号伝達用多層PC基板の表面上に搭載される電子素子の表面実装グリッド配列パッケージから電気伝導接点の行と列を欠落させ、電気伝導接点302又は、より適切に言えば電気伝導接点/バイア304の配列からも電気伝導接点302の行と列を欠落させる。これにより追加チャネル308が、電気伝導接点302又は、より適切に言えば電気伝導接点/バイア304の配列の中に形成され、従ってこの構成により、電気伝導接点302の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この追加チャネル308内で電気信号を伝達することが可能となる。
図4には、本発明の更に別の実施例が示されている。つまり図4には、420個(つまり20個x21個のアレー状の配列)の電気伝導接点402を有した信号伝達用多層PC基板の表面層の一部分400が示されており、この表面層の一部分400が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する420個(これも20個x21個のアレー状の配列)の電気伝導接点と接する構造になっている。もちろん420個の電気伝導接点402が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する420個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図4には更に、電気伝導接点/バイア(導体間電気接続)404が示されており、これは信号伝達用多層PC基板の表面層上にある電気伝導接点402の各々とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお図1、図2および図3と同様に、各電気伝導接点402と各電気伝導接点/バイア404との電気接続線は、図を必要以上に複雑にしない為に図4では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点402が電気的にどの電気伝導接点/バイア404に接続しているかを示している。
図4ではアレー状の電気伝導接点402あるいはアレー状の電気伝導接点/バイア404が、21個の接点を有する20組の接点セルとして示されており、その各接点セルは円形状の形をしているが、セルの数、形状、サイズがどの様なものであっても(例えば四角形)、本発明の範囲内である。更に図4では、電気伝導接点402すなわち電気伝導接点/バイア404の配列の接点パターンが略正方形であるが、いかなる数の接点パターン(例えば三角形パターン)でも本発明の範囲内である。
図5には、本発明の更に別の実施例が示されている。つまり図5には、電気伝導接点の9個の副グリッド配列502(各副グリッド配列が1247個の接点を有する)を有した信号伝達用多層PC基板の表面層の一部分500が示されており、この表面層の一部分500が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する9個の副グリッド配列の電気伝導接点と接する構造になっている。もちろん副グリッド配列502が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図5に示すように、電気伝導接点502にはその電気的特性(例えば信号接点、接地接点、電源接点、テスト接点)に応じて色々な形状を有している。また図5には、副グリッド配列510が中央チャネル506(薄い陰影)および追加チャネル508(濃い陰影)を有しているのが示されている。上述の9個の副グリッド配列510は所定のサイズと間隔が設けられ、これにより信号伝達用多層PC基板の1又は複数の信号層内で、それらの副グリッド配列の間隙あるいは中央チャネル506および追加チャネル508の中で、電気信号が流れるように構成されている。
図6Aおよび図6Bには、本発明の別の2つの実施例が示されている。すなわち図6Aおよび図6Bは、330個の電気伝導接点を有する信号伝達用多層PC基板の信号層の一部分(600Aと600B)を示し、この部分が、信号伝達用多層PC基板の表面層に搭載された合計1247個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの1/4の部分にある330個の対応する電気伝導端子と接合する構造になっている。図6Aおよび図6Bに示すように、電気伝導端子602には電気特性に応じて、いろいろなタイプがある(例えば信号端子(Signal)、接地端子(GND)、電源端子(VDD、VDD2)、又はテスト端子(TEST)である)。接地端子(GND)または電源端子(VDD、VDD2)に関連する電気特性を有しない電気伝導端子602の下に置かれた信号伝達用多層PC基板の1又は複数の信号層に、チャネルを形成するのが望ましい。これは接地端子(GND)または電源端子(VDD、VDD2)に関連する電気特性を有する電気伝導端子602は、通常はチャネルを塞ぐようになるからである(例えばスル−ホールバイアによりチャネルが塞がれる)。従って図6Aと図6Bに示すように、接地端子(GND)または電源端子(VDD、VDD2)に関連する電気特性を有しない電気伝導端子602の下に、チャネル614を形成するのが良いと思われる。換言すると、信号端子(Signal)又はテスト端子(TEST)に関連する電気特性を有する電気伝導端子602の下に、チャネル614を形成するのがよい。この理由は、これらの信号端子(Signal)又はテスト端子(TEST)に関連する電気特性を有する電気伝導端子602は表面信号伝達のみを必要とし、本発明の引例である米国特許出願番号第10/126,700号、その継続出願の基礎となる米国特許出願番号第09/651,188号(現在米国特許第6,388,890号)、さらにその継続出願の基礎となる米国仮特許出願番号第60/212,387号に記載されているように、マイクロバイアの使用が可能であるからである。
このように信号伝達用多層PC基板の表面上に搭載される電子素子は、図6Aと図6Bに示した電気特性を有した電気伝導端子に一致するような電気伝導端子を具備するように設計されるべきである。理由はその様な端子パターンにより、信号端子とテスト端子に関連する電気特性を有する電気伝導端子602の下に位置する信号伝達用多層PC基板の信号層に、明瞭な直角形状をしたチャネル614を形成することが可能となるからである。
図6Aにおいて、接地接点(GND)又は電源接点(VDD、VDD2)と関連する電気特性を有しない電気伝導端子602は、チャネルが形成されるべき位置から離れて置かれている。一方、図6Bにおいては、接地接点(GND)又は電源接点(VDD、VDD2)と関連する電気特性を有しない電気伝導端子602は、チャネルが形成されるべき位置とは、一定の規則的なパターンで行と列から離して置かれている。
図7には、本発明の更に別な実施例が示されている。すなわち図7には、952個(つまり28個x34個のアレー状の配列)の電気伝導接点702と716を有した信号伝達用多層PC基板の表面層の一部分700が示されており、この表面層の一部分700が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する952個(これも28個x34個のアレー状の配列)の電気伝導接点と接する構造になっている。もちろん952個の電気伝導接点702と716が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する952個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図7には更に、電気伝導接点/バイア(導体間電気接続)704が示されており、これは信号伝達用多層PC基板の表面層上にある電気伝導接点702の各々とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお図1、図2、図3および図4と同様に、各電気伝導接点702と各電気伝導接点/バイア704との電気接続線は、図を必要以上に複雑にしない為に図7では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点702が電気的にどの電気伝導接点/バイア704に接続しているかを示している。
これらの文字表示から理解できるように、電気伝導接点702(および716)又は、より適切に言えばアレー状の電気伝導接点/バイア704は4つ主要のグループに分割されている(例えばa,b,c及びdの主要グループ)。この4つの主要グループは、中央チャネル706により分割されており、それら4つのグループは、アレー状の電気伝導接点702(および716)又は、より適切に言えばアレー状の電気伝導接点/バイア704を形成する。この構成により、電気伝導接点702の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この中央チャネル706内で電気信号を伝達することが可能となる。
図7に示すように、電気伝導接点716は、各電気伝導接点/バイア704には電気的に接続していない。実際に電気伝導接点716は電気的に何処へも接続しておらず、一般には“無接続”接点と呼ばれる。すなわち、信号伝達用多層PC基板の表面層に搭載する電子素子は、電気的に何処へも接続していなくて、“無接続”接点と一般に呼称する電気伝導接点を含んで設計されている。あるいは代替設計として、信号伝達用多層PC基板の表面層上に形成される電気伝導接点716と一致する電子素子側のこれらの電気伝導接点は、電子素子を試験している工場内の用途にだけに使うことが出来る。いずれの場合にも、電子素子のこれらの“無接続”接点は、電気的に何処へも接続していない信号伝達用多層PC基板の表面層の上に形成される電気伝導接点716と一致する。これらの電気伝導接点716が何処へも接続していない為に追加チャネル708を、これらの電気伝導接点716の下に位置する信号伝達用多層PC基板の電気伝導信号経路層において形成することが出来る。
なおこれらの電気伝導接点716が、電気的に何処へも接続していない為に、電気伝導接点716は信号伝達用多層PC基板の表面層から完全に取り除くことが可能であり、その追加チャネル708は、電気伝導端子716が形成できた下の位置にある信号伝達用多層PC基板の信号層で、その場合でも形成できる点に留意する必要がある。
図8には、本発明の更に別な実施例が示されている。すなわち図8には、196個(つまり7個x28個のアレー状の配列)の電気伝導接点802と816を有した信号伝達用多層PC基板の表面層の一部分800が示されており、この表面層の一部分800が、信号伝達用多層PC基板の表面に搭載される電子接続素子の表面実装グリッド配列パッケージの対応する196個(これも7個x28個のアレー状の配列)の電気伝導接点と接する構造になっている。もちろん196個の電気伝導接点802と816が、信号伝達用多層PC基板の表面に搭載されるべき複数の電子素子(又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む)の表面実装グリッド配列パッケージで形成された対応する196個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。
図8には更に、電気伝導接点/バイア(導体間電気接続)804が示されており、これは信号伝達用多層PC基板の表面層上のある部分の電気伝導接点802とドックボーン構成(両端が円形の配線)で電気的に接続されている。なお図1、図2、図3および図4と同様に、各電気伝導接点802と各電気伝導接点/バイア804との電気接続線は、図を必要以上に複雑にしない為に図8では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点802が電気的にどの電気伝導接点/バイア804に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点802(および816)又は、より適切に言えばアレー状の電気伝導接点/バイア804は2つ主要のグループに分割されている(例えばa及びbの主要グループ)。この2つの主要グループは、中央チャネル806により分割されており、それら2つのグループは、アレー状の電気伝導接点802(および816)又は、より適切に言えばアレー状の電気伝導接点/バイア804を形成する。この構成により、電気伝導接点802の下に位置する信号伝達用多層PC基板の1又は複数の信号層において、この中央チャネル806内で電気信号を伝達することが可能となる。
図8に示すように、電気伝導接点816は、各電気伝導接点/バイア804には電気的に接続していない。実際に電気伝導接点816は電気的に何処へも接続しておらず、一般には“無接続”接点と呼ばれる。すなわち、信号伝達用多層PC基板の表面層に搭載する電子接続素子は、電気的に何処へも接続していなくて、“無接続”接点と一般に呼称する電気伝導接点を含んで提供される。電子接続素子のこれらの“無接続”接点は、電気的に何処へも接続していない信号伝達用多層PC基板の表面層の上に形成される電気伝導接点816と一致する。これらの電気伝導接点816が何処へも接続していない為に追加チャネル808が、これらの電気伝導接点816の下に位置する信号伝達用多層PC基板の電気伝導信号経路層において、形成することが出来る。
なおこれらの電気伝導接点816が、電気的に何処へも接続していない為に、電気伝導接点816は信号伝達用多層PC基板の表面層から完全に取り除くことが可能であり、その追加チャネル808は、電気伝導端子816が形成できた下の位置にある信号伝達用多層PC基板の信号層で、その場合でも形成できる点に留意する必要がある。
以上のように本発明に係る信号伝達用多層PC基板の層数を減らす表面実装グリッド配列と、その信号伝達用多層PC基板での電気信号を電気的に接続する方法では、所定の基板上の所定の位置に設けた領域にはチャネルが形成されている。本発明においては、これらの電気伝導信号線の多くがこれらのチャネル内に敷設される。すなわち多層PC基板10の領域内には信号層上にバイアが無いために、このチャネルを形成することが出来て、このためにその中に電気伝導信号線を敷設させることが可能となる。もし多層PC基板の所定の層にある領域内にバイアが存在していたとしたら、これらの電気伝導信号線を敷設させる別の追加的な信号層が必要である。このように多層PC基板の所定の層にある領域内にバイアが存在していない構成により、多層PC基板の信号層の層数を減少させることが一般的に可能となる。
本発明は、本願明細書において、記載されている特定の実施態様によっては、権利範囲は制限されることはない。実際、本発明のさまざまな変更態様を考案するのは、本願明細書の記載に加えて、上述の記載と添付図面から当業者であれば明らかである。このように、この種の変更態様は、以下添付の請求の範囲の権利範囲内であるものと理解される。更に、本発明は本願明細書において、特定の環境での特定の実施を前提として記載されているが、その有用性がそれにのみ制限されるものではなく、本発明がいかなる目的や環境においても、有益に実行可能であると当業者は理解できる。したがって添付の特許請求の範囲は、開示された本発明の記載内容とその技術的な精神からみて解釈されなければならない。
本発明のより完全な理解を容易にするために、以下の添付図面を参照する。ただしこれらの図面は本発明を制限するものと解釈されず、単に例示的を目的とする。
電気伝導接点の配列と電気伝導接点/バイア(導体間電気接続)の配列を有した信号伝達用多層PC基板の表面層の一部分を示す平面図である。
本発明の実施例で、電気伝導接点の配列と電気伝導接点/バイア(導体間電気接続)の配列を有した信号伝達用多層PC基板の表面層の一部分を示す平面図である。
本発明の他の実施例で、電気伝導接点の配列と電気伝導接点/バイア(導体間電気接続)の配列を有した信号伝達用多層PC基板の表面層の一部分を示す平面図である。
本発明のさらに他の実施例で、電気伝導接点の配列と電気伝導接点/バイア(導体間電気接続)の配列を有した信号伝達用多層PC基板の表面層の一部分を示す平面図である。
本発明の、電気伝導接点の9個の副グリッド配列を有した信号伝達用多層PC基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する9個の副グリッド配列の電気伝導接点と接する。
本発明の、330個の電気伝導接点を有する信号伝達用多層PC基板の信号層の一部分を示す平面図で、この部分が、信号伝達用多層PC基板の表面層に搭載された合計1247個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの1/4の部分にある330個の対応する電気伝導端子と接する。
本発明の、330個の電気伝導接点を有する信号伝達用多層PC基板の信号層の一部分を示す平面図で、この部分が、信号伝達用多層PC基板の表面層に搭載された合計1247個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの1/4の部分にある330個の対応する電気伝導端子と、接合する構造になっている。
本発明の、952個の電気伝導接点を有した信号伝達用多層PC基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層PC基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する952個の電気伝導接点と接する構造になっている。
本発明の、196個の電気伝導接点を有した信号伝達用多層PC基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層PC基板の表面に搭載される電子接続素子の表面実装グリッド配列パッケージの対応する196個の電気伝導接点と接する構造になっている。
100 信号伝達用多層PC基板の一部分
102a 電気伝導接点
102b 電気伝導接点
102c 電気伝導接点
102d 電気伝導接点
104a 電気伝導接点/バイア(導体間電気接続)
104b 電気伝導接点/バイア(導体間電気接続)
104c 電気伝導接点/バイア(導体間電気接続)
104d 電気伝導接点/バイア(導体間電気接続)
106 中央チャネル
102a 電気伝導接点
102b 電気伝導接点
102c 電気伝導接点
102d 電気伝導接点
104a 電気伝導接点/バイア(導体間電気接続)
104b 電気伝導接点/バイア(導体間電気接続)
104c 電気伝導接点/バイア(導体間電気接続)
104d 電気伝導接点/バイア(導体間電気接続)
106 中央チャネル
Claims (12)
- 電子素子と複数の信号層を有する信号伝達用多層PC基板との間で電気信号を電気的に接続するための表面実装グリッド配列において、該表面実装グリッド配列の複数の電気伝導接点が、複数の副グリッド配列にグループ化されており、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に前記チャネルが形成されていることを特徴とする表面実装グリッド配列。
- 電気伝導接点をグループ化した前記複数の副グリッド配列の各々は、いかなる数の形状およびサイズをも有することができることを特徴とする請求項1記載の表面実装グリッド配列。
- 前記チャネルは、該チャネルを形成する前の表面実装グリッド配列の複数の電気伝導接点を取り除いて形成されていることを特徴とする請求項1記載の表面実装グリッド配列。
- チャネルを形成する前の表面実装グリッド配列から取り除かれた前記複数の電気伝導接点は、電気伝導接点の少なくとも行と列のいずれかで構成されていることを特徴とする請求項3記載の表面実装グリッド配列。
- 電気伝導接点をグループ化した前記複数の副グリッド配列の複数の電気伝導接点が、中心部位と外端部位を有し、前記チャネルの幅が、該中心部位から外端部位へ向けて拡大するように構成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 電気伝導接点をグループ化した前記複数の副グリッド配列の全てが、単一の電子素子に用いられるように構成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 電気伝導接点をグループ化した前記複数の副グリッド配列の各々が、各々分離した単一の電子素子に用いられるように構成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 前記複数の電気伝導接点の各々が所定の電気特性を有し、該複数の電気伝導接点の幾つかは、各々の所定の電気特性に基づいて少なくとも一部が物理的に配列され、かつ前記チャネルが該配列に従い形成されるように構成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 前記複数の電気伝導接点の各々の電気特性が、信号特性、電源特性、接地特性、テスト特性、無接続特定のいずれか一つで構成されたことを特徴とする請求項8記載の表面実装グリッド配列。
- 前記チャネルが、前記複数の電気伝導接点の内の幾つかの電気伝導接点と一致するように構成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 前記信号伝達用多層PC基板の内部に形成された前記チャネルは、前記複数の電気伝導接点の内の幾つかの電気伝導接点の下にある複数の信号層の内、少なくとも一つの層の上に形成されたことを特徴とする請求項1記載の表面実装グリッド配列。
- 電子素子と複数の信号層を有する信号伝達用多層PC基板との間で、電気信号を電気的に接続する方法において、該方法が:
伝達するための複数の電気信号を特定するステップと;
前記複数の電気信号の幾つかに関連する複数の電気伝導接点を、電気伝導接点の複数の副グリッド配列に配列するステップとで構成され、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層PC基板の内部に形成されていることを特徴とする電気信号を電気的に接続する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/326,079 US20040003941A1 (en) | 2000-06-19 | 2002-12-23 | Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207741A true JP2004207741A (ja) | 2004-07-22 |
Family
ID=32468980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425376A Pending JP2004207741A (ja) | 2002-12-23 | 2003-12-22 | 電子素子と信号伝達用多層pc基板との信号接続技術 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040003941A1 (ja) |
EP (1) | EP1434474A3 (ja) |
JP (1) | JP2004207741A (ja) |
KR (1) | KR20040057895A (ja) |
CN (1) | CN1510982A (ja) |
CA (1) | CA2438922A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738259B2 (en) * | 2004-01-22 | 2010-06-15 | Alcatel Lucent | Shared via decoupling for area arrays components |
US7081672B1 (en) * | 2005-03-07 | 2006-07-25 | Lsi Logic Corporation | Substrate via layout to improve bias humidity testing reliability |
US8350375B2 (en) * | 2008-05-15 | 2013-01-08 | Lsi Logic Corporation | Flipchip bump patterns for efficient I-mesh power distribution schemes |
US8093708B2 (en) * | 2009-07-06 | 2012-01-10 | Sony Ericsson Mobile Communications Ab | Semiconductor package having non-uniform contact arrangement |
KR20120140096A (ko) * | 2011-06-20 | 2012-12-28 | 삼성전자주식회사 | 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트 |
EP2808890A4 (en) * | 2012-01-27 | 2015-08-19 | Panasonic Corp | MULTILAYER PRINTED CIRCUIT BOARD |
CN216873443U (zh) | 2019-01-04 | 2022-07-01 | 恩格特公司 | 精确对准的组件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351983A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5490042A (en) * | 1992-08-10 | 1996-02-06 | Environmental Research Institute Of Michigan | Programmable silicon circuit board |
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
US5650660A (en) * | 1995-12-20 | 1997-07-22 | Intel Corp | Circuit pattern for a ball grid array integrated circuit package |
US6075711A (en) * | 1996-10-21 | 2000-06-13 | Alpine Microsystems, Inc. | System and method for routing connections of integrated circuits |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
US6232564B1 (en) * | 1998-10-09 | 2001-05-15 | International Business Machines Corporation | Printed wiring board wireability enhancement |
US6181004B1 (en) * | 1999-01-22 | 2001-01-30 | Jerry D. Koontz | Digital signal processing assembly and test method |
US6407564B1 (en) * | 1999-08-04 | 2002-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Universal BGA board for failure analysis and method of using |
US6256769B1 (en) * | 1999-09-30 | 2001-07-03 | Unisys Corporation | Printed circuit board routing techniques |
US6388890B1 (en) * | 2000-06-19 | 2002-05-14 | Nortel Networks Limited | Technique for reducing the number of layers in a multilayer circuit board |
US6815621B2 (en) * | 2000-10-02 | 2004-11-09 | Samsung Electronics Co., Ltd. | Chip scale package, printed circuit board, and method of designing a printed circuit board |
US20030043560A1 (en) * | 2001-06-15 | 2003-03-06 | Clarkson Robert Roy | Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough |
US6687133B1 (en) * | 2002-11-15 | 2004-02-03 | Lsi Logic Corporation | Ground plane on 2 layer PBGA |
-
2002
- 2002-12-23 US US10/326,079 patent/US20040003941A1/en not_active Abandoned
-
2003
- 2003-08-29 CA CA002438922A patent/CA2438922A1/en not_active Abandoned
- 2003-08-29 KR KR1020030060094A patent/KR20040057895A/ko not_active Application Discontinuation
- 2003-09-12 EP EP03394086A patent/EP1434474A3/en not_active Withdrawn
- 2003-09-25 CN CNA031594581A patent/CN1510982A/zh active Pending
- 2003-12-22 JP JP2003425376A patent/JP2004207741A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351983A (ja) * | 2000-06-08 | 2001-12-21 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1434474A3 (en) | 2004-08-04 |
US20040003941A1 (en) | 2004-01-08 |
EP1434474A2 (en) | 2004-06-30 |
CA2438922A1 (en) | 2004-06-23 |
CN1510982A (zh) | 2004-07-07 |
KR20040057895A (ko) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267153B2 (ja) | 多層回路部材とそのためのアセンブリ | |
US6861740B2 (en) | Flip-chip die and flip-chip package substrate | |
US7454833B2 (en) | High performance chip carrier substrate | |
CN107318216B (zh) | 印刷电路板和半导体封装结构 | |
CN100407877C (zh) | 用于减少多层电路板的层数的技术 | |
US8742565B2 (en) | Ball grid array with improved single-ended and differential signal performance | |
US8120927B2 (en) | Printed circuit board | |
JPH0527985B2 (ja) | ||
US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
JP2004207727A (ja) | 信号伝達用多層pc基板の層数減少方法 | |
US20090253278A1 (en) | Printed circuit board | |
EP1714530B1 (en) | Method for increasing a routing density for a circuit board and such a circuit board | |
KR20040087876A (ko) | 다층 신호라우팅 디바이스에서 층수를 줄이는 기술 | |
JP2004207741A (ja) | 電子素子と信号伝達用多層pc基板との信号接続技術 | |
US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
US20220304149A1 (en) | Multilayer circuit board | |
US6774498B2 (en) | Flip-chip package substrate | |
US6710459B2 (en) | Flip-chip die for joining with a flip-chip substrate | |
CN111446234A (zh) | 用于高密度装置封装的六边形布置连接图案 | |
US6744130B1 (en) | Isolated stripline structure | |
US20090174072A1 (en) | Semiconductor system having bga package with radially ball-depopulated substrate zones and board with radial via zones | |
US7281326B1 (en) | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device | |
TWI686112B (zh) | 印刷電路板和半導體封裝結構 | |
US8013253B2 (en) | Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip | |
CN107396530B (zh) | 印刷电路板和半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061020 |