JP2004207741A

JP2004207741A - 電子素子と信号伝達用多層ｐｃ基板との信号接続技術

Info

Publication number: JP2004207741A
Application number: JP2003425376A
Authority: JP
Inventors: Guy A Duxbury; エーダクスベリー、ガイ; Herman Kwong; クウォン、ハーマン; Aneta Wyrzykowska; ビシコフスカ、アネータ; Luigi G Difilippo; ジーディフィリポ、ルイージ
Original assignee: Nortel Networks Ltd
Current assignee: Nortel Networks Ltd
Priority date: 2002-12-23
Filing date: 2003-12-22
Publication date: 2004-07-22
Also published as: EP1434474A3; US20040003941A1; EP1434474A2; CA2438922A1; CN1510982A; KR20040057895A

Abstract

【課題】電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で電気信号を電気的に接続するための技術を提供することである。
【解決手段】電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で電気信号を電気的に接続するための表面実装グリッド配列で電気信号を電気的に接続する。この場合、該表面実装グリッド配列の複数の電気伝導接点を、複数の副グリッド配列にグループ化し、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離することで、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層ＰＣ基板の内部に前記チャネルを形成する。
【選択図】図１

Description

この発明は一般的には信号伝達用多層ＰＣ基板に関する。より詳しくは、本発明は、電子素子と信号伝達用多層ＰＣ基板の間で電気信号を電気的に接続するための技術に関する。

以下に述べる電子素子と信号伝達用多層ＰＣ基板の間で電気信号を電気的に接続するための技術は、下記引例に関連技術が記載されている点を留意する必要がある。すなわちこれらの引例とは本特許出願で優先権を主張する２００２年１２月２３日出願の米国出願１０／３２６,０７９であり、この出願は２００２年４月２２日出願の米国特許出願番号第１０／１２６,７００号の一部継続特許出願であり、さらにその出願は２０００年８月３０日出願の米国特許出願番号第０９／６５１,１８８号、現在米国特許第６,３８８,８９０号の継続特許出願であり、この０９／６５１,１８８号出願は２０００年６月１９日出願の米国仮特許出願番号第６０／２１２,３８７号の優先権を主張している。上記の全部の出願が本願明細書においては引例として使用されている。

さらに本特許出願で優先権を主張する上記２００２年１２月２３日出願の米国出願１０／３２６,０７９は、２００２年３月２０日出願の米国特許出願番号第１０／１０１,２１１号の一部継続特許出願であり、さらにその出願は２０００年８月３０日出願の米国特許出願番号第０９／６５１,１８８号、現在米国特許第６,３８８,８９０号の一部継続特許出願であり、この０９／６５１,１８８号出願は２０００年６月１９日出願の米国仮特許出願番号第６０／２１２,３８７号に対する優先権を主張している。上記の全部の出願が本願明細書においては引例として使用されている。

電子素子間の電気的接続を形成するためには、ＰＣ基板が永年使用されてきた。この種の第１代目の基板は、基板表面上に実装された電子素子間に電気信号を送るために、基板表面上だけに単一の信号層を有していた。これら単一の信号層基板では、同じ基板に搭載する電子素子の間で送られることが出来る電気信号の数に関して厳しい限界を有する。すなわち、単一の信号層基板に搭載する電子素子の間で送ることが出来る電気信号の数は、その信号層の表面積により制限される。

この単一の信号層基板における基板表面の面積的な限界により、その後に多層ＰＣ基板が発展するに至った。この種の多層ＰＣ基板では、各層の片面に信号層を設けても又は両面でもよくて、さらに多層ＰＣ基板内に多層の信号層を埋設してもよい。このようにして、この種の多層ＰＣ基板では、同じ基板に搭載する電子素子の間で伝達できる電気信号数を大幅に増加することが出来るようになった。

多層ＰＣ基板の使用は、特に高密度パッケージを有する電子素子を使用するときには特に有益である。すなわち、高密度パッケージを有する電子素子を実装するには、一般に多層ＰＣ基板内の複数層では、同じ基板に搭載する電子素子間で電気的接続するように構成することが必要となる。事実、電子構成素子パッケージの密度向上には、一般的に電子素子が取り付けられる多層ＰＣ基板中の多くの層を必要とする。しかしながら、多層ＰＣ基板により提供されることができる層数が理論的に無制限である一方、特に電子素子間の高速電気信号を送ろうとする時に、多層ＰＣ基板の層数が相当な数を上回ると技術的な問題が発生する。例えば多層ＰＣ基板の異なる層間の電気的接続を作るときに、導体間電気接続（バイア）が一般に使われる。これらの導体間電気接続（バイア）によって、多層ＰＣ基板内の異なる層の間で直接的に垂直方向の電気的接続が可能となる一方、それによって、その導体間電気接続（バイア）を通じて信号伝達の効率性に悪影響を与えるという導体間電気接続（バイア）に固有の問題が発生する。すなわち、これらの導体間電気接続（バイア）は固有の避け難い抵抗値、キャパシタンス値およびインダクタンス値を有する。そして、それは各々の導体間電気接続（バイア）に沿って伝達される信号に悪影響を与えてしまう。加えて、これらの固有の問題は、ＰＣ基板の生産性を低下させるという弊害をもたらし、結果としてコストアップという副作用を有する。さらに信号効率への逆影響により、これらの固有の問題は、各々の導体間電気接続（バイア）に沿って広がっている信号のバンド幅をも制限してしまう。これらの逆影響は、多層ＰＣ基板層数が増加すればそれに伴って更に増加することになる。

米国特許６,３８８,８９０

本発明は上述の課題を解決するためになされたもので、その目的は多層ＰＣ基板の層数を増やさずに、多層ＰＣ基板に搭載する電子素子間の電気的接続の数を増やすことである。より詳しくは、電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で効率的で費用対効果が優れた、電気信号を電気的に接続するための表面実装グリッド配列を提供することを目的とし、併せてその表面実装グリッド配列を用いて信号伝達用多層ＰＣ基板の層数を減らす方法を提供することを目的とする。

上記目的を達成するために本発名では、電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で電気信号を電気的に接続するための技術を開示する。１つの特定の典型的な実施例においてこの技術は、電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で電気信号を電気的に接続するための表面実装グリッド配列で実現することが可能である。この場合その表面実装グリッド配列は、該表面実装グリッド配列の複数の電気伝導接点が、複数の副グリッド配列にグループ化されており、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層ＰＣ基板の内部に前記チャネルが形成されていることを特徴とする。

本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の各々は、いかなる数の形状およびサイズをも有することができることを特徴とする。

さらに本発明のこの実施例における他の技術的側面は、前記チャネルは、チャネルを形成する前の表面実装グリッド配列の複数の電気伝導接点を取り除いて形成されていることを特徴とする。そしてその場合には、チャネルを形成する前の表面実装グリッド配列から取り除かれた前記複数の電気伝導接点は、電気伝導接点の少なくとも行と列のいずれかで構成されていることを特徴としている。

さらに本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の複数の電気伝導接点が、中心部位と外端部位を有し、前記チャネルの幅が、該中心部位から外端部位へ向けて拡大するように構成されたことを特徴とする。

さらにまた本発明のこの実施例における他の技術的側面は、電気伝導接点をグループ化した前記複数の副グリッド配列の全てが、単一の電子素子に用いられるように構成されたことを特徴とし、さらにその代替技術としては、電気伝導接点をグループ化した前記複数の副グリッド配列の各々が、各々分離した単一の電子素子に用いられるように構成されたことを特徴とする。

さらに本発明のこの実施例における他の技術的側面は、前記複数の電気伝導接点の各々が所定の電気特性を有し、該複数の電気伝導接点の幾つかは、各々の所定の電気特性に基づいて少なくとも一部が物理的に配列され、かつ前記チャネルが該配列に従い形成されるように構成されたことを特徴とする。例えば、前記複数の電気伝導接点の各々の電気特性が、信号特性、電源特性、接地特性、テスト特性、無接続特定のいずれか一つで構成されてもよい。

さらに本発明のこの実施例における他の技術的側面は、前記チャネルが、前記複数の電気伝導接点の内の幾つかの電気伝導接点と一致するように構成されたことを特徴とする。さらに前記信号伝達用多層ＰＣ基板の内部に形成された前記チャネルは、前記複数の電気伝導接点の内の幾つかの電気伝導接点の下にある複数の信号層の内、少なくとも一つの層の上に形成されたことを特徴とする。

本発明の他の実施例として、上記技術は特定の方法として実現することが可能である。すなわち電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で、電気信号を電気的に接続する方法において、該方法は、伝達するための複数の電気信号を特定するステップと、前記複数の電気信号の幾つかに関連する複数の電気伝導接点を、電気伝導接点の複数の副グリッド配列に配列するステップとで構成され、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層ＰＣ基板の内部に形成されていることを特徴とする。なおこの方法は上記の表面実装グリッド配列の特徴に沿って、さらに各種の方法に関する実施例をも構成することが出来る。

以下に本発明を、添付図面に示した実施例を参照にして更に詳細に説明する。実施例を参照にして説明を行なうので、本発明の権利範囲はその説明のみに限定されないものと理解されなければならない。すなわちこの技術に関連する通常の知識を有する当業者であれば、追加的な実施、改造、実施例の創作、他の使用分野は当然考えられるので、それらは、特許請求の範囲に記載、および本発明の広範囲な利用価値より判断して全て出願人の権利範囲内であることをここで主張する。

本発明にかかる表面実装グリッド配列では、信号伝達用多層ＰＣ基板に単一の表面実装グリッド配列ではなく、その中にチャネルを構成しているために、チャネル内に効率的に信号線を配置することが出来る。これにより、信号伝達用多層ＰＣ基板全体の層数を減らすこが可能となる。特に本発明では、各種のチャネル構成を開示し、必要に応じた効率的なチャネルを信号伝達用多層ＰＣ基板内に設けることが可能である。

まず信号伝達用多層ＰＣ基板の層の数を減らすための下記マイクロバイアをベースとする技術を引用するのが有用であると思われる。すなわち本特許出願で優先権を主張する２００２年１２月２３日出願の米国出願１０／３２６,０７９、その一部継続出願の基礎となる米国特許出願番号第１０／１２６,７００号、その継続出願の基礎となる米国特許出願番号第０９／６５１,１８８号（現在米国特許第６,３８８,８９０号）、さらにその継続出願の基礎となる米国仮特許出願番号第６０／２１２,３８７号には関連する技術が開示されている。またさらに信号伝達用多層ＰＣ基板の層の数を減らすための下記電源／接地層をベースとする技術を引用するのも併せて有用であると思われる。すなわち本特許出願で優先権を主張する２００２年１２月２３日出願の米国出願１０／３２６,０７９、その一部継続出願の基礎となる米国特許出願番号第１０／１０１，２１１号、その継続出願の基礎となる米国特許出願番号第０９／６５１,１８８号（現在米国特許第６,３８８,８９０号）、さらにその継続出願の基礎となる米国仮特許出願番号第６０／２１２,３８７号には関連する技術が開示されている。上記のマイクロバイアをベースおよび電源／接地層をベースとする技術は、信号伝達用多層ＰＣ基板の層の数を減らすためには、確かに有用な技術ではある。しかしながらこれらの技術は、その信号伝達用多層ＰＣ基板上に搭載される電子素子が信号経路を念頭に設計されているならば、さらに有用性を有するものと思われる。

図１には９５２個（つまり２８個ｘ３４個のアレー状の配列）の電気伝導接点１０２を有した信号伝達用多層ＰＣ基板の一部分１００が示されており、これらの電気伝導接点が、この信号伝達用多層ＰＣ基板の表面に搭載されるべき電子素子の表面実装グリッド配列パッケージで形成された対応する電気伝導接点と、相互に接続することになる。もちろん９５２個の電気伝導接点１０２が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する９５２個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図１には更に、電気伝導接点／バイア（導体間電気接続）１０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上にある電気伝導接点１０２の各々とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお各電気伝導接点１０２と各電気伝導接点／バイア１０４との電気接続線は、図を必要以上に複雑にしない為に図１では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点１０２が電気的にどの電気伝導接点／バイア１０４に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点１０２又は、より適切に言えばアレー状の電気伝導接点／バイア１０４は、４つのグループに分割されている（例えばａ，b，c及びdのグループ）。この４つのグループは、中央チャネル１０６により分割されており、アレー状の電気伝導接点１０２又は、より適切に言えばアレー状の電気伝導接点／バイア１０４を形成する。この構成により、電気伝導接点１０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この中央チャネル１０６内で電気信号を伝達することが可能となる。

ただし、信号伝達用多層ＰＣ基板の表面層に載置する電子素子の表面実装グリッド配列パッケージが信号伝達という点を念頭に置いて設計されていない限り、上記引例のマイクロバイアと電源／接地層をベースとした技術を使用しない信号伝達用多層ＰＣ基板の１または複数の信号層で、さらに多くのチャネルを形成することは不可能となる。

例えば図２には、１０８０個（つまり３０個ｘ３６個のアレー状の配列）の電気伝導接点２０２を有した信号伝達用多層ＰＣ基板の表面層の一部分２００が示されており、この表面層の一部分２００が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する１０８０個（これも３０個ｘ３６個のアレー状の配列）の電気伝導接点と接する構造になっている。もちろん１０８０個の電気伝導接点２０２が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する１０８０個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図２には更に、電気伝導接点／バイア（導体間電気接続）２０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上にある電気伝導接点２０２の各々とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお図１と同様に、各電気伝導接点２０２と各電気伝導接点／バイア２０４との電気接続線は、図を必要以上に複雑にしない為に図２では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点２０２が電気的にどの電気伝導接点／バイア２０４に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点２０２又は、より適切に言えばアレー状の電気伝導接点／バイア２０４は４つ主要のグループに分割されている（例えばａ，b，c及びdの主要グループ）。この４つの主要グループは、中央チャネル２０６により分割されており、それら４つのグループは、アレー状の電気伝導接点２０２又は、より適切に言えばアレー状の電気伝導接点／バイア２０４を形成する。この構成により、電気伝導接点２０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この中央チャネル２０６内で電気信号を伝達することが可能となる。

更に又、電気伝導接点２０２つまりアレー状の電気伝導接点／バイア２０４の配列中にある電気伝導接点２０２の行と列を欠落させて、上記４つの各主要グループ中に追加チャネル２０８が形成されている。この構成により、電気伝導接点２０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この追加チャネル２０８内で電気信号を伝達することが可能となる。もちろん電気伝導接点２０２つまりアレー状の電気伝導接点／バイア２０４の配列中にある電気伝導接点２０２の行と列を欠落させるためには同様に、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージ側でも、電気伝導接点の行と列を欠落させる必要がある。このように本発明の一実施例では、信号伝達用多層ＰＣ基板の表面上に搭載される電子素子の表面実装グリッド配列パッケージから電気伝導接点の行と列を欠落させ、電気伝導接点２０２又は、より適切に言えば電気伝導接点／バイア２０４の配列からも電気伝導接点２０２の行と列を欠落させる。これにより追加チャネル２０８が、電気伝導接点２０２又は、より適切に言えば電気伝導接点／バイア２０４の配列の中に形成され、従ってこの構成により、電気伝導接点２０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この追加チャネル２０８内で電気信号を伝達することが可能となる。

図３には、図２に示す発明概念を拡張した他の実施例が開示されている。つまり図３には、９５２個（つまり２８個ｘ３４個のアレー状の配列）の電気伝導接点３０２を有した信号伝達用多層ＰＣ基板の表面層の一部分３００が示されており、この表面層の一部分３００が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する９５２個（これも２８個ｘ３４個のアレー状の配列）の電気伝導接点と接する構造になっている。もちろん９５２個の電気伝導接点３０２が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する９５２個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図３には更に、電気伝導接点／バイア（導体間電気接続）３０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上にある電気伝導接点３０２の各々とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお図１および図２と同様に、各電気伝導接点３０２と各電気伝導接点／バイア３０４との電気接続線は、図を必要以上に複雑にしない為に図３では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点３０２が電気的にどの電気伝導接点／バイア３０４に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点３０２又は、より適切に言えばアレー状の電気伝導接点／バイア３０４は４つ主要のグループに分割されている（例えばａ，b，c及びdの主要グループ）。この４つの主要グループは、中央チャネル３０６により分割されており、それら４つのグループは、アレー状の電気伝導接点３０２又は、より適切に言えばアレー状の電気伝導接点／バイア３０４を形成する。この構成により、電気伝導接点３０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この中央チャネル３０６内で電気信号を伝達することが可能となる。ただし図３では、中央チャネル３０６は電気伝導接点３０２の配列の中心から、電気伝導接点３０２の配列の外端に向かって次第に幅が広がっている構成になっている。

更に又図２と同様に、電気伝導接点３０２つまりアレー状の電気伝導接点／バイア３０４の配列中にある電気伝導接点３０２の行と列を欠落させて、上記４つの各主要グループ中に追加チャネル３０８が形成されている。この構成により、電気伝導接点３０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この追加チャネル３０８内で電気信号を伝達することが可能となる。ただし図３では、追加チャネル３０８は電気伝導接点３０２の配列の中心から、電気伝導接点３０２の配列の外端に向かって次第に幅が広がっている構成になっている。

電気伝導接点３０２の配列の中心から電気伝導接点３０２の配列の外端に向かって、次第に幅が広がっている中心チャネル３０６と追加チャネル３０８の幅が上述のように次第に広がっている構成により、信号のブロッキング効果を抑制することが可能となる。このブロッキング効果は、信号伝達用多層ＰＣ基板の１又は複数の信号層上で、電気伝導接点３０２の配列の中心から同じく電気伝導接点３０２の配列の外端へ向かう信号路に影響を与えることになる。

もちろん電気伝導接点３０２つまりアレー状の電気伝導接点／バイア３０４の配列中にある電気伝導接点３０２の行と列を欠落させるためには同様に、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージ側でも、電気伝導接点の行と列を欠落させる必要がある。このように本発明のこの実施例では、信号伝達用多層ＰＣ基板の表面上に搭載される電子素子の表面実装グリッド配列パッケージから電気伝導接点の行と列を欠落させ、電気伝導接点３０２又は、より適切に言えば電気伝導接点／バイア３０４の配列からも電気伝導接点３０２の行と列を欠落させる。これにより追加チャネル３０８が、電気伝導接点３０２又は、より適切に言えば電気伝導接点／バイア３０４の配列の中に形成され、従ってこの構成により、電気伝導接点３０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この追加チャネル３０８内で電気信号を伝達することが可能となる。

図４には、本発明の更に別の実施例が示されている。つまり図４には、４２０個（つまり２０個ｘ２１個のアレー状の配列）の電気伝導接点４０２を有した信号伝達用多層ＰＣ基板の表面層の一部分４００が示されており、この表面層の一部分４００が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する４２０個（これも２０個ｘ２１個のアレー状の配列）の電気伝導接点と接する構造になっている。もちろん４２０個の電気伝導接点４０２が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する４２０個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図４には更に、電気伝導接点／バイア（導体間電気接続）４０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上にある電気伝導接点４０２の各々とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお図１、図２および図３と同様に、各電気伝導接点４０２と各電気伝導接点／バイア４０４との電気接続線は、図を必要以上に複雑にしない為に図４では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点４０２が電気的にどの電気伝導接点／バイア４０４に接続しているかを示している。

図４ではアレー状の電気伝導接点４０２あるいはアレー状の電気伝導接点／バイア４０４が、２１個の接点を有する２０組の接点セルとして示されており、その各接点セルは円形状の形をしているが、セルの数、形状、サイズがどの様なものであっても（例えば四角形）、本発明の範囲内である。更に図４では、電気伝導接点４０２すなわち電気伝導接点／バイア４０４の配列の接点パターンが略正方形であるが、いかなる数の接点パターン（例えば三角形パターン）でも本発明の範囲内である。

図５には、本発明の更に別の実施例が示されている。つまり図５には、電気伝導接点の９個の副グリッド配列５０２（各副グリッド配列が１２４７個の接点を有する）を有した信号伝達用多層ＰＣ基板の表面層の一部分５００が示されており、この表面層の一部分５００が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する９個の副グリッド配列の電気伝導接点と接する構造になっている。もちろん副グリッド配列５０２が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図５に示すように、電気伝導接点５０２にはその電気的特性（例えば信号接点、接地接点、電源接点、テスト接点）に応じて色々な形状を有している。また図５には、副グリッド配列５１０が中央チャネル５０６（薄い陰影）および追加チャネル５０８（濃い陰影）を有しているのが示されている。上述の９個の副グリッド配列５１０は所定のサイズと間隔が設けられ、これにより信号伝達用多層ＰＣ基板の１又は複数の信号層内で、それらの副グリッド配列の間隙あるいは中央チャネル５０６および追加チャネル５０８の中で、電気信号が流れるように構成されている。

図６Ａおよび図６Ｂには、本発明の別の２つの実施例が示されている。すなわち図６Ａおよび図６Ｂは、３３０個の電気伝導接点を有する信号伝達用多層ＰＣ基板の信号層の一部分（６００Ａと６００Ｂ）を示し、この部分が、信号伝達用多層ＰＣ基板の表面層に搭載された合計１２４７個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの１／４の部分にある３３０個の対応する電気伝導端子と接合する構造になっている。図６Ａおよび図６Ｂに示すように、電気伝導端子６０２には電気特性に応じて、いろいろなタイプがある（例えば信号端子（Ｓｉｇｎａｌ）、接地端子（ＧＮＤ）、電源端子（ＶＤＤ、ＶＤＤ２）、又はテスト端子（ＴＥＳＴ）である）。接地端子（ＧＮＤ）または電源端子（ＶＤＤ、ＶＤＤ２）に関連する電気特性を有しない電気伝導端子６０２の下に置かれた信号伝達用多層ＰＣ基板の１又は複数の信号層に、チャネルを形成するのが望ましい。これは接地端子（ＧＮＤ）または電源端子（ＶＤＤ、ＶＤＤ２）に関連する電気特性を有する電気伝導端子６０２は、通常はチャネルを塞ぐようになるからである(例えばスル−ホールバイアによりチャネルが塞がれる)。従って図６Ａと図６Ｂに示すように、接地端子（ＧＮＤ）または電源端子（ＶＤＤ、ＶＤＤ２）に関連する電気特性を有しない電気伝導端子６０２の下に、チャネル６１４を形成するのが良いと思われる。換言すると、信号端子（Ｓｉｇｎａｌ）又はテスト端子（ＴＥＳＴ）に関連する電気特性を有する電気伝導端子６０２の下に、チャネル６１４を形成するのがよい。この理由は、これらの信号端子（Ｓｉｇｎａｌ）又はテスト端子（ＴＥＳＴ）に関連する電気特性を有する電気伝導端子６０２は表面信号伝達のみを必要とし、本発明の引例である米国特許出願番号第１０／１２６,７００号、その継続出願の基礎となる米国特許出願番号第０９／６５１,１８８号（現在米国特許第６,３８８,８９０号）、さらにその継続出願の基礎となる米国仮特許出願番号第６０／２１２,３８７号に記載されているように、マイクロバイアの使用が可能であるからである。

このように信号伝達用多層ＰＣ基板の表面上に搭載される電子素子は、図６Ａと図６Ｂに示した電気特性を有した電気伝導端子に一致するような電気伝導端子を具備するように設計されるべきである。理由はその様な端子パターンにより、信号端子とテスト端子に関連する電気特性を有する電気伝導端子６０２の下に位置する信号伝達用多層ＰＣ基板の信号層に、明瞭な直角形状をしたチャネル６１４を形成することが可能となるからである。

図６Ａにおいて、接地接点（ＧＮＤ）又は電源接点（ＶＤＤ、ＶＤＤ２）と関連する電気特性を有しない電気伝導端子６０２は、チャネルが形成されるべき位置から離れて置かれている。一方、図６Ｂにおいては、接地接点（ＧＮＤ）又は電源接点（ＶＤＤ、ＶＤＤ２）と関連する電気特性を有しない電気伝導端子６０２は、チャネルが形成されるべき位置とは、一定の規則的なパターンで行と列から離して置かれている。

図７には、本発明の更に別な実施例が示されている。すなわち図７には、９５２個（つまり２８個ｘ３４個のアレー状の配列）の電気伝導接点７０２と７１６を有した信号伝達用多層ＰＣ基板の表面層の一部分７００が示されており、この表面層の一部分７００が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する９５２個（これも２８個ｘ３４個のアレー状の配列）の電気伝導接点と接する構造になっている。もちろん９５２個の電気伝導接点７０２と７１６が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する９５２個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図７には更に、電気伝導接点／バイア（導体間電気接続）７０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上にある電気伝導接点７０２の各々とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお図１、図２、図３および図４と同様に、各電気伝導接点７０２と各電気伝導接点／バイア７０４との電気接続線は、図を必要以上に複雑にしない為に図７では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点７０２が電気的にどの電気伝導接点／バイア７０４に接続しているかを示している。

これらの文字表示から理解できるように、電気伝導接点７０２（および７１６）又は、より適切に言えばアレー状の電気伝導接点／バイア７０４は４つ主要のグループに分割されている（例えばａ，b，c及びdの主要グループ）。この４つの主要グループは、中央チャネル７０６により分割されており、それら４つのグループは、アレー状の電気伝導接点７０２（および７１６）又は、より適切に言えばアレー状の電気伝導接点／バイア７０４を形成する。この構成により、電気伝導接点７０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この中央チャネル７０６内で電気信号を伝達することが可能となる。

図７に示すように、電気伝導接点７１６は、各電気伝導接点／バイア７０４には電気的に接続していない。実際に電気伝導接点７１６は電気的に何処へも接続しておらず、一般には“無接続”接点と呼ばれる。すなわち、信号伝達用多層ＰＣ基板の表面層に搭載する電子素子は、電気的に何処へも接続していなくて、“無接続”接点と一般に呼称する電気伝導接点を含んで設計されている。あるいは代替設計として、信号伝達用多層ＰＣ基板の表面層上に形成される電気伝導接点７１６と一致する電子素子側のこれらの電気伝導接点は、電子素子を試験している工場内の用途にだけに使うことが出来る。いずれの場合にも、電子素子のこれらの“無接続”接点は、電気的に何処へも接続していない信号伝達用多層ＰＣ基板の表面層の上に形成される電気伝導接点７１６と一致する。これらの電気伝導接点７１６が何処へも接続していない為に追加チャネル７０８を、これらの電気伝導接点７１６の下に位置する信号伝達用多層ＰＣ基板の電気伝導信号経路層において形成することが出来る。

なおこれらの電気伝導接点７１６が、電気的に何処へも接続していない為に、電気伝導接点７１６は信号伝達用多層ＰＣ基板の表面層から完全に取り除くことが可能であり、その追加チャネル７０８は、電気伝導端子７１６が形成できた下の位置にある信号伝達用多層ＰＣ基板の信号層で、その場合でも形成できる点に留意する必要がある。

図８には、本発明の更に別な実施例が示されている。すなわち図８には、１９６個（つまり７個ｘ２８個のアレー状の配列）の電気伝導接点８０２と８１６を有した信号伝達用多層ＰＣ基板の表面層の一部分８００が示されており、この表面層の一部分８００が、信号伝達用多層ＰＣ基板の表面に搭載される電子接続素子の表面実装グリッド配列パッケージの対応する１９６個（これも７個ｘ２８個のアレー状の配列）の電気伝導接点と接する構造になっている。もちろん１９６個の電気伝導接点８０２と８１６が、信号伝達用多層ＰＣ基板の表面に搭載されるべき複数の電子素子（又は複合チップモジュールや、類似または異なる種類の複数の電子素子を有するハイブリッド・モジュールを含む）の表面実装グリッド配列パッケージで形成された対応する１９６個の電気伝導接点と、相互に接続するように構成されたものも本発明の範囲内である。

図８には更に、電気伝導接点／バイア（導体間電気接続）８０４が示されており、これは信号伝達用多層ＰＣ基板の表面層上のある部分の電気伝導接点８０２とドックボーン構成（両端が円形の配線）で電気的に接続されている。なお図１、図２、図３および図４と同様に、各電気伝導接点８０２と各電気伝導接点／バイア８０４との電気接続線は、図を必要以上に複雑にしない為に図８では省略されている。しかし、各々の数の参照記号に伴う文字表示は、電気伝導接点８０２が電気的にどの電気伝導接点／バイア８０４に接続しているかを示している。これらの文字表示から理解できるように、電気伝導接点８０２（および８１６）又は、より適切に言えばアレー状の電気伝導接点／バイア８０４は２つ主要のグループに分割されている（例えばａ及びｂの主要グループ）。この２つの主要グループは、中央チャネル８０６により分割されており、それら２つのグループは、アレー状の電気伝導接点８０２（および８１６）又は、より適切に言えばアレー状の電気伝導接点／バイア８０４を形成する。この構成により、電気伝導接点８０２の下に位置する信号伝達用多層ＰＣ基板の１又は複数の信号層において、この中央チャネル８０６内で電気信号を伝達することが可能となる。

図８に示すように、電気伝導接点８１６は、各電気伝導接点／バイア８０４には電気的に接続していない。実際に電気伝導接点８１６は電気的に何処へも接続しておらず、一般には“無接続”接点と呼ばれる。すなわち、信号伝達用多層ＰＣ基板の表面層に搭載する電子接続素子は、電気的に何処へも接続していなくて、“無接続”接点と一般に呼称する電気伝導接点を含んで提供される。電子接続素子のこれらの“無接続”接点は、電気的に何処へも接続していない信号伝達用多層ＰＣ基板の表面層の上に形成される電気伝導接点８１６と一致する。これらの電気伝導接点８１６が何処へも接続していない為に追加チャネル８０８が、これらの電気伝導接点８１６の下に位置する信号伝達用多層ＰＣ基板の電気伝導信号経路層において、形成することが出来る。

なおこれらの電気伝導接点８１６が、電気的に何処へも接続していない為に、電気伝導接点８１６は信号伝達用多層ＰＣ基板の表面層から完全に取り除くことが可能であり、その追加チャネル８０８は、電気伝導端子８１６が形成できた下の位置にある信号伝達用多層ＰＣ基板の信号層で、その場合でも形成できる点に留意する必要がある。

以上のように本発明に係る信号伝達用多層ＰＣ基板の層数を減らす表面実装グリッド配列と、その信号伝達用多層ＰＣ基板での電気信号を電気的に接続する方法では、所定の基板上の所定の位置に設けた領域にはチャネルが形成されている。本発明においては、これらの電気伝導信号線の多くがこれらのチャネル内に敷設される。すなわち多層ＰＣ基板１０の領域内には信号層上にバイアが無いために、このチャネルを形成することが出来て、このためにその中に電気伝導信号線を敷設させることが可能となる。もし多層ＰＣ基板の所定の層にある領域内にバイアが存在していたとしたら、これらの電気伝導信号線を敷設させる別の追加的な信号層が必要である。このように多層ＰＣ基板の所定の層にある領域内にバイアが存在していない構成により、多層ＰＣ基板の信号層の層数を減少させることが一般的に可能となる。

本発明は、本願明細書において、記載されている特定の実施態様によっては、権利範囲は制限されることはない。実際、本発明のさまざまな変更態様を考案するのは、本願明細書の記載に加えて、上述の記載と添付図面から当業者であれば明らかである。このように、この種の変更態様は、以下添付の請求の範囲の権利範囲内であるものと理解される。更に、本発明は本願明細書において、特定の環境での特定の実施を前提として記載されているが、その有用性がそれにのみ制限されるものではなく、本発明がいかなる目的や環境においても、有益に実行可能であると当業者は理解できる。したがって添付の特許請求の範囲は、開示された本発明の記載内容とその技術的な精神からみて解釈されなければならない。

本発明のより完全な理解を容易にするために、以下の添付図面を参照する。ただしこれらの図面は本発明を制限するものと解釈されず、単に例示的を目的とする。
電気伝導接点の配列と電気伝導接点／バイア（導体間電気接続）の配列を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図である。本発明の実施例で、電気伝導接点の配列と電気伝導接点／バイア（導体間電気接続）の配列を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図である。本発明の他の実施例で、電気伝導接点の配列と電気伝導接点／バイア（導体間電気接続）の配列を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図である。本発明のさらに他の実施例で、電気伝導接点の配列と電気伝導接点／バイア（導体間電気接続）の配列を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図である。本発明の、電気伝導接点の９個の副グリッド配列を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する９個の副グリッド配列の電気伝導接点と接する。本発明の、３３０個の電気伝導接点を有する信号伝達用多層ＰＣ基板の信号層の一部分を示す平面図で、この部分が、信号伝達用多層ＰＣ基板の表面層に搭載された合計１２４７個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの１／４の部分にある３３０個の対応する電気伝導端子と接する。本発明の、３３０個の電気伝導接点を有する信号伝達用多層ＰＣ基板の信号層の一部分を示す平面図で、この部分が、信号伝達用多層ＰＣ基板の表面層に搭載された合計１２４７個の電気伝導接点を有した電子素子の表面実装グリッド配列パッケージの１／４の部分にある３３０個の対応する電気伝導端子と、接合する構造になっている。本発明の、９５２個の電気伝導接点を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層ＰＣ基板の表面に搭載される電子素子の表面実装グリッド配列パッケージの対応する９５２個の電気伝導接点と接する構造になっている。本発明の、１９６個の電気伝導接点を有した信号伝達用多層ＰＣ基板の表面層の一部分を示す平面図で、この表面層の一部分が、信号伝達用多層ＰＣ基板の表面に搭載される電子接続素子の表面実装グリッド配列パッケージの対応する１９６個の電気伝導接点と接する構造になっている。

符号の説明

１００信号伝達用多層ＰＣ基板の一部分
１０２ａ電気伝導接点
１０２ｂ電気伝導接点
１０２ｃ電気伝導接点
１０２ｄ電気伝導接点
１０４ａ電気伝導接点／バイア（導体間電気接続）
１０４ｂ電気伝導接点／バイア（導体間電気接続）
１０４ｃ電気伝導接点／バイア（導体間電気接続）
１０４ｄ電気伝導接点／バイア（導体間電気接続）
１０６中央チャネル

Claims

電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で電気信号を電気的に接続するための表面実装グリッド配列において、該表面実装グリッド配列の複数の電気伝導接点が、複数の副グリッド配列にグループ化されており、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層ＰＣ基板の内部に前記チャネルが形成されていることを特徴とする表面実装グリッド配列。
電気伝導接点をグループ化した前記複数の副グリッド配列の各々は、いかなる数の形状およびサイズをも有することができることを特徴とする請求項１記載の表面実装グリッド配列。
前記チャネルは、該チャネルを形成する前の表面実装グリッド配列の複数の電気伝導接点を取り除いて形成されていることを特徴とする請求項１記載の表面実装グリッド配列。
チャネルを形成する前の表面実装グリッド配列から取り除かれた前記複数の電気伝導接点は、電気伝導接点の少なくとも行と列のいずれかで構成されていることを特徴とする請求項３記載の表面実装グリッド配列。
電気伝導接点をグループ化した前記複数の副グリッド配列の複数の電気伝導接点が、中心部位と外端部位を有し、前記チャネルの幅が、該中心部位から外端部位へ向けて拡大するように構成されたことを特徴とする請求項１記載の表面実装グリッド配列。
電気伝導接点をグループ化した前記複数の副グリッド配列の全てが、単一の電子素子に用いられるように構成されたことを特徴とする請求項１記載の表面実装グリッド配列。
電気伝導接点をグループ化した前記複数の副グリッド配列の各々が、各々分離した単一の電子素子に用いられるように構成されたことを特徴とする請求項１記載の表面実装グリッド配列。
前記複数の電気伝導接点の各々が所定の電気特性を有し、該複数の電気伝導接点の幾つかは、各々の所定の電気特性に基づいて少なくとも一部が物理的に配列され、かつ前記チャネルが該配列に従い形成されるように構成されたことを特徴とする請求項１記載の表面実装グリッド配列。
前記複数の電気伝導接点の各々の電気特性が、信号特性、電源特性、接地特性、テスト特性、無接続特定のいずれか一つで構成されたことを特徴とする請求項８記載の表面実装グリッド配列。
前記チャネルが、前記複数の電気伝導接点の内の幾つかの電気伝導接点と一致するように構成されたことを特徴とする請求項１記載の表面実装グリッド配列。
前記信号伝達用多層ＰＣ基板の内部に形成された前記チャネルは、前記複数の電気伝導接点の内の幾つかの電気伝導接点の下にある複数の信号層の内、少なくとも一つの層の上に形成されたことを特徴とする請求項１記載の表面実装グリッド配列。
電子素子と複数の信号層を有する信号伝達用多層ＰＣ基板との間で、電気信号を電気的に接続する方法において、該方法が：
伝達するための複数の電気信号を特定するステップと；
前記複数の電気信号の幾つかに関連する複数の電気伝導接点を、電気伝導接点の複数の副グリッド配列に配列するステップとで構成され、電気伝導接点の該複数の副グリッド配列の各々が、隣接する他の副グリッド配列とは一本のチャネルで分離され、該チャネル内に、複数の信号層上で、より多くの電気信号を配線できるように信号伝達用多層ＰＣ基板の内部に形成されていることを特徴とする電気信号を電気的に接続する方法。