KR20040057895A - 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술 - Google Patents

전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술 Download PDF

Info

Publication number
KR20040057895A
KR20040057895A KR1020030060094A KR20030060094A KR20040057895A KR 20040057895 A KR20040057895 A KR 20040057895A KR 1020030060094 A KR1020030060094 A KR 1020030060094A KR 20030060094 A KR20030060094 A KR 20030060094A KR 20040057895 A KR20040057895 A KR 20040057895A
Authority
KR
South Korea
Prior art keywords
conductive
conductive contacts
routing device
signal routing
contacts
Prior art date
Application number
KR1020030060094A
Other languages
English (en)
Inventor
가이에이. 덕스베리
헤르만 광
아네타디 위르지코우스카
루이지지 디필리포
Original Assignee
노텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노텔 네트웍스 리미티드 filed Critical 노텔 네트웍스 리미티드
Publication of KR20040057895A publication Critical patent/KR20040057895A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Connecting Device With Holders (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 전자소자와 다층 신호라우팅 디바이스 사이에서 전기신호를 전기적으로 연결하는 기술에 관한 것이다. 일 실시예에서, 이 기술은 다수의 도전신호경로층을 갖는 다층 신호라우팅 디바이스와 전자소자 사이에서 전기신호를 전기적으로 연결하는 연결어레이로서 구현될 수 있다. 이 경우, 연결어레이는 다수의 도전접점 배열로 그룹을 이루는 다수의 도전접점들을 포함하고, 다수의 도전접점 배열 각각은 다층 신호라우팅 디바이스에 대응되게 형성된 채널에 의해 인접한 배열들과 분리되어, 다수의 도전신호경로층들에서 더 많은 수의 전기신호들을 라우팅할 수 있다.

Description

전자소자와 다층 신호라우팅 디바이스 사이에서 전기신호들을 전기적으로 연결하는 기술{Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device}
본 발명은 다층 신호라우팅 디바이스에 관한 것으로, 구체적으로는 전자소자와 다층 신호라우팅 소자 사이에서 전기신호들을 전기적으로 연결하는 기술에 관한 것이다.
전자소자 사이의 전기적 연결은 오랫동안 인쇄회로기판을 이용해 이루어졌다. 인쇄회로기판은 그 윗면에 장착된 전자소자들 사이로 전기신호를 라우팅하는 신호층이 윗면에 한층밖에 없다. 이런 단일 신호층 회로기판들은 이곳에 장착된 전자회로들 사이에 라우팅할 수 있는 전기신호의 수에 있어서 심각한 제한이 있다. 즉, 단일신호층 회로기판에 장착된 전자소자들 사이에 라우팅될 수 있는 전기신호의 수는 단일신호층의 면적에 의해 제한된다.
단일신호층 회로기판과 관련된 면적제한으로 인해, 다층 인쇄회로기판이 개발되었다. 이런 다층 인쇄회로기판은 단면이거나 양면일 수 있고, 여러개의 신호층이 표면에 있거나 매립될 수 있다. 따라서, 이런 다층 인쇄회로기판은 이곳에 장착된 전자소자들 사이에 라우팅될 수 있는 전기신호의 수에 있어서 큰 증가를 가져올 수 있다.
다층 인쇄회로기판은 고밀도 패키지를 갖는 전자소자들을 사용할 때 특히 유리하다. 즉, 고밀도 패키지를 갖는 전자소자들은 다층 인쇄회로기판에 장착된 다른 전자소자들과의 전기적 연결을 위해 이 회로기판의 여러 층들을 필요로 한다. 사실상, 전자소자 패키지들의 밀도는 전자소자가 장착된 다층 인쇄회로기판의 층수를 의미한다. 다층 인쇄회로기판이 가질 수 있는 층수는 이론적으로는 제한이 없지만, 타당한 갯수를 넘을 때, 특히 전자소자들 사이에 고속 전기신호를 라우팅하고자 할때는 문제가 생긴다. 예컨대, 다층 인쇄회로기판의 층들 사이의 전기연결을 할 때는 대개 도전 비아가 사용된다. 이들 도전비아를 통해 다층 인쇄회로기판내의 층들 사이에 수직적인 직접 전기연결이 이루어지지만, 이들 비아를 통해 전파되는 신호의 성능에 악영향을 줄 수 있는 비아에 관련된 고유기생이 있다. 즉, 이들 도전 비아는 고유 기생저항, 커패시턴스 및 인덕턴스를 갖고, 이들은 각 비아를 통한 신호전파에 악영향을 줄 수 있다. 또, 이들 고유기생들은 인쇄회로기판의 생산성에도 악영향을 주어 단가에 영향을 준다. 신호성능에 대한 악영향때문에, 고유기생들은 각각의 도전 비아를 통한 신호전파의 대역을 제한하기도 한다. 이런 악영향으로 인해 다층 인쇄회로기판의 층수가 증가된다.
이상의 문제점을 감안하여, 본 발명의 목적은 다층 인쇄회로기판의 층수를 증가시키지 않고도 회로기판에 장착된 전자소자들 사이에 이루어질 수 있는 전기연결의 갯수를 증가시키는 기술을 제공하는데 있다. 더 구체적으로, 본 발명은 효율적이고 경제적으로 다층 신호라우팅 디바이스의 층수를 줄이는 기술을 제공하는 것을 목적으로 한다.
도 1은 도전접점과 이에 대응하는 도전접점/비아 어레이를 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 2는 본 발명의 일 실시예에 따라 도전접점과 이에 대응하는 도전접점/비아 어레이를 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 3은 본 발명의 일 실시예에 따라 도전접점과 이에 대응하는 도전접점/비아의 다른 어레이를 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 4는 본 발명의 일 실시예에 따라 도전접점과 이에 대응하는 도전접점/비아의 또다른 어레이를 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 5는 본 발명의 일 실시예에 따라 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 도전접점들의 9개 서브어레이들과 일치되게 도전접점들의 대응되는 9개 서브어레이들을 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 6a는 본 발명의 일 실시예에 따라 다층 신호라우팅 디바이스 표면에 장착된 총 1247개의 도전접점들을 갖는 전자소자의 표면장착 그리드 어레이 패키지의일사분면의 330개 도전접점들과 일치되게 330개의 도전접점들을 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 6b는 본 발명의 일 실시예에 따라 다층 신호라우팅 디바이스 표면에 장착된 총 1247개의 도전접점들을 갖는 전자소자의 표면장착 그리드 어레이 패키지의 일사분면의 330개 도전접점들과 일치되게 330개의 도전접점들을 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 7은 본 발명의 일 실시예에 따라 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 952개 도전접점들과 일치되게 950개의 도전접점들을 갖는 다층 신호라우팅 디바이스 표면층의 일부분;
도 8은 본 발명의 일 실시예에 따라 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 196개 도전접점들과 일치되게 196개의 도전접점들을 갖는 다층 신호라우팅 디바이스 표면층의 일부분.
본 발명에 따르면, 전자소자외 다층 신호라우팅 디바이스 사이에서 전기신호들을 전기적으로 연결하는 기술이 제공된다. 일 실시예에서, 이 기술은 다수의 도전신호경로층을 갖는 다층 신호라우팅 디바이스와 전자소자 사이에서 전기신호를 전기적으로 연결하는 연결어레이로서 구현될 수 있다. 이 경우, 연결어레이는 다수의 도전접점 배열로 그룹을 이루는 다수의 도전접점들을 포함하고, 다수의 도전접점 배열 각각은 다층 신호라우팅 디바이스에 대응되게 형성된 채널에 의해 인접한 배열들과 분리되어, 다수의 도전신호경로층들에서 더 많은 수의 전기신호들을 라우팅할 수 있다.
본 발명의 이 실시예의 다른 특징에 따르면, 다수의 도전접점 배열들 각각은유리하게도 수많은 형상과 크기를 가질 수 있다.
본 실시예의 다른 특징에 따르면, 무채널 연결어레이에서 도전접점들을 제거하여 채널을 형성할 수 있다. 이 경우, 무채널 연결어레이에서 제거된 도전접점들이 도전접점들의 행과 열중 적어도 하나를 포함한다.
본 실시예의 또다른 특징에 의하면, 다수의 도전접점 배열로 그룹을 이루는 다수의 도전접점들이 중앙부와 하나 이상의 외연부를 갖고, 이 채널의 폭이 중앙부부터 하나 이상의 외연부까지 횡단하면서 확장된다.
본 실시예의 다른 특징에 의하면, 다수의 도전접점 배열들 모두가 하나의 전자소자와 관련되거나, 다수의 도전접점 배열들중 하나 이상이 별도의 전자소자와 관련된다.
본 발명의 이 실시예의 또다른 특징에 의하면, 다수의 도전접점들 각각이 관련 전기적 성질을 갖고, 다수의 도전접점들의 일부는 적어도 부분적으로는 관련 전기적 성질을 기초로 물리적으로 배열되어 접점 배열에 따라 채널이 형성되도록 한다. 예컨대, 다수의 도전접점들 각각과 관련된 전기적 성질이 신호, 전력, 접지, 시험 및 비접속성중의 하나를 포함한다.
이 실시예의 다른 특징에 의하면, 채널은 다수의 도전접점들중 선택된 것들과 일치할 수 있다. 또, 다층 신호라우팅 디바이스에 대응되게 형성된 채널이 다수의 도전접점들중 선택된 것들 밑의 다수의 도전신호경로층들중 적어도 하나에 형성될 수도 있다.
다른 실시예에서, 본 발명의 기술은 다수의 도전신호경로층을 갖는 다층 신호라우팅 디바이스와 전자소자 사이에서 전기신호들을 전기적으로 연결하기 위한 방법으로 구현될 수 있다. 이 경우, 이 방법은 라우팅할 다수의 전기신호를 확인하는 단계와, 다수의 전기신호들 각각과 관련된 다수의 도전접점들 각각을 다수의 도전접점 배열로 배열하는 단계를 포함하고, 다수의 도전접점 배열 각각은 다층 신호라우팅 디바이스에 대응되게 형성된 채널에 의해 인접 도전접점 배열들과 분리되어, 더 많은 갯수의 다수의 전기신호들을 다수의 도전신호경로층들에서 라우팅할 수 있다. 이 방법은 이상 설명한 연결어레이에 관해 위에 언급한 것과 같은 특징을 더 포함할 수 있다.
이하, 첨부 도면들을 참조하여 본 발명에 대해 자세히 설명하면 다음과 같다. 바람직한 실시예를 참조하여 본 발명에 대해 설명하겠지만, 본 발명은 이에 한정되는 것은 아니다. 당업자라면 다른 구현례, 변형례 등은 물론 다른 용도들을 예측할 수 있을 것이고, 이들 모두 본 발명의 설명과 특허청구범위에 포함된다.
본 발명의 이해를 돕기 위해, 첨부도면을 참조해 설명하겠지만, 이들 도면이 본 발명의 범위를 제한하는 것은 아니고 어디까지나 본 발명의 일례일 뿐임을 알아야 한다.
먼저, 본명세서에서 참고로 한 미국특허출원 10/126,700, 09/651,188(미국특허 6,388,890) 및 미국 가특허출원 60/212,387에 기재된 바와 같이 다층 신호라우팅 디바이스에서 층수를 줄이는 마이크로비아를 기초한 기술을 참고하면 도움이 될 것이다. 또, 본 명세서에서 참고로 한 미국특허출원 10/101,211, 09/651,188(미국특허 6,388,890) 및 미국 가특허출원 60.212,387에 기재된 것과 같은 다층 신호라우팅 디바이스에서 층수를 줄이는 전력/접지를 기초한 기술을 참고해도 도움이 될 것이다.
이런 마이크로비아 기초 및 전력/접지 기초 기술들은 다층 신호라우팅 디바이스에서 층수를 줄이는데 확실히 장점이 있다. 그러나, 이런 기술들은 다층 신호라우팅 디바이스에 장착된 전자소자를 신호 라우팅용으로 설계할 경우 특히 더 유리할 수 있다. 예컨대, 도 1에 따르면, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 패키지의 952개의 도전 접점들(28x34 어레이)와 일치하는 952(28x34 어레이) 도전 접점들(102)을 갖는 다층 신호라우팅 디바이스의 표면층 부분(100)이 도시되어 있다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들의 다중 표면장착 그리드 어레이 패키지로 된 952개의 대응 도전 접점들(또는 다중 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈 등)과 952개의 도전 접점(102)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 1에 보이는 도전 접점/비아(104)는 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전 접점들(102) 각각에 전기적으로 연결된다. 도전 접점들(102) 각각과 도전 접점/비아(104) 각각 사이의 전기접속 관계는 설명의 편의상 도 1에는 도시하지 않았다. 그러나, 도면부호를 보면 도전접점(102)이 도전접점/비아(104)와 어떻게 연결되는지를 알 수 있을 것이다. 이런 도면부호에서 유추해보면, 도전접점(102) 어레이, 또는 더 적절하게 도전접점/비아(104) 어레이는 4개의 사분면(a,b,c,d)으로 나눌 수 있다. 사분면은 중앙채널(106)에 의해 개다리 형태로 분리되어 도전접점(102) 어레이나 도전접점/비아(104) 어레이로 형성되어,도전접점(102)들중 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전신호 경로층들에 있는 중앙채널(106) 내에서 전기신호들이 라우팅될 수 있다.
유감스럽게도, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 도전접점들이 신호라우팅 용도로 설계되지 않았으면, 전술한 마이크로비아 기초 및 전력/접지 기초 기술들을 이용하지 않고 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층에 더이상의 채널들을 형성할 수 없다. 예컨대, 도 2의 부분(200)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 패키지의 1080개의 도전 접점들(30x36 어레이)과 일치하는 1080(30x36 어레이) 도전 접점들(202)을 갖는 다층 신호라우팅 디바이스의 표면층 일부분이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다중 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈 등)의 다중 표면장착 그리드 어레이 패키지로 된 1080개의 대응 도전 접점들과 1080개의 도전 접점(202)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
또, 도 2에 도시된 도전접점/비아(204)도 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전접점들(202) 각각과 전기적으로 연결된다. 도 1과 마찬가지로, 도전접점들(202) 각각과 도전접점/비아(204) 각각 사이의 전기적 연결은 편의상 도 2에는 도시하지 않았다. 그러나, 도면부호를 참고하면 도전접점(202)과 각각의 도전접점/비아(204) 사이의 연결관계를 알 수 있을 것이다. 이들 도면부호에서 유추할 수 있듯이, 도전접점(202) 어레이와 도전접점/비아(204) 어레이는 4개의 메인 사분면(a, b, c, d)으로 나눌 수 있다. 메인 사분면들은 중앙채널(206)에 의해개다리 형태로 분리되어 도전접점들(202) 어레이나 도전접점/비아(204) 어레이로 형성되어, 도전접점(202)들중 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 중앙채널들(206) 내부에서 전기신호를 라우팅할 수 있다. 도전접점(202) 어레이, 또는 도전접점/비아(204) 어레이의 도전접점(202)의 행과 열을 제거하여 4개의 메인 사분면 각각에 추가 채널들(208)을 형성하면, 도전접점(202)의 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 이들 추가 채널들(208) 내부에서 전기신호를 라우팅할 수 있다. 물론, 도전접점(202) 어레이와 도전접점/비아(204) 어레이에서 도전접점(202)의 행과 열을 제거하려면, 다층 신호라우팅 디바이스 표면에 장착된 전자소자들의 표면장착 그리드 어레이 패키지로부터 도전접점들의 해당 행과 열을 제거해야만 한다. 따라서, 본 발명의 특징은, 도전접점(202) 어레이나 도전접점/비아(204) 어레이에서 도전접점들(202)의 행과 열을 제거하기 위해 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지에서 도전 접점들의 대응하는 행과 열을 제거함으로써, 도전접점(202) 어레이나 도전접점/비아(204) 어레이에 추가 채널들(208)을 형성해, 도전접점(202)의 해당부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 이들 추가 채널(208) 내부에서 전기신호들을 라우팅할 수 있도록 하는데 있다.
도 3은 도 2의 개념을 확장한 것이다. 즉, 도 3의 부분(300)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 952개(28x34 어레이)의 도전접점들과 일치하는 대응 952개(28x34 어레이)의 도전접점들(302)을 갖는 다층 신호라우팅 디바이스의 표면층이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다중 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈 등)의 다중 표면장착 그리드 어레이 패키지로 된 952개의 대응 도전 접점들과 952개의 도전 접점(302)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 3에 도시된 도전접점/비아(304)도 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전접점들(302) 각각과 전기적으로 연결된다. 도 1, 2와 마찬가지로, 도전접점들(302) 각각과 도전접점/비아(304) 각각 사이의 전기적 연결은 편의상 도 3에는 도시하지 않았다. 그러나, 도면부호를 참고하면 도전접점(302)과 각각의 도전접점/비아(304) 사이의 연결관계를 알 수 있을 것이다. 이들 도면부호에서 유추할 수 있듯이, 도전접점(302) 어레이나 도전접점/비아(304) 어레이는 4개의 메인 사분면(a, b, c, d)으로 나눌 수 있다. 메인 사분면들은 중앙채널(306)에 의해 개다리 형태로 분리되어 도전접점들(302) 어레이나 도전접점/비아(304) 어레이로 형성되어, 도전접점(302)들중 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 중앙채널들(306) 내부에서 전기신호를 라우팅할 수 있다. 그러나, 도 3의 구성에서는 중앙채널들(306)이 도전접점(302) 어레이의 중앙으로부터 이 어레이 외연부까지 확장된다.
도전접점(302) 어레이나 도전접점/비아(304) 어레이에서 도전접점(302)의 행과 열을 제거하여 4개의 메인 사분면 각각에 추가 채널들(308)을 형성하면, 도전접점(302)의 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 이들 추가 채널들(308) 내부에서 전기신호를 라우팅할 수 있다. 그러나, 도 3의 구성에서는 이들 추가채널들(308)이 도전접점(302) 어레이의 중앙에서 외연부까지 확장된다.
중앙채널(306)과 추가채널들(308)을 도전접점(302) 어레이의 중앙에서 외연부까지 확장하면, 도전접점(302) 어레이의 중앙으로부터 다층 신호라우팅 디바이스의 하나 이상의 도전신호경로층에서 라우팅되는 신호경로에 영향을 줄 수 있는 모든 차폐효과가 도전접점(302) 어레이의 외연부로부터 다층 신호라우팅 디바이스의 하나 이상의 도전신호경로층에서 라우팅되는 신호경로에 의해 감소된다.
물론, 도전접점(302) 어레이나 도전접점/비아(304) 어레이에서 도전접점(202)의 행과 열을 제거하려면, 다층 신호라우팅 디바이스 표면에 장착된 전자소자들의 표면장착 그리드 어레이 패키지로부터 도전접점들의 해당 행과 열을 제거해야만 한다. 따라서, 본 발명의 특징은, 도전접점(302) 어레이나 도전접점/비아(304) 어레이에서 도전접점들(302)의 행과 열을 제거하기 위해 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지에서 도전 접점들의 대응하는 행과 열을 제거함으로써, 도전접점(302) 어레이나 도전접점/비아(304) 어레이에 추가 채널들(308)을 형성해, 도전접점(302)의 해당부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 이들 추가 채널(308) 내부에서 전기신호들을 라우팅할 수 있도록 하는데 있다.
도 4는 본 발명의 다른 실시예이다. 즉, 도 4의 부분(400)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의420개(20x21 어레이)의 도전접점들과 일치하는 대응 420개(20x21 어레이)의 도전접점들(402)을 갖는 다층 신호라우팅 디바이스의 표면층이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다중 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈 등)의 다중 표면장착 그리드 어레이 패키지로 된 420개의 대응 도전 접점들과 420개의 도전 접점(402)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 4에 도시된 도전접점/비아(404)도 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전접점들(402) 각각과 전기적으로 연결된다. 도 1-3과 마찬가지로, 도전접점들(402) 각각과 도전접점/비아(404) 각각 사이의 전기적 연결은 편의상 도 4에는 도시하지 않았다. 그러나, 도면부호를 참고하면 도전접점(402)과 각각의 도전접점/비아(404) 사이의 연결관계를 알 수 있을 것이다.
도 4에는 도전접점(402) 어레이나 도전접점/비아(404) 어레이가 21개의 접촉셀로 이루어진 20개 그룹으로 이루어지고 각 셀은 원형을 갖는 것으로 도시되어 있지만, 셀의 형태나 크기를 사각형 등으로 달리 한 것도 역시 본 발명의 범위에 있다. 또, 도 4에는 도전접점(402) 어레이나 도전접점/비아(404) 어레이의 접점 패턴이 대략 사각형으로 도시되어 있지만, 그 접점 패턴을 삼각형 등으로 달리 한 것도 본 발명의 범위에 있다.
도 5는 본 발명의 또다른 실시예이다. 즉, 도 5의 부분(500)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 도전접점들의 9개 서브어레이와 일치하는 대응 9개 서브어레이(510)(각각 1247개 접점을가짐)를 갖는 다층 신호라우팅 디바이스의 표면층이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다중 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈 등)의 다중 표면장착 그리드 어레이 패키지의 도전접점들과 대응 도전 접점(502)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 5에 도시된 바와 같이, 도전접점들(502)은 이에 관련된 전기적 성질(예; 신호, 접지, 전력 및 시험전기성질)에 따라 대응되는 다른 형상을 갖는다. 도 5에 도시된 바에 의하면, 각 서브어레이(510)에는 밝은 형상의 중앙채널(506)과 어두운 형상의 추가채널(508)이 형성된다. 9개의 서브어레이(510)의 크기와 형상은, 다층 신호라우팅 디바이스의 하나 이상의 도전신호경로층에 형성된 중앙채널(506)과 추가채널(508) 사이 및 내부에서 전기신호를 라우팅할 수 있도록 되어 있다.
도 6a, 6b에는 본 발명의 두가지 다른 실시예가 도시되어 있다. 즉, 도 6a, 6b의 부분(600A,600B)은, 다층 신호라우팅 디바이스 표면에 장착되고 총 1247개의 도전접점들을 갖는 전자소자의 표면장착 그리드 어레이 패키지의 일분면의 330개 도전접점들과 일치하는 대응 330개의 도전접점들을 갖는 다층 신호라우팅 디바이스의 표면층이다. 도 5에 도시된 바와 같이, 도전접점들(502)은 이에 관련된 전기적 성질(예; 신호, 접지, 전력 및 시험전기성질)에 따라 대응되는 다른 형상을 갖는다. 도 6a, 6b에 도시된 바에 의하면, 도전접점들(602) 각각은 전기적 성질(예; 신호, 접지(GND), 전력(Vdd,Vdd2) 또는 시험)이 각각 다를 수도 있다. 접지(GND)나 전력(Vdd,Vdd2)와 관련된 전기적 특성을 갖지 않는 도전접점들(602) 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전신호경로층들에 채널을 형성하는 것이 바람직한데, 이는 접지(GND)와 전력(Vdd,Vdd2)을 갖는 도전접점들(602)은 (예컨대 홀 비아를 통해) 채널을 막기때문이다. 따라서, 도 6a, 6b에 도시된 바와 같이, 접지(GND)나 전력(Vdd,Vdd2)과 관련된 전기적 성질을 갖지 않는 도전접점(602) 밑에만 채널(614)을 형성한다. 즉, 신호나 시험과 관련된 전기적 성질을 갖는 도전접점(602) 밑에만 채널(614)을 형성하는데, 이는 본 명세서에서 참고로 한 미국특허출원 10/126,700, 09/651,188(미국특허 6,388,890) 및 미국 가특허출원 60/212,387에 기재된 것처럼 신호나 시험 특성을 갖는 도전접점들(602)은 표면신호 라우팅만을 필요로 하거나 마이크로바이어스들을 이용할 수 있기 때문이다. 따라서, 다층 신호라우팅 디바이스 표면에 장착된 전자소자는 도 6a, 6b에 도시된 것과 같은 전기적 성질을 갖는 도전접점들을 갖도록 설계되어야 하는데, 이는 이런 접점패턴에서만이 신호나 시험과 관련된 전기적 특성을 갖는 도전접점(602) 밑의 다층 신호라우팅 소자의 도전신호경로층들에 명백히 직교하는 채널들(614)을 형성할 수 있기때문이다.
도 6a에서, 접지(GND)나 전력(Vdd,Vdd2)과 관련된 전기적 성질을 갖지 않는 도전접점들(602)은 채널을 형성해야하는 위치에서 분명히 떨어져 있다. 도 6b에서, 접지(GND)나 전력(Vdd,Vdd2)과 관련된 전기적 성질을 갖지 않는 도전접점들(602)은 채널을 형성할 필요가 있는 곳과 일치되는 규칙적인 패턴의 행과 열로부터 분명히 떨어져 있다.
도 7에는 본 발명의 또다른 실시예가 도시되어 있다. 즉, 도 7의 부분(700)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이패키지의 952개(28x34 어레이)의 도전접점들과 일치하는 대응 952개(28x34 어레이)의 도전접점들(702,716)을 갖는 다층 신호라우팅 디바이스의 표면층이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다수의 전자소자 등을 갖는 멀티칩 모듈이나 하이브리드 모듈)의 다중 표면장착 그리드 어레이 패키지의 952개의 대응 도전 접점들과 952개의 도전 접점(702,716)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 7에 도시된 도전접점/비아(704)도 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전접점들(702) 일부와 전기적으로 연결된다. 도 1-4와 마찬가지로, 도전접점들(702) 각각과 도전접점/비아(704) 각각 사이의 전기적 연결은 편의상 도 7에는 도시하지 않았다. 그러나, 도면부호를 참고하면 도전접점(702)과 각각의 도전접점/비아(704) 사이의 연결관계를 알 수 있을 것이다. 이들 도면부호에서 유추할 수 있듯이, 도전접점(702,716) 어레이나 도전접점/비아(704) 어레이는 4개의 메인 사분면(a, b, c, d)으로 나눌 수 있다. 메인 사분면들은 중앙채널(706)에 의해 개다리 형태로 분리되어 도전접점들(702,716) 어레이나 도전접점/비아(704) 어레이로 형성되어, 도전접점(702)들중 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 중앙채널들(706) 내부에서 전기신호를 라우팅할 수 있다.
도 7에서 보듯이, 도전접점들(716)은 도전접점/비아(704)에 각각 전기적으로 연결되지는 않는다. 실제로는, 도전접점들(716)은 어떤 것과도 전기적으로 연결되지 않으므로 "비접속" 접점이라 한다. 즉, 다층 신호라우팅 디바이스 표면에 장착된 전자소자는 어떤 것과도 전기적으로 접촉하지 않아 "비접속" 접점이라 불리우는 도전접점을 갖도록 설계된다. 한편, 다층 신호라우팅 디바이스 표면층에 형성된 도전접점(716)과 일치되는 전자소자의 도전접점들은 공장시험용 전자소자로만 사용될 수도 있다. 어느 경우에도, 전자소자의 이들 "비접속" 접점들은 어디에도 전기적으로 연결되지 않는 다층 신호라우팅 디바이스 표면층에 형성된 도전접점들(716)과 일치한다. 이들 도전접점들(716)이 어디에도 연결되지 않으므로, 이들 도전접점들(716) 밑의 다층 신호라우팅 디바이스의 도전신호경로층에 추가채널들(708)을 형성할 수 있다.
이 때 알아두어야 할 것은, 도전접점들(716)이 어디에도 전기적으로 연결되지 않고 이들 도전접점(716)이 형성된 곳 밑의 다층 신호라우팅 디바이스의 도전신호경로층들에 추가채널들(708)을 형성할 수 있기때문에, 이들 도전접점들(716)을 다층 신호라우팅 디바이스의 표면층에서 전부 제거할 수 있다는 것이다.
도 8에는 본 발명의 또다른 실시예가 도시되어 있다. 즉, 도 8의 부분(800)은, 다층 신호라우팅 디바이스 표면에 장착된 전자소자의 표면장착 그리드 어레이 패키지의 196개(7x28 어레이)의 도전접점들과 일치하는 대응 196개(7x28 어레이)의 도전접점들(802,816)을 갖는 다층 신호라우팅 디바이스의 표면층이다. 물론, 다층 신호라우팅 디바이스의 표면에 장착된 다수의 전자소자들(또는 다수의 전자소자 등을 갖는 멀티칩 모듈이나 하이브리드 모듈)의 다중 표면장착 그리드 어레이 패키지의 196개의 대응 도전 접점들과 196개의 도전 접점(802,816)이 일치할 수 있다는 것도 본 발명의 범위에 있다.
도 7에 도시된 도전접점/비아(804)도 개다리 형태로 다층 신호라우팅 디바이스의 표면층의 도전접점들(802) 일부와 전기적으로 연결된다. 도 1-4와 마찬가지로, 도전접점들(802) 각각과 도전접점/비아(804) 각각 사이의 전기적 연결은 편의상 도 8에는 도시하지 않았다. 그러나, 도면부호를 참고하면 도전접점(802)과 각각의 도전접점/비아(804) 사이의 연결관계를 알 수 있을 것이다. 이들 도면부호에서 유추할 수 있듯이, 도전접점(802,816) 어레이나 도전접점/비아(804) 어레이는 2개의 메인 이분면(a, b)으로 나눌 수 있다. 메인 이분면들은 중앙채널(806)에 의해 개다리 형태로 분리되어 도전접점들(802,816) 어레이나 도전접점/비아(804) 어레이로 형성되어, 도전접점(802)들중 대응부 밑의 다층 신호라우팅 디바이스의 하나 이상의 도전 신호경로층들에 있는 중앙채널들(806) 내부에서 전기신호를 라우팅할 수 있다.
도 8에서 보듯이, 도전접점들(816)은 도전접점/비아(804)에 각각 전기적으로 연결되지는 않는다. 실제로는, 도전접점들(816)은 어떤 것과도 전기적으로 연결되지 않으므로 "비접속" 접점이라 한다. 즉, 다층 신호라우팅 디바이스 표면에 장착된 전자소자는 어떤 것과도 전기적으로 접촉하지 않아 "비접속" 접점이라 불리우는 도전접점을 갖도록 설계된다. 전자접속소자의 이들 "비접속" 접점들은 어디에도 전기적으로 연결되지 않는 다층 신호라우팅 디바이스 표면층에 형성된 도전접점들(816)과 일치한다. 이들 도전접점들(816)이 어디에도 연결되지 않으므로, 이들 도전접점들(816) 밑의 다층 신호라우팅 디바이스의 도전신호경로층에 추가채널들(808)을 형성할 수 있다.
이 때 알아두어야 할 것은, 도전접점들(816)이 어디에도 전기적으로 연결되지 않고 이들 도전접점(816)이 형성된 곳 밑의 다층 신호라우팅 디바이스의 도전신호경로층들에 추가채널들(808)을 형성할 수 있기때문에, 이들 도전접점들(816)을 다층 신호라우팅 디바이스의 표면층에서 전부 제거할 수 있다는 것이다.
본 발명은 이상 설명한 실시예에 한정되지 않는다. 이상 설명한 실시예 외에도, 당업자라면 지금까지의 설명과 첨부 도면으로부터 본 발명의 여러가지 변형이나 변경을 예측할 수 있을 것이다. 따라서, 이런 변형예들도 첨부된 특허청구범위내에 속한다고 본다. 또, 특정 목적으로 특정 환경에서 본 발명에 대해 설명했지만, 당업자라면 그 용도가 이에 한정되지 않고 본 발명도 다른 수많은 목적으로 여러 환경에서 구현될 수 있음을 알 수 있을 것이다. 그러므로, 본 발명의 범위는 어디까지나 특허청구범위에 의해서만 제한되어야 한다.

Claims (12)

  1. 다수의 도전신호경로층을 갖는 다층 신호라우팅 디바이스와 전자소자 사이에서 전기신호들을 전기적으로 연결하기 위한 연결 어레이에 있어서:
    다수의 도전접점 배열로 그룹을 이루는 다수의 도전접점들을 포함하고;
    상기 다수의 도전접점 배열 각각은 다층 신호라우팅 디바이스에 대응되게 형성된 채널에 의해 다수의 도전접점 배열들중 인접한 배열과 분리되어, 다수의 도전신호경로층들에서 더 많은 수의 전기신호들을 라우팅할 수 있는 것을 특징으로 하는 연결어레이.
  2. 제1항에 있어서, 다수의 도전접점 배열들 각각이 수많은 형상과 크기를 가질 수 있는 것을 특징으로 하는 연결어레이.
  3. 제1항에 있어서, 상기 채널이 무채널 연결어레이에서 도전접점들을 제거하여 형성되는 것을 특징으로 하는 연결어레이.
  4. 제3항에 있어서, 상기 무채널 연결어레이에서 제거된 도전접점들이 도전접점들의 행과 열중 적어도 하나를 포함하는 것을 특징으로 하는 연결어레이.
  5. 제1항에 있어서, 다수의 도전접점 배열로 그룹을 이루는 다수의 도전접점들이 중앙부와 하나 이상의 외연부를 갖고, 상기 채널의 폭이 중앙부부터 하나 이상의 외연부까지 횡단하면서 확장되는 것을 특징으로 하는 연결어레이.
  6. 제1항에 있어서, 다수의 도전접점 배열들 모두가 하나의 전자소자와 관련되는 것을 특징으로 하는 연결어레이.
  7. 제1항에 있어서, 다수의 도전접점 배열들중 하나 이상이 별도의 전자소자와 관련되는 것을 특징으로 하는 연결어레이.
  8. 제1항에 있어서, 다수의 도전접점들 각각이 관련 전기적 성질을 갖고, 다수의 도전접점들의 일부는 적어도 부분적으로는 관련 전기적 성질을 기초로 물리적으로 배열되어 접점 배열에 따라 채널이 형성되도록 하는 것을 특징으로 하는 연결어레이.
  9. 제8항에 있어서, 다수의 도전접점들 각각과 관련된 전기적 성질이 신호, 전력, 접지, 시험 및 비접속성중의 하나를 포함하는 것을 특징으로 하는 연결어레이.
  10. 제1항에 있어서, 상기 채널이 다수의 도전접점들중 선택된 것들과 일치하는 것을 특징으로 하는 연결어레이.
  11. 제1항에 있어서, 다층 신호라우팅 디바이스에 대응되게 형성된 상기 채널이 다수의 도전접점들중 선택된 것들 밑의 다수의 도전신호경로층들중 적어도 하나에 형성되는 것을 특징으로 하는 연결어레이.
  12. 다수의 도전신호경로층을 갖는 다층 신호라우팅 디바이스와 전자소자 사이에서 전기신호들을 전기적으로 연결하기 위한 방법에 있어서:
    라우팅할 다수의 전기신호를 확인하는 단계; 및
    다수의 전기신호들 각각과 관련된 다수의 도전접점들 각각을 다수의 도전접점 배열로 배열하는 단계;를 포함하고,
    다수의 도전접점 배열 각각은 다층 신호라우팅 디바이스에 대응되게 형성된 채널에 의해 인접 도전접점 배열들과 분리되어, 더 많은 갯수의 다수의 전기신호들을 다수의 도전신호경로층들에서 라우팅할 수 있는 것을 특징으로 하는 방법.
KR1020030060094A 2002-12-23 2003-08-29 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술 KR20040057895A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/326,079 US20040003941A1 (en) 2000-06-19 2002-12-23 Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US10/326,079 2002-12-23

Publications (1)

Publication Number Publication Date
KR20040057895A true KR20040057895A (ko) 2004-07-02

Family

ID=32468980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060094A KR20040057895A (ko) 2002-12-23 2003-08-29 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술

Country Status (6)

Country Link
US (1) US20040003941A1 (ko)
EP (1) EP1434474A3 (ko)
JP (1) JP2004207741A (ko)
KR (1) KR20040057895A (ko)
CN (1) CN1510982A (ko)
CA (1) CA2438922A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738259B2 (en) * 2004-01-22 2010-06-15 Alcatel Lucent Shared via decoupling for area arrays components
US7081672B1 (en) * 2005-03-07 2006-07-25 Lsi Logic Corporation Substrate via layout to improve bias humidity testing reliability
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
US8093708B2 (en) * 2009-07-06 2012-01-10 Sony Ericsson Mobile Communications Ab Semiconductor package having non-uniform contact arrangement
KR20120140096A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트
WO2013111194A1 (ja) * 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板
WO2020142656A1 (en) 2019-01-04 2020-07-09 Engent, Inc. Systems and methods for precision placement of components

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490042A (en) * 1992-08-10 1996-02-06 Environmental Research Institute Of Michigan Programmable silicon circuit board
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US5650660A (en) * 1995-12-20 1997-07-22 Intel Corp Circuit pattern for a ball grid array integrated circuit package
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US6232564B1 (en) * 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
US6181004B1 (en) * 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
US6407564B1 (en) * 1999-08-04 2002-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Universal BGA board for failure analysis and method of using
US6256769B1 (en) * 1999-09-30 2001-07-03 Unisys Corporation Printed circuit board routing techniques
JP3407025B2 (ja) * 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US6815621B2 (en) * 2000-10-02 2004-11-09 Samsung Electronics Co., Ltd. Chip scale package, printed circuit board, and method of designing a printed circuit board
US20030043560A1 (en) * 2001-06-15 2003-03-06 Clarkson Robert Roy Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough
US6687133B1 (en) * 2002-11-15 2004-02-03 Lsi Logic Corporation Ground plane on 2 layer PBGA

Also Published As

Publication number Publication date
JP2004207741A (ja) 2004-07-22
CA2438922A1 (en) 2004-06-23
EP1434474A2 (en) 2004-06-30
CN1510982A (zh) 2004-07-07
EP1434474A3 (en) 2004-08-04
US20040003941A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
US6388890B1 (en) Technique for reducing the number of layers in a multilayer circuit board
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US8821188B2 (en) Electrical connector assembly used for shielding
US20060254810A1 (en) Technique for accommodating electronic components on a multilayer signal routing device
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
US7069650B2 (en) Method for reducing the number of layers in a multilayer signal routing device
MXPA01013012A (es) Matriz y/o paquete de circuito integrado que tiene un arreglo de contacto de separacion variable para la maximizacion del numero de lineas de senal por capa de encaminamiento.
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US7365438B2 (en) Semiconductor device with semiconductor components connected to one another
WO2011004224A1 (en) Semiconductor package having non-uniform contact arrangement
KR20040057895A (ko) 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US6396710B1 (en) High density interconnect module
KR100895812B1 (ko) 적층 반도체 패키지
US6744130B1 (en) Isolated stripline structure
KR101689546B1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
US7281326B1 (en) Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US20070114578A1 (en) Layout structure of ball grid array
CA2472336C (en) Technique for accommodating electronic components on a multilayer signal routing device
US20040207990A1 (en) Stair-step signal routing
KR100632733B1 (ko) 인쇄회로기판
US20110140265A1 (en) Packaging of Silicon Wafers and Mating Pieces

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application