JP2006294656A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006294656A
JP2006294656A JP2005109281A JP2005109281A JP2006294656A JP 2006294656 A JP2006294656 A JP 2006294656A JP 2005109281 A JP2005109281 A JP 2005109281A JP 2005109281 A JP2005109281 A JP 2005109281A JP 2006294656 A JP2006294656 A JP 2006294656A
Authority
JP
Japan
Prior art keywords
electrode
substrate
land
semiconductor device
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005109281A
Other languages
English (en)
Other versions
JP4562579B2 (ja
Inventor
Kimihito Kuwabara
公仁 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005109281A priority Critical patent/JP4562579B2/ja
Publication of JP2006294656A publication Critical patent/JP2006294656A/ja
Application granted granted Critical
Publication of JP4562579B2 publication Critical patent/JP4562579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 ＢＧＡ／ＣＳＰをプリント配線基板へ実装した場合のはんだ接合部の熱ひずみが局所的なはんだ接合部に集中することを防止し、信頼性の高い半導体装置を提供する。
【解決手段】 基板２の表裏一方の面に半導体素子が搭載され、他方の面に複数個の電極ランド１０ａ〜１０ｃが配列され、各電極ランド１０ａ〜１０ｃが、基板２上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボール１２とで構成された半導体装置１であって、基板２の最外コーナー部Ａに配置された電極ランド１０ａのサイズが最外コーナー部Ａよりも内側領域Ｂに配置された電極ランド１０ｂのサイズよりも大きく形成され、最外コーナー部Ａに隣接する隣接箇所Ｃの電極ランド１０ｃのサイズが、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されている。
【選択図】 図１

Description

この発明は、情報通信機器、事務用電子機器等の高機能化・小型化を容易にする半田ボールを基板の裏面に有する半導体素子を搭載した半導体装置に関するもので、ＢＧＡ型又はＣＳＰ型の半導体パッケージの実装構造の接続信頼性を確保するものである。
従来より、半導体素子は、シリコン材をベースに製造され、表面には、微細なピッチにて電極端子パッドが形成されている。半導体素子は、リードフレームないし、多層配線されたインターポーザ基板上に実装される。そして、電極端子パッドをリードフレームやインターポーザ基板（以下基板と省略）上の配線ランド部と電気的に接続する。このための方法としては、金細線を用いた、ワイヤボンディング（以下ＷＢと省略）法や電極パッドに金バンプを形成し、この金バンプと配線ランド部を直接接合するフリップチップ（以下ＦＣと省略）接合と呼ばれる方法が用いられる。
ＷＢ法の場合、半導体素子とリードフレームとは接着ペーストや接着テープで接続固定される。また、ＦＣ法の場合、半導体素子とインターポーザ基板とは、アンダーフィル材にて封止固定される。そして、最後に、半導体素子とリードフレーム全体あるいはインターポーザ基板上のチップを熱硬化性エポキシ樹脂等の封止樹脂にて覆い固化する。これにより、ＷＢ法を用いた場合の金ワイヤや、半導体素子、接続部を保護している。
半導体素子をパッケージングした従来の半導体装置は、その周辺四片に外部電極を配した構造であったが、半導体製品の多電極化の一方で一層高密度な実装が要求されてきた。その結果、近年では、インターポーザ基板の一面側に半導体素子を搭載するとともに、その裏面側に複数個の半田ボールを配列した、エリアアレイ半導体装置が開発されている。このようなエリアアレイ電極配置を特徴とする半導体装置では、半田ボールを介してインターポーザ基板の裏面側をプリント配線基板に接合しているため、このような構造上では、はんだ部の接続信頼性が新たな問題として生じている。
以下、従来の半導体装置について図面を参照しながら説明する。
図１５（ａ）（ｂ）は従来の半導体パッケージである半導体装置１の一例を示し、インターポーザ基板２上に上下２段の半導体素子３ａ，３ｂ（チップ）が搭載されている。前記下側の半導体素子３ａはバンプ電極４を介してインターポーザ基板２の表面側にフリップチップボンディングされている。また、下側の半導体素子３ａとインターポーザ基板２との間にはアンダーフィル樹脂５が充填されており、これにより、下側の半導体素子３ａがインターポーザ基板２上に固定されている。
上側の半導体素子３ｂは接着層６を介して下側の半導体素子３ａ上に接着されている。上側の半導体素子３ｂの電極端子パッド（図示せず）とインターポーザ基板２の表面上の配線ランド部（図示せず）とはボンディングワイヤ７を介して接続されている。前記両半導体素子３ａ，３ｂとボンディングワイヤ７とはモールド封止樹脂８（エポキシ樹脂など）によって封止されている。
また、インターポーザ基板２の裏面側には複数個の配線電極ランド１０が配列されている。これら各電極ランド１０は、インターポーザ基板２の裏面に形成された基板側ランド本体１１と、基板側ランド本体１１上に形成された丸球状の半田ボール１２とで構成されている。各電極ランド１０は、均一サイズの丸型ランドであり、直交する格子状に配列されている。尚、インターポーザ基板２上に上下２段の半導体素子３ａ，３ｂを搭載しているが、半導体素子を３段以上の複数段又は１段のみ搭載してもよい。
しかしながら、従来の半導体装置１では、各半田ボール１２を電子機器のプリント回路基板１４へ接合した状態では、インターポーザ基板２とモールド封止樹脂８との熱膨張差によって生じる応力により、半田ボール１２とプリント回路基板１４との接合部が破壊されるという問題があった。前記熱膨張差によって生じる応力は、半導体装置１の中心部から離れるほど大きくなり、最外周部のコーナーＡで最大になる傾向があるため、最初に、最外周部のコーナーＡに位置する半田ボール１２と電子機器のプリント回路基板１４との接合部が破壊されるといった問題があった。
尚、前記のように半導体装置１と電子機器のプリント回路基板１４との熱膨張のミスマッチによって半田ボール１２に発生する応力σは、下記式１，式２のような関係にある。

σ∝（△α×△Ｔ×Ｌ）／（ｄ×Ｈ） ・・・式１
σ∝Ｆ／Ａ ・・・式２

ここで、△αは半導体装置１と電子機器のプリント回路基板１４との熱膨張差であり、△Ｔは試験または使用時の温度変化であり、Ｌは半導体装置１の大きさであり（図１６（ａ）参照）、ｄは電極ランド１０の基板側ランド本体１１の直径であり、Ｈは半導体装置１をプリント回路基板１４に接合した際の半田ボール１２の高さ（すなわちインターポーザ基板２とプリント回路基板１４との間隔に相当）である。また、Ｆは力であり、Ａは基板側ランド本体１１の面積（＝π×ｄ２／４）である。
尚、はんだ接合部の破壊は、外側に配置されている１つの電極ランド１０の半田接合部が完全に切断された後、内側に配置されている別の電極ランド１０の半田接合部に亀裂が入り始めるのではなく、外側に配置されている電極ランド１０の半田接合部の亀裂が進行している最中に、内側に配置されている電極ランド１０の半田接合部に亀裂が入り始める。
また、図１６（ｂ）は、図１６（ａ）のイで示した箇所におけるパッケージ（基板２＋封止樹脂８）側材料の歪み２５と、プリント回路基板１４材料の歪み２６と、半田ボール１２材料の歪み２７の分布を示す。
尚、図１６（ｃ）のグラフＧ１は、図１５に示したような均一サイズの電極ランド１０を有する半導体装置１の中心からの距離と電極ランド１０の半田接合部に発生する応力との関係を示しており、半導体装置１の中心から外側へ離れるほど応力が増大している。
尚、実際には、半導体装置１の半田ボール１２と電子機器のプリント回路基板１４との接合部が破壊される場合、半田ボール１２の中心部が破壊されるのではなく、半田ボール１２と基板側ランド本体１１との接合部近傍或いは半田ボール１２とプリント回路基板１４側のランド本体（図示せず）との接合部近傍が破壊される。この際、これら接合部近傍の外周部から亀裂が入り、徐々に内側に進展し、ついには、はんだ接合部が破断に至る。
前記のような熱膨張差による応力で、最外周部のコーナーＡに位置する半田ボール１２と電子機器のプリント回路基板１４との接合部が破壊されるといった問題の対策として、図１７に示すように、インターポーザ基板２の最外周部の四隅コーナー部Ａに形成された電極ランド１０ａのサイズ（すなわち基板側ランド本体１１のサイズと半田ボール１２のサイズ）を、前記コーナーＡよりも内側領域Ｂに形成された電極ランド１０ｂのサイズより大きくしている。尚、前記コーナー部Ａの電極ランド１０ａは、内側領域Ｂの電極ランド１０ｂの４個分（＝２×２列分）を一つの円形とする大きさを有している。
これによると、コーナー部Ａの電極ランド１０ａの強度が内側領域Ｂの電極ランド１０ｂの強度よりも増大するため、歪みが減少し、熱膨張差による応力が生じても、コーナー部Ａの電極ランド１０ａの半田ボール１２と電子機器のプリント回路基板１４との接合部が破壊されるのを防止することができる。
また、下記特許文献１には、半導体パッケージの四隅に、ＢＧＡ半田付けパッドよりも大きな径の接着用パッドが設けられており、前記接着用パッドが接着剤によって配線基板側の接着剤塗布用パッドに接着される構成が示されている。
これによると、半導体パッケージと配線基板とを両者の熱膨張係数の差を補償するような接着剤で接着できるため、半導体パッケージの接続信頼性が向上する。
或いは、下記特許文献２には、半導体パッケージの四隅に位置するコーナー電極をＬ形状に形成して、前記コーナー電極の面積を他の電極の面積よりも大きく形成し、前記コーナー電極上に３個の半田ボールを形成した構成が示されている。
これによると、前記コーナー電極における半田バンプを鼓型にすることができるため、ＢＧＡパッケージとプリント配線基板とを接続する半田バンプの耐熱疲労性や耐衝撃性を向上させることができる。
以上のように、半田ボール接合部が破壊する課題に対して、最外周コーナー部の電極ランドの形状・サイズを工夫した提案がなされてきた。
また、下記特許文献３に記載の半導体構造は、半田ボール接合部が破壊されるといった課題を解決するのではなく、高精細な位置決めを行うことを目的として、大きなランドを周囲に配置している。
すなわち、基板に、複数のコンタクトと、これらコンタクトを位置決めする複数の第１の半田バンプとが設けられている。第１の半田バンプは、コンタクトよりも大きな径を有し、且つ基板の外周部に配置されている。また、コンタクトは第１の半田バンプで囲まれたエリア内に配置されている。
また、下記特許文献４には、プリント配線基板上に、第１〜第３の半導体素子を重ねて搭載した半導体装置が示されており、プリント配線基板には、第１群〜第３群のバンプ電極が設けられている。このうち、第１群のバンプ電極はプリント配線基板の中央部に位置している。また、第２群のバンプ電極は、第１群のバンプ電極の外側に位置しており、第１群のバンプ電極よりも径が大きい。さらに、第３群のバンプ電極は、第２群のバンプ電極の外側に位置しており、第２群のバンプ電極よりも径が大きい。
第１の半導体素子は第１群のバンプ電極によってプリント配線基板に実装されている。また、第２の半導体素子は、第１の半導体素子上に載った状態で、第２群のバンプ電極によってプリント配線基板に実装されている。さらに、第３の半導体素子は、第２の半導体素子上に載った状態で、第３群のバンプ電極によってプリント配線基板に実装されている。尚、第１〜第３の各半導体素子内では同じサイズの電極を用いている。
特開平１１−９７５６９ 特開平１１−２３３９２６ 特開２０００−２６０８０４ 特開２００２−３５３２７２
しかしながら図１７に示したようにコーナー部Ａの電極ランド１０ａのサイズを大きくした場合、電極ランド１０ａとその周囲の電極ランド１０ｂとのサイズのアンバランスにより、図１６（ｃ）のグラフＧ２に示すように、コーナー部Ａの電極ランド１０ａの周囲にある電極ランド１０ｂに、応力が却って集中してしまう現象が生じる。その結果、コーナー部Ａの大型サイズの電極ランド１０ａが壊れてから、周囲の通常サイズの電極ランド１０ｂが壊れるのではなく、前記大型サイズの電極ランド１０ａが壊れる前に、電極ランド１０ａの内側周囲にある通常サイズの電極ランド１０ｂが壊れてしまうといった問題がある。
また、コーナー部Ａの電極ランド１０ａを除いた最外周部に配列された電極ランド１０ｂの外隣りには電極ランド１０ｂが存在しておらず、これによって、最外周部に配列された電極ランド１０ｂに作用する応力分布が、最外周部よりも内側に配列された電極ランド１０ｂに作用する応力分布に比べて、特異となる。この特異な応力分布が原因となって、最外周部に配列された電極ランド１０ｂの熱疲労破壊が早まってしまうといった問題もあった。
さらに、熱疲労によってコーナー部Ａの電極ランド１０ａに亀裂が発生した場合、この亀裂は半導体装置１の中心部からコーナー部Ａへの放射方向に沿って進展するが、この時、コーナー部Ａの電極ランド１０ａにおいて、初期亀裂発生後から破断に至るまでのサイクル（寿命）を延ばすことは困難であるといった問題がある。
このような問題は前記特許文献１〜特許文献４のものに対しても発生する恐れがあり、また、前記特許文献３と特許文献４については、平坦な一枚の基板上に、電極ランドを設けた構造の半導体装置ではない。
さらに、特許文献３のものでは、高精細な位置決めを行うために大きなランドを周囲に配置しており、熱膨張差に起因する応力によって接合部が破壊されることを防止するためのものではない。また、微細化、積層化のため、構造上、内部領域にある半田の高さが低くなり、逆に、重要な内部はんだ付け部の強度が下がってしまう。
また、前記特許文献４のものでは、第１〜第３の各半導体素子内では同じサイズの電極を用いているため、下段の第１の半導体素子とプリント配線基板との熱膨張差に起因する応力によって、下段の第１の半導体素子の最外コーナー部のバンプ電極が壊れてしまうといった問題がある。また、微細化、積層化のため、構造上、内部領域にある第１群のバンプ電極の高さが低くなり、逆に、重要な内部はんだ付け部の強度が下がってしまう。
本発明は、ＢＧＡ／ＣＳＰをプリント配線基板へ実装した場合のはんだ接合部の熱ひずみが局所的なはんだ接合部に集中することを防止し、信頼性の高い半導体装置を提供することを目的とする。
前記目的を達成するために本第１発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
前記最外コーナー部に隣接する隣接箇所の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、内側領域の電極ランドのサイズよりも大きく形成されているものである。
これによると、前記隣接箇所の電極ランドの強度が向上するため、最外コーナー部の電極ランドを大型化しても、最外コーナー部の電極ランドが壊れる前に隣接箇所の電極ランドが壊れてしまうといった不具合を防止することができる。したがって、応力を低減して半田接合部の寿命を延ばすことができ、信頼性の高い半導体装置を提供することができる。
また、本第２発明は、内側領域の電極ランドと隣接箇所の電極ランドと最外コーナー部の電極ランドとの各サイズ比を、１対１.１〜１．９対２〜３としたものである。
また、本第３発明は、隣接箇所の電極ランドは長円形であるものである。
これによると、隣接箇所の電極ランドの強度がより一層向上し、応力を低減することができる。
また、本第４発明は、隣接箇所の電極ランドは長径方向を半導体装置の中心部に向けたものである。
これによると、隣接箇所の電極ランドが破断に至る亀裂進展の経路距離を長く確保できるため、破壊までの破断疲労サイクル数を向上する効果が得られる。
また、本第５発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
前記最外コーナー部を除いた最外周列の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、最外周列より内側領域の電極ランドのサイズよりも大きく形成されているものである。
これによると、最外周列の電極ランドの強度が内側領域の電極ランドの強度よりも向上するため、特異な応力分布により最外周列の電極ランドの熱疲労破壊が早まってしまうといった不具合を防止することができる。
また、本第６発明は、内側領域の電極ランドと最外コーナー部を除いた最外周列の電極ランドと最外コーナー部の電極ランドとの各サイズ比を、１対１.１〜１．９対２〜３としたものである。
また、本第７発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
前記基板の最外コーナー部を含んだ最外周列の電極ランドのサイズが、全て同一サイズに形成され、且つ最外周列より内側領域の電極ランドのサイズよりも大きく形成されているものである。
これによると、最外コーナー部を含んだ最外周列の電極ランドの強度が内側領域の電極ランドの強度よりも向上するため、特異な応力分布により最外周列の電極ランドの熱疲労破壊が早まってしまうといった不具合を防止することができる。
また、本第８発明は、内側領域の電極ランドと最外コーナー部を含んだ最外周列の電極ランドとの各サイズ比を、１対２〜３としたものである。
また、本第９発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
前記最外コーナー部の電極ランドは、長円形状に形成され、長径方向を半導体装置の中心部に向けたものである。
これよると、最外コーナー部の電極ランドがコーナー部の外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部の電極ランドにおいては、熱疲労による亀裂の進展方向が半導体装置の中心部から最外コーナー部への放射方向であり、このような亀裂の進展方向と前記電極ランドの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクルを伸ばすことができる。
また、本第１０発明は、最外コーナー部に隣接する隣接箇所の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、内側領域の電極ランドのサイズよりも大きく形成され、
前記隣接箇所の電極ランドは、長円形状に形成され、長径方向を半導体装置の中心部に向けたものである。
これによると、隣接箇所の電極ランドの形状を長円形とすることにより、隣接箇所の電極ランドの断面積が増加し、隣接箇所の電極ランドの強度が向上するため、最外コーナー部の電極ランドを大型化しても、最外コーナー部の電極ランドが壊れる前に隣接箇所の電極ランドが壊れてしまうといった不具合を防止することができる。また、隣接箇所の電極ランドにおいては、熱疲労による亀裂の進展方向は半導体装置の中心部から放射方向となり、このような亀裂の進展方向と隣接箇所の電極ランドの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
また、本第１１発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
前記各電極ランドのサイズは半導体装置の中心部から外側へ離れるほど徐々に大きく形成され、
基板の最外コーナー部に配置された電極ランドのサイズが最も大きく形成されているものである。
これによると、半導体装置の長さが大きくなった場合でも、熱膨張差に起因する局所的な応力集中を排除し、歪の発生や疲労の進行を各電極ランド全体にわたって平均化することができる。
また、本第１２発明は、各電極ランドは格子状に配列されているものである。
また、本第１３発明は、各電極ランドは半導体装置の中心部からの放射線上に配列されているものである。
また、本第１４発明は、各電極ランドは半導体装置の中心部からの距離を半径とする複数の同心円上に配列され、
外側の同心円上に配列された電極ランドほどサイズを大きく形成したものである。
また、本第１５発明は、半導体装置の中心部から外側へ離れる方向における電極ランドのサイズの拡大率は５０％以内であるものである。
また、本第１６発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
各電極ランドは互いに交差する複数の縦線上と横線上とに配列されて格子状に配列され、
最外周列に配置された複数の電極ランドの一部又は全部が、基板の最外コーナー部に配置された電極ランドを除いて、長円形状に形成されており、
前記最外周列の縦線上に配列された長円形状の電極ランドの長径方向が横線方向と同方向であり、
前記最外周列の横線上に配列された長円形状の電極ランドの長径方向が縦線方向と同方向であり、
最外コーナー部の電極ランドのサイズが最も大きく形成されているものである。
これによると、最外コーナー部の電極ランドを大型化しても、最外コーナー部の電極ランドが壊れる前に、最外コーナー部の電極ランドに隣接する電極ランドが壊れてしまうといった不具合を防止することができる。
また、最外周列の電極ランドを長円形状にしたことにより、正円形の場合に比べて、最外周列の電極ランドの外周側から内周側への距離が長くなり、最外周列の電極ランドが破断に至る亀裂進展の経路距離を長く確保できる。したがって、破壊までの破断疲労サイクル（寿命）を向上する効果が得られる。
また、本第１７発明は、最外コーナー部の電極ランドが長円形状に形成され、
最外コーナー部の電極ランドの長径方向が半導体装置の中心部からの放射方向と同方向であるものである。
これによると、最外コーナー部の電極ランドがコーナー部の外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部の電極ランドにおいては、熱疲労による亀裂の進展方向が半導体装置の中心部から最外コーナー部への放射方向であり、このような亀裂の進展方向と最外コーナー部の電極ランドの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
また、本第１８発明は、基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
各電極ランドは半導体装置の中心部からの距離を半径とする複数の同心円上に配列され、
基板の最外コーナー部に配置された電極ランドは、サイズが最も大きく、且つ長円形状に形成されるとともに長径方向を半導体装置の中心部に向けたものである。
これによると、最外コーナー部の電極ランドは、長円形に形成されているため、コーナー部の外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部の電極ランドにおいては、熱疲労による亀裂の進展方向が半導体装置の中心部から最外コーナー部への放射方向であり、このような亀裂の進展方向と最外コーナー部の電極ランドの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
また、本第１９発明は、最外コーナー部の電極ランドの内周側に隣接する同心円上に配列された電極ランドが、長円形状に形成され、且つ長径方向を半導体装置の中心部に向けたものである。
これによると、熱疲労による亀裂の進展方向と最外コーナー部の電極ランドの内周側に隣接する同心円上の電極ランドの長径方向とが同方向となるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
以上のように、本発明によると、はんだ接合部の熱ひずみが局所的なはんだ接合部に集中することを防止し、信頼性の高い半導体装置を提供することができる。
本発明における各実施の形態を図面に基づいて説明する。尚、先に述べた従来のものと同じ部材については同一の符号を付記して説明を省略する。
（実施の形態１）
図１は、ＣＳＰやＢＧＡと呼ばれるエリアアレイ型の半導体装置１のインターポーザ基板２を裏面（実装面）から見た図である。図１によると、インターポーザ基板２の四隅の最外コーナー部Ａに形成された電極ランド１０ａのサイズが、内側領域Ｂに形成された電極ランド１０ｂのサイズより大きく形成されている。また、前記最外コーナー部Ａに隣接する隣接箇所Ｃの電極ランド１０ｃのサイズが、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されている。この際、図２に示すように、各電極ランド１０ａ，１０ｂ，１０ｃのサイズとは基板側ランド本体１１のサイズと半田ボール１２のサイズとの両者を示しており、したがって、各電極ランド１０ａ，１０ｂ，１０ｃの基板側ランド本体１１のサイズと半田ボール１２のサイズとはそれぞれ下記（１）（２）のような関係にある。
（１）基板側ランド本体１１のサイズ
電極ランド１０ａ＞電極ランド１０ｃ＞電極ランド１０ｂ
（２）半田ボール１２のサイズ
電極ランド１０ａ＞電極ランド１０ｃ＞電極ランド１０ｂ
前記内側領域Ｂの電極ランド１０ｂは通常のサイズで形成されており、内側領域Ｂの電極ランド１０ｂと隣接箇所Ｃの電極ランド１０ｃと最外コーナー部Ａの電極ランド１０ａとの各サイズ比（すなわち図２に示す基板側ランド本体１１の大きさＲの比）は、１対１．１〜１．９対２〜３としている。
以下、上記構成における作用を説明する。
隣接箇所Ｃの電極ランド１０ｃのサイズを、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成したため、前記隣接箇所Ｃの電極ランド１０ｃの強度が向上する。これにより、最外コーナー部Ａの電極ランド１０ａを大型化しても、最外コーナー部Ａの電極ランド１０ａが壊れる前に隣接箇所Ｃの電極ランド１０ｃが壊れてしまうといった不具合を防止することができる。したがって、応力を低減して半田接合部の寿命を延ばすことができ、信頼性の高い半導体装置１を提供することができる。
（実施の形態２）
図３に示すように、隣接箇所Ｃの電極ランド１０ｃが楕円形（長円形の一例）に形成されている。これら各電極ランド１０ｃは、長径方向（すなわち長手方向）を半導体装置１の中心部に向けて配置されている。
これによると、隣接箇所Ｃの電極ランド１０ｃの断面積が半導体装置１の中心部から最外コーナー部Ａへの方向において増加するため、隣接箇所Ｃの電極ランド１０ｃの強度がより一層向上し、応力を低減することができる。さらに、半導体装置１では熱疲労による亀裂は外周側から内周側へ進行するが、これに対して、電極ランド１０ｃを楕円形にしたことにより、正円形の場合に比べて、電極ランド１０ｃの外周側から内周側への距離が長くなり、亀裂が進展して電極ランド１０ｃが破断に至るまでの亀裂進展方向の経路距離を長く確保できる。したがって、破壊までの破断疲労サイクル（寿命）を向上する効果が得られる。
（実施の形態３）
図４に示すように、最外コーナー部Ａを除いた最外周列Ｃの電極ランド１０ｃのサイズが、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、最外周列Ｃより内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されている。尚、内側領域Ｂの電極ランド１０ｂと最外周列Ｃの電極ランド１０ｃと最外コーナー部Ａの電極ランド１０ａとの各サイズ比は、１対１.１〜１．９対２〜３としている。
これによると、最外周列Ｃの電極ランド１０ｃの強度が内側領域Ｂの電極ランド１０ｂの強度よりも向上するため、特異な応力分布により最外周列Ｃの電極ランド１０ｃの熱疲労破壊が早まってしまうといった不具合を防止することができる。
（実施の形態４）
前記実施の形態３では、最外コーナー部Ａを除いた最外周列Ｃの電極ランド１０ｃのサイズが最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく形成されているが、本実施の形態４では、図５に示すように、前記最外周列Ｃの電極ランド１０ｃのサイズを最外コーナー部Ａの電極ランド１０ａのサイズと同一に形成している。すなわち、最外コーナー部Ａを含んだ最外周列Ｃの電極ランド１０ａ，１０ｃの各サイズが、全て同一サイズに形成され、且つ最外周列Ｃよりも内側領域Ｂに配列された電極ランド１０ｂのサイズに比べて大きく形成されている。尚、内側領域Ｂの電極ランド１０ｂと最外コーナー部Ａを含んだ最外周列Ｃの電極ランド１０ａ，１０ｃとの各サイズ比は、１対２〜３としている。
これによると、最外コーナー部Ａを含んだ最外周列Ｃの電極ランド１０ａ，１０ｃの強度が内側領域Ｂの電極ランド１０ｂの強度よりも向上するため、特異な応力分布により最外周列Ｃの電極ランド１０ｃの熱疲労破壊が早まってしまうといった不具合を防止することができる。
（実施の形態５）
図６に示すように、最外コーナー部Ａに配置された電極ランド１０ａのサイズが、最外コーナー部Ａよりも内側領域Ｂに配置された電極ランド１０ｂのサイズに比べて大きく形成されている。そして、最外コーナー部Ａの電極ランド１０ａは、楕円形（長円形の一例）に形成され、長径方向（長手方向）を半導体装置１の中心部に向けて配置されている。
これによると、最外コーナー部Ａの電極ランド１０ａがコーナー部Ａの外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部Ａの電極ランド１０ａにおいては、熱疲労による亀裂の進展方向が半導体装置１の中心部から最外コーナー部Ａへの放射方向であり、このような亀裂の進展方向と前記電極ランド１０ａの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
（実施の形態６）
図７に示すように、最外コーナー部Ａに隣接する隣接箇所Ｃの電極ランド１０ｃは楕円形（長円形の一例）に形成され、前記隣接箇所Ｃの電極ランド１０ｃのサイズは、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されている。尚、隣接箇所Ｃの各電極ランド１０ｃは長径方向（長手方向）を半導体装置１の中心部に向けて配置されている。
これによると、電極ランド１０ｃの形状を丸円形にこだわらずに楕円形とすることにより、電極ランド１０ｃの断面積が増加し、隣接箇所Ｃの電極ランド１０ｃの強度が向上するため、最外コーナー部Ａの電極ランド１０ａを大型化しても、最外コーナー部Ａの電極ランド１０ａが壊れる前に隣接箇所Ｃの電極ランド１０ｃが壊れてしまうといった不具合を防止することができる。また、隣接箇所Ｃの電極ランド１０ｃにおいては、熱疲労による亀裂の進展方向は半導体装置１の中心部から放射方向となり、このような亀裂の進展方向と前記電極ランド１０ｃの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
（実施の形態７）
図８に示すように、各電極ランド１０１〜１０４は、縦横に直行する格子状に配列されている。このうち、半導体装置１の中心部に位置した四角形の配列ライン１６１上には電極ランド１０１が配置され、その外側の配列ライン１６２上には電極ランド１０２が配置され、その外側の配列ライン１６３上には電極ランド１０３が配置され、配列ライン１６３の外側の最外コーナー部Ａには電極ランド１０４が配置されている。
前記配列ライン１６１上の電極ランド１０１のサイズが最も小さく形成され、外側の配列ライン１６２，１６３ほど電極ランド１０２，１０３のサイズが徐々に大きく形成され、最外コーナー部Ａの電極ランド１０４のサイズが最大に形成されている。尚、各電極ランド１０１〜１０４のサイズ（すなわち基板側ランド本体１１の大きさ）の拡大率（変化率）は５０％以内である。
これによると、半導体装置１の長さＬが大きくなった場合でも、熱膨張差に起因する局所的な応力集中を排除し、歪の発生や疲労の進行を各電極ランド１０１〜１０４全体にわたって平均化することができる。
尚、前記実施の形態７では、半導体装置１の中心部から外側に向って４種類のサイズの電極ランド１０１〜１０４を設けたが、４種類に限定されるものではなく、４種類以外の任意の複数種類の電極ランド１０１〜１０ｎを設けてもよい。
（実施の形態８）
前記実施の形態７では、各電極ランド１０１〜１０４を格子状に配列しているが、本実施の形態８では、図９に示すように、各電極ランド１０１〜１０５を半導体装置１の中心部からの放射線上に配列している。各電極ランド１０１〜１０５のサイズは半導体装置１の中心部から放射線上に沿って外側へ離れるほど徐々に大きく形成され、最外コーナー部Ａの電極ランド１０５のサイズが最大に形成されている。尚、各電極ランド１０１〜１０５のサイズの拡大率は５０％以内である。
これによると、半導体装置１の長さＬが大きくなった場合でも、熱膨張差に起因する局所的な応力集中を排除し、歪の発生や疲労の進行を各電極ランド１０１〜１０５全体にわたって平均化することができる。
尚、前記実施の形態８では、半導体装置１の中心部から外側に向って５種類のサイズの電極ランド１０１〜１０５を設けたが、５種類に限定されるものではなく、５種類以外の任意の複数種類の電極ランド１０１〜１０ｎを設けてもよい。
（実施の形態９）
前記実施の形態７では、各電極ランド１０１〜１０４を格子状に配列しているが、本実施の形態９では、図１０に示すように、各電極ランド１０１〜１０５は、半導体装置１の中心部からの距離を半径とする複数の同心円１７２〜１７４上に配列されている。半導体装置１の中心部に形成された電極ランド１０１のサイズが最も小さく形成され、中心部に最も近い同心円１７２から外側の同心円１７３，１７４ほど電極ランド１０２〜１０４のサイズが徐々に大きく形成され、最外コーナー部Ａの電極ランド１０５のサイズが最大に形成されている。尚、各電極ランド１０１〜１０５のサイズの拡大率は５０％以内である。
これによると、半導体装置１の長さＬが大きくなった場合でも、熱膨張差に起因する局所的な応力集中を排除し、歪の発生や疲労の進行を各電極ランド１０１〜１０５全体にわたって平均化することができる。
前記実施の形態９では、半導体装置１の中心部から外側に向って５種類のサイズの電極ランド１０１〜１０５を設けたが、５種類に限定されるものではなく、５種類以外の任意の複数種類の電極ランド１０１〜１０ｎを設けてもよい。
（実施の形態１０）
本実施の形態１０は、前記実施の形態８と実施の形態９とを組み合わせたものであり、図１１に示すように、各電極ランド１０１〜１０５が、半導体装置１の中心部からの放射線上に配列され、且つ、半導体装置１の中心部からの距離を半径とする複数の同心円１７２〜１７４上に配列されている。
（実施の形態１１）
図１２に示すように、各電極ランド１０ａ〜１０ｃは互いに交差する複数の縦線２０上と横線２１上とに配列されて格子状に配列されている。このうち、最外周列に配置された複数の電極ランド１０ｃは、最外コーナー部Ａに配置された電極ランド１０ａを除いて、楕円形（長円形の一例）に形成されている。
尚、最外周列の縦線２０上に配列された楕円形の電極ランド１０ｃの長径方向（長手方向）が横線２１の方向と同方向となり、最外周列の横線２１上に配列された楕円形の電極ランド１０ｃの長径方向（長手方向）が縦線２０の方向と同方向となるように配置されている。
また、最外コーナー部Ａの電極ランド１０ａのサイズは最外周列よりも内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されており、最外周列の電極ランド１０ｃのサイズは、最外コーナー部Ａの電極ランド１０ａのサイズよりも小さく、且つ、内側領域Ｂの電極ランド１０ｂのサイズよりも大きく形成されている。
これによると、最外コーナー部Ａの電極ランド１０ａを大型化しても、最外コーナー部Ａの電極ランド１０ａが壊れる前に、前記電極ランド１０ａに隣接する電極ランド１０ｃが壊れてしまうといった不具合を防止することができる。
また、最外周列の電極ランド１０ｃを楕円形にしたことにより、正円形の場合に比べて、電極ランド１０ｃの外周側から内周側への距離が長くなり、亀裂が進展して電極ランド１０ｃが破断に至るまでの亀裂進展方向の経路距離を長く確保できる。したがって、破壊までの破断疲労サイクル（寿命）を向上する効果が得られる。
前記実施の形態１１では、最外周列に配置された複数の電極ランド１０ｃは、最外コーナー部Ａに配置された電極ランド１０ａを除いて、全て楕円形に形成されているが、全部の電極ランド１０ｃではなく、一部の電極ランド１０ｃのみが楕円形に形成されていてもよい。
（実施の形態１２）
本実施の形態１２では、図１３に示すように、前記実施の形態１１における最外コーナー部Ａの電極ランド１０ａも楕円形（長円形の一例）に形成されている。各最外コーナー部Ａの電極ランド１０ａの長径方向（長手方向）は、半導体装置１の中心部からの放射方向と同方向になっている。
これによると、最外コーナー部Ａの電極ランド１０ａがコーナー部Ａの外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部Ａの電極ランド１０ａにおいては、熱疲労による亀裂の進展方向が半導体装置１の中心部から最外コーナー部Ａへの放射方向であり、このような亀裂の進展方向と前記電極ランド１０ａの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
（実施の形態１３）
図１４に示すように、各電極ランド１０ａ〜１０ｄは、半導体装置１の中心部から放射状に配列されるとともに、半導体装置１の中心部からの距離を半径とする複数の同心円上に配列されている。このうち、最外コーナー部Ａに配置された電極ランド１０ａは、サイズが最も大きく、且つ、楕円形（長円形の一例）に形成されるとともに長径方向（長手方向）を半導体装置１の中心部に向けて配置されている。また、前記最外コーナー部Ａの電極ランド１０ａの両側方に隣接する電極ランド１０ｃも、楕円形（長円形）に形成されるとともに、長径方向（長手方向）を半導体装置１の中心部に向けて配置されている。
また、最外コーナー部Ａの電極ランド１０ａの内周側に隣接する同心円２３上に配列された電極ランド１０ｄは、楕円形（長円形）に形成され、且つ、長径方向（長手方向）を半導体装置１の中心部に向けて配置している。また、前記同心円２３上の電極ランド１０ｄよりも内部領域の同心円上に配列された電極ランド１０ｂは正円形状に形成されている。尚、各電極ランド１０ａ〜１０ｄのサイズは下記のような関係にある。
電極ランド１０ａ＞電極ランド１０ｃ＞電極ランド１０ｄ＞電極ランド１０ｂ
これによると、最外コーナー部Ａの電極ランド１０ａは、楕円形に形成されているため、コーナー部Ａの外端部へ張り出し、はんだ接続面積が増大する。しかも、最外コーナー部Ａの電極ランド１０ａにおいては、熱疲労による亀裂の進展方向が半導体装置１の中心部から最外コーナー部Ａへの放射方向であり、このような亀裂の進展方向と前記電極ランド１０ａの長径方向とが同方向であるため、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
また、各電極ランド１０ｃ，１０ｄも同様に楕円形に形成されているため、熱疲労による亀裂の進展方向と前記各電極ランド１０ｃ，１０ｄの長径方向とが同方向となり、したがって、亀裂の伝播距離が長くなり、初期の亀裂発生後から破断にいたるまでのサイクル（寿命）を伸ばすことができる。
尚、前記各実施の形態において、電極ランドを楕円形に形成した場合、基板側ランド本体１１と半田ボール１２とを共に楕円形に形成しているが、基板側ランド本体１１は正円形のままであってもよい。
本発明にかかる半導体装置は、半導体素子をパッケージ化し、狭ピッチ化・高密度配線回路を実現しつつ、所望の半田接合部信頼性を確保した半導体装置を提供する手段として有用である。
本発明の第１の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 同、半導体装置の各電極ランドの縦断面図である。 本発明の第２の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第３の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第４の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第５の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第６の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第７の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第８の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第９の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第１０の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第１１の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第１２の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 本発明の第１３の実施の形態における半導体装置のインターポーザー基板の裏面の図である。 従来の半導体装置の図であり、（ａ）は縦断面図、（ｂ）はインターポーザー基板の裏面の図である。 従来の半導体装置の図であり、（ａ）は半導体装置を電子機器のプリント回路基板へ接合した図、（ｂ）は前記（ａ）におけるイの箇所の歪みの分布を示す図、（ｃ）は半導体装置の中心部からの距離と半田部の応力との関係を示すグラフである。 従来の半導体装置のインターポーザー基板の裏面の図である。
符号の説明
１ 半導体装置
２ インターポーザー基板
３ａ，３ｂ 半導体素子
１０ａ〜１０ｄ，１０１〜１０５ 電極ランド
１１ 基板側ランド本体
１２ 半田ボール
１７２〜１７４，２３ 同心円
Ａ コーナー部
Ｂ 内側領域
Ｃ 隣接箇所

Claims (19)

  1. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
    前記最外コーナー部に隣接する隣接箇所の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、内側領域の電極ランドのサイズよりも大きく形成されていることを特徴とする半導体装置。
  2. 内側領域の電極ランドと隣接箇所の電極ランドと最外コーナー部の電極ランドとの各サイズ比を、１対１.１〜１．９対２〜３としたことを特徴とする請求項１記載の半導体装置。
  3. 隣接箇所の電極ランドは長円形であることを特徴とする請求項１又は請求項２記載の半導体装置。
  4. 隣接箇所の電極ランドは長径方向を半導体装置の中心部に向けたことを特徴とする請求項３記載の半導体装置。
  5. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
    前記最外コーナー部を除いた最外周列の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、最外周列より内側領域の電極ランドのサイズよりも大きく形成されていることを特徴とする半導体装置。
  6. 内側領域の電極ランドと最外コーナー部を除いた最外周列の電極ランドと最外コーナー部の電極ランドとの各サイズ比を、１対１.１〜１．９対２〜３としたことを特徴とする請求項５記載の半導体装置。
  7. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    前記基板の最外コーナー部を含んだ最外周列の電極ランドのサイズが、全て同一サイズに形成され、且つ最外周列より内側領域の電極ランドのサイズよりも大きく形成されていることを特徴とする半導体装置。
  8. 内側領域の電極ランドと最外コーナー部を含んだ最外周列の電極ランドとの各サイズ比を、１対２〜３としたことを特徴とする請求項７記載の半導体装置。
  9. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    前記基板の最外コーナー部に配置された電極ランドのサイズが最外コーナー部よりも内側領域に配置された電極ランドのサイズよりも大きく形成され、
    前記最外コーナー部の電極ランドは、長円形状に形成され、長径方向を半導体装置の中心部に向けたことを特徴とする半導体装置。
  10. 最外コーナー部に隣接する隣接箇所の電極ランドのサイズが、最外コーナー部の電極ランドのサイズよりも小さく、且つ、内側領域の電極ランドのサイズよりも大きく形成され、
    前記隣接箇所の電極ランドは、長円形状に形成され、長径方向を半導体装置の中心部に向けたことを特徴とする請求項９記載の半導体装置。
  11. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    前記各電極ランドのサイズは半導体装置の中心部から外側へ離れるほど徐々に大きく形成され、
    基板の最外コーナー部に配置された電極ランドのサイズが最も大きく形成されていることを特徴とする半導体装置。
  12. 各電極ランドは格子状に配列されていることを特徴とする請求項１１記載の半導体装置。
  13. 各電極ランドは半導体装置の中心部からの放射線上に配列されていることを特徴とする請求項１１記載の半導体装置。
  14. 各電極ランドは半導体装置の中心部からの距離を半径とする複数の同心円上に配列され、
    外側の同心円上に配列された電極ランドほどサイズを大きく形成したことを特徴とする請求項１１記載の半導体装置。
  15. 半導体装置の中心部から外側へ離れる方向における電極ランドのサイズの拡大率は５０％以内であることを特徴とする請求項１１から請求項１４のいずれか１項に記載の半導体装置。
  16. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    各電極ランドは互いに交差する複数の縦線上と横線上とに配列されて格子状に配列され、
    最外周列に配置された複数の電極ランドの一部又は全部が、基板の最外コーナー部に配置された電極ランドを除いて、長円形状に形成されており、
    前記最外周列の縦線上に配列された長円形状の電極ランドの長径方向が横線方向と同方向であり、
    前記最外周列の横線上に配列された長円形状の電極ランドの長径方向が縦線方向と同方向であり、
    最外コーナー部の電極ランドのサイズが最も大きく形成されていることを特徴とする半導体装置。
  17. 最外コーナー部の電極ランドが長円形状に形成され、
    最外コーナー部の電極ランドの長径方向が半導体装置の中心部からの放射方向と同方向であることを特徴とする請求項１６記載の半導体装置。
  18. 基板の表裏いずれか一方の面に半導体素子が搭載され、基板の他方の面である実装面に複数個の電極ランドが配列され、前記各電極ランドが、基板上に形成された基板側ランド本体と、基板側ランド本体上に形成された球状の半田ボールとで構成された半導体装置であって、
    各電極ランドは半導体装置の中心部からの距離を半径とする複数の同心円上に配列され、
    基板の最外コーナー部に配置された電極ランドは、サイズが最も大きく、且つ長円形状に形成されるとともに長径方向を半導体装置の中心部に向けたことを特徴とする半導体装置。
  19. 最外コーナー部の電極ランドの内周側に隣接する同心円上に配列された電極ランドが、長円形状に形成され、且つ長径方向を半導体装置の中心部に向けたことを特徴とする請求項１８記載の半導体装置。
JP2005109281A 2005-04-06 2005-04-06 半導体装置 Active JP4562579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005109281A JP4562579B2 (ja) 2005-04-06 2005-04-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005109281A JP4562579B2 (ja) 2005-04-06 2005-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006294656A true JP2006294656A (ja) 2006-10-26
JP4562579B2 JP4562579B2 (ja) 2010-10-13

Family

ID=37414937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005109281A Active JP4562579B2 (ja) 2005-04-06 2005-04-06 半導体装置

Country Status (1)

Country Link
JP (1) JP4562579B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968997B2 (en) 2008-01-30 2011-06-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2012209317A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2013115330A (ja) * 2011-11-30 2013-06-10 Keihin Corp プリント配線板
JP2015092635A (ja) * 2015-02-05 2015-05-14 大日本印刷株式会社 半導体装置および半導体装置の製造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
US9560771B2 (en) 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
KR20200063963A (ko) * 2018-11-27 2020-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 차폐 구조물
US11380639B2 (en) 2018-11-27 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
WO2023133032A1 (en) * 2022-01-04 2023-07-13 Skyworks Solutions, Inc. Mechanically reinforced electrical packages with elongated interconnect members

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JPH1197569A (ja) * 1997-09-16 1999-04-09 Nec Kofu Ltd 半導体パッケージ
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000269270A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
JPH1197569A (ja) * 1997-09-16 1999-04-09 Nec Kofu Ltd 半導体パッケージ
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000269270A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968997B2 (en) 2008-01-30 2011-06-28 Kabushiki Kaisha Toshiba Semiconductor device
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2012209317A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2013115330A (ja) * 2011-11-30 2013-06-10 Keihin Corp プリント配線板
US9560771B2 (en) 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
JP2015092635A (ja) * 2015-02-05 2015-05-14 大日本印刷株式会社 半導体装置および半導体装置の製造方法
KR20200063963A (ko) * 2018-11-27 2020-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 차폐 구조물
KR102383911B1 (ko) * 2018-11-27 2022-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 차폐 구조물
US11380639B2 (en) 2018-11-27 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
US11855022B2 (en) 2018-11-27 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
WO2023133032A1 (en) * 2022-01-04 2023-07-13 Skyworks Solutions, Inc. Mechanically reinforced electrical packages with elongated interconnect members

Also Published As

Publication number Publication date
JP4562579B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
JP4562579B2 (ja) 半導体装置
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US20180012831A1 (en) Semiconductor device
KR100702969B1 (ko) 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US6756685B2 (en) Semiconductor device
JP2007165420A (ja) 半導体装置
JP2009212315A (ja) 半導体装置及びその製造方法
US7667473B1 (en) Flip-chip package having thermal expansion posts
JP2007250764A (ja) 半導体装置及びその製造方法
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2005101031A (ja) 半導体集積回路装置、及び電子機器
JP2005129663A (ja) 多層配線基板
JP2008218882A (ja) 半導体装置
JP4777692B2 (ja) 半導体装置
JP5538682B2 (ja) 半導体装置及びその製造方法
JP2004128290A (ja) 半導体装置
JP2006253519A (ja) 半導体装置
JP2007317754A (ja) 半導体装置
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP4767556B2 (ja) 半導体装置
JP2009130074A (ja) 半導体装置
JP2011119619A (ja) 半導体パッケージ
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
JP5187322B2 (ja) 半導体チップ及びその試験方法
JP2005072211A (ja) 電子部品とその製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4562579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250