JP2012209320A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012209320A
JP2012209320A JP2011072003A JP2011072003A JP2012209320A JP 2012209320 A JP2012209320 A JP 2012209320A JP 2011072003 A JP2011072003 A JP 2011072003A JP 2011072003 A JP2011072003 A JP 2011072003A JP 2012209320 A JP2012209320 A JP 2012209320A
Authority
JP
Japan
Prior art keywords
semiconductor device
modification
semiconductor element
element mounting
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011072003A
Other languages
English (en)
Other versions
JP5769058B2 (ja
Inventor
Masachika Masuda
田 正 親 増
Atsushi Kurahashi
橋 篤 史 倉
Koji Tomita
田 幸 治 冨
Hiromichi Suzuki
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011072003A priority Critical patent/JP5769058B2/ja
Priority to US13/230,128 priority patent/US9263374B2/en
Priority to CN201510617413.9A priority patent/CN105206586B/zh
Priority to CN2011102995699A priority patent/CN102420198A/zh
Publication of JP2012209320A publication Critical patent/JP2012209320A/ja
Application granted granted Critical
Publication of JP5769058B2 publication Critical patent/JP5769058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置２０は、配線基板１０と、配線基板１０の半導体素子搭載部１５上に載置された半導体素子２１と、配線基板１０の内部端子１７と半導体素子２１とを電気的に接続するボンディングワイヤ２２と、半導体素子搭載部１５、内部端子１７、半導体素子２１およびボンディングワイヤ２２を封止する封止樹脂部２３とを備えている。配線基板１０の非導電性基板１１は、非導電性基板１１を貫通して形成されたビア１２を有し、ビア１２内に、内部端子１７と外部端子１８とを電気的に接続する導体１３が充填されている。半導体素子搭載部１５の裏面に補強層１４が設けられ、かつ各外部端子１８は、半導体素子搭載部１５の周囲において平面から見て少なくとも１つの円周上に配置されている。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
このような半導体装置としては、リードフレームにＩＣチップ、ＬＳＩチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置としては、ＱＦＮ（Quad Flat Non-leaded package）やＳＯＮ（Small Outline Non-leaded Package）などの薄型で実装面積の小さいタイプのものが知られている。また半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるＢＧＡ（Ball Grid Array）と呼ばれる樹脂封止型の半導体装置が量産されている。さらに、ＢＧＡの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、ＬＧＡ（Land Grid Array）と呼ばれる半導体装置が存在する。
特許文献１には、ＢＧＡタイプの半導体装置において、絶縁基板の形状を円形形状にすることにより、コーナ部における応力の集中をなくし、中心から距離に応じた応力が均一に加わるようにした半導体パッケージが開示されている。
特開２００１−２３０３３８号公報
近年、ＢＧＡタイプの半導体装置において、とりわけ半導体装置に熱ストレスが加わった際の実装信頼性を向上させることが求められている。
ところで一般に、半導体装置の熱膨張係数と実装基板の熱膨張係数とは異なっている。したがって、例えば製造時に熱が加えられたり、または自動車等の高温環境下で使用されたときに、半導体装置に対して熱ストレスが加わる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との相違により熱応力が生じ、この熱応力が特定の箇所に集中すると、その箇所から半導体装置が破損してしまうおそれがある。
例えば、特許文献１に記載のＢＧＡタイプの半導体装置は、熱衝撃等の環境変化に対して信頼性を高めたものであるが、熱ストレスが加わった際の信頼性をさらに向上させようとする場合、このような構成では不十分となるおそれがある。
本発明はこのような点を考慮してなされたものであり、熱ストレスが加わった際の信頼性を更に向上させることが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明は、半導体装置において、非導電性基板と、非導電性基板の表面側に設けられた半導体素子搭載部と、半導体素子搭載部の周囲に配置された内部端子と、非導電性基板の裏面側に設けられた外部端子と、半導体素子搭載部上に載置された半導体素子と、内部端子と半導体素子とを電気的に接続する導電部と、半導体素子搭載部、内部端子、半導体素子および導電部を封止する封止樹脂部とを備え、非導電性基板は、非導電性基板を貫通して形成されたビアを有し、非導電性基板のビア内またはビアの側面に、内部端子と外部端子とを電気的に接続する導体が設けられ、半導体素子搭載部の裏面に補強層が設けられ、かつ各外部端子は、半導体素子搭載部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置である。
本発明は、補強層は、平面から見て円形状からなることを特徴とする半導体装置である。
本発明は、補強層は、導電めっき層からなることを特徴とする半導体装置である。
本発明は、各外部端子は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、直方体形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部は、円柱形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の角部に、各内部端子より面積が広く、かつ半導体素子搭載部側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、截頭円錐形状、円柱形状、ドーム形状または截頭多角錐形状からなることを特徴とする半導体装置である。
本発明は、少なくとも１つの内部端子の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、非導電性基板と、非導電性基板の表面側に設けられた半導体素子搭載部と、半導体素子搭載部の周囲に配置された内部端子と、非導電性基板の裏面側に設けられた外部端子と、非導電性基板を貫通して形成されたビアと、非導電性基板のビア内に充填またはビアの側面に設けられ、内部端子と外部端子とを電気的に接続する導体とを有する配線基板を準備する工程と、配線基板の半導体素子搭載部上に、半導体素子を載置する工程と、半導体素子と配線基板の内部端子とを、導電部により接続する工程と、配線基板の半導体素子搭載部、配線基板の内部端子、半導体素子、および導電部を封止樹脂部により封止する工程とを備え、配線基板の半導体素子搭載部の裏面に補強層が設けられ、かつ各外部端子は、半導体素子搭載部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置の製造方法である。
本発明によれば、半導体素子搭載部の裏面に補強層が設けられ、かつ各外部端子は、半導体素子搭載部の周囲において平面から見て少なくとも１つの円周上に配置されている。このことにより、半導体装置と実装基板との熱膨張の相違により生じる熱応力は、各外部端子に設けられたはんだ部に対して均等に加わり、特定のはんだ部が破損することを防止することができる。また、半導体素子搭載部の裏面に設けられた補強層により、半導体装置と実装基板とを強固に固着することができる。この結果、半導体装置を実装する際、あるいは半導体装置を実装した後、半導体装置に熱が加わった場合における、半導体装置と実装基板との接合信頼性を向上させることができる。
本発明の一実施の形態による半導体装置を示す斜視図。 本発明の一実施の形態による半導体装置を示す断面図（図１のII−II線断面図）。 本発明の一実施の形態による半導体装置を示す平面図。 本発明の一実施の形態による半導体装置を示す裏面（底面）図。 本発明の一実施の形態による半導体装置を示す部分拡大断面図。 半導体装置の製造方法を示す部分拡大断面図。 半導体装置の製造方法を示す部分拡大断面図。 本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図。 本発明の変形例（変形例１）による半導体装置を示す平面図。 本発明の変形例（変形例１）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例２）による半導体装置を示す平面図。 本発明の変形例（変形例２）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例３）による半導体装置を示す断面図。 本発明の変形例（変形例３）による半導体装置を示す平面図。 本発明の変形例（変形例３）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例４）による半導体装置を示す平面図。 本発明の変形例（変形例４）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例５）による半導体装置を示す平面図。 本発明の変形例（変形例５）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例６）による半導体装置を示す断面図。 本発明の変形例（変形例６）による半導体装置を示す平面図。 本発明の変形例（変形例６）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例７）による半導体装置を示す平面図。 本発明の変形例（変形例７）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例８）による半導体装置を示す平面図。 本発明の変形例（変形例８）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例９）による半導体装置を示す平面図。 本発明の変形例（変形例９）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１０）による半導体装置を示す断面図。 本発明の変形例（変形例１０）による半導体装置を示す斜視図。 本発明の変形例（変形例１１）による半導体装置を示す断面図。 本発明の変形例（変形例１２）による半導体装置を示す断面図。 本発明の変形例（変形例１３）による半導体装置を示す部分拡大断面図。 本発明の変形例（変形例１４）による半導体装置を示す平面図。 本発明の変形例（変形例１５）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１６）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１７）による半導体装置を示す部分拡大断面図。 本発明の変形例（変形例１７）による半導体装置の製造方法を示す部分拡大断面図。 本発明の変形例（変形例１７）による半導体装置の製造方法を示す部分拡大断面図。 本発明の変形例（変形例１８）による半導体装置を示す平面図。 本発明の変形例（変形例１８）による半導体装置が実装基板上に実装されている状態を示す断面図。 本発明の変形例（変形例１９）による半導体装置を示す平面図。 本発明の変形例（変形例１９）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例２０）による半導体装置を示す平面図。 本発明の変形例（変形例２１）による半導体装置を示す断面図。 本発明の変形例（変形例２２）による半導体装置を示す平面図。 本発明の変形例（変形例２２）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例２３）による半導体装置を示す平面図。 本発明の変形例（変形例２３）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例２４）による半導体装置を示す断面図。 本発明の変形例（変形例２５）による半導体装置を示す断面図。 本発明の変形例（変形例２６）による半導体装置を示す部分拡大断面図。 本発明の変形例（変形例２７）による半導体装置を示す平面図。 本発明の変形例（変形例２７）による半導体装置を示す断面図。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。
半導体装置の構成
まず、図１乃至図５により、本発明の一実施の形態による半導体装置の構成について説明する。図１乃至図５は、本発明の一実施の形態による半導体装置を示す図である。
図１乃至図５に示すように、半導体装置２０は、非導電性基板１１と、非導電性基板１１の表面側の中心部に設けられた半導体素子搭載部１５と、非導電性基板１１の表面側であって、半導体素子搭載部１５の周囲に配置された複数の内部端子１７と、非導電性基板１１の裏面側に設けられた複数の外部端子１８とを備えている。また、非導電性基板１１の裏面側であって、半導体素子搭載部１５の裏面には補強層１４が設けられている。
半導体素子搭載部１５上には、半導体素子２１が載置されている。各内部端子１７と、半導体素子２１の各端子部２１ａとは、それぞれボンディングワイヤ（導電部）２２によって電気的に接続されている。
また、半導体素子搭載部１５、内部端子１７、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２３によって樹脂封止されている。
さらに、非導電性基板１１は、非導電性基板１１を貫通して形成された複数のビア１２を有している（図５参照）。すなわち、非導電性基板１１のうち各内部端子１７に対応する部分にビア１２が設けられており、各ビア１２内に、内部端子１７と外部端子１８とを電気的に接続する導体１３が充填されている。この導体１３は、内部端子１７および外部端子１８と一体に構成されていても良く、別体に構成されていても良い。また、導体１３は、ビア１２内に完全に充填するのではなく、ビア１２の内側面のみに設けても良い。
また、非導電性基板１１のうち半導体素子搭載部１５の下面にもビア１２が設けられており、このビア１２内にも導体１３が充填されている。この導体１３は、半導体素子搭載部１５と補強層１４とを電気的に接続している。なお、導体１３は、半導体素子搭載部１５および補強層１４と一体に構成されていても良く、別体に構成されていても良い。
さらに、非導電性基板１１の裏面側において、各外部端子１８および補強層１４には、それぞれはんだ部４１、４２が設けられている。
なお、非導電性基板１１、半導体素子搭載部１５、複数の内部端子１７、複数の外部端子１８、複数の導体１３および補強層１４によって、配線基板１０が構成されている。
以下、半導体装置２０を構成する各構成部材について、順次説明する。
非導電性基板１１は、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。
非導電性基板１１の各ビア１２は、ドリル、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等により孔開け加工されたものである。また、ビア１２内に充填された導体１３は、例えば、電解めっきにより形成された銅等の導電性金属あるいは、銅粒子、銀粒子等の導電性粒子を含有した導電性ペーストを用いることができる。
本実施の形態において、半導体素子搭載部１５は、平面から見て円形状となっており（図３）、補強層１４は、平面から見て略円形状となっている（図４）。この場合、半導体素子搭載部１５と補強層１４とは、互いに同一の大きさの円からなっていても良く、異なる大きさの円からなっていても良い。また、補強層１４は、平面から見て半導体素子２１より大きく、かつ各外部端子１８より大きい形状とすることが好ましい。なお、半導体素子搭載部１５および補強層１４の形状は、円形に限られるものではなく、楕円形、多角形等としても良い。
各内部端子１７には、それぞれボンディングワイヤ２２が接続されている。一方、各外部端子１８は、それぞれ対応する各内部端子１７の裏面側に設けられており、各外部端子１８には、上述したようにそれぞれはんだ部４１が設けられている。また、各内部端子１７は、図３に示すように、周方向に沿って等間隔に配置されており、隣接する内部端子１７同士は互いに電気的に絶縁されている。同様に、各外部端子１８は、図４に示すように、周方向に沿って等間隔に配置されており、隣接する外部端子１８同士は互いに電気的に絶縁されている。
図３および図４に示すように、各内部端子１７および各外部端子１８は、それぞれ平面長方形形状を有している。このほか、内部端子１７および外部端子１８の形状としては、多角形、台形、円形（後述する図２７および図２８参照）、楕円形等であってもよい。
ところで本実施の形態において、各内部端子１７および各外部端子１８は、それぞれ平面から見て同一の円周上に配置されている。
すなわち図３に示すように、表面側において、各内部端子１７は円周Ｃ１上に配置されており、図４に示すように、裏面側において、各外部端子１８は円周Ｃ１上に配置されている。なお、各内部端子１７および各外部端子１８が円周上に配置されているとは、各内部端子１７および各外部端子１８の中心が円周上に配置されていることをいう。
なお、半導体素子搭載部１５、内部端子１７、補強層１４および外部端子１８は、それぞれ例えば電解めっきにより形成されたＣｕ等の導電めっき層から構成することができる。また、半導体素子搭載部１５、内部端子１７、補強層１４および外部端子１８の上に、更にＮｉめっき層、Ａｕめっき層等の追加の導電めっき層を積層しても良い。
さらに、図５に示すように、非導電性基板１１の所定部分に絶縁性のソルダーレジスト６４が設けられている。このソルダーレジスト６４は、半導体素子搭載部１５、内部端子１７、補強層１４および外部端子１８の一部を覆っている。
一方、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の端子部２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト２８（図５参照）により、半導体素子搭載部１５の表面に固定されている。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端が内部端子１７に接続されている。
本実施の形態において、封止樹脂部２３は直方体形状を有している。封止樹脂部２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。なお、図１および図３において、便宜上、封止樹脂部２３を透明なものとして表示しているが、黒色等の不透明なものが用いられても良い。
半導体装置の製造方法
次に、図１乃至図５に示す半導体装置２０の製造方法について、図６（ａ）−（ｆ）および図７（ａ）−（ｅ）を用いて説明する。なお、以下においては、１枚の非導電性基板１１を用いて複数の半導体装置２０を製造する工程について説明するが、これに限らず、１枚の非導電性基板１１を用いて１つの半導体装置２０のみを製造することも可能である。
まず図６（ａ）に示すように、非導電性基板１１の両面に銅箔８１を配設した銅張積層板８０を準備する。
次に、この銅張積層板８０に、ドリル、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等によりビア１２（スルーホール）を形成する（図６（ｂ））。なお、ビア１２は、円周Ｃ１（図３および図４）上であって、各内部端子１７および各外部端子１８に対応する位置に設けておく。
次に、ビア１２内を洗浄し、無電解めっきによりビア１２内部を含む銅張積層板８０の全面に所定の厚みで銅めっき層８４を形成して、ビア１２（図６（ｂ））内を導電化する。その後、電解銅めっきにより全面に所定の厚みで銅めっき層８２を形成して、ビア１２内を電気的に接続させる（図６（ｃ））。
次いで、ビア１２内に導電性金属あるいは導電性ペーストからなる導体１３を充填し、物理的研磨による表面平滑処理を行なう（図６（ｄ））。
続いて、ドライフィルムレジストあるいは液状レジストにより成膜処理を行ない、所定のパターン露光、現像を行なってレジストパターンを形成する。次にこのレジストパターンをマスクとして銅めっき層８２、銅めっき層８４および銅箔８１をパターンエッチングする。
このとき、それぞれ銅めっき層８２、銅めっき層８４および銅箔８１により、半導体素子搭載部１５、内部端子１７、補強層１４および外部端子１８が形成される（図６（ｅ））。なお、補強層１４は半導体素子搭載部１５の裏面に形成され、各外部端子１８はそれぞれ対応する内部端子１７の裏面に形成される。また、各内部端子１７および各外部端子１８は、半導体素子搭載部１５の周囲において円周Ｃ１（図３および図４）上に配置される。
その後、非導電性基板１１の所定部分に絶縁性のソルダーレジスト６４を設けることにより、上述した配線基板１０が得られる。
なお、配線基板１０としては、このような両面基板に限らず、ビルドアップ多層配線基板を用いても良い。
このようにして得られた配線基板１０は、非導電性基板１１と、非導電性基板１１の表面側に設けられた半導体素子搭載部１５と、半導体素子搭載部１５の周囲に配置された内部端子１７と、非導電性基板１１の裏面側に設けられた外部端子１８と、非導電性基板１１を貫通して形成されたビア１２と、非導電性基板１１のビア１２内に充填され、内部端子１７と外部端子１８とを電気的に接続する導体１３と、半導体素子搭載部１５の裏面に形成された補強層１４とを有している。
次に、この配線基板１０の半導体素子搭載部１５の表面に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト２８を用いて、半導体素子２１を半導体素子搭載部１５上に載置して固定する（ダイアタッチ工程）（図７（ａ））。
次に、半導体素子２１の各端子部２１ａと、各内部端子１７とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図７（ｂ））。
次に、配線基板１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部２３を形成する（図７（ｃ））。これにより、半導体素子搭載部１５、内部端子１７、半導体素子２１、およびボンディングワイヤ２２を封止する。
次に、各半導体素子２１間の封止樹脂部２３および配線基板１０をダイシングすることにより、封止樹脂部２３および配線基板１０を各半導体素子２１毎に分離する（図７（ｄ））。
その後、各外部端子１８および補強層１４に、それぞれはんだ部４１、４２を設けることにより、図１乃至図５に示す半導体装置２０が得られる（図７（ｅ））。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図８を用いて説明する。図８は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
すなわち図８に示すように、本実施の形態による半導体装置２０は、実装基板４５上に配置して実装される。この場合、半導体装置２０は、各外部端子１８に設けられたはんだ部４１と、補強層１４に設けられたはんだ部４２とにより、実装基板４５に対して固定実装される。なお、実装基板４５は、主としてガラスエポキシ樹脂からなっている。
ところで、半導体装置２０には、実装基板４５にはんだにより実装する際、あるいは実装基板４５に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置２０全体の熱膨張係数が実装基板４５の熱膨張係数と異なると、半導体装置２０と実装基板４５との熱膨張率の違いによって熱応力が生じる。この結果、とりわけ半導体装置２０と実装基板４５との間に位置するはんだ部４１およびはんだ部４２が破損してしまうおそれがある。
一般に、封止樹脂部２３の熱膨張係数は、実装基板４５の熱膨張係数より小さい。一例として、（これに限定されるものではないが）、主としてガラスエポキシ樹脂からなる実装基板４５およびエポキシ樹脂からなる封止樹脂部２３の熱膨張係数は、それぞれ約１６×１０−６（／Ｋ）および約１０×１０−６（／Ｋ）である。またＳｉからなる半導体素子２１の熱膨張係数は、約３．５×１０−６（／Ｋ）である。
したがって、半導体装置２０のうち、相対的に大きな割合を占める封止樹脂部２３の影響により、半導体装置２０全体の熱膨張係数は、実装基板４５の熱膨張係数から乖離する傾向がある。
本実施の形態によれば、複数の外部端子１８は、平面から見て１つの円周Ｃ１上に配置されている。したがって、半導体装置２０と実装基板４５との熱膨張の相違により生じる熱応力は、各外部端子１８に設けられたはんだ部４１に対して均等に加わるようになっており、特定のはんだ部４１が破損することを防止することができる。
また本実施の形態によれば、半導体素子搭載部１５の裏面に補強層１４が設けられているので、この補強層１４全体にはんだ部４２を設けることにより、補強層１４を実装基板４５に取り付けることができる。さらに、半導体素子２１からの熱を補強層１４から放熱することができる。
補強層１４の形状は図示されている以外にも自由に設計することが可能であるが、円形状（円盤状）となっていることが好ましい。半導体装置２０に熱が加わった際、半導体装置２０と実装基板４５との熱膨張係数の相違による熱応力は、周方向均一に分散する。したがって、補強層１４に設けられたはんだ部４２のうち特定の部分に熱応力が集中することがなく、はんだ部４２の破損を防止することができるからである。
とりわけ補強層１４は、半導体装置２０の中心部に設けられており、かつ半導体装置２０全体の面積に占める割合が大きいので、はんだ部４２を用いて補強層１４と実装基板４５とをしっかりと連結することができる。このように、半導体装置２０の中心部で補強層１４を実装基板４５に対して強固に連結しているので、半導体装置２０に熱応力が加わった場合でも、補強層１４周囲に設けられた外部端子１８に与える熱ストレスの影響を軽減することができる。
半導体装置の変形例
次に、図９乃至図５４により、本発明による半導体装置の各種変形例について説明する。図９乃至図５４において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
（変形例１）
図９および図１０は、本実施の形態の一変形例による半導体装置２０Ａを示している。すなわち図９は、半導体装置２０Ａの平面図（図３に対応する図）であり、図１０は、半導体装置２０Ａの裏面図（図４に対応する図）である。
図９および図１０に示す半導体装置２０Ａ（変形例１）において、図１乃至図８に示す実施の形態と異なり、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。また各外部端子７１は、それぞれ外部端子１８より面積が広く、かつ半導体素子搭載部１５側に向けて徐々に先細となっている。
このような外部端子７１は、例えばグランド（ＧＮＤ）端子として用いることができる。また、このような比較的大型の外部端子７１を用いることにより、半導体装置２０Ａを実装基板４５に実装する際、はんだ部４１を用いて外部端子７１を実装基板４５に対して強固に連結することができ、半導体装置２０Ａに熱ストレスが加わった際の実装信頼性を更に向上させることができる。
なお、外部端子７１は封止樹脂部２３の４つの角部全てに設ける必要はなく、その一部の角部のみに設けても良い。
（変形例２）
図１１および図１２は、本実施の形態の一変形例による半導体装置２０Ｂを示している。すなわち図１１は、半導体装置２０Ｂの平面図（図３に対応する図）であり、図１２は、半導体装置２０Ｂの裏面図（図４に対応する図）である。
図１１および図１２に示す半導体装置２０Ｂ（変形例２）において、図１乃至図８に示す実施の形態と異なり、封止樹脂部２３は円柱形状を有している。この場合、封止樹脂部２３の外面を構成する円と、円周Ｃ１とは、互いに同心円からなっている。
このような半導体装置２０Ｂを製造する場合、封止樹脂部２３を形成する工程（図７（ｃ）参照）において、円柱形状の金型を用いることにより、このような円柱状の封止樹脂部２３を作製することができる。
この場合、封止樹脂部２３が平面から見て円形状からなっているので、半導体装置２０Ｂに熱が加わった際、半導体装置２０Ｂと実装基板４５との熱膨張係数の相違による熱応力を周方向均一に分散させることができ、半導体装置２０Ｂの実装信頼性を更に向上させることができる。
（変形例３）
図１３乃至図１５は、本実施の形態の一変形例による半導体装置２０Ｃを示している。すなわち図１３は、半導体装置２０Ｃの断面図（図２に対応する図）であり、図１４は、半導体装置２０Ｃの平面図（図３に対応する図）であり、図１５は、半導体装置２０Ｃの裏面図（図４に対応する図）である。
図１３乃至図１５に示す半導体装置２０Ｃ（変形例３）において、図１乃至図８に示す実施の形態と異なり、各内部端子１７および各外部端子１８は、平面から見て複数（２つ）の円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
すなわち図１４に示すように、各内部端子１７は、２つの円周Ｃ１およびＣ２のうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。円周Ｃ１およびＣ２は、互いに同心円の関係にあり、その径は円周Ｃ１の方が大きい。
同様に、図１５に示す半導体装置２０Ｃの裏面において、各外部端子１８は、２つの円周Ｃ１およびＣ２のうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子１７および外部端子１８の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各外部端子１８を複数の円周Ｃ１およびＣ２上に配置したことにより、半導体装置２０Ｃに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置２０Ｃの裏面において外部端子１８を効率良く配置することができ、半導体素子２１の多ピン化に対応することができる。
（変形例４）
図１６および図１７は、本実施の形態の一変形例による半導体装置２０Ｄを示している。すなわち図１６は、半導体装置２０Ｄの平面図（図３に対応する図）であり、図１７は、半導体装置２０Ｄの裏面図（図４に対応する図）である。
図１６および図１７に示す半導体装置２０Ｄ（変形例４）は、図９および図１０に示す変形例１と、図１３乃至図１５に示す変形例３とを組合せたものである。
すなわち、図１６および図１７に示す半導体装置２０Ｄにおいて、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。また、各内部端子１７および各外部端子１８は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
（変形例５）
図１８および図１９は、本実施の形態の一変形例による半導体装置２０Ｅを示している。すなわち図１８は、半導体装置２０Ｅの平面図（図３に対応する図）であり、図１９は、半導体装置２０Ｅの裏面図（図４に対応する図）である。
図１８および図１９に示す半導体装置２０Ｅ（変形例５）は、図１１および図１２に示す変形例２と、図１３乃至図１５に示す変形例３とを組合せたものである。
すなわち、図１８および図１９に示す半導体装置２０Ｅにおいて、封止樹脂部２３は、円柱形状を有している。また、各内部端子１７および各外部端子１８は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
（変形例６）
図２０乃至図２２は、本実施の形態の一変形例による半導体装置２０Ｆを示している。すなわち図２０は、半導体装置２０Ｆの断面図（図２に対応する図）であり、図２１は、半導体装置２０Ｆの平面図（図３に対応する図）であり、図２２は、半導体装置２０Ｆの裏面図（図４に対応する図）である。
図２０乃至図２２に示す半導体装置２０Ｆ（変形例６）において、図１乃至図８に示す実施の形態と異なり、各内部端子１７および各外部端子１８は、平面から見て複数（３つ）の円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
すなわち図２１に示すように、各内部端子１７は、３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。円周Ｃ１、Ｃ２およびＣ３は、互いに同心円の関係にあり、その径は円周Ｃ３、Ｃ２、Ｃ１という順に大きくなっている。
同様に、図２２に示す半導体装置２０Ｆの裏面において、各外部端子１８は、３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子１７および外部端子１８を４つ以上の円周上に配置することも考えられる。また、内部端子１７および外部端子１８の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各内部端子１７および各外部端子１８を複数の円周Ｃ１、Ｃ２およびＣ３上に配置したことにより、半導体装置２０Ｆに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置２０Ｆの裏面において外部端子１８を効率良く配置することができ、半導体素子２１の多ピン化に対応することができる。
（変形例７）
図２３および図２４は、本実施の形態の一変形例による半導体装置２０Ｇを示している。すなわち図２３は、半導体装置２０Ｇの平面図（図３に対応する図）であり、図２４は、半導体装置２０Ｇの裏面図（図４に対応する図）である。
図２３および図２４に示す半導体装置２０Ｇ（変形例７）は、図９および図１０に示す変形例１と、図２０乃至図２２に示す変形例６とを組合せたものである。
すなわち、図２３および図２４に示す半導体装置２０Ｇにおいて、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。また、各内部端子１７および各外部端子１８は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
（変形例８）
図２５および図２６は、本実施の形態の一変形例による半導体装置２０Ｈを示している。すなわち図２５は、半導体装置２０Ｈの平面図（図３に対応する図）であり、図２６は、半導体装置２０Ｈの裏面図（図４に対応する図）である。
図２５および図２６に示す半導体装置２０Ｈ（変形例８）は、図１１および図１２に示す変形例２と、図２０乃至図２２に示す変形例６とを組合せたものである。
すなわち、図２５および図２６に示す半導体装置２０Ｈにおいて、封止樹脂部２３は、円柱形状を有している。また、各内部端子１７および各外部端子１８は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
（変形例９）
図２７および図２８は、本実施の形態の一変形例による半導体装置２０Ｉを示している。すなわち図２７は、半導体装置２０Ｉの平面図（図３に対応する図）であり、図２８は、半導体装置２０Ｉの裏面図（図４に対応する図）である。
図２７および図２８に示す半導体装置２０Ｉ（変形例９）は、図１３乃至図１５に示す半導体装置２０Ｃ（変形例３）において、各内部端子１７および各外部端子１８を平面円形状としたものである。
なお、他の半導体装置（図１乃至図５、図９乃至図１２、図１６乃至図５４）についても、各内部端子１７および各外部端子１８を平面円形状としても良い。
（変形例１０）
図２９および図３０（ａ）は、本実施の形態の一変形例による半導体装置２０Ｊを示している。すなわち図２９は、半導体装置２０Ｊの断面図（図２に対応する図）であり、図３０（ａ）は、半導体装置２０Ｊの斜視図である。
図２９および図３０（ａ）に示す半導体装置２０Ｊ（変形例１０）において、図１乃至図８に示す実施の形態と異なり、封止樹脂部２３は、截頭円錐形状からなっており、その側面はテーパー形状となっている。また、非導電性基板１１は平面矩形形状を有している。
このような半導体装置２０Ｊを製造する場合、封止樹脂部２３を形成する工程（図７（ｃ）参照）において、截頭円錐形状の金型を用いることにより、このような截頭円錐形状の封止樹脂部２３を作製することができる。
なお、封止樹脂部２３の形状は、截頭円錐形状（図３０（ａ））に限らず、例えば円柱形状（図３０（ｂ））、ドーム形状（図３０（ｃ））または截頭多角錐形状（図３０（ｄ））としても良い。
このように、封止樹脂部２３の形状を截頭円錐形状、円柱形状、ドーム形状または截頭多角錐形状とすることにより、熱膨張係数が相対的に低い封止樹脂部２３の体積を減らしている。このことにより、半導体装置２０全体の熱膨張係数を実装基板４５の熱膨張係数に近づけることができるので、半導体装置２０に熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。また、封止樹脂部２３が熱収縮したときのそり低減を図ることができる。
なお、図９乃至図１２に示す変形例１または２と、図２９に示す変形例１０とを組合せることも可能である。
（変形例１１）
図３１は、本実施の形態の一変形例による半導体装置２０Ｋを示している。すなわち図３１は、半導体装置２０Ｋの断面図（図２に対応する図）である。
図３１に示す半導体装置２０Ｋ（変形例１１）は、図１３乃至図１５に示す変形例３と、図２９に示す変形例１０とを組合せたものである。
すなわち、図３１に示す半導体装置２０Ｋにおいて、封止樹脂部２３は、截頭円錐形状からなっている。また、各内部端子１７および各外部端子１８は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
なお、図１６乃至図１９に示す変形例４または５と、図２９に示す変形例１０とを組合せることも可能である。
（変形例１２）
図３２は、本実施の形態の一変形例による半導体装置２０Ｌを示している。すなわち図３２は、半導体装置２０Ｌの断面図（図２に対応する図）である。
図３２に示す半導体装置２０Ｌ（変形例１２）は、図２０乃至図２２に示す変形例６と、図２９に示す変形例１０とを組合せたものである。
すなわち、図３２に示す半導体装置２０Ｌにおいて、封止樹脂部２３は、截頭円錐形状からなっている。また、各内部端子１７および各外部端子１８は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
なお、図２３乃至図２６に示す変形例７または８と、図２９に示す変形例１０とを組合せることも可能である。
（変形例１３）
図３３は、本実施の形態の一変形例による半導体装置２０Ｍを示している。図３３は、半導体装置２０Ｍの部分拡大断面図（図５に対応する図）である。
すなわち、図３３に示す半導体装置２０Ｍにおいて、半導体素子搭載部１５は半導体素子２１の外周方向外側まで延びている。そして半導体素子搭載部１５と、半導体素子２１の一つまたは複数の端子部２１ａとが、ボンディングワイヤ２２によって接続されている。
このように構成することにより、半導体素子２１の一部の端子部２１ａを、半導体素子搭載部１５、導体１３、補強層１４およびはんだ部４２を介して、実装基板４５に接続することができる。なお、このように半導体素子搭載部１５に接続される端子部２１ａとしては、ＧＮＤ（グランド）端子や電源端子等を挙げることができる。
なお、図３３に示す変形例１３と、図９乃至図３２に示す各種変形例とを組合せても良いことは勿論である。
（変形例１４）
図３４は、本実施の形態の一変形例による半導体装置２０Ｎを示している。すなわち図３４は、半導体装置２０Ｎの平面図（図３に対応する図）である。
図３４に示す半導体装置２０Ｎ（変形例１４）において、内部端子１７のうち周方向内側に位置する内側端部の幅が細くなっており、この内側端部が半導体素子搭載部１５側に向けて内方に延びている。
このように、内部端子１７を半導体素子２１近傍まで延ばしたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図１乃至図８に示す実施の形態と略同様である。
（変形例１５）
図３５は、本実施の形態の一変形例による半導体装置２０Ｐを示している。すなわち図３５は、半導体装置２０Ｐの裏面図（図４に対応する図）である。
図３５に示す半導体装置２０Ｐ（変形例１５）において、略円形の補強層１４に、放射状および／または円形のスリット６７が形成されている。補強層１４は、円形または円弧形からなる複数の部材１４ａから構成されている。
このスリット６７の部分には補強層１４が存在しないため、はんだ部４２（はんだクリーム）の量を減らすことができる。これにより、はんだ付け実装時に、はんだクリームを内部に巻き込むことにより発生するボイドを外へ逃がすことができ、はんだ実装性を向上させることができる。なお、この他の構成は、図１乃至図８に示す実施の形態と略同様である。
（変形例１６）
図３６は、本実施の形態の一変形例による半導体装置２０Ｑを示している。すなわち図３６は、半導体装置２０Ｑの裏面図（図４に対応する図）である。
図３６に示す半導体装置２０Ｑ（変形例１６）において、補強層１４は、略同心円状に配置された、互いに同一の形状からなる複数の円形の部材１４ａからなっている。なお、補強層１４の形状は、円形のほか、矩形、楕円形、扇形、多角形等としても良い。
このように補強層１４を複数の部材１４ａから構成したことにより、はんだ部４２（はんだクリーム）の量を減らすことができる。これにより、はんだ付け実装時に、はんだクリームを内部に巻き込むことにより発生するボイドを外へ逃がすことができ、はんだ実装性を向上させることができる。なお、この他の構成は、図１乃至図８に示す実施の形態と略同様である。
（変形例１７）
図３７乃至図３９は、本実施の形態の一変形例による半導体装置２０Ｒを示している。すなわち図３７は、半導体装置２０Ｒの部分拡大断面図（図５に対応する図）であり、図３８および図３９は、半導体装置２０Ｒの製造方法を示す部分拡大断面図（それぞれ図６および図７に対応する図）である。
図３７に示す半導体装置２０Ｒ（変形例１７）において、内部端子１７の内側端部は、半導体素子２１に向けて内側に延びており、これにより、内部端子１７の径方向（図３７の横方向）の長さは、外部端子１８の径方向の長さより長くなっている。
図３８および図３９は、図３７に示す半導体装置２０Ｒの製造方法を示している。この場合、非導電性基板１１上に形成された銅めっき層８２、銅めっき層８４および銅箔８１をパターンエッチングする際（図３８（ｅ））、エッチングにより形成される表面側の開口部８６を、裏面側の開口部８７より内側に位置させることにより、内部端子１７の径方向の長さを外部端子１８の径方向の長さより長くする。
このように、内部端子１７を半導体素子２１近傍まで延ばしたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図１乃至図８に示す実施の形態と略同様である。
（変形例１８）
図４０および図４１は、本実施の形態の一変形例による半導体装置２０Ｓを示している。すなわち図４０は、半導体装置２０Ｓを示す平面図（図３に対応する図）であり、図４１は、半導体装置２０Ｓが実装基板４５上に実装されている状態を示す断面図（図８に対応する図）である。
図４０および図４１に示す半導体装置２０Ｓ（変形例１８）において、各内部端子１７は、各外部端子１８より径方向内側に配置されている。この場合、各内部端子１７は、各外部端子１８が配置されている円周Ｃ１より径の小さい円周Ｃ４上に配置されている（図４０）。
このように、内部端子１７を半導体素子２１近傍まで近づけたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図１乃至図８に示す実施の形態と略同様である。
（変形例１９）
図４２および図４３は、本実施の形態の一変形例による半導体装置２０Ｔを示している。すなわち図４２は、半導体装置２０Ｔの平面図（図３に対応する図）であり、図４３は、半導体装置２０Ｔの裏面図（図４に対応する図）である。
図４２および図４３に示す半導体装置２０Ｔ（変形例１９）は、図９および図１０に示す変形例１において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、内部端子１７および外部端子１８が配置された円周Ｃ１上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）が内部端子１７および外部端子１８近傍まで延びていることにより、内部端子１７および外部端子１８に対する実装ストレスをさらに緩和することができる。なお、この他の構成は、図９および図１０に示す変形例１と略同様である。
（変形例２０）
図４４は、本実施の形態の一変形例による半導体装置２０Ｕを示している。すなわち図４４は、半導体装置２０Ｕの平面図（図３に対応する図）である。
図４４に示す半導体装置２０Ｕ（変形例２０）は、図３４に示す変形例１４において、半導体素子搭載部１５と半導体素子２１の端子部２１ｂ（グランド（ＧＮＤ）端子）とを、ボンディングワイヤ２２によって電気的に接続したものである。
この場合、半導体素子搭載部１５および補強層１４を用いて、半導体素子２１の端子部２１ｂ（グランド（ＧＮＤ）端子）と実装基板４５とを電気的に接続することができる。なお、この他の構成は、図３４に示す変形例１４と略同様である。
（変形例２１）
図４５は、本実施の形態の一変形例による半導体装置２０Ｖを示している。すなわち図４５は、半導体装置２０Ｖの断面図（図２に対応する図）である。
図４５に示す半導体装置２０Ｖ（変形例２１）は、図１３乃至図１５に示す変形例３において、各内部端子１７を、対応する各外部端子１８よりそれぞれ径方向内側に設けたものである。この場合、各内部端子１７はそれぞれ、対応する外部端子１８が配置されている円周Ｃ１およびＣ２より径の小さい円周上に配置されている。
このように、内部端子１７を半導体素子２１近傍まで近づけたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図１３乃至図１５に示す変形例３と略同様である。
（変形例２２）
図４６および図４７は、本実施の形態の一変形例による半導体装置２０Ｗを示している。すなわち図４６は、半導体装置２０Ｗの平面図（図３に対応する図）であり、図４７は、半導体装置２０Ｗの裏面図（図４に対応する図）である。
図４６および図４７に示す半導体装置２０Ｗ（変形例２２）は、図１６および図１７に示す変形例３において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、内部端子１７および外部端子１８が配置された円周のうち最も内側の円周Ｃ２上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）が内部端子１７および外部端子１８近傍まで延びていることにより、内部端子１７および外部端子１８に対する実装ストレスをさらに緩和することができる。なお、この他の構成は、図１６および図１７に示す変形例３と略同様である。
（変形例２３）
図４８および図４９は、本実施の形態の一変形例による半導体装置２０Ｘを示している。すなわち図４８は、半導体装置２０Ｘの平面図（図３に対応する図）であり、図４９は、半導体装置２０Ｘの裏面図（図４に対応する図）である。
図４８および図４９に示す半導体装置２０Ｘ（変形例２３）は、図２３および図２４に示す変形例７において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、内部端子１７および外部端子１８が配置された円周のうち最も内側の円周Ｃ３上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）が内部端子１７および外部端子１８近傍まで延びていることにより、内部端子１７および外部端子１８に対する実装ストレスをさらに緩和することができる。なお、この他の構成は、図２３および図２４に示す変形例７と略同様である。
（変形例２４）
図５０は、本実施の形態の一変形例による半導体装置２０Ｙを示している。すなわち図５０は、半導体装置２０Ｙの断面図（図２に対応する図）である。
図５０に示す半導体装置２０Ｙ（変形例２４）は、図２９および図３０（ａ）に示す変形例１０において、内部端子１７を外部端子１８より径方向内側に設けたものである。この場合、各内部端子１７は、各外部端子１８が配置されている円周Ｃ１より径の小さい円周上に配置されている。
このように、内部端子１７を半導体素子２１近傍まで近づけたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図２９および図３０（ａ）に示す変形例１０と略同様である。
（変形例２５）
図５１は、本実施の形態の一変形例による半導体装置２０Ｚを示している。すなわち図５１は、半導体装置２０Ｚの断面図（図２に対応する図）である。
図５１に示す半導体装置２０Ｚ（変形例２５）は、図３１に示す変形例１１において、各内部端子１７を、対応する各外部端子１８よりそれぞれ径方向内側に設けたものである。この場合、各内部端子１７はそれぞれ、対応する外部端子１８が配置されている円周Ｃ１およびＣ２より径の小さい円周上に配置されている。
このように、内部端子１７を半導体素子２１近傍まで近づけたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図３１に示す変形例１１と略同様である。
（変形例２６）
図５２は、本実施の形態の一変形例による半導体装置２０ａを示している。すなわち図５２は、半導体装置２０ａを示す部分拡大断面図（図５に対応する図）である。
図５２に示す半導体装置２０ａ（変形例２６）は、図３３に示す変形例１３において、内部端子１７の内側端部を周方向内側に延ばしたものである。この場合、内部端子１７の径方向（図５２の横方向）の長さは、外部端子１８の径方向の長さより長くなっている。
このように、内部端子１７を半導体素子２１近傍まで延ばしたことにより、例えば金からなるボンディングワイヤ２２の線長を短くすることができ、コストダウンを図ることができる。なお、この他の構成は、図３３に示す変形例１３と略同様である。
（変形例２７）
図５３および図５４は、本実施の形態の一変形例による半導体装置２０ｂを示している。すなわち図５３は、半導体装置２０ｂの平面図（図３に対応する図）であり、図５４は、半導体装置２０ｂの断面図（図２に対応する図）である。
図５３および図５４に示す半導体装置２０ｂ（変形例２７）において、複数の内部端子１７のうち少なくとも１つの上面に、外部突出端子６５が形成されている。外部突出端子６５は、封止樹脂部２３に形成された開口部２３ａから露出し形成され、半導体装置２０ｂの上面からの接続を可能としている。なお外部突出端子６５には、はんだやＡｇペーストなど一般的な接続材を用いることが可能である。
このように、外部突出端子６５が内部端子１７の上面に形成されることにより、図５４に示すように、下方の半導体装置２０ｂの外部突出端子６５を、上方の半導体装置２０ｂの外部端子１８に接続することができる。これにより、複数の半導体装置２０ｂを上下に積層することが可能となる（図５４）。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ 配線基板
１１ 非導電性基板
１２ ビア
１３ 導体
１４ 補強層
１５ 半導体素子搭載部
１７ 内部端子
１８ 外部端子
２０ 半導体装置
２０Ａ〜２０Ｚ、２０ａ、２０ｂ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 封止樹脂部
２８ ダイボンディングペースト
４１、４２ はんだ部
４５ 実装基板

Claims (10)

  1. 半導体装置において、
    非導電性基板と、
    非導電性基板の表面側に設けられた半導体素子搭載部と、
    半導体素子搭載部の周囲に配置された内部端子と、
    非導電性基板の裏面側に設けられた外部端子と、
    半導体素子搭載部上に載置された半導体素子と、
    内部端子と半導体素子とを電気的に接続する導電部と、
    半導体素子搭載部、内部端子、半導体素子および導電部を封止する封止樹脂部とを備え、
    非導電性基板は、非導電性基板を貫通して形成されたビアを有し、
    非導電性基板のビア内またはビアの側面に、内部端子と外部端子とを電気的に接続する導体が設けられ、
    半導体素子搭載部の裏面に補強層が設けられ、かつ各外部端子は、半導体素子搭載部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置。
  2. 補強層は、平面から見て円形状からなることを特徴とする請求項１記載の半導体装置。
  3. 補強層は、導電めっき層からなることを特徴とする請求項１または２記載の半導体装置。
  4. 各外部端子は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
  5. 封止樹脂部は、直方体形状を有していることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
  6. 封止樹脂部は、円柱形状を有していることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
  7. 封止樹脂部の角部に、各内部端子より面積が広く、かつ半導体素子搭載部側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする請求項１乃至６のいずれか一項記載の半導体装置。
  8. 封止樹脂部は、截頭円錐形状、円柱形状、ドーム形状または截頭多角錐形状からなることを特徴とする請求項１乃至７のいずれか一項記載の半導体装置。
  9. 少なくとも１つの内部端子の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項１乃至８のいずれか一項記載の半導体装置。
  10. 半導体装置の製造方法において、
    非導電性基板と、非導電性基板の表面側に設けられた半導体素子搭載部と、半導体素子搭載部の周囲に配置された内部端子と、非導電性基板の裏面側に設けられた外部端子と、非導電性基板を貫通して形成されたビアと、非導電性基板のビア内に充填またはビアの側面に設けられ、内部端子と外部端子とを電気的に接続する導体とを有する配線基板を準備する工程と、
    配線基板の半導体素子搭載部上に、半導体素子を載置する工程と、
    半導体素子と配線基板の内部端子とを、導電部により接続する工程と、
    配線基板の半導体素子搭載部、配線基板の内部端子、半導体素子、および導電部を封止樹脂部により封止する工程とを備え、
    配線基板の半導体素子搭載部の裏面に補強層が設けられ、かつ各外部端子は、半導体素子搭載部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置の製造方法。
JP2011072003A 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5769058B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011072003A JP5769058B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法
US13/230,128 US9263374B2 (en) 2010-09-28 2011-09-12 Semiconductor device and manufacturing method therefor
CN201510617413.9A CN105206586B (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法
CN2011102995699A CN102420198A (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072003A JP5769058B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012209320A true JP2012209320A (ja) 2012-10-25
JP5769058B2 JP5769058B2 (ja) 2015-08-26

Family

ID=47188844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072003A Expired - Fee Related JP5769058B2 (ja) 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5769058B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014097835A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 樹脂多層基板
WO2015033785A1 (ja) * 2013-09-05 2015-03-12 株式会社村田製作所 樹脂多層基板
JP2017191898A (ja) * 2016-04-15 2017-10-19 株式会社デンソー 電子装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000228453A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体集積回路装置
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
JP2003110060A (ja) * 2001-09-28 2003-04-11 Sony Corp インターポーザ基板、その製造方法、および半導体装置
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP2010129728A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 発光装置及び発光装置を用いた照明装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2000228453A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体集積回路装置
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
JP2003110060A (ja) * 2001-09-28 2003-04-11 Sony Corp インターポーザ基板、その製造方法、および半導体装置
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP2010129728A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 発光装置及び発光装置を用いた照明装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014097835A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 樹脂多層基板
JP5958558B2 (ja) * 2012-12-18 2016-08-02 株式会社村田製作所 樹脂多層基板
WO2015033785A1 (ja) * 2013-09-05 2015-03-12 株式会社村田製作所 樹脂多層基板
JP2017191898A (ja) * 2016-04-15 2017-10-19 株式会社デンソー 電子装置
WO2017179434A1 (ja) * 2016-04-15 2017-10-19 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP5769058B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
US8581372B2 (en) Semiconductor storage device and a method of manufacturing the semiconductor storage device
US9392698B2 (en) Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB
US9263374B2 (en) Semiconductor device and manufacturing method therefor
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
US20150062854A1 (en) Electronic component module and method of manufacturing the same
EP3346492A2 (en) Semiconductor chip package and fabrication method thereof
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JP2012129464A (ja) 半導体装置およびその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
US10685943B2 (en) Semiconductor chip package with resilient conductive paste post and fabrication method thereof
JP2007042829A (ja) 電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法
JP6274135B2 (ja) コイルモジュール
JP5769058B2 (ja) 半導体装置および半導体装置の製造方法
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2022054299A (ja) 配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置
JP2016207956A (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150611

R150 Certificate of patent or registration of utility model

Ref document number: 5769058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees