JPH11354675A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11354675A JPH11354675A JP16111498A JP16111498A JPH11354675A JP H11354675 A JPH11354675 A JP H11354675A JP 16111498 A JP16111498 A JP 16111498A JP 16111498 A JP16111498 A JP 16111498A JP H11354675 A JPH11354675 A JP H11354675A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printed wiring
- wiring board
- main body
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】接続の信頼性を実用上十分に向上する半導体装
置を実現し難かつた。 【解決手段】プリント配線板上に表面実装される半導体
装置に、半導体素子が埋設された本体部と、それぞれ当
該半導体素子の対応する電極と導通接続され、それぞれ
プリント配線板との接合部が当該本体部のプリント配線
板との対向面でなる一面の中心を中心とする１又は複数
の同心円上又はその近傍に位置するように設けられた複
数の電極端子とを設けるようにした。
置を実現し難かつた。 【解決手段】プリント配線板上に表面実装される半導体
装置に、半導体素子が埋設された本体部と、それぞれ当
該半導体素子の対応する電極と導通接続され、それぞれ
プリント配線板との接合部が当該本体部のプリント配線
板との対向面でなる一面の中心を中心とする１又は複数
の同心円上又はその近傍に位置するように設けられた複
数の電極端子とを設けるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
例えばＱＦＰ（Quad Flat Package ）やＢＧＡ（Ball G
rid Array ）及びＬＧＡ（Land Grid Array ）に適用し
て好適なものである。
例えばＱＦＰ（Quad Flat Package ）やＢＧＡ（Ball G
rid Array ）及びＬＧＡ（Land Grid Array ）に適用し
て好適なものである。
【０００２】
【従来の技術】従来、例えば図５（Ａ）及び（Ｂ）に示
すように、ＱＦＰ１は、図示しない半導体素子を埋設し
てなる本体部２が方形形状に形成されると共に、当該本
体部２の各側面２Ａからそれぞれ半導体素子の対応する
電極と導通接続された複数のリード端子３をガルウイン
グ状に引き出すことにより形成され、これら各リード端
子３を図５（Ｃ）に示すように、プリント配線板４の一
面４Ａ上にＱＦＰ１の各リード端子３とそれぞれ対応さ
せて設けられた複数のランド５のうちの対応するランド
５とをはんだ等を介して接合するようにして実装するよ
うになされている。
すように、ＱＦＰ１は、図示しない半導体素子を埋設し
てなる本体部２が方形形状に形成されると共に、当該本
体部２の各側面２Ａからそれぞれ半導体素子の対応する
電極と導通接続された複数のリード端子３をガルウイン
グ状に引き出すことにより形成され、これら各リード端
子３を図５（Ｃ）に示すように、プリント配線板４の一
面４Ａ上にＱＦＰ１の各リード端子３とそれぞれ対応さ
せて設けられた複数のランド５のうちの対応するランド
５とをはんだ等を介して接合するようにして実装するよ
うになされている。
【０００３】また図６（Ａ）及び（Ｂ）に示すように、
ＢＧＡ１０は、図示しない半導体素子を埋設してなる本
体部１１の一面１１Ａ側にそれぞれ半導体素子の対応す
る電極と導通接続された複数の電極端子１２がアレイ状
に配設されることにより形成され、これら各電極端子１
２をそれぞれ図６（Ｃ）に示すように、プリント配線板
１３の一面１３Ａ上にＢＧＡ１０の各電極端子１２とそ
れぞれ対応させて設けられた複数のランド１４のうちの
対応するランド１４とはんだバンプ１５等を介して接合
するようにして実装するようになされている。
ＢＧＡ１０は、図示しない半導体素子を埋設してなる本
体部１１の一面１１Ａ側にそれぞれ半導体素子の対応す
る電極と導通接続された複数の電極端子１２がアレイ状
に配設されることにより形成され、これら各電極端子１
２をそれぞれ図６（Ｃ）に示すように、プリント配線板
１３の一面１３Ａ上にＢＧＡ１０の各電極端子１２とそ
れぞれ対応させて設けられた複数のランド１４のうちの
対応するランド１４とはんだバンプ１５等を介して接合
するようにして実装するようになされている。
【０００４】
【発明が解決しようとする課題】ところがこのように形
成された従来のＱＦＰ１、ＢＧＡ１０では、プリント配
線板４、１３上に実装された状態において、当該プリン
ト配線板４、１３の落下や外力によるたわみ等に起因す
る機械的衝撃や、温度サイクルに起因する冷熱衝撃等に
より生じる応力が、プリント配線板４、１３上の各ラン
ド５、１４とＱＦＰ１、ＢＧＡ１０の各リード端子３及
び電極端子１２との各接合部に当該ＱＦＰ１、ＢＧＡ１
０の本体部２、１１の中心から放射状に広がるように伝
達される。
成された従来のＱＦＰ１、ＢＧＡ１０では、プリント配
線板４、１３上に実装された状態において、当該プリン
ト配線板４、１３の落下や外力によるたわみ等に起因す
る機械的衝撃や、温度サイクルに起因する冷熱衝撃等に
より生じる応力が、プリント配線板４、１３上の各ラン
ド５、１４とＱＦＰ１、ＢＧＡ１０の各リード端子３及
び電極端子１２との各接合部に当該ＱＦＰ１、ＢＧＡ１
０の本体部２、１１の中心から放射状に広がるように伝
達される。
【０００５】このためＱＦＰ１及びＢＧＡ１０において
は、上述のような応力がプリント配線板４、１３上の各
ランド５、１４とＱＦＰ１、ＢＧＡ１０の各リード端子
３及び電極端子１２との接合部のうちのＱＦＰ１、ＢＧ
Ａ１０の本体部２、１１の中心からの距離が最も遠い四
隅の接合部に集中し、これによりこれら四隅の接合部が
破損し易くなるなどプリント配線板４、１３との接続の
信頼性が低い問題があつた。
は、上述のような応力がプリント配線板４、１３上の各
ランド５、１４とＱＦＰ１、ＢＧＡ１０の各リード端子
３及び電極端子１２との接合部のうちのＱＦＰ１、ＢＧ
Ａ１０の本体部２、１１の中心からの距離が最も遠い四
隅の接合部に集中し、これによりこれら四隅の接合部が
破損し易くなるなどプリント配線板４、１３との接続の
信頼性が低い問題があつた。
【０００６】本発明は以上の点を考慮してなされたもの
で、接続の信頼性を実用上十分に向上し得る半導体装置
を提案するものである。
で、接続の信頼性を実用上十分に向上し得る半導体装置
を提案するものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、プリント配線板上に表面実装され
る半導体装置に、半導体素子が埋設された本体部と、そ
れぞれ当該半導体素子の対応する電極と導通接続され、
それぞれプリント配線板との接合部が当該本体部のプリ
ント配線板との対向面でなる一面の中心を中心とする１
又は複数の同心円上又はその近傍に位置するように設け
られた複数の電極端子とを設けるようにした。
め本発明においては、プリント配線板上に表面実装され
る半導体装置に、半導体素子が埋設された本体部と、そ
れぞれ当該半導体素子の対応する電極と導通接続され、
それぞれプリント配線板との接合部が当該本体部のプリ
ント配線板との対向面でなる一面の中心を中心とする１
又は複数の同心円上又はその近傍に位置するように設け
られた複数の電極端子とを設けるようにした。
【０００８】この結果この半導体装置では、対応するプ
リント配線板上に実装した際の当該半導体装置とプリン
ト配線板との接続部へ機械的衝撃又は冷熱衝撃に起因す
る応力が集中するのを分散させることができる。
リント配線板上に実装した際の当該半導体装置とプリン
ト配線板との接続部へ機械的衝撃又は冷熱衝撃に起因す
る応力が集中するのを分散させることができる。
【０００９】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００１０】（１）第１の実施の形態による半導体装置
の構成 図１（Ａ）及び（Ｂ）は、全体として本実施の形態によ
るＱＦＰ型の半導体装置２０を示し、図示しない半導体
素子を埋設してなる本体部２１が円柱形状に形成される
と共に、当該本体部２１の側面２１Ａからそれぞれ半導
体素子の対応する電極と導通接続された複数のリード端
子２２をガルウイング状でかつ放射状に引き出すことに
より形成されている。
の構成 図１（Ａ）及び（Ｂ）は、全体として本実施の形態によ
るＱＦＰ型の半導体装置２０を示し、図示しない半導体
素子を埋設してなる本体部２１が円柱形状に形成される
と共に、当該本体部２１の側面２１Ａからそれぞれ半導
体素子の対応する電極と導通接続された複数のリード端
子２２をガルウイング状でかつ放射状に引き出すことに
より形成されている。
【００１１】これによりこの半導体装置２０において
は、これら各リード端子２２を図１（Ｃ）に示すよう
に、プリント配線板２３の一面２３Ａ上に半導体装置２
０の各リード端子２２とそれぞれ対応させて設けられた
複数のランド２４のうちの対応するランド２４とはんだ
等を介して接続することによりプリント配線板２３上に
物理的及び電気的に接続された状態に実装し得るように
なされている。
は、これら各リード端子２２を図１（Ｃ）に示すよう
に、プリント配線板２３の一面２３Ａ上に半導体装置２
０の各リード端子２２とそれぞれ対応させて設けられた
複数のランド２４のうちの対応するランド２４とはんだ
等を介して接続することによりプリント配線板２３上に
物理的及び電気的に接続された状態に実装し得るように
なされている。
【００１２】この実施の形態の場合、半導体装置２０の
各リード端子２２の長さ及び形状はそれぞれ同一に選定
されており、これによりプリント配線板２３の各ランド
２４と当該半導体装置２０の各リード端子２２との各接
合部が全て本体部２１の中心からほぼ同一の距離に位置
するようになされている。
各リード端子２２の長さ及び形状はそれぞれ同一に選定
されており、これによりプリント配線板２３の各ランド
２４と当該半導体装置２０の各リード端子２２との各接
合部が全て本体部２１の中心からほぼ同一の距離に位置
するようになされている。
【００１３】以上の構成において、この半導体装置２０
では、プリント配線板２３上に実装した状態において、
各リード端子２２の先端部でなるプリント配線板２３と
の接合部が全て本体部２１の中心からほぼ等しい距離に
位置するため、機械的衝撃又は冷熱衝撃に起因する応力
を半導体装置２０の各リード端子２２とプリント配線板
２３の各ランド２４との接合部のうちの所定の接合部に
集中させることなく、各当該接合部にほぼ均一に分散さ
せることができる。
では、プリント配線板２３上に実装した状態において、
各リード端子２２の先端部でなるプリント配線板２３と
の接合部が全て本体部２１の中心からほぼ等しい距離に
位置するため、機械的衝撃又は冷熱衝撃に起因する応力
を半導体装置２０の各リード端子２２とプリント配線板
２３の各ランド２４との接合部のうちの所定の接合部に
集中させることなく、各当該接合部にほぼ均一に分散さ
せることができる。
【００１４】この結果この半導体装置２０では、半導体
装置２０の各リード端子２２とプリント配線板２３の各
ランド２４との各接合部が機械的衝撃若しくは冷熱衝撃
に起因する応力により破損するのを未然に防止できる。
装置２０の各リード端子２２とプリント配線板２３の各
ランド２４との各接合部が機械的衝撃若しくは冷熱衝撃
に起因する応力により破損するのを未然に防止できる。
【００１５】以上の構成によれば、半導体装置２０の半
導体素子が埋設されてなる本体部２１を円柱形状に形成
し、当該半導体装置２０の各リード端子２２を当該本体
部２１の側面２１Ａから放射状に引き出すようにして半
導体装置２０を形成するようにしたことにより、当該半
導体装置２０をプリント配線板２３上に実装した状態
で、機械的衝撃又は冷熱衝撃に起因する応力が発生した
場合に、当該応力を半導体装置２０の各リード端子２２
とプリント配線板２３の各ランド２４との各接合部にほ
ぼ均一に分散させることができる。かくするにつき当該
各接合部が当該応力により破損するのを未然に防止で
き、かくして接続の信頼性を実用上十分に向上し得る半
導体装置２０を実現できる。
導体素子が埋設されてなる本体部２１を円柱形状に形成
し、当該半導体装置２０の各リード端子２２を当該本体
部２１の側面２１Ａから放射状に引き出すようにして半
導体装置２０を形成するようにしたことにより、当該半
導体装置２０をプリント配線板２３上に実装した状態
で、機械的衝撃又は冷熱衝撃に起因する応力が発生した
場合に、当該応力を半導体装置２０の各リード端子２２
とプリント配線板２３の各ランド２４との各接合部にほ
ぼ均一に分散させることができる。かくするにつき当該
各接合部が当該応力により破損するのを未然に防止で
き、かくして接続の信頼性を実用上十分に向上し得る半
導体装置２０を実現できる。
【００１６】（２）第２の実施の形態による半導体装置
の構成 図２（Ａ）及び（Ｂ）は、全体として第２の実施の形態
によるＢＧＡ型の半導体装置３０を示し、図示しない半
導体素子を埋設してなる本体部３１の一面３１Ａ側にそ
れぞれ半導体素子の対応する電極と導通接続された複数
の電極端子３２がアレイ状にかつ当該各電極端子３２の
四隅を除いて複数のほぼ同心円状の近傍に配設されるこ
とにより形成されている。
の構成 図２（Ａ）及び（Ｂ）は、全体として第２の実施の形態
によるＢＧＡ型の半導体装置３０を示し、図示しない半
導体素子を埋設してなる本体部３１の一面３１Ａ側にそ
れぞれ半導体素子の対応する電極と導通接続された複数
の電極端子３２がアレイ状にかつ当該各電極端子３２の
四隅を除いて複数のほぼ同心円状の近傍に配設されるこ
とにより形成されている。
【００１７】これによりこの半導体装置３０において
は、これら各電極端子３２をそれぞれ図２（Ｃ）に示す
ように、プリント配線板３３の一面３３Ａ上に半導体装
置３０の各電極端子３２とそれぞれ対応させて設けられ
た複数のランド３４のうちの対応するランド３４とはん
だバンプ３５等を介して接続することによりプリント配
線板３３上に物理的及び電気的に接続された状態に実装
し得るようになされている。
は、これら各電極端子３２をそれぞれ図２（Ｃ）に示す
ように、プリント配線板３３の一面３３Ａ上に半導体装
置３０の各電極端子３２とそれぞれ対応させて設けられ
た複数のランド３４のうちの対応するランド３４とはん
だバンプ３５等を介して接続することによりプリント配
線板３３上に物理的及び電気的に接続された状態に実装
し得るようになされている。
【００１８】以上の構成において、この半導体装置３０
では、プリント配線板３３上に実装した状態において、
各電極端子３２がアレイ状にかつ当該各電極端子３２の
四隅を除いて複数のほぼ同心円状の近傍に配設されるた
め、機械的衝撃又は冷熱衝撃に起因する応力を半導体装
置３０の各電極端子３２とプリント配線板３３の各ラン
ド３４との各接合部のうちの所定の接合部に集中させる
ことなく、各当該接合部にほぼ均一に分散させることが
できる。
では、プリント配線板３３上に実装した状態において、
各電極端子３２がアレイ状にかつ当該各電極端子３２の
四隅を除いて複数のほぼ同心円状の近傍に配設されるた
め、機械的衝撃又は冷熱衝撃に起因する応力を半導体装
置３０の各電極端子３２とプリント配線板３３の各ラン
ド３４との各接合部のうちの所定の接合部に集中させる
ことなく、各当該接合部にほぼ均一に分散させることが
できる。
【００１９】この結果この半導体装置３０では、半導体
装置３０の各電極端子３２とプリント配線板３３の各ラ
ンド３４との各接合部が機械的衝撃若しくは冷熱衝撃に
起因する応力により破損するのを未然に防止できる。
装置３０の各電極端子３２とプリント配線板３３の各ラ
ンド３４との各接合部が機械的衝撃若しくは冷熱衝撃に
起因する応力により破損するのを未然に防止できる。
【００２０】以上の構成によれば、半導体装置３０の各
電極端子３２を本体部３１の一面３１Ａ側にアレイ状で
かつ当該各電極端子３２の四隅を除いて複数のほぼ同心
円状の近傍に配設するようにして半導体装置３０を形成
するようにしたことにより、当該半導体装置３０をプリ
ント配線板３３上に実装した状態で、機械的衝撃又は冷
熱衝撃に起因する応力が発生した場合に、当該応力を半
導体装置３０の各電極端子３２とプリント配線板３３の
各ランド３４との各接合部にほぼ均一に分散させること
ができる。かくするにつき当該各接合部が当該応力によ
り破損するのを未然に防止でき、かくして接続の信頼性
を実用上十分に向上し得る半導体装置３０を実現でき
る。
電極端子３２を本体部３１の一面３１Ａ側にアレイ状で
かつ当該各電極端子３２の四隅を除いて複数のほぼ同心
円状の近傍に配設するようにして半導体装置３０を形成
するようにしたことにより、当該半導体装置３０をプリ
ント配線板３３上に実装した状態で、機械的衝撃又は冷
熱衝撃に起因する応力が発生した場合に、当該応力を半
導体装置３０の各電極端子３２とプリント配線板３３の
各ランド３４との各接合部にほぼ均一に分散させること
ができる。かくするにつき当該各接合部が当該応力によ
り破損するのを未然に防止でき、かくして接続の信頼性
を実用上十分に向上し得る半導体装置３０を実現でき
る。
【００２１】（３）第３の実施の形態による半導体装置
の構成 図２（Ａ）及び（Ｂ）との対応部分に同一符号を付す図
３（Ａ）及び（Ｂ）は、第３の実施の形態によるＢＧＡ
型の半導体装置４０を示し、各電極端子４１の形成パタ
ーンを除いて第２の実施の形態による半導体装置３０
（図２）と同様に構成されている。
の構成 図２（Ａ）及び（Ｂ）との対応部分に同一符号を付す図
３（Ａ）及び（Ｂ）は、第３の実施の形態によるＢＧＡ
型の半導体装置４０を示し、各電極端子４１の形成パタ
ーンを除いて第２の実施の形態による半導体装置３０
（図２）と同様に構成されている。
【００２２】実際上この半導体装置４０の場合、各電極
端子４１は、本体部３１の一面３１Ａ側に当該一面３１
Ａの中心を中心とする同心円状の複数の円形パターン４
２Ａ〜４２Ｃを形成するように設けられている。
端子４１は、本体部３１の一面３１Ａ側に当該一面３１
Ａの中心を中心とする同心円状の複数の円形パターン４
２Ａ〜４２Ｃを形成するように設けられている。
【００２３】これによりこの半導体装置４０では、プリ
ント配線板４３上に実装した状態で、機械的衝撃又は冷
熱衝撃に起因する応力を半導体装置４０の各円形パター
ン４２Ａ〜４２Ｃの各電極端子４１とプリント配線板４
３の対応する各ランド４４との各接合部に各円形パター
ン４２Ａ〜４２Ｃ内においてほぼ均一に分散させること
ができるようになされている。
ント配線板４３上に実装した状態で、機械的衝撃又は冷
熱衝撃に起因する応力を半導体装置４０の各円形パター
ン４２Ａ〜４２Ｃの各電極端子４１とプリント配線板４
３の対応する各ランド４４との各接合部に各円形パター
ン４２Ａ〜４２Ｃ内においてほぼ均一に分散させること
ができるようになされている。
【００２４】またこの各電極端子４１は、中心側から外
側の円形パターン４２Ａ〜４２Ｃに行くほど面積が大き
くなるように形成されている。
側の円形パターン４２Ａ〜４２Ｃに行くほど面積が大き
くなるように形成されている。
【００２５】これによりこの半導体装置４０では、外側
の円形パターン４２Ｃに行くほど各電極端子４１とプリ
ント配線板４３との接合力を増大させることができ、か
くしてプリント配線板４３上に実装された状態におい
て、機械的衝撃又は冷熱衝撃に起因する応力が本体部３
１の中心から外周側に力を増大させながら放射状に広が
るのに実用上十分に対応し得るようになされている。
の円形パターン４２Ｃに行くほど各電極端子４１とプリ
ント配線板４３との接合力を増大させることができ、か
くしてプリント配線板４３上に実装された状態におい
て、機械的衝撃又は冷熱衝撃に起因する応力が本体部３
１の中心から外周側に力を増大させながら放射状に広が
るのに実用上十分に対応し得るようになされている。
【００２６】以上の構成において、この半導体装置４０
では、プリント配線板４３上に実装した状態において、
各円形パターン４２Ａ〜４２Ｃの各電極端子４１とプリ
ント配線板４３の対応する各ランド４４との各接合部が
各円形パターン４２Ａ〜４２Ｃ毎に本体部３１の中心か
らそれぞれほぼ均一の距離に位置しており、また外側の
円形パターン４２Ｃ側に行くほど各電極端子４１の面積
を大きくしているため、当該半導体装置４０をプリント
配線板４３上に実装した状態において、機械的衝撃又は
冷熱衝撃に起因する応力を各円形パターン４２Ａ〜４２
Ｃ毎の当該各接合部にそれぞれほぼ均一に分散させるこ
とができると共に、当該応力に起因する当該接合部の破
損が本体部３１の中心から外周側に行くほど大きくなる
ことにも実用上十分に対応できる。
では、プリント配線板４３上に実装した状態において、
各円形パターン４２Ａ〜４２Ｃの各電極端子４１とプリ
ント配線板４３の対応する各ランド４４との各接合部が
各円形パターン４２Ａ〜４２Ｃ毎に本体部３１の中心か
らそれぞれほぼ均一の距離に位置しており、また外側の
円形パターン４２Ｃ側に行くほど各電極端子４１の面積
を大きくしているため、当該半導体装置４０をプリント
配線板４３上に実装した状態において、機械的衝撃又は
冷熱衝撃に起因する応力を各円形パターン４２Ａ〜４２
Ｃ毎の当該各接合部にそれぞれほぼ均一に分散させるこ
とができると共に、当該応力に起因する当該接合部の破
損が本体部３１の中心から外周側に行くほど大きくなる
ことにも実用上十分に対応できる。
【００２７】この結果この半導体装置４０では、半導体
装置４０の各電極端子４１とプリント配線板４３の各ラ
ンド４４との各接続部が機械的衝撃又は冷熱衝撃に起因
する応力により破損するのを未然にかつ確実に防止でき
る。
装置４０の各電極端子４１とプリント配線板４３の各ラ
ンド４４との各接続部が機械的衝撃又は冷熱衝撃に起因
する応力により破損するのを未然にかつ確実に防止でき
る。
【００２８】以上の構成によれば、半導体装置４０の各
電極端子４１を本体部３１の一面３１Ａ側に当該一面３
１Ａの中心を中心とする同心円状の複数の円形パターン
４２Ａ〜４２Ｃを用いて形成すると共に、当該各電極端
子４１を中心側から外側の円形パターン４２Ａ〜４２Ｃ
に行くほど面積が大きくなるように形成するようにした
ことにより、プリント配線板４３上に実装された状態に
おいて機械的衝撃又は冷熱衝撃に起因する応力を分散さ
せながら各電極端子４１の破損を未然にかつ確実に防止
でき、かくして接続の信頼性を実用上十分に向上し得る
半導体装置４０を実現できる。
電極端子４１を本体部３１の一面３１Ａ側に当該一面３
１Ａの中心を中心とする同心円状の複数の円形パターン
４２Ａ〜４２Ｃを用いて形成すると共に、当該各電極端
子４１を中心側から外側の円形パターン４２Ａ〜４２Ｃ
に行くほど面積が大きくなるように形成するようにした
ことにより、プリント配線板４３上に実装された状態に
おいて機械的衝撃又は冷熱衝撃に起因する応力を分散さ
せながら各電極端子４１の破損を未然にかつ確実に防止
でき、かくして接続の信頼性を実用上十分に向上し得る
半導体装置４０を実現できる。
【００２９】（４）他の実施の形態 なお上述の実施の形態においては、半導体装置２０の形
状において、本体部２１を円柱形状に形成し、各リード
端子２２を当該本体部２１の側面２１Ａから放射状に引
き出して形成すると共に、プリント配線板２３の各ラン
ド２４を当該半導体装置２０の各リード端子２２に対応
させて設けるようにした場合について述べたが、本発明
はこれに限らず、要は各リード端子２２とプリント配線
板２３の対応する各ランド２４との接続部の距離が当該
半導体装置２０の中心からほぼ均一になるように形成す
るものであれば、半導体装置２０の形状としては、この
他種々の形状を適用することができる。
状において、本体部２１を円柱形状に形成し、各リード
端子２２を当該本体部２１の側面２１Ａから放射状に引
き出して形成すると共に、プリント配線板２３の各ラン
ド２４を当該半導体装置２０の各リード端子２２に対応
させて設けるようにした場合について述べたが、本発明
はこれに限らず、要は各リード端子２２とプリント配線
板２３の対応する各ランド２４との接続部の距離が当該
半導体装置２０の中心からほぼ均一になるように形成す
るものであれば、半導体装置２０の形状としては、この
他種々の形状を適用することができる。
【００３０】また上述の実施の形態においては、半導体
装置３０の各電極端子３２を本体部３１の一面３１Ａ側
にアレイ状にかつ当該各電極端子３２の四隅を除いて配
設されるように形成するようにした場合について述べた
が、本発明はこれに限らず、例えば図４に示す半導体装
置５０のように、本体部５１の一面５１Ａ側に複数の電
極端子５２をアレイ状に形成すると共に、当該各電極端
子５２のうちの各四隅の電極端子５３Ａ〜５３Ｄをダミ
ーバンプとして形成するようにした場合においても適用
できる。
装置３０の各電極端子３２を本体部３１の一面３１Ａ側
にアレイ状にかつ当該各電極端子３２の四隅を除いて配
設されるように形成するようにした場合について述べた
が、本発明はこれに限らず、例えば図４に示す半導体装
置５０のように、本体部５１の一面５１Ａ側に複数の電
極端子５２をアレイ状に形成すると共に、当該各電極端
子５２のうちの各四隅の電極端子５３Ａ〜５３Ｄをダミ
ーバンプとして形成するようにした場合においても適用
できる。
【００３１】さらに上述の実施の形態においては、半導
体装置４０の各電極端子４１を本体部３１の中心を起点
とした同心円状の複数の円形パターン４２Ａ〜４２Ｃを
用いてそれぞれ各円形パターン４２Ａ〜４２Ｃ毎に本体
部３１の一面３１Ａの中心からの距離がほぼ均一になる
ように当該一面３１Ａ上にそれぞれ形成すると共に、当
該各電極端子４１の面積を中心の円形パターン４２Ａ側
から外周の円形パターン４２Ｃ側に移行するのに伴い順
次大きくするようにして形成するようにした場合につい
て述べたが、本発明はこれに限らず、要は各電極端子４
１にかかる機械的衝撃又は冷熱衝撃に起因する応力をそ
れぞれほぼ均一に分散し得るように形成するものであれ
ば、電極端子４１の形状としては、この他種々の形状を
適用することができる。
体装置４０の各電極端子４１を本体部３１の中心を起点
とした同心円状の複数の円形パターン４２Ａ〜４２Ｃを
用いてそれぞれ各円形パターン４２Ａ〜４２Ｃ毎に本体
部３１の一面３１Ａの中心からの距離がほぼ均一になる
ように当該一面３１Ａ上にそれぞれ形成すると共に、当
該各電極端子４１の面積を中心の円形パターン４２Ａ側
から外周の円形パターン４２Ｃ側に移行するのに伴い順
次大きくするようにして形成するようにした場合につい
て述べたが、本発明はこれに限らず、要は各電極端子４
１にかかる機械的衝撃又は冷熱衝撃に起因する応力をそ
れぞれほぼ均一に分散し得るように形成するものであれ
ば、電極端子４１の形状としては、この他種々の形状を
適用することができる。
【００３２】さらに上述の第２及び第３の実施の形態に
おいては、半導体装置３０、４０の形状をＢＧＡ型を用
いるようにした場合について述べたが、本発明はこれに
限らず、半導体装置３０、４０の形状としては、この他
例えばＬＧＡやＰＧＡ（PinGrid Array）等を用いる場
合においても適用することができる。
おいては、半導体装置３０、４０の形状をＢＧＡ型を用
いるようにした場合について述べたが、本発明はこれに
限らず、半導体装置３０、４０の形状としては、この他
例えばＬＧＡやＰＧＡ（PinGrid Array）等を用いる場
合においても適用することができる。
【００３３】
【発明の効果】上述のように本発明によれば、プリント
配線板上に表面実装される半導体装置に、半導体素子が
埋設された本体部と、それぞれ当該半導体素子の対応す
る電極と導通接続され、それぞれプリント配線板との接
合部が当該本体部のプリント配線板との対向面でなる一
面の中心を中心とする１又は複数の同心円上又はその近
傍に位置するように設けられた複数の電極端子とを設け
るようにしたことにより、対応するプリント配線板上に
実装した際の当該半導体装置とプリント配線板との接続
部へ機械的衝撃又は冷熱衝撃に起因する応力が集中する
のを分散させることができ、かくして接続の信頼性を実
用上十分に向上し得る半導体装置を実現できる。
配線板上に表面実装される半導体装置に、半導体素子が
埋設された本体部と、それぞれ当該半導体素子の対応す
る電極と導通接続され、それぞれプリント配線板との接
合部が当該本体部のプリント配線板との対向面でなる一
面の中心を中心とする１又は複数の同心円上又はその近
傍に位置するように設けられた複数の電極端子とを設け
るようにしたことにより、対応するプリント配線板上に
実装した際の当該半導体装置とプリント配線板との接続
部へ機械的衝撃又は冷熱衝撃に起因する応力が集中する
のを分散させることができ、かくして接続の信頼性を実
用上十分に向上し得る半導体装置を実現できる。
【図１】第１の実施の形態による半導体装置及びこれに
対応するプリント配線板の構成を示す上面及び断面図で
ある。
対応するプリント配線板の構成を示す上面及び断面図で
ある。
【図２】第２の実施の形態による半導体装置及びこれに
対応するプリント配線板の構成を示す上面及び断面図で
ある。
対応するプリント配線板の構成を示す上面及び断面図で
ある。
【図３】第３の実施の形態による半導体装置及びこれに
対応するプリント配線板の構成を示す上面及び断面図で
ある。
対応するプリント配線板の構成を示す上面及び断面図で
ある。
【図４】他の実施の形態による半導体装置の構成を示す
上面図である。
上面図である。
【図５】従来の半導体装置及びこれに対応するプリント
配線板の構成を示す上面及び断面図である。
配線板の構成を示す上面及び断面図である。
【図６】従来の半導体装置及びこれに対応するプリント
配線板の構成を示す上面及び断面図である。
配線板の構成を示す上面及び断面図である。
１、１０、２０、３０、４０、５０……半導体装置、
２、１１、２１、３１、５１……本体部、１１Ａ、３１
Ａ、４１Ａ……本体部の一面、２Ａ、２１Ａ……側面、
３、２２……リード端子、４、１３、２３、３３、４２
……プリント配線板、４Ａ、１３Ａ、２３Ａ、３３Ａ、
４２Ａ……プリント配線板の一面、５、１４、２４、３
４、４４……ランド。
２、１１、２１、３１、５１……本体部、１１Ａ、３１
Ａ、４１Ａ……本体部の一面、２Ａ、２１Ａ……側面、
３、２２……リード端子、４、１３、２３、３３、４２
……プリント配線板、４Ａ、１３Ａ、２３Ａ、３３Ａ、
４２Ａ……プリント配線板の一面、５、１４、２４、３
４、４４……ランド。
Claims (2)
- 【請求項１】プリント配線板上に表面実装される半導体
装置において、 半導体素子が埋設された本体部と、 それぞれ上記半導体素子の対応する電極と導通接続さ
れ、それぞれ上記プリント配線板との接合部が上記本体
部の上記プリント配線板との対向面でなる一面の中心を
中心とする１又は複数の同心円上又はその近傍に位置す
るように設けられた複数の電極端子とを具えることを特
徴とする半導体装置。 - 【請求項２】各上記電極端子は、 上記本体部の上記中心から外周側に行くに従つて上記プ
リント配線板との接合部の面積が大きくなるように形成
されたことを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16111498A JPH11354675A (ja) | 1998-06-09 | 1998-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16111498A JPH11354675A (ja) | 1998-06-09 | 1998-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354675A true JPH11354675A (ja) | 1999-12-24 |
Family
ID=15728880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16111498A Pending JPH11354675A (ja) | 1998-06-09 | 1998-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354675A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142124A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007173335A (ja) * | 2005-12-20 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2012209343A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209317A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209314A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209347A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209320A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2015092635A (ja) * | 2015-02-05 | 2015-05-14 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
| CN104681507A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 圆形qfn封装结构 |
| CN104681508A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种圆形扁平无引脚封装结构 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
| WO2016194052A1 (ja) * | 2015-05-29 | 2016-12-08 | 新電元工業株式会社 | 半導体装置 |
-
1998
- 1998-06-09 JP JP16111498A patent/JPH11354675A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142124A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007173335A (ja) * | 2005-12-20 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電子部品 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP2012209320A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209314A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209347A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209317A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012209343A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN104681507A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 圆形qfn封装结构 |
| CN104681508A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种圆形扁平无引脚封装结构 |
| JP2015092635A (ja) * | 2015-02-05 | 2015-05-14 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016194052A1 (ja) * | 2015-05-29 | 2016-12-08 | 新電元工業株式会社 | 半導体装置 |
| JPWO2016194052A1 (ja) * | 2015-05-29 | 2017-06-15 | 新電元工業株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927491B1 (en) | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board | |
| JP2008252152A (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
| JPH11354675A (ja) | 半導体装置 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| JP2005123591A (ja) | 半導体装置及びこれを実装した電子機器 | |
| US6133134A (en) | Ball grid array integrated circuit package | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2974436B2 (ja) | ハンダバンプの形成方法 | |
| EP1049363A2 (en) | Printed circuit board | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
| JP2001177226A (ja) | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JP2000228459A (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| US20020023766A1 (en) | Method and apparatus for polygonal heat slug | |
| JPH11307564A (ja) | 半導体装置 | |
| JPH11154718A (ja) | 半導体装置 | |
| JP2003209202A (ja) | 半導体装置又はその実装方法 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH08279572A (ja) | 半導体パッケージ及びその実装構造 | |
| JPH08111470A (ja) | Ｂｇａパッケ−ジ及び実装基板、並びにこれらから構成される半導体装置 | |
| JP2001044320A (ja) | 半導体チップ搭載基板 |