JP5017881B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5017881B2 JP5017881B2 JP2006040805A JP2006040805A JP5017881B2 JP 5017881 B2 JP5017881 B2 JP 5017881B2 JP 2006040805 A JP2006040805 A JP 2006040805A JP 2006040805 A JP2006040805 A JP 2006040805A JP 5017881 B2 JP5017881 B2 JP 5017881B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrodes
- solder
- pads
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
グリッドアレイ状に配列され電極として機能する複数のパッドを備えた実装基板上に、前記各パッド上に個別に載置されたはんだバンプを介して個別に当接する複数の電極を備えた半導体回路素子を実装して成る半導体装置において、
前記半導体回路素子の前記複数の電極の内の少なくとも最外周に位置する全ての電極を、信号線を除く電源配線などの他の配線用の電極とすると共に、これに対応する前記実装基板上の複数のパッドの内の、前記半導体回路素子の少なくとも最外周に位置する各電極に対応する全てのパッドを、信号線を除く電源配線などの他の配線用のパッドとし、 前記実装基板上の前記最外周に位置するハンダバンプの少なくとも一部を相互に接続する相互接続パターンを設けたことを特徴とする(請求項1)。
図1に本実施形態にかかる半導体装置を示す。この図1は、半導体回路素子としての半導体チップ1を実装基板10上への実装した場合の断面図である。又、図2に前述した半導体チップ1のバンプ形成面を示し、図3に前述した実装基板10の実装面(即ちバンプ形成面)を示す。
又、本実施形態では、前述した実装基板10上にグリッドアレイ状に配列された複数のパッド11,11aの内、前記半導体チップ1の少なくとも最外周に位置する各電極2aに対応する全てのパッド11aは、本実施形態では信号線が接続されないパッドにより構成されている(図3参照)。
尚、前述した半導体チップ1の最外周に位置する全ての電極2aには、前述したダミー用の配線,電源配線,又は接地配線の何れか一つを配線するように構成してもよい。
半導体チップ(半導体回路素子)1は、図1に示すように、実装基板10上のパッド11,11aと、はんだバンプ3を介して接続されている。又、半導体チップ1を実装する実装基板10上のはんだバンプ31,31,33,34は、実際の製法時には後述するようにはんだボール等を素材として形成されている。
ただし、内側のはんだバンプ3はすべて信号用はんだバンプ31というわけではなく、ダミー用はんだバンプ32,電源用はんだバンプ33,或いはGND用はんだバンプ34も含んでいてもよい。
まず、実装基板10上のグリッドアレイ状に配列された複数の各パッド11,11aに、はんだバンプ3を形成する(図4(1):はんだバンプ形成工程)。次に、このはんだバンプ31〜34を備えた各パッド11,11aを含む実装基板10上の全体にフラックスFを塗布する(図4(2):フラックス塗布工程)。
ここで、図4では半導体チップ1の各電極2,2aに予め適量のハンダを付着する工程(後述する図4(3))を設けた場合を開示したが、この半導体チップ1に対するハンダ付着工程は省略してもよい。
このようにすると、加熱工程において加熱温度がはんだの溶融温度に達すると、半導体チップ1の各電極2,2aのはんだとこれに対応する実装基板10のパッド11,11aに付されたはんだとが同時に溶融してはんだバンプが形成されるため、ぬれ不良等の減少を有効に回避することができ、引いてははんだバンプ部分での剥離事故等の発生を予め抑制することが可能となる。
図5に本発明の他の実施の形態を示す。
この図5は、前述した実装基板10上の実装面を示すもので、符号21は最外周のはんだバンプ3の相互間を接続する相互接続パターンを示す。
図6に、本発明の更に他の実施の形態を示す。
この図6は、前述した実装基板10上の実装面についての更に他の例を示すもので、符号42は、最外周よりも1周内側に設けられた電源用はんだバンプ33又はGND用はんだバンプ34と最外周はんだバンプ33又は34とを結ぶ接続パターンである。その他の構成およびその作用効果については、前述した図5の場合と同一となっている。
2,2a 半導体チップのはんだバンプ形成面の電極
3 はんだバンプ
10 実装基板
11,11a パッド
21 相互接続パターン
31 信号用はんだバンプ
32 最外周のダミー用はんだバンプ
33 最外周のGND用はんだバンプ
34 最外周の電源用はんだバンプ
42 接続パターン
Claims (4)
- グリッドアレイ状に配列され電極として機能する複数のパッドを備えた実装基板上に、前記各パッド上に個別に載置されたはんだバンプを介して個別に当接する複数の電極を備えた半導体回路素子を実装して成る半導体装置において、
前記半導体回路素子の前記複数の電極の内の少なくとも最外周に位置する全ての電極を、信号線を除く電源配線などの他の配線用の電極とすると共に、
これに対応する前記実装基板上の複数のパッドの内の、前記半導体回路素子の少なくとも最外周に位置する各電極に対応する全てのパッドを、信号線を除く電源配線などの他の配線用のパッドとし、
前記実装基板上の前記最外周で同一線上に位置するはんだバンプの少なくとも一部を相互に接続するとともに前記半導体回路素子内部で前記電極間を接続する布線に代わる相互接続パターンを設けたことを特徴とした半導体装置。 - 請求項1に記載の半導体装置において、
前記実装基板および半導体回路素子における最外周に位置するパッド及びこれに対応する電極の内側に位置する各パッド及びこれに対応する電極の一部を、信号線を除く電源配線などの他の配線用のパッド及びこれに対応する電極とすると共に、この他の配線用のパッドおよび電極の相互間に配置されたはんだバンプを、隣接する前記最外周の相互接続パターンに接続して成ることを特徴とした半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記電源配線などの他の配線を、電源配線,接地配線又はダミー配線の内の少なくとも何れか一つの配線としたことを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記半導体回路素子の前記最外周に位置する全ての電極には、電源配線,接地配線又はダミー用の配線の何れか一つの配線が接続されていることを特徴とした半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040805A JP5017881B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040805A JP5017881B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220954A JP2007220954A (ja) | 2007-08-30 |
JP5017881B2 true JP5017881B2 (ja) | 2012-09-05 |
Family
ID=38497889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040805A Expired - Fee Related JP5017881B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5017881B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206429A (ja) | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
JP2010171114A (ja) * | 2009-01-21 | 2010-08-05 | Renesas Technology Corp | 半導体装置 |
KR101632399B1 (ko) * | 2009-10-26 | 2016-06-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
JP5647652B2 (ja) * | 2012-08-27 | 2015-01-07 | ヤマハ発動機株式会社 | 半導体部品用実装装置 |
JP6724808B2 (ja) * | 2017-01-31 | 2020-07-15 | 株式会社デンソー | 電子装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312948U (ja) * | 1989-06-16 | 1991-02-08 | ||
JP4190602B2 (ja) * | 1997-08-28 | 2008-12-03 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3157817B2 (ja) * | 1998-12-04 | 2001-04-16 | 埼玉日本電気株式会社 | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
JP2002329812A (ja) * | 2001-04-26 | 2002-11-15 | Sharp Corp | 半導体パッケージ装置および半導体パッケージ装置実装用基板 |
JP2005056961A (ja) * | 2003-07-31 | 2005-03-03 | Ngk Spark Plug Co Ltd | インターポーザ |
-
2006
- 2006-02-17 JP JP2006040805A patent/JP5017881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007220954A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512545B2 (ja) | 積層型半導体モジュール | |
US7687803B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
KR100264638B1 (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이 | |
US7462939B2 (en) | Interposer for compliant interfacial coupling | |
US8013443B2 (en) | Electronic carrier board and package structure thereof | |
KR20090027573A (ko) | 반도체장치 | |
JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP5017881B2 (ja) | 半導体装置 | |
US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
US7684205B2 (en) | System and method of using a compliant lead interposer | |
EP1301945A1 (en) | Multi-metal layer circuit | |
US20090057913A1 (en) | Packaging substrate structure with electronic components embedded therein and method for fabricating the same | |
US7994428B2 (en) | Electronic carrier board | |
JP6599556B2 (ja) | セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ | |
JP5893351B2 (ja) | プリント回路板 | |
JP5105053B2 (ja) | 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法 | |
US7485959B2 (en) | Structure for joining a semiconductor package to a substrate using a solder column | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JP2002231761A (ja) | 電子部品実装体および電子部品 | |
US20100053923A1 (en) | Semiconductor device and circuit board assembly | |
JP2016029677A (ja) | 半導体装置及びその製造方法 | |
JP4677152B2 (ja) | 半導体装置 | |
JPH08191128A (ja) | 電子装置 | |
KR100517608B1 (ko) | 볼 어레이형 패키지의 배열구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5017881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |