KR101345685B1 - 인쇄 회로 기판 집합체 및 그의 제조 방법 - Google Patents

인쇄 회로 기판 집합체 및 그의 제조 방법 Download PDF

Info

Publication number
KR101345685B1
KR101345685B1 KR20070008206A KR20070008206A KR101345685B1 KR 101345685 B1 KR101345685 B1 KR 101345685B1 KR 20070008206 A KR20070008206 A KR 20070008206A KR 20070008206 A KR20070008206 A KR 20070008206A KR 101345685 B1 KR101345685 B1 KR 101345685B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
board assembly
connection layer
connection
Prior art date
Application number
KR20070008206A
Other languages
English (en)
Other versions
KR20070078986A (ko
Inventor
오가와 미노루
니시모토 카즈토
Original Assignee
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시키가이샤 filed Critical 소니 가부시키가이샤
Publication of KR20070078986A publication Critical patent/KR20070078986A/ko
Application granted granted Critical
Publication of KR101345685B1 publication Critical patent/KR101345685B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/365—Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

인쇄 회로 기판 집합체에 있어서, 복수의 인쇄 회로 기판은, 적층(積層; stack)된 상태에서 기계적으로 또한 전기적으로 상호 접속되고, 접속층은 서로 인접하는 2개의 인쇄 회로 기판을 상호 접속한다. 접속층은, 절연부 및 도전부를 구비한다. 절연부는, 절연 부재를 구비하고, 서로 인접하는 2개의 인쇄 회로 기판의 각각과 접착된다. 도전부는, 절연부를 관통해서, 서로 인접하는 2개의 인쇄 회로 기판의 전극 단자를 접속한다.
인쇄 회로 기판 집합체, 인쇄 회로 기판, 접속층, 전극 단자, 절연부, 공간부, 도전부, 통풍구, 개구부, 광 도파로, 광 커넥터, 접속부, 쿠션재, 요철 흡수층, 열수축 억제층.

Description

인쇄 회로 기판 집합체 및 그의 제조 방법{PRINTED CIRCUIT BOARD ASSEMBLY AND METHOD OF MANUFACTURING THE SAME}
도 1은 제1 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 2는 접속층의 구성예,
도 3은 접속층의 구성예,
도 4는 제2 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 5는 제3 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 6은 접속층의 구성예,
도 7은 제4 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 8은 제4 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 9는 제5 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 10a 및 도 10b는 접속층의 구성예,
도 11은 제6 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 12는 제7 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 13은 제7 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 14는 제7 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 15는 제8 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 16은 제9 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 17은 제9 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 18은 제9 실시형태의 인쇄 회로 기판 집합체의 사시도,
도 19는 제9 실시형태의 인쇄 회로 기판 집합체의 사시도,
도 20은 접속 핀의 사시도,
도 21은 제10 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 22는 제10 실시형태의 인쇄 회로 기판 집합체의 단면도,
도 23은 제10 실시형태의 인쇄 회로 기판 집합체의 사시도,
도 24는 제10 실시형태의 인쇄 회로 기판 집합체의 사시도,
도 25a 내지 도 25f는 접속층의 제조 방법의 설명도,
도 26a 내지 도 26e는 인쇄 회로 기판 집합체의 제조 방법의 설명도,
도 27은 인쇄 회로 기판 집합체의 제조 방법의 설명도,
도 28a 및 도 28b는 쿠션재의 설명도,
도 29는 공간부의 단면도,
도 30은 제3 실시형태의 인쇄 회로 기판 집합체의 제조 방법의 설명도.
<도면의 부호에 대한 간단한 설명>
1∼10…인쇄 회로 기판 집합체, 12, 12a∼12e…인쇄 회로 기판, 13, 13a∼13g…접속층, 17…전극 단자, 18…절연부, 19, 19a∼19c…공간부, 20…도전부, 23…통풍구, 24…통풍구, 25…개구부, 29…광 도파로, 30…광 커넥터, 31…접속부, 32…플렉시블 기판, 33…접속 핀, 34…개구부, 35, 35a, 35b…쿠션재, 35c…베이스층, 35d…요철 흡수층, 35e…열수축 억제층.
본 발명은, 휴대 전화기 등의 하드웨어에 이용가능한 인쇄 회로 기판 집합체 및 그의 제조 방법에 관한 것이다.
휴대 전화기 등의 하드웨어의 고기능화·소형화에 따라서, 이들 하드웨어에 이용되는 인쇄 회로 기판(配線板; circuit board)의 회로 배선층(配線層; wiring layer)은 다층화되고 있다. 인쇄 회로 기판의 회로 배선층을 다층화하는 것에 의해 회로 배선의 배선(引回; wire) 자유도가 높아지고, 배선의 고밀도화를 실현할 수가 있다. 일반적으로, 다층의 인쇄 회로 기판은, 코어(core)로 되는 인쇄 회로 기판 상(上)에 절연층과 배선층을 교대로(交互; alternately; 번갈아) 형성하는 빌드업(build-up) 공법 등에 의해 제작된다.
또, 상기와는 별도로, 일본 특허공개공보 평성(特開平) 제11-168279호에 있어서는, 적층(積層; stack)된 수지 시트 사이에 공기층을 가지는 다층 회로 기판 및 다층 회로 기판의 제조 방법이 제안되어 있다. 이 일본 특허공개공보 평성 제11-168279호에 개시되는 다층 회로 기판은, 회로 패턴 및 전극 단자를 가지는 수지 시트를, 소정 두께의 용제(溶劑) 가용성 충전 재료를 거쳐서 적층해서 상호(相互) 전기적으로 접속(接續; connect)한 후, 용제 가용성 충전재를 제거하고, 적층된 수지 시트 사이에 공기층을 마련(設; provide)하는 것에 의해 제조되는 것이다.
또, 일본 특허공개공보 평성 제8-8539호에 있어서는, 각 인쇄 회로 기판의 금속층이 상호 도금 접합된 다층 인쇄 회로 기판 및 다층 인쇄 회로 기판의 제조 방법이 제안되어 있다. 이 일본 특허공개공보 평성 제8-8539호에 개시되는 다층 인쇄 회로 기판 조립체는, 금속층에 의한 회로 패턴이 형성된 인쇄 회로 기판을 소정의 위치에서 대면(對面; face; 서로 대향)하고 보존유지(保持; hold)하며, 이들 금속층 사이에 통전해서 대면하는 회로 패턴 부분의 금속층 사이를 전해(電解; electrolytic) 도금(plating)에 의해 상호 접속하는 것에 의해 제조되는 것이다.
그러나, 종래의 다층 인쇄 회로 기판의 제작 방법에서는, 다음과 같은 문제가 있다. 빌드업 공법에서는, 제작하는 인쇄 회로 기판의 층수가 증가할 수록 각 층에 있어서의 불량률이 누적(累積; accumulate)되고, 최종적인 완성 기판의 수율(步留; yield rate)이 저하하고, 기판의 제조 코스트가 비싸게 되는 문제가 있다.
또, 일본 특허공개공보 평성 제11-168279호에 기재되는 다층 회로 기판 및 다층 회로 기판의 제조 방법에서는, 용제 가용성 충전 재료를 거쳐서 각 수지 시트 를 접속한 후, 각 수지 시트 사이의 용제 가용성 충전제 재료를 제거할 필요가 있다. 이 때문에, 제조 공정이 번잡하게 되고 제조 코스트가 비싸게 되어 버리는 문제가 있다.
또, 일본 특허공개공보 평성 제8-8539호에 기재되는 다층 인쇄 회로 기판 조립체 및 다층 인쇄 회로 기판의 제조 방법에서는, 각 인쇄 회로 기판의 접속시에, 각 인쇄 회로 기판의 금속층을 대면시킨 상태에서 통전시켜서 도금 접합할 필요가 있다. 이 때문에, 제조 공정이 번잡하게 되고 제조 코스트가 비싸게 되어 버리는 문제가 있다.
본 발명은 이와 같은 문제를 해결하기 위해서 이루어진 것으로서, 저코스트로 다층 기판 구성을 제작하는 것이 가능한, 인쇄 회로 기판 집합체 및 인쇄 회로 기판 집합체의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위해서, 본 발명에 따른 인쇄 회로 기판 집합체는, 복수(複數)의 인쇄 회로 기판이, 적층된 상태에서 기계적으로 또한 전기적으로 접속된 인쇄 회로 기판 집합체로서, 절연성 부재를 구비해서 구성되고, 서로 인접(adjacent)하는 2개의 인쇄 회로 기판의 각각과 접착(接着; adhere)되는 절연부와, 절연부를 관통해서 형성되고, 서로 인접하는 2개의 인쇄 회로 기판의 전극 단자를 상호 접속하는 도전부(導電部)를 가지는 접속층을 구비하고, 서로 인접하는 2개의 인쇄 회로 기판은, 접속층을 거쳐서 접속되는 것을 특징으로 하는 것이다.
본 발명에 따른 인쇄 회로 기판 집합체는, 예를 들면 다음과 같은 방법에 의해 제조된다. 우선, 접속 대상인(접속될) 각 인쇄 회로 기판을, 접속층을 거쳐서 소정의 위치에서 서로 겹치게(重合; stack; 적층) 한다. 여기서, 접속 대상인 각 인쇄 회로 기판은, 예를 들면 빌드업 공법 등의 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판이다.
접속 대상인 각 인쇄 회로 기판 및 접속층을 서로 겹치게 한(적층한) 후, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층을, 2개의 판모양(板狀; plate-like)의 탄성재 사이에 끼운다(挾; clamp). 그 후, 소정의 온도에서, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층에 대해서, 2개의 탄성재에 의해 소정의 압력을 가(加; apply)한다.
이것에 의해, 각 인쇄 회로 기판이 접속층의 절연부에 접착되고, 각 인쇄 회로 기판의 전극 단자가 접속층의 도전부에 의해 접속되며, 각 인쇄 회로 기판이 기계적으로 또한 전기적으로 접속된 상태로 된다.
본 실시예에 따른 인쇄 회로 기판 조립체에서, 각 인쇄 회로 기판 각각이 임의의 관련 기술에 따라 이루어지는 복수의 층을 구비하는데, 인쇄 회로 기판은 이 기판을 서로 전기적으로 접속시키는 도전부를 구비하는 접속층을 통해 서로 기계적으로 그리고 전기적으로 접속된다. 이는 복수의 인쇄 회로 기판이 서로 연결되는 다층의 인쇄 회로 기판 조립체가 저가로 제조되게 한다.
본 발명의 또 하나의 실시예에 따르면, 본 발명에 따른 인쇄 회로 기판 집합체의 제조 방법은, 복수의 인쇄 회로 기판이, 접속층을 거쳐서 적층된 상태에서 기 계적으로 또한 전기적으로 접속된 인쇄 회로 기판 집합체의 제조 방법으로서, 접속층은, 서로 인접하는 2개의 인쇄 회로 기판과 접착하는 절연부와, 서로 인접하는 2개의 인쇄 회로 기판의 전극 단자를 상호 접속하는 도전부를 가지고, 도전부는, 저융점 금속 입자 및 고융점 금속 입자를 포함하고, 소정의 온도에서 소정의 압력을 가하는 것에 의해 금속 사이를 접속하는 메탈라이징(metallizing)에 의해, 다른(他) 금속에 접속되는 도전성 페이스트를 구비해서 구성되고, 접속 대상인 각 인쇄 회로 기판을, 접속층을 거쳐서 소정의 위치에서 서로 겹치게 하고, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층을, 2개의 판모양의 탄성재 사이에 끼우고, 소정의 접속 온도에서, 2개의 탄성재에 의해, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층에 대해서 소정의 접속 압력을 가하는 것을 특징으로 하는 것이다.
본 발명에 따른 인쇄 회로 기판 집합체의 제조 방법에서는, 우선, 접속 대상인 각 인쇄 회로 기판이, 접속층을 거쳐서 소정의 위치에서 서로 겹쳐진다(적층된다). 여기서, 접속 대상인 각 인쇄 회로 기판은, 예를 들면 빌드업 공법 등의 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판이다.
각 인쇄 회로 기판 및 접속층이 서로 겹쳐진 후, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층이, 2개의 판모양의 탄성재 사이에 끼워진다. 그 후, 서로 겹쳐진 각 인쇄 회로 기판 및 접속층에, 소정의 접속 온도에서, 2개의 탄성재에 의해 소정의 압력이 가해진다.
이것에 의해, 각 인쇄 회로 기판이 접속층의 절연부에 접착된다. 또, 도전부의 도전성 페이스트의 저융점 금속 입자가 액상화(液狀化; 액체상태로 변화)하는 것으로, 도전성 페이스트의 저융점 금속 입자, 고융점 금속 입자 및 각 인쇄 회로 기판의 전극 단자가 합금화되고, 각 인쇄 회로 기판의 전극 단자가 접속층의 도전부에 의해 접속된다. 이것에 의해, 각 인쇄 회로 기판이 기계적으로 또한 전기적으로 접속된 상태로 된다.
본 발명의 본 실시예에 따른 인쇄 회로 기판 제조 방법에 따르면, 각 인쇄 회로 기판이 임의의 관련 기술에 따라 이루어진 복수의 층을 구비하며, 인쇄 회로 기판이 이 기판을 서로 전기적으로 접속시키는 전기 도전부를 구비하는 접속층을 통해 적층되고 온도 및 압력을 가함으로써 기계적으로 그리고 전기적으로 서로 접속된다. 이는 복수의 인쇄 회로 기판이 서로 접속되는 다층의 인쇄 회로 기판 조립체가 저가로 제조되게 한다.
본 명세서의 결론 부분은 특히 본 발명의 관심 사항을 지적하고 직접적으로 청구한다. 그러나, 당업자는 유사한 참조 문자가 유사한 요소를 나타내는 첨부 도면을 고려해서 본 명세서의 나머지 부분을 읽음으로써, 본 발명의 추가적인 이점 및 목적과 함께, 본 발명의 구성 및 작동 방법을 최상으로 이해할 것이다.
이하 도면을 참조해서, 본 발명의 인쇄 회로 기판 집합체 및 인쇄 회로 기판 집합체의 제조 방법의 실시형태에 대해서 설명한다. 우선, 본 발명의 인쇄 회로 기판의 실시형태에 대해서 설명한다.
<본 실시형태의 인쇄 회로 기판 집합체의 구성예>
도 1은 제1 실시형태의 인쇄 회로 기판 집합체(1)를 도시하는 단면도이다. 도 1에 도시하는 바와 같이, 제1 실시형태의 인쇄 회로 기판 집합체(1)은, 인쇄 회 로 기판(12a 및 12b)이, 접속층(13a)을 거쳐서 기계적으로 또한 전기적으로 접속된 구성을 가진다.
인쇄 회로 기판(12a, 12b)는 각각, 절연층(14) 및 배선층(15)으로 이루어지는 복수의 층을 가지며, 비어홀(via-hole; 관통구멍)(16)을 거쳐서 배선층(15)에 신호선이 각각 배선된다. 또, 인쇄 회로 기판(12a 및 12b)의 접속층(13a)과 접(接; connect)하는 표면층에는, 각각 신호선, 전원층(電源層) 또는 접지층(ground layer) 등에 접속된 전극 단자(17)가 구비된다. 인쇄 회로 기판(12a 및 12b)은 각각, 예를 들면 빌드업 공법이라고 하는 기존의 다층 기판의 제조 방법에 의해 제작된다. 인쇄 회로 기판(12a 및 12b)의 표면에는, UV 경화형(硬化型) 에폭시 수지가 도포(塗布; apply)된다.
도 2는, 접속층(13a)을 도시하는 평면도이며, 후술하는 절연부(18) 및 공간부(空間部; space)(19a)만을 도시하고 있다. 도 3은, 접속층(13a)의 상세한 구성을 도시하는 단면도이다. 도 1 및 도 2에 도시하는 바와 같이, 접속층(13a)은, 접속된 인쇄 회로 기판(12a 및 12b)에 대해서 접착된 절연부(18)와, 인쇄 회로 기판(12a 및 12b)의 전극 단자(17)를 상호 접속하는 도전부(20)를 구비해서 구성된다. 또, 절연부(18) 및 도전부(20)가 형성되지 않는 공간부(19a)를 구비한다. 도 1 및 도 2에 도시하는 인쇄 회로 기판 집합체(1)의 접속층(13a)에 있어서는, 공간부(19a)는 접속층(13a)을 관통해서 형성된다. 이 때문에, 도 1에 도시하는 바와 같이, 인쇄 회로 기판(12a 및 12b)이 접속층(13a)을 거쳐서 접속된 상태에서는, 공간부(19a)는 인쇄 회로 기판(12a 및 12b)과 접한다.
또, 도 3에 도시하는 바와 같이, 절연부(18)는 코어재(18a) 및, 코어재(18a)와 인쇄 회로 기판(12a 및 12b)을 접착하는 접착층(18b)을 구비해서 구성된다. 여기서, 절연부(18) 자체가 인쇄 회로 기판(12a 및 12b)에 대해서 화학적 친화력(親和力; affinity)이 충분히 높으면 접착층은 필요없다. 코어재(18a)는, 예를 들면 절연성 수지이며, 고내열성(高耐熱性)을 가지고, 유전 특성이 뛰어난 열가소성 수지가 이용된다. 또, 열가소성 수지로서, 인쇄 회로 기판(12a 및 12b)의 표면에 도포되는 UV 경화형 에폭시 수지와 화학적 친화력이 높은 것이 이용된다. 열가소성 수지재로서, 예를 들면 폴리에테르에테르케톤, 또는 폴리아릴케톤 수지 및 비정질(非晶性; amorphous) 폴리에테르이미드의 혼합 조성물(混合組成物; mixed composite)을 주원료로 하는 열가소성 수지 필름이 이용된다.
또, 접착층(18b)을 구성하는 접착제에는, 인쇄 회로 기판(12a 및 12b)의 표면에 도포되는 UV 경화형 에폭시 수지, 및 코어재를 구성하는 열가소성 수지와 화학적 친화력이 높은 것이 이용된다. 접착제로서, 예를 들면 알킬페놀(alkylphenol) 화합물 및 말레이미드(maleimido)류(類)의 혼합물이 이용된다. 또, 이 때, 예를 들면 코어재(18a) 및 접착층(18b)의 두께는 50㎛ 이상이며, 접착층(18b)의 두께는 10㎛ 이하로 된다.
도전부(20)는, 저융점 금속 입자 및 고융점 금속 입자를 포함하고, 소정의 온도에서 소정의 압력을 가하는 것에 의해 금속 사이를 접속하는 메탈라이징에 의해, 인쇄 회로 기판(12a 및 12b)의 전극 단자(17)에 접속된 도전성 페이스트를 구비해서 구성된다. 도전성 페이스트를 구성하는 도전성 입자는, 인쇄 회로 기판 상 의 도체 패턴과 합금을 형성하는 주석(錫)의 단금속(單金屬) 또는 주석을 포함하는 저융점 금속과, 저융점 금속과 합금을 형성하는 적어도 구리(銅) 또는 은(銀)을 포함하는 고융점 금속을 구비해서 구성된다.
도전성 페이스트는, 저융점 금속 융해(融解; melting) 온도에서 열가소를 나타내는 수지에, 용제를 첨가(加; add)해서 뒤섞고(混鍊; stirring), 이것에 저융점 금속 분말과 고융점 금속 분말을 뒤섞어서(혼연해서, 휘저어서) 제작한 것이다. 도전성 페이스트는, 예를 들면 다음과 같이 제작된다. 우선, 고융점 금속 입자로서 평균 입경(粒徑; 입자 지름) 8㎛의 구리가루(銅粉), 저융점 금속 분말로서, 주석 96. 5%, 은 3%, 구리 0. 5%의 비율로 구성되는 납프리(lead-free) 땜납(solder) 분말을, 구리/(주석+구리) 중량비가 24%로 되는 비율로 혼합(混合; mix)한다. 그 후, 도전성 페이스트 전체의 체적에 대해서, 체적의 비율이 2%로 되도록 열가소성 수지인 폴리에스텔 수지를 혼합한다. 또, 점도(粘度) 조정을 위해서, 용제로서 부틸 카르비톨을 이용한다.
또, 도 1 ∼ 도 3에 도시하는 제1 인쇄 회로 기판 집합체(1)에 있어서는, 접속층(13a)이 공간부(19a)를 가지는 구성으로 했지만, 접속층(13a)이 공간부(19a)를 가지지 않는 구성으로 해도 좋다.
도 4는, 제2 실시형태의 인쇄 회로 기판 집합체(2)를 도시하는 단면도이다. 인쇄 회로 기판 집합체(2)도, 인쇄 회로 기판 집합체(1)와 마찬가지로, 인쇄 회로 기판(12a 및 12b)이, 접속층(13b)을 거쳐서 기계적으로 또한 전기적으로 접속된 구성을 가진다.
인쇄 회로 기판 집합체(2)는, 인쇄 회로 기판 집합체(1)와 접속층(13b)의 형상(形狀)만이 다른(異) 구성을 구비한다. 도 4에 도시하는 바와 같이, 인쇄 회로 기판 집합체(2)에 구비되는 접속층(13b)은, 접속층(13b)을 관통하지 않고 형성된 공간부(19b)를 구비한다. 이 때문에, 인쇄 회로 기판(12a 및 12b)이 접속층(13b)을 거쳐서 접속된 상태에서는, 공간부(19b)는 인쇄 회로 기판(12a)에만 접한 상태로 된다. 인쇄 회로 기판 집합체(2)의 다른(他; 나머지) 부분의 구성은, 인쇄 회로 기판 집합체(1)의 구성과 마찬가지이다.
도 5는, 제3 실시형태의 인쇄 회로 기판 집합체(3)를 도시하는 단면도이다. 도 6은, 접속층(13c)을 도시하는 평면도이며 후술하는 절연부(18) 및 공간부(19c)만을 도시하고 있다. 인쇄 회로 기판 집합체(3)도, 인쇄 회로 기판 집합체(1 및 2)와 마찬가지로, 인쇄 회로 기판(12a 및 12b)이, 접속층(13c)을 거쳐서 기계적으로 또한 전기적으로 접속된 구성을 가진다.
인쇄 회로 기판 집합체(3)는, 인쇄 회로 기판 집합체(1 및 2)와 접속층(13c)의 형상만이 다른 구성을 구비한다. 도 5 및 도 6에 도시하는 바와 같이, 인쇄 회로 기판 집합체(3)에 구비되는 접속층(13c)은, 접속층(13c)의 측단부(側端部; side end part)에 형성된 공간부(19c)를 구비한다. 이 때문에, 인쇄 회로 기판(12a 및 12b)이 접속층(13c)을 거쳐서 접속된 상태에서는, 공간부(19b)는, 인쇄 회로 기판 집합체(3)의 외부 및, 인쇄 회로 기판(12a, 12b)과 접한 상태로 된다. 인쇄 회로 기판 집합체(3)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(1 및 2)의 구성과 마찬가지이다.
도 7 및 도 8은, 제4 실시형태의 인쇄 회로 기판 집합체(4A, 4B)를 도시하는 단면도이다. 도 7에는 공간부(19a)에 LSI(21)를 탑재(搭載; mount)한 예를 도시하고, 도 8에는 공간부(19a)에 LSI(21) 및 칩 부품(22)을 탑재한 예를 도시한다. 인쇄 회로 기판 집합체(4A, 4B)에 있어서는, 공간부(19a)에 인쇄 회로 기판(12a 또는 12b)과 접속된 전자 부품이 장착(取付; equip)된다. 장착되는 전자 부품으로서는, 도 7 및 도 8에 도시하는 바와 같이, LSI(21) 또는, 칩 콘덴서(chip capacitor) 등의 일반적인 칩 부품(22)이 예시된다. 인쇄 회로 기판 집합체(4A, 4B)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(1)의 구성과 마찬가지이다. 인쇄 회로 기판 집합체(4A, 4B)에 의하면, 인쇄 회로 기판(12a 및 12b) 사이에 형성된 공간부(19a) 내에 전자 부품을 배치하는 것에 의해, 전자 부품의 실장 면적(實裝面積; mountable area)을 넓게 이용하는 것이 가능하게 된다. 또, 장치 전체의 소형화를 실현하는 것이 가능하게 된다.
도 9는, 제5 실시형태의 인쇄 회로 기판 집합체(5)를 도시하는 단면도이다. 인쇄 회로 기판 집합체(5)에 있어서는, 인쇄 회로 기판 집합체(4A, 4B)와 마찬가지로, 공간부(19a)에 LSI(21) 등의 발열 부품이 장착된다. 또, 인쇄 회로 기판 집합체(5)에 있어서는, 인쇄 회로 기판(12c)에, 공간부(19a)와 인쇄 회로 기판 집합체(5)의 외부를 연통해서 공기의 출입(出入)을 자유롭게 하는 통풍구(通風口; air inlet)(23)를 구비한다. 이것에 의해, 공간부(19a)의 내부에 장착된 발열 부품의 냉각 효율을 높이는 것이 가능하게 된다.
또, 도 10a 및 도 10b는, 인쇄 회로 기판 집합체(5)의 다른 예의 접속층(13e 또는 13f)을 도시하는 평면도이다. 도 10a 및 도 10b에 도시하는 바와 같이, 공간부(19a)와 인쇄 회로 기판 집합체(5)의 외부를 연통하는 통풍구(24)를 접속층(13e 또는 13f)에 구비하는 것에 의해, 공간부(19a)의 내부에 장착된 발열 부품의 냉각 효율을 높이는 것이 가능하게 된다.
또, 인쇄 회로 기판 집합체(5)는, 인쇄 회로 기판 집합체(4A, 4B))와 마찬가지로, 인쇄 회로 기판(12a 및 12b) 사이에 형성된 공간부(19a) 내에 전자 부품을 배치하는 것에 의해, 전자 부품의 실장 면적을 넓게 이용할 수 있으며, 또 장치 전체의 소형화를 실현하는 것이 가능하게 된다. 인쇄 회로 기판 집합체(5)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(4A, 4B)의 구성과 마찬가지이다.
도 11은, 제6 실시형태의 인쇄 회로 기판 집합체(6)를 도시하는 단면도이다. 인쇄 회로 기판 집합체(6)는, 인쇄 회로 기판(12d)의 공간부(19a)의 상부에 개구부(開口部; opening)(25)를 구비한다. 이것에 의해, 개구부(25) 및 공간부(19a)에, 인쇄 회로 기판(12b)과 접속된 키(背)가 큰 전자 부품인 키 큰 부품(高背部品; tall componet)(26)을 배치하는, 이른바 캐비티(cavity) 구조로 할 수 있으며, 인쇄 회로 기판 집합체 전체로서의 작은 키화(低背化; 그 자체의 형상을 작은 것으로 함)가 가능하게 된다. 키 큰 부품(26)으로서는, 히트 싱크(heat sink)가 장착(부착)된 LSI 등이 배치된다.
도 12∼도 14는, 제7 실시형태의 인쇄 회로 기판 집합체(7A∼7C)의 구성을 도시하는 단면도이다. 인쇄 회로 기판 집합체(7A∼7C)는, 인쇄 회로 기판(12a) 상에, 저주파에서 동작하고 신호의 입출력으로 되는 저주파 LSI(27)가 탑재되며, 인 쇄 회로 기판(12b) 상에, 고주파에서 동작하고 신호의 입출력으로 되는 고주파 LSI(28)가 장착된다. 또, 인쇄 회로 기판 집합체(7A∼7C)에 있어서는, 저주파 LSI(27)와 고주파 LSI(28)는, 공간부(19a)의 공기 부분(공기층이라고 칭한다)을 그들 사이에 둔 위치에 배치된다.
도 12에 도시하는 인쇄 회로 기판 집합체(7A)는, 인쇄 회로 기판 집합체(7A)의 표면에 위치(형성)하는 인쇄 회로 기판(12a)의 최외층(最外層)에, 저주파 LSI(27)가 탑재되고, 공간부(19a)의 내부에서 인쇄 회로 기판(12b)에 고주파 LSI(28)가 탑재되는 예를 나타내고 있다.
도 13에 도시하는 인쇄 회로 기판 집합체(7B)는, 공간부(19a)의 내부에서, 인쇄 회로 기판(12a)에 저주파 LSI(27)가 탑재되고, 인쇄 회로 기판(12b)에 고주파 LSI(28)가 탑재되는 예를 나타내고 있다.
도 14에 도시하는 인쇄 회로 기판 집합체(7C)는, 인쇄 회로 기판 집합체(7C)의 표면에 위치(형성)하는 인쇄 회로 기판(12a) 및 인쇄 회로 기판(12b)의 최외층에 각각, 저주파 LSI(27)와 고주파 LSI(28)가 탑재되는 예를 나타내고 있다. 도 12∼도 14에 도시하는 인쇄 회로 기판 집합체(7A∼7C)에 있어서는, 어느 예에 있어서도, 저주파 LSI(27)와 고주파 LSI(28)는, 공간부(19a)의 공기층을 그들 사이에 둔 위치에 배치된다.
이와 같이, 전자파(電磁波) 노이즈를 발생하기 쉬운 고주파 LSI(28)와, 전자파 노이즈의 영향을 받기 쉬운 저주파 LSI(27)를 저유전율의 공기층을 거쳐서 배치하는 것에 의해, 전자파 노이즈의 영향을 억제(抑制; suppress)하는 것이 가능하게 된다. 고주파 LSI(28), 저주파 LSI(27) 이외의 전자 부품이더라도, 예를 들면 고전력(高電力) 회로 부품, 디지털 회로 부품 등의 전자파 노이즈를 발생하기 쉬운 전자 부품과, 저전력(低電力) 회로 부품, 아날로그 회로 부품 등의 전자파 노이즈의 영향을 받기 쉬운 회로 부품을, 공기층을 사이에 두고 배치하는 것에 의해 마찬가지로 전자파 노이즈의 영향을 억제하는 것이 가능하게 된다. 저주파 LSI(27)는 저주파 회로 부품의 1예이며, 고주파 LSI(28)는 고주파 회로 부품의 1예이다.
또, 도 14에 도시한 바와 같이, 인쇄 회로 기판 집합체(7C)에 있어서, 접속층(13d)에 공간부(19a)를 구비하지 않고, 또 절연부(18)의 코어재(18a)를 인쇄 회로 기판(12a 및 12b)보다도 낮은 유전율의 열가소성 수지를 구비해서 구성하는 것에 의해서도, 마찬가지로 전자파 노이즈의 영향을 억제하는 것이 가능하게 된다. 인쇄 회로 기판 집합체(7A∼7C)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(1)의 구성과 마찬가지이다.
도 15는 제8 실시형태의 인쇄 회로 기판 집합체(8)의 구성을 도시하는 단면도이다. 인쇄 회로 기판 집합체(8)에 있어서는, 공간부(19a)에 수지계의 광 도파로(光導波路; optical waveguide)(29)가 형성된다. 또, 인쇄 회로 기판 집합체(8)의 표면에 위치(형성)하는 인쇄 회로 기판(12e)의 최외층에 광 커넥터(optical connector)(30, 30)가 구비되고, 각 광 커넥터(30, 30)와 광 도파로(29)를 광학적으로 결합(joint)하는 결합부(접속로; joint portion)(31, 31)가 형성된다. 이것에 의해, 도 15의 화살표로 나타내는 바와 같이 광 신호를 전파(傳播; propagate)하는 것이 가능하게 되며, 광 도파로용 모듈을 별도로(추가로) 구성하는 일 없이, 광 도파로를 구성하는 것이 가능하게 된다. 이 결과, 장치 전체의 소형화, 경량화를 실현할 수가 있다. 광 커넥터(30)는 광 소자(光素子)의 1예이다. 광 소자로서, 그 밖에 발광(發光) 소자 또는 수광(受光) 소자 등을 구비해도 좋다. 인쇄 회로 기판 집합체(8)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(1)의 구성과 마찬가지이다.
도 16∼도 19는, 제9 실시형태의 인쇄 회로 기판 집합체(9)의 구성을 도시하는 설명도이다. 도 16은 후술하는 플렉시블 인쇄 회로 기판(플렉시블 기판)(32)을 삽입하기 전의 상태를 도시하는 단면도이며, 도 17은 플렉시블 인쇄 회로 기판(32)을 삽입한 후의 상태를 도시하는 단면도이다. 도 18은 플렉시블 인쇄 회로 기판(32)을 삽입하기 전의 상태를 도시하는 사시도이며, 도 19는 플렉시블 인쇄 회로 기판(32)을 삽입한 후의 상태를 도시하는 사시도이다. 또, 도 20은 후술하는 접속 핀(pin)(33)의 구성을 도시하는 사시도이다.
인쇄 회로 기판 집합체(9)는, 도 5에 도시하는 인쇄 회로 기판 집합체(3)에 대해서, 공간부(19a) 내에, 인쇄 회로 기판(12b)에 탑재되어 접속된 접속 핀(33)을 구비하는 것이다.
도 20에 도시하는 바와 같이, 접속 핀(33)은, 플렉시블 인쇄 회로 기판(32)의 접속 단자(32a)와 접촉하는 사다리꼴 모양(台形狀; trapezoid-like)의 접촉부(接觸部; connection portion)(33a)와, 인쇄 회로 기판(12b)에 땜납에 의해 고정(固定; fix)되는 판모양의 기판 접속부(基板接續部; base portion)(33b)를 구비해서 구성된다. 접촉부(33a)는, 하부에 힘을 가하는 것에 의해 탄성 변형하는 것이 가능한 구성이다. 인쇄 회로 기판 집합체(9)는, 공간부(19a)의 내부에, 소정의 간격으로 인쇄 회로 기판(12b)에 접속된 접속 핀(33)을 구비한다. 인쇄 회로 기판 집합체(9)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(3)의 구성과 마찬가지이다.
이와 같은 구성을 구비하는 것에 의해, 도 16∼도 19에 도시하는 바와 같이, 인쇄 회로 기판 집합체(9)는, 소정의 두께를 가지는 플렉시블 인쇄 회로 기판(32)을, 공간부(19c)에 자유롭게 넣고빼는(出入自在; insert and extract) 것이 가능하게 된다. 또, 플렉시블 인쇄 회로 기판(32)을 공간부(19c) 내에 삽입한 상태에서, 플렉시블 인쇄 회로 기판(32)의 접속 단자(32a)와 접속 핀(33)의 접촉부(33a)가 접촉해서 도통한 상태로 된다. 또, 이 때, 접촉부(33a)에 의해 플렉시블 인쇄 회로 기판(32)은 인쇄 회로 기판(12a)에 대해서 압압(押壓; push; 눌림)된 상태로 되기 때문에, 플렉시블 인쇄 회로 기판(32)은 인쇄 회로 기판 집합체(9)에 대해서 고정된 상태로 된다. 이와 같이, 접속 핀(33)의 접촉부(33a)의 압압에 의해 플렉시블 인쇄 회로 기판(32)을 고정시키는 방법은 고정 수단(수법)의 1예이다. 또, 플렉시블 인쇄 회로 기판(32)을 고정시키는 수단은, 별도로(개별로, 독립해서) 다른 것을 설치해도 좋다.
이와 같이, 인쇄 회로 기판 집합체(9)에 있어서는, 인쇄 회로 기판 집합체(9)에 플렉시블 인쇄 회로 기판(32)을 삽입하는 것에 의해, 플렉시블 인쇄 회로 기판(32)를 인쇄 회로 기판 집합체(9)에 전기적으로 접속해서 고정시키는 것이 가능하게 된다. 이것에 의해, 별도로, 인쇄 회로 기판의 표면 등에 커넥터를 마련할 필요가 없어져, 장치 전체의 소형화, 경량화를 실현할 수가 있다.
도 21∼도 24는, 제10 실시형태의 인쇄 회로 기판 집합체(10)의 구성을 도시하는 설명도이다. 도 21은 후술하는 플렉시블 인쇄 회로 기판(32)을 삽입하기 전의 상태를 도시하는 단면도이고, 도 22는 플렉시블 인쇄 회로 기판(32)을 삽입한 후의 상태를 도시하는 단면도이다. 도 23은 플렉시블 인쇄 회로 기판(32)을 삽입하기 전의 상태를 도시하는 사시도이며, 도 24는 플렉시블인쇄 회로 기판(32)을 삽입한 후의 상태를 도시하는 사시도이다.
인쇄 회로 기판 집합체(10)는, 도 1에 도시하는 인쇄 회로 기판 집합체(1)에 대해서, 공간부(19a) 내에, 인쇄 회로 기판(12b)에 탑재된 도 20에 도시하는 접속 핀(33)을 구비하는 것이다. 접속 핀(33)은 소정의 간격으로, 인쇄 회로 기판(12b)에 고정된다. 또, 인쇄 회로 기판 집합체(10)는, 소정의 형상으로 공간부(19a)와 인쇄 회로 기판 집합체(10)의 외부를 연통하는 개구부(34)를, 인쇄 회로 기판(12)에 구비한다. 인쇄 회로 기판 집합체(10)의 다른 부분의 구성은, 인쇄 회로 기판 집합체(1)의 구성과 마찬가지이다.
이와 같은 구성을 구비하는 것에 의해, 도 21∼도 24에 도시하는 바와 같이, 인쇄 회로 기판 집합체(10)는, 소정의 두께를 가지는 플렉시블 인쇄 회로 기판(32)을, 개구부(34)로부터 공간부(19a)에 자유롭게 넣고 빼내는(take-out) 것이 가능하게 된다. 또, 플렉시블 기판 집합체(8)와 마찬가지로, 플렉시블 인쇄 회로 기판(32)을 공간부(19a) 내에 삽입한 상태에서는, 플렉시블 인쇄 회로 기판(32)의 접속 단자(32a)와 접속 핀(33)의 접촉부(33a)가 접촉해서 도통한 상태로 된다. 또, 이 때, 마찬가지로, 접촉부(33a)에 의해 플렉시블 인쇄 회로 기판(32)은 인쇄 회로 기판(12a)에 대해서 압압된(눌린) 상태로 되기 때문에, 플렉시블 인쇄 회로 기판(32)은 인쇄 회로 기판 집합체(10)에 대해서 고정된 상태로 된다. 이와 같이, 접속 핀(33)의 접촉부(33a)의 압압에 의해 플렉시블 인쇄 회로 기판(32)을 고정시키는 방법은 고정 수단(수법)의 1예이다. 또, 플렉시블 인쇄 회로 기판(32)을 고정시키는 수단은, 별도로 다른 것을 설치해도 좋다.
이와 같이, 인쇄 회로 기판 집합체(10)에 있어서는, 인쇄 회로 기판 집합체(10)에 플렉시블 인쇄 회로 기판(32)을 삽입하는 것에 의해, 플렉시블 인쇄 회로 기판(32)를 인쇄 회로 기판 집합체(10)에 전기적으로 접속해서 고정시키는 것이 가능하게 된다. 이것에 의해, 별도로, 인쇄 회로 기판의 표면 등에 커넥터를 마련할 필요가 없어져, 장치 전체의 소형화, 경량화를 실현할 수가 있다.
인쇄 회로 기판 집합체(9) 및 인쇄 회로 기판 집합체(10)는 각각, 인쇄 회로 기판 집합체와 플렉시블 인쇄 회로 기판을 접속하는 구성에 따라서 구분사용(使分)하는 것이 가능하다. 또, 인쇄 회로 기판 집합체(9) 및 인쇄 회로 기판 집합체(10)를 조합(組合; combine)하고, 인쇄 회로 기판 집합체의 상면·하면(下面; bottom surface), 및 측면으로부터 플렉시블 인쇄 회로 기판(32)을 접속하는 구성으로 해도 좋다.
상술한 인쇄 회로 기판 집합체(1∼10)의 예에 있어서는, 2개의 인쇄 회로 기판이 접속층에 의해 접속되는 구성으로 했다. 그러나, 3개 이상의 인쇄 회로 기판이 복수의 접속층에 의해, 겹쳐진(적층된) 상태에서 접속하는 구성으로 해도 좋다.
<본 실시형태의 인쇄 회로 기판 집합체의 제조 방법예>
다음에, 본 실시형태의 인쇄 회로 기판 집합체의 제조 방법예에 대해서, 도면을 참조해서 설명한다. 우선, 인쇄 회로 기판 집합체(1)의 제조 방법예에 대해서 설명한다. 도 25a∼도 25f는 접속층(13)(13a∼13g)의 제조 방법의 설명도이며, 단면(斷面) 형상을 도시하고 있다. 우선, 도 25a에 도시하는 바와 같이, 코어재(18a)를 구성하는 열가소성 수지 필름(18c)을 준비(準備; prepare)한다. 열가소성 수지 필름(18c)은, 전술한 바와 같이, 예를 들면 절연성 수지이며, 고내열성을 가지고, 유전 특성이 뛰어난 것이다.
그 후, 도 25b에 도시하는 바와 같이, 열가소성 수지 필름(18c)의 양 표면에 접착층(18b)을 구성하는 접착제를 도포한다. 접착제는, 전술한 바와 같이, 예를 들면 알킬페놀 화합물 및 말레이미드류의 혼합물이 이용된다. 그 후, 접착층(18b)의 표면에 저점착성(低粘着性; low adhesion)을 가지는 박리(剝離; realease) 필름(18d)을 배치한다. 박리 필름(18d)으로서, 예를 들면 두께가 20㎛∼50㎛의 폴리에틸렌 테레프탈레이트 필름이 이용된다. 박리 필름(18d)은 보호 필름의 1예이다.
그 후, 도 25c에 도시하는 바와 같이, 접착층(18b) 및 박리 필름(18d)을 배치한 열가소성 필름(18c)의 소정의 위치에, 드릴 가공 또는 레이저 가공에 의해, 도전부(20)를 형성하기 위한 관통구멍(貫通孔; through-hole)(13h)을 뚫는다.
그 후, 도 25e에 도시하는 바와 같이, 관통구멍(13h)을 형성한 후, 스퀴지 인쇄(squeegee printing)에 의해 도전성 페이스트를 관통구멍(13h)에 충전하고, 오븐에 의해 건조시키고 고화(固化; solidify)시킨다. 도전성 페이스트로서는 전술 한 것을 이용한다.
그 후, 도 25e에 도시하는 바와 같이, 공간부를 형성할 부분에서 개구부(25)를 금형(金型; die) 등에 의해 열가소성 수지(18c)의 중공화 가공(拔加工; hollow; 속이 빈 상태로 되도록 하는 처리)을 한다. 그 후, 도 25f에 도시하는 바와 같이, 박리 필름(18d)을 벗겨낸다. 여기서, 박리 필름(18d)을 벗겨내는 것에 의해, 접착층 표면으로부터 뛰어나오는(飛出; 돌출되는) 형상으로 도전부(20)의 도전성 페이스트의 돌기가 형성된다. 이것은, 후술하는 바와 같이, 인쇄 회로 기판(12a, 12b)을 서로 붙일(貼合; 접속할) 때에, 관통구멍부에의 충전 효율이 증가해서, 안정된 합금 접속에 도움이 된다. 박리 필름(18d)의 두께는, 이 도전성 페이스트의 돌기량(突起量; projected amount)에 관계되기 때문에, 실험 결과로부터 25㎛∼50㎛가 최적하다고 하는 것이 확인되어 있다.
다음에, 인쇄 회로 기판(12a, 12b)과 접속층(13a)의 상호 접속 방법에 대해서 설명한다. 도 26a∼도 26e 및 도 27은, 인쇄 회로 기판(12a, 12b)과 접속층(13a)의 상호 접속 방법에 대한 설명도이다. 이들 각 도면에서는 그들의 단면 형상을 도시하고 있다.
인쇄 회로 기판(12a, 12b)과 접속층(13a)은 다음과 같은 작업에 따라서 접속된다. 쿠션재(35b)(도 26e 참조), 인쇄 회로 기판(12b)(도 26d 참조), 접속층(13a)(도 26c 참조), 인쇄 회로 기판(12a)(도 26b 참조), 및 쿠션재(35a)(도 26a 참조)의 순번(順番; order)으로 적층시키며; 각 부재를 적층시킨 후, 도전성 페이스트의 저융점 금속의 융점 이상의 온도에서, 도 27의 화살표로 나타내는 바와 같 이, 쿠션재(35a, 35b)에 의해, 이와 같이 적층된 인쇄 회로 기판(12a), 접속층(13a) 및 인쇄 회로 기판(12b)에 대해서 소정의 압력을 가한다.
이와 같은 방법에 의해, 접속층(13a)의 절연부(18)가 접착층(18b)의 접착제에 의해 인쇄 회로 기판(12a 및 12b)에 접착되고, 접속층(13a)의 도전부(20)가 인쇄 회로 기판(12a 및 12b)의 각 전극 단자(17)에 접속된다.
접속층(13a)의 도전부(20)가 인쇄 회로 기판(12a 및 12b)의 각 전극 단자(17)에 접속되는 메카니즘에 대해서 설명한다. 도전부(20)의 도전성 페이스트와 각 전극 단자(17)는, 일반적으로 메탈라이징이라고 불리는 방법에 의해 접속이 행해진다. 전술한 바와 같이, 도전성 페이스트는 저융점 금속 입자와 고융점 금속 입자와 바인더(binder) 수지를 구비해서 구성된다.
여기서, 바인더 수지의 존재에 의해, 저융점 금속의 융점 이상의 온도이더라도 가압하고 있지 않을 때에는 저융점 금속과 고융점 금속이 직접 서로 접촉(觸合)하지 않기 때문에 합금화되지 않는다. 저융점 금속의 융점 이상의 온도(베이스 부재(基材; base member) 융착(融着; fusing and bonding)의 온도)에서 소정의 압력을 가하는 것에 의해, 점성적으로 유체화(粘流體化; viscously fluidize)된 바인더 수지가 금속 입자 사이에서 압출(押出; push out; 밀려나옴)되고 저융점 금속과 고융점 금속이 접촉한다. 또, 이 시점에서 전극 단자의 금속과 액화(液化)한 저융점 금속이 접촉해서 합금화하기 때문에 도전부(20) 내의 합금 형성과 동시에, 도전부(20)와 전극 단자(17)의 접속도 가능하게 되어, 단시간에 합금화하는 것이 가능하다.
또, 금속 입자가 가루 입자(微粉)인 경우에도, 바인더 수지가 금속 입자 사이의 윤활제 역할을 하기 때문에, 도전성 페이스트가 점토(粘土)와 같이 소성을 가진 상태로 되고, 관통구멍(13h)내 전체에 균일하게 압력이 가해지고 관통구멍(13h) 내의 저융점 금속 입자와 고융점 금속 입자가 균등하게 접촉하는 것에 의해 관통구멍(13h) 내의 합금이 균일화된다. 이것에 의해, 접속 안정성이 높은 합금 접속을 얻는 것이 가능하게 된다. 또, 이 메탈라이징을 용이하게 진행하기 위해서는, 바인더 수지는 열가소성 수지로 하는 것이 바람직하다.
또, 코어재(18a)에 이용되는 열가소성 수지 및 열가소성 수지 상하의 접착층(18b)은, 메탈라이징을 용이하게 진행시키기 위해서, 유동성(流動性)이 높은 것은 바람직하지 않다. 예를 들면, 접착층으로서 유동성이 높은 에폭시 수지를, B스테이지 상태(반연화(半軟化; semi-softening) 상태) 하에서 이용하는 경우, 인쇄 회로 기판과 접속층을 서로 붙일(접속할) 때에, 가열에 의해 액체 상태로 된다. 또, 가압된 상태에 있어서는, 액상화된(액체 상태로 된) 에폭시 수지는, 도전성 페이스트 중에, 침입(侵入; enter) 혹은 치환(置換; substitute)해 버리고, 도전성 페이스트의 금속 입자 사이끼리의 접촉이 방해받게 되어 버린다. 이것에 의해, 충분한 메탈라이징을 달성할 수 없어, 도전부(20)와 전극 단자의 접속 부분가 고저항화해 버리는 문제가 있다. 그 경우는, 접착층이 화학적 결합력(結合力; bonding strength)을 잃지 않는 범위에서 경화 반응을 촉진시키고 유동성을 저하시키는 것이 필요하게 된다.
또, 열가소성 수지가 가열시에 액상화할 수록 유동성이 높으면, 상술한 접착 층과 마찬가지 문제가 생긴다. 또, 열가소성 수지의 탄성률이 적당히 낮지 않으면, 페이스트에 균일한 압력이 가해지지 않아, 이것도 충분한 메탈라이징을 달성할 수 없는 원인으로 된다.
이상 기술한 바와 같이, 코어재(18a)에는, 아미노실란계(系)의 커플링제(coupling agent)를 도포한 고내열 열가소성 수지를 이용하는 것이 바람직하다. C스테이지화(경화)된 상하의 인쇄 회로 기판(12a 및 12b)과의 접착력을 확보하기 위해서, 아미노 프레임워크(骨格; framework)를 가지는 재료를 코어재에 이용하는 것이 바람직하다. 또, 접착층의 표층(최외층; outermost layer)에 아주 얇게 열경화 접착제를 도포하는 것은 유효하다. 수㎛의 박막인 경우, 도전성 페이스트의 메탈라이징을 방해하는 일 없이, 충분한 접속 안정성을 확보하는 것이 가능하게 된다.
다음에, 쿠션재(35a, 35b)의 구성에 대해서 설명한다. 도 28a 및 도 28b는 쿠션재(35a, 35b)의 상세한 구성을 도시하는 설명도이며, 단면 형상을 도시하고 있다. 도 28a는 쿠션재(35a, 35b)의 제1 예를 도시하는 설명도이며, 도 28b는 쿠션재(35a, 35b)의 제2 예를 도시하는 설명도이다. 인쇄 회로 기판(12a 및 12b)을, 접속층(13a)을 거쳐서 기계적으로 또한 전기적으로 접속할 때에, 접속층(13a)에 마련한 공간부(19a)의 상하부에 위치하는 인쇄 회로 기판(12a 및 12b)의 표면이 구부러질 수 있다. 인쇄 회로 기판(12a 및 12b) 표면에 움푹 들어감(凹; bending; 구부러짐)이 생기면, 부품을 표면 실장(表面實裝; surface mounting)할 때 구부러짐에 의해 방해받을 수 있다.
인쇄 회로 기판(12a, 12b)을 접속층(13a)을 거쳐서 기계적 및 전기적으로 상호 접속하는 경우, 보다 탄성이 높은 재료(저탄성률 재료)로 가압하는 것이 이상적(理想)이다. 그러나, 본 발명에 따른 인쇄 회로 기판 집합체(1)와 같이, 접속층(13a)에 공간부(19a)를 가지는 구조에 있어서는, 가열 가압시에 공간부(19a) 측으로 쑥 들어가도록(落入; enter) 인쇄 회로 기판(12a 및 12b) 표면이 움푹 들어가게(구부러지게) 된다. 이 때문에, 이 각 인쇄 회로 기판(12a, 12b)의 움푹 들어감(구부러짐)을 억제하기 위해서는, 보다 탄성이 낮은 재료(고탄성률 재료)를 이용하는 것이 좋지만, 고탄성률 재료를 이용해서 가압을 행한 경우, 인쇄 회로 기판(12a 및 12b) 표면의 요철(凹凸; irregularities; 울퉁불퉁함)을 흡수(吸收; smooth out; 평탄화)할 수 없어, 인쇄 회로 기판(12a 및 12b) 전면(全面)에 걸쳐서 균일한 압력을 인가할 수 없으며, 확실한 접속을 행할 수 없게 되어 버린다. 이 때문에, 쿠션재(35a, 35b)의 제1 예로서, 도 28a에 도시하는 바와 같이, 고탄성률 재료로 이루어지는 베이스층(35c)과 저탄성률 재료로 이루어지는 요철 흡수층(凹凸吸收層; irregularity-smoothing layer)(35d)의 2층으로 이루어지는 것을 이용하는 것이 가능하게 된다. 제1 예의 쿠션재(35a, 35b)를 이용하는 것에 의해, 가압시에 공간부(19a) 측으로 쑥 들어가도록 인쇄 회로 기판(12a 및 12b) 표면이 움푹 들어가는 것을 방지하고, 또한 인쇄 회로 기판(12a 및 12b) 전면에 걸쳐서 균일한 압력을 인가하는 것이 가능하게 된다.
또 상기와는 별도로, 쿠션재(35a, 35b)의 가열 냉각시의 팽창 수축이 인쇄 회로 기판(12a 및 12b)의 신장(伸張)을 촉진하여, 인쇄 회로 기판(12a 및 12b)의 움푹 들어감을 발생시키는 문제가 있다. 이 때문에, 쿠션재(35a, 35b)의 제2 예로서, 도 28b에 도시하는 바와 같이, 고탄성률 재료로 이루어지는 베이스층(35c)과, 저탄성률 재료로 이루어지는 요철 흡수층(35d)과, 베이스층의 열 수축을 규제하는 열 수축 억제층(熱收縮抑止層; thermal-shrinkage-preventing layer)(35e)의 3층으로 이루어지는 것을 이용하는 것이 가능하다. 제2 예의 쿠션재(35a, 35b)를 이용하는 것에 의해, 가압시에 공간부(19a) 측으로 쑥 들어가도록 인쇄 회로 기판(12a 및 12b) 의 표면이 움푹 들어가는 것을 방지하여, 인쇄 회로 기판(12a 및 12b) 전면에 걸쳐서 균일한 압력을 인가하고, 또한 쿠션재(35a, 35b)의 가열 냉각시의 팽창 수축을 방지하는 것이 가능하게 된다.
제1 및 제2 예의 쿠션재(35a, 35b)에 있어서는, 실험의 결과, 예를 들면 요철 흡수층(35d)의 두께는 5∼20㎛이며, 가온 가압시의 탄성률이 100MPa 이하이고, 고내열성이며 또한 이형성(離型性; release property; 금형 분리성)을 가지는 실리콘 화합물, 또는 불소 화합물을 구비해서 구성되는 것을 이용하는 것이 유효하다. 또, 베이스층(35c)은, 두께가 50∼300㎛이고, 가온 가압시에 적어도 1GPa 이상의 탄성률을 가지는 재료를 이용하는 것이 유효하다. 또, 열 수축 억제층(35e)에는, 열팽창 계수가 20ppm 이하이며, 중심선 평균 거칠음(粗; coarse) Ra가 1.5 이상인 전해 동박(銅箔)을 이용하는 것이 유효하다.
상술한 쿠션재(35a, 35b)를 이용해서, 온도 250℃에서 4MPa의 압력으로 도 26 및 도 27에서 설명한 방법으로 인쇄 회로 기판(12a, 12b)와 접속층(13a)의 상호 접속을 행했다. 그 결과, 도 29에 있어서 문자 "A", "A"로 나타내고 있는, 공간 부(19a) 내로의 인쇄 회로 기판(12a 및 12b)의 각각의 표면에서 발생하는 움푹 들어감은, 30㎛ 이내로 되는 것을 확인할 수 있었다.
또, 온도 250℃에서 2MPa의 압력으로 도 26 및 도 27에서 설명한 방법으로 인쇄 회로 기판(12a, 12b)와 접속층(13a)의 상호 접속을 행했다. 그 결과, 인쇄 회로 기판(12a 및 12b)의 각각의 표면의 움푹 들어감은, 표면 실장상 문제가 없는 레벨이라는 것을 확인할 수 있었다. 이것에 의해, 도 26 및 도 27에 도시하는, 인쇄 회로 기판(12a, 12b)와 접속층(13a)의 접속은, 예를 들면, 다음과 같은 온도 및 압력의 조건에서 획득한다. 온도가 230℃ 이하에 있어서, 압력이 2∼8MPa; 또는 온도가 230℃보다도 높고 250℃ 이하에 있어서, 압력이 2∼4MPa이다.
또, 쿠션재(35a, 35b)는 탄성재의 1예이다. 베이스층(35c)은 고탄성률재의 1예이며, 요철 흡수층(35d)은 저탄성률재의 1예이다. 열 수축 억제층(35e)은 열수축 억제재의 1예이다.
도 26 및 도 27에 도시한 예에 있어서는, 2개의 인쇄 회로 기판(12a, 12b)과 접속층(13)을 기계적으로 또한 전기적으로 상호 접속하는 예를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 이 실시예에 따르면, 인쇄 회로 기판 집합체는, 3개 이상의 인쇄 회로 기판을 접속층을 거쳐서 상호 접속하도록 해서 제조된다.
다음에, 도 4에 도시된 제2 실시형태의 인쇄 회로 기판 집합체(2)의 제조 방법에 대해서 설명한다. 인쇄 회로 기판 집합체(2)는, 전술한 바와 같이 인쇄 회로 기판 집합체(1)와 접속층(13a)의 공간부(19a)의 형상만이 다른 것이다. 따라서, 인쇄 회로 기판 집합체(2)의 제조시에는, 도 25e의 단계(step)에 있어서, 열가소성 수지 필름(18c)을 관통하지 않는 개구부가 형성된다. 다른 공정의 제조 방법은, 인쇄 회로 기판 집합체(1)와 마찬가지이다.
다음에, 도 5 및 도 6에 도시하는 제3 실시형태의 인쇄 회로 기판 집합체(3)의 제조 방법에 대해서 설명한다. 인쇄 회로 기판 집합체(3)는, 전술한 바와 같이, 접속층(13c)의 공간부(19c)가 인쇄 회로 기판 집합체(3)의 외부에 접해 있는 것만이, 인쇄 회로 기판 집합체(1)와 다르다. 이 때문에, 도 30a에 도시하는 바와 같이, 상술한 방법에 의해 인쇄 회로 기판 집합체(1)를 제작한 후, 파선부(破線部) C-C를 따라서 절단(切斷; cut)하는 것에 의해, 도 30b에 도시하는 인쇄 회로 기판 집합체(3)을 제조한다. 이것에 의해, 도 6에 도시하는 바와 같이 측단부에 공간부(19c)를 가지는 형상의 접속층(13c)을 형성한 후, 도 26 및 도 27에 도시하는 바와 같이 각 인쇄 회로 기판(12a, 12b)을 접속층(13c)을 거쳐서 상호 접속하는 방법과 비교해서, 공간부(19c)에의 각 인쇄 회로 기판(12a, 12b)의 구부러짐(움푹 들어감)을 작게 할 수가 있다.
다음에, 도 7 및 도 8에 도시하는 제4 실시형태의 인쇄 회로 기판 집합체(4A, 4B)의 제조 방법에 대해서 설명한다. 전술한 바와 같이, 인쇄 회로 기판 집합체(4A, 4B)는, 공간부(19a) 내에 인쇄 회로 기판(12b)에 탑재된 LSI(21) 등의 전자 부품을 구비하는 것만이, 인쇄 회로 기판 집합체(1)와 다르다. 따라서, 미리 인쇄 회로 기판(12b) 상의 소정의 위치에, LSI(21) 등의 전자 부품을 탑재(실장)한 후, 도 26 및 도 27에 도시하는 방법에 의해 인쇄 회로 기판(12a, 12b)를 접속 층(13c)을 거쳐서 상호 접속해서, 인쇄 회로 기판 집합체(4A, 4B)를 제조한다.
도 9에 도시된 인쇄 회로 기판 집합체(5), 도 11에 도시된 인쇄 회로 기판 집합체(6), 도 12 등에 도시된 인쇄 회로 기판 집합체(7), 도 16 등에 도시된 인쇄 회로 기판 집합체(9) 및 도 21 등에 도시된 인쇄 회로 기판 집합체(10)에 관해서는, 상술한 인쇄 회로 기판 집합체(4A, 4B)와 마찬가지로, 미리 인쇄 회로 기판(12b) 상의 소정의 위치에, 해당 전자 부품을 탑재(실장)한 후, 도 26 및 도 27에 도시한 방법에 의해 인쇄 회로 기판(12a)(12c, 12d 또는 12f)과 인쇄 회로 기판(12b)을 접속층(13d)(13c 또는 13a)을 거쳐서 상호 접속하는 것에 의해서, 이들 인쇄 회로 기판 집합체(5, 6, 7, 9 또는 10)을 제조한다. 인쇄 회로 기판 집합체의 표면에 배치되는 전자 부품에 대해서는, 인쇄 회로 기판(12a)(12c, 12d 또는 12f)와 인쇄 회로 기판(12b)을 접속층(13d)(13c 또는 13a)을 거쳐서 상호 접속한 후, 그 위에 탑재(실장) 또는 부착한다.
또, 인쇄 회로 기판 집합체(5)의 통풍구(23) 및 인쇄 회로 기판 집합체(6)의 개구부(25)는, 도 26 및 도 27에 도시하는 방법에 따르는 인쇄 회로 기판(12c)(12d)와 인쇄 회로 기판(12b)를 접속층(13d)를 거쳐서 상호 접속하기 전에, 드릴 가공 등에 의해서 미리 가공한다.
다음에, 도 15에 도시하는 인쇄 회로 기판 집합체(9)의 제조 방법에 대해서 설명한다. 접속층(13g)을 인쇄 회로 기판 집합체(1)의 접속층(13a)과 동일한 방법에 의해 형성한 후, 포트리소그래피에 의해 마스크를 접속층(13g)에 형성하고, 샌드블라스트에 의해 모양(模樣; pattern) 형상을 제작하는 것에 의해, 소망하는 형 태를 제작한다. 그 후, 수지계의 광 도파로(29)로 되는 액상 수지를 충전하고, 가열 경화한 후에, 접속층(13g)의 표면을 연마한다. 그 후, 도 26 및 도 27에 도시하는 방법에 의해, 인쇄 회로 기판(12e, 12b)을 접속층(13g)을 거쳐서 상호 접속하는 것에 의해 제조한다.
본 발명에 따른 인쇄 회로 기판 집합체는, 빌드업 공법 등의 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판을, 도 26 및 도 27에 도시하는 바와 같이, 접속층을 거쳐서 기계적으로 또한 전기적으로 상호 접속하는 방법에 의해서 제조된다. 이것에 의해, 빌드업 공법 등에 의해서 최종적인 기판 구성을 제작하는 방법에 비해서, 다층의 기판 구성을 저코스트로 제작하는 것이 가능하게 된다.
또, 본 발명에 따른 인쇄 회로 기판 집합체의 제조 방법에서는, 빌드업 공법 등의 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판을, 도 26 및 도 27에 도시하는 바와 같이, 접속층을 거쳐서 기계적으로 또한 전기적으로 접속하는 것에 의해, 인쇄 회로 기판 집합체가 제작된다. 이것에 의해, 빌드업 공법 등에 의해서 최종적인 기판 구성을 제작하는 방법에 비해, 다층의 기판 구성을 저코스트로 제작하는 것이 가능하게 된다.
본 발명은, 다층의 회로 기판을 이용하는 인쇄 회로 기판 집합체 및, 그 인쇄 회로 기판 집합체의 제조 방법에 적용할 수 있다. 본 발명은 상기한 실시 형태에 한정되는 일없이, 특허청구범위에 기재된 발명의 요지 및 그와 균등한 범위 내에 있어서, 설계 요구 및 그밖의 사항에 의거하여 각종 변형, 조합, 수정 및 변경 등을 실시할 수 있다는 것을 당업자라면 당연히 이해할 수 있을 것이다.
본 발명에 따른 인쇄 회로 기판 집합체는, 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판이, 인쇄 회로 기판 끼리를 전기적으로 접속하는 도전부를 가진 접속층을 거쳐서, 기계적으로 또한 전기적으로 접속된다. 이것에 의해, 복수층의 인쇄 회로 기판이 접속되어 구성되는 다층의 기판 구성을, 저코스트로 제작하는 것이 가능하게 된다.
본 발명에 따른 인쇄 회로 기판 집합체의 제조 방법에 의하면, 기존의 공법에 의해 제작된 복수층의 인쇄 회로 기판이, 인쇄 회로 기판 끼리를 전기적으로 접속하는 도전부를 가진 접속층을 거쳐서 적층되고, 가온(加溫)·가압(加壓)되는 것에 의해, 기계적으로 또한 전기적으로 접속된다. 이것에 의해, 복수층의 인쇄 회로 기판이 접속되어 구성되는 다층의 기판 구성을 저코스트로 제작하는 것이 가능하게 된다.

Claims (25)

  1. 적층(積層; stack)된 상태에서 기계적으로 또한 전기적으로 상호 접속(相互 接續; connect)된 복수의 인쇄 회로 기판(配線板; circuit board)과,
    서로 인접(重合 ; adjacent)하는 2개의 상기 인쇄 회로 기판을 상호(相互) 접속하는 접속층을 구비하고,
    상기 접속층은, 절연성 부재를 구비하고 서로 인접하는 2개의 상기 인쇄 회로 기판의 각각과 접착(接着; adhere)되는 절연부와, 상기 절연부를 관통하고 서로 인접하는 2개의 상기 인쇄 회로 기판의 전극 단자를 접속하는 도전부(導電部)를 가지며,
    상기 접속층은, 적어도 한쪽의 상기 인쇄 회로 기판과 접속하는 면의 일부를 개구(開口; open)해서 형성되는 공간부(空間部; space)를 구비하고,
    상기 공간부에 배치될 복수의 상기 인쇄 회로 기판중의 하나의 인쇄 회로 기판상에 전자 부품이 탑재(搭載; mount)되고, 상기 전자 부품은 상기 인쇄 회로 기판중의 하나의 인쇄 회로 기판의 배선과 접속되고,
    상기 전자 부품으로서 접속 핀(pin)을 더 포함하고,
    상기 인쇄 회로 기판중의 어느 하나의 인쇄 회로 기판은, 상기 공간부와 상기 인쇄 회로 기판 집합체 외부를 연통(連通; communicate)하고, 플렉시블 인쇄 회로 기판을 넣고 빼내게 하는(出入; insert and extract) 개구부(開口部; opening)를 가지고,
    상기 개구부로부터 삽입된 플렉시블 인쇄 회로 기판을 상기 플렉시블 인쇄 회로 기판의 접속 단자가 상기 접속 핀과 접속한 상태에서 고정시키는 고정 수단(fixing device)이 설치되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  2. 삭제
  3. 제1항에 있어서,
    상기 접속층은, 2개의 상기 인쇄 회로 기판의 양면에 도달하도록 상기 접속층을 관통해서 형성된 공간부를 구비하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  4. 제3항에 있어서,
    상기 접속층은, 상기 접속층의 측단부(側端部; side end portion)에서, 상기 접속층을 개구해서 형성된 공간부를 구비하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  5. 제1항에 있어서,
    상기 절연부는, 각 인쇄 회로 기판에 접속하는 절연성 수지재를 구비해서 구성되고,
    상기 도전부는, 융점이 327.4℃ 이하인 저융점 금속 입자 및 융점이 2500℃ 이상인 고융점 금속 입자를 포함하고 또한 소정의 온도에서 소정의 압력을 가하는 것에 의해 금속을 상호 접속하는 메탈라이징(metalizing) 수법을 이용해서 상기 각 인쇄 회로 기판의 전극 단자에 접속되는 도전성 페이스트를 구비해서 구성되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  6. 제5항에 있어서,
    상기 절연부는, 상기 절연성 수지재로서 열가소성 수지를 구비해서 구성되고,
    상기 도전성 페이스트는, 상기 저융점 금속 입자로서 주석(錫)을 포함하고, 상기 고융점 금속 입자로서 구리(銅) 또는 은(銀)의 어느것인가 한쪽을 포함하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  7. 제6항에 있어서,
    상기 각 인쇄 회로 기판의 상기 접속층의 접착층에 접착되는 표면에 경화(硬化) 에폭시 수지가 도포(塗布; apply)되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  8. 제6항에 있어서,
    상기 각 인쇄 회로 기판의 상기 접속층의 접착층에 접착되는 표면에 경화 에폭시 수지가 도포되고,
    상기 열가소성 수지는, 상기 에폭시 수지 및 상기 열가소성 수지에 대해서 화학적 친화력을 가지는 접착제에 의해 상기 각 인쇄 회로 기판에 접착되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 접속층의 측단부에, 상기 공간부와 상기 인쇄 회로 기판 집합체 외부를 연통하는 개구부를 구비하는 것을 특징으로 하는 인쇄 회로 기판 집합체.
  12. 제1항에 있어서,
    최외부(最外部)에 위치하는 인쇄 회로 기판의 표면에, 상기 접속층내의 상기 공간부와 연통하는 개구부를 구비하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  13. 제1항에 있어서,
    상기 전자 부품은 발열성 부품이고,
    상기 인쇄 회로 기판과 상기 접속층의 어느것인가 한쪽은, 상기 공간부와 상기 인쇄 회로 기판 집합체 외부를 연통하는 통풍구(通風口; air inlet)를 구비하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  14. 제1항에 있어서,
    상기 공간부를 거쳐서 대면(對面; face)하는 2개의 상기 인쇄 회로 기판의 한쪽의 인쇄 회로 기판에 고주파 회로 부품이 고정되고, 다른쪽의 인쇄 회로 기판에 저주파 회로 부품이 고정되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  15. 제6항에 있어서,
    상기 절연부는, 상기 각 인쇄 회로 기판보다도 낮은 유전율(誘電率)을 가지는 상기 열가소성 수지를 구비해서 구성되고,
    상기 열가소성 수지를 거쳐서 대면하는 2개의 상기 인쇄 회로 기판의 한쪽의 인쇄 회로 기판에 고주파 회로 부품이 고정되고, 다른쪽의 인쇄 회로 기판에 저주파 회로 부품이 고정되는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  16. 제1항에 있어서,
    상기 인쇄 회로 기판 집합체의 표면에 탑재된 광 소자(光素子)와, 상기 공간부 내에 구비된 광 도파로(光導波路)와, 상기 광 소자와 상기 광 도파로를 광학적으로 결합(結合; joint)하는 결합부를 더 포함하는
    것을 특징으로 하는 인쇄 회로 기판 집합체.
  17. 복수의 인쇄 회로 기판과 접속층을 구비하는 인쇄 회로 기판 집합체의 제조 방법으로서,
    상기 인쇄 회로 기판은, 적층된 상태에서 상기 접속층을 거쳐서 기계적으로 또한 전기적으로 상호 접속되고,
    상기 접속층은, 서로 인접하는 2개의 상기 인쇄 회로 기판의 각각과 접착하는 절연부와, 서로 인접하는 2개의 상기 인쇄 회로 기판의 전극 단자를 접속하는 도전부를 구비해서 구성되고,
    상기 도전부는, 융점이 327.4℃ 이하인 저융점 금속 입자 및 융점이 2500℃ 이상인 고융점 금속 입자를 포함하고, 소정의 온도에서 소정의 압력을 가하는 것에 의해 금속을 상호 접속하는 메탈라이징 수법을 이용해서 상기 금속 입자 이외의 금속에 접속하는 도전성 페이스트를 구비해서 구성되고,
    접속될 상기 인쇄 회로 기판을, 상기 접속층을 거쳐서 소정의 위치에서 적층하고,
    적층된 상기 인쇄 회로 기판 및 상기 접속층을, 2개의 판모양(板狀; plate-like)의 탄성재로 끼워유지(挾; clamp)하고,
    상기 인쇄 회로 기판과 상기 접속층을 상호 접속하기 위해, 소정의 접속 온도에서, 2개의 상기 탄성재에 의해, 적층된 상기 인쇄 회로 기판 및 상기 접속층에 소정의 접속 압력을 가하며,
    상기 탄성재의 각각은, 소정의 두께를 가지고 100Mpa 미만의 탄성률을 가지는 저탄성률재와, 소정의 두께를 가지고 1Gpa 이상의 탄성률을 가지는 고탄성률재를 적층해서 제조하고,
    상기 저탄성률재가, 적층된 상기 인쇄 회로 기판의 각각에 부착된 상태에서, 2개의 상기 탄성재에 의해, 적층된 상기 인쇄 회로 기판 및 상기 접속층에 소정의 압력을 가하는
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  18. 제17항에 있어서,
    판모양의 절연 부재의 양면에, 소정의 두께를 가지는 접착층을 배치하고,
    상기 접착층을 배치한 상기 절연 부재의 양면에, 소정의 점착력(粘着力; stick)을 가지는 보호 필름을 붙이고,
    상기 절연 부재의 소정의 위치에, 소정의 형상(形狀)을 가지는 관통구멍(貫通孔; through-hole)을 형성하고,
    상기 관통구멍을 상기 도전성 페이스트로 충전(充塡; fill)하고,
    상기 절연 부재로부터 상기 보호 필름을 제거하는, 서브스텝에 따라서 상기 접속층을 제조하는
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  19. 삭제
  20. 제17항에 있어서,
    상기 탄성재는, 소정의 두께를 가지고 소정의 값보다도 낮은 열팽창 계수를 가지는 열 수축 억제재(熱收縮抑止材; thermal-shrinkage-preventing member)를 더 포함하고, 상기 열 수축 억제재는 상기 저탄성률재의 반대측에 상기 고탄성률재에 대해서 적층되는
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  21. 제20항에 있어서,
    상기 저탄성률재는, 두께가 5㎛∼20㎛이고, 또한 상기 접속 온도에서의 탄성률이 100MPa 미만이며,
    상기 고탄성률재는, 두께가 50㎛∼300㎛이고, 또한 상기 접속 온도에서의 탄성률이 1GPa 이상이며,
    상기 열 수축 억제재는, 열팽창 계수가 20ppm 이하인
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  22. 제17항에 있어서,
    상기 접속 온도가, 상기 저융점 금속 입자의 융점 이상의 범위내의 온도이고, 또한 250℃ 이하인
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  23. 제22항에 있어서,
    상기 접속 압력이 2MPa∼8Mpa의 범위내로 설정되는 경우, 상기 접속 온도는 230℃ 이하인
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  24. 제22항에 있어서,
    상기 접속 압력이 2MPa∼4Mpa의 범위내로 설정되는 경우, 상기 접속 온도는 230℃보다 높고 또한 250℃ 이하의 범위내의 온도인
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
  25. 제18항에 있어서,
    상기 절연 부재의 상기 관통구멍을 상기 도전성 페이스트로 충전한 후, 상기 절연 부재내에 공간부를 형성하고, 소정 형상의 개구부를 설정하고, 상기 절연 부재로부터 상기 보호 필름을 제거하는 것에 의해, 상기 접속층을 제조하고,
    상기 접속 온도에서, 2개의 상기 탄성재에 의해, 적층된 상기 인쇄 회로 기판 및 상기 접속층에 소정의 접속 압력을 가한 후, 상기 인쇄 회로 기판을 상기 개구부에 대응한 소정의 선을 따라 절단(切斷; cut)하는
    것을 특징으로 하는 인쇄 회로 기판 집합체의 제조 방법.
KR20070008206A 2006-01-31 2007-01-26 인쇄 회로 기판 집합체 및 그의 제조 방법 KR101345685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006023153 2006-01-31
JPJP-P-2006-00023153 2006-01-31

Publications (2)

Publication Number Publication Date
KR20070078986A KR20070078986A (ko) 2007-08-03
KR101345685B1 true KR101345685B1 (ko) 2013-12-30

Family

ID=38321420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070008206A KR101345685B1 (ko) 2006-01-31 2007-01-26 인쇄 회로 기판 집합체 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US8031474B2 (ko)
KR (1) KR101345685B1 (ko)
CN (1) CN101022698B (ko)
TW (1) TWI336608B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420825B1 (ko) * 2007-10-15 2014-07-21 삼성디스플레이 주식회사 인쇄회로기판 및 이를 갖는 표시장치
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US20090225524A1 (en) * 2008-03-07 2009-09-10 Chin-Kuan Liu Hollowed Printed Circuit Board Having Via Hole And Method For Forming Via Hole In Hollowed Printed Circuit Board
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
KR101034634B1 (ko) * 2008-12-01 2011-05-16 서울대학교산학협력단 비아 패턴 구조물 형성 방법 및 비아 패턴 구조물의 저항 측정 방법
JP4768059B2 (ja) * 2009-08-12 2011-09-07 タツタ電線株式会社 多層フレキシブルプリント配線板
US20110216514A1 (en) * 2010-03-03 2011-09-08 Mutual-Tek Industries Co., Ltd. Combined multilayer circuit board having embedded components and manufacturing method of the same
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
AT12317U1 (de) 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
US8179676B2 (en) 2010-07-21 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Optical interconnects in cooling substrates
KR101215644B1 (ko) * 2010-12-01 2012-12-26 에스케이하이닉스 주식회사 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법
TWI417002B (zh) * 2011-09-19 2013-11-21 Unimicron Technology Corp 線路板及其製作方法
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
FR2984073B1 (fr) * 2011-12-13 2014-09-12 Thales Sa Procede de realisation de carte imprimee
WO2013095339A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Pin grid interposer
FR2987545B1 (fr) * 2012-02-23 2015-02-06 Thales Sa Circuit imprime de structure multicouche comprenant des lignes de transmission a faibles pertes dielectriques et son procede
US9232630B1 (en) * 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
CN102802345A (zh) * 2012-08-24 2012-11-28 江苏惠通集团有限责任公司 电路板和多功能集成系统
CN103796418B (zh) * 2012-10-31 2016-12-21 重庆方正高密电子有限公司 一种电路板及电路板的制作方法
CN103857213A (zh) * 2012-12-04 2014-06-11 富葵精密组件(深圳)有限公司 双面柔性电路板及其制作方法
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
WO2015119136A1 (ja) * 2014-02-04 2015-08-13 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
EP2911486A1 (en) * 2014-02-19 2015-08-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft PCB-based connector device
US9620841B2 (en) * 2014-06-13 2017-04-11 Nxp Usa, Inc. Radio frequency coupling structure
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
KR102483612B1 (ko) * 2015-02-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US11277924B2 (en) * 2017-08-04 2022-03-15 Fujikura Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
US10217708B1 (en) 2017-12-18 2019-02-26 Apple Inc. High bandwidth routing for die to die interposer and on-chip applications
CN110278659B (zh) * 2018-03-16 2021-09-28 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
TWI752296B (zh) * 2018-10-17 2022-01-11 先豐通訊股份有限公司 電波傳輸板
CN111132442B (zh) * 2018-10-31 2021-05-04 先丰通讯股份有限公司 通道式电路板
JP7125547B2 (ja) * 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
CN111867255B (zh) * 2020-07-07 2021-07-09 胜宏科技（惠州）股份有限公司 一种显示屏用金属化侧壁水平分段的pcb制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020554A1 (en) * 1998-02-16 2002-02-21 Kazunori Sakamoto Multi-layer circuit board and method of manufacturing the same
US6562454B2 (en) * 2000-12-04 2003-05-13 Yupo Corporation Tag and label comprising same
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US20040238215A1 (en) * 2003-05-29 2004-12-02 Kwun-Yao Ho Circuit board and fabricating process thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH088539A (ja) 1994-06-20 1996-01-12 Furukawa Electric Co Ltd:The 多層プリント配線板とその製造方法
JP4097310B2 (ja) 1997-12-03 2008-06-11 富士通株式会社 多層回路基板の製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US6080336A (en) * 1998-06-19 2000-06-27 Kyoto Elex Co., Ltd. Via-filling conductive paste composition
SE513352C2 (sv) * 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
US6374733B1 (en) * 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020554A1 (en) * 1998-02-16 2002-02-21 Kazunori Sakamoto Multi-layer circuit board and method of manufacturing the same
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6562454B2 (en) * 2000-12-04 2003-05-13 Yupo Corporation Tag and label comprising same
US20040238215A1 (en) * 2003-05-29 2004-12-02 Kwun-Yao Ho Circuit board and fabricating process thereof

Also Published As

Publication number Publication date
CN101022698A (zh) 2007-08-22
TWI336608B (en) 2011-01-21
KR20070078986A (ko) 2007-08-03
TW200810654A (en) 2008-02-16
US8031474B2 (en) 2011-10-04
US20070176613A1 (en) 2007-08-02
CN101022698B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR101345685B1 (ko) 인쇄 회로 기판 집합체 및 그의 제조 방법
KR940009175B1 (ko) 다층 프린트기판의 제조방법
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US9040837B2 (en) Wiring board and method for manufacturing the same
KR101168514B1 (ko) 플렉스 리지드 배선판 및 그의 제조 방법
US8934262B2 (en) Wiring board and method for manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US8091218B2 (en) Method of manufacturing a rigid printed wiring board
KR20120094523A (ko) 배선판 및 그 제조 방법
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
JP5125115B2 (ja) プリント配線板集合体
US10667391B2 (en) Printed wiring board
WO2010067508A1 (ja) 多層基板およびその製造方法
CN218450661U (zh) 电路板、封装结构及电子设备
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
US20220256704A1 (en) Component Carriers Connected by Staggered Interconnect Elements
CN113438831B (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
KR100272053B1 (ko) 프린트배선판 및 그의 제조방법
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
WO2020122156A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP2016009763A (ja) 多層プリント配線板およびその製造方法
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JPWO2019198241A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2001102708A (ja) プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee