JP4881664B2 - 配線板及び配線板の製造方法 - Google Patents
配線板及び配線板の製造方法 Download PDFInfo
- Publication number
- JP4881664B2 JP4881664B2 JP2006175130A JP2006175130A JP4881664B2 JP 4881664 B2 JP4881664 B2 JP 4881664B2 JP 2006175130 A JP2006175130 A JP 2006175130A JP 2006175130 A JP2006175130 A JP 2006175130A JP 4881664 B2 JP4881664 B2 JP 4881664B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electrode
- conductive
- insulating base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
前記複数の絶縁基材の各々には、前記絶縁基材の貫通孔に導電性ペーストを充填した層間導電部が設けられ、前記層間導電部は、前記絶縁基材の積層方向に沿って直線状に配置されたことを特徴とする配線板である。前記複数の絶縁基材の各々における一方の面には、前記層間導電部と接続した導電パターン層が形成されており、前記導電パターン層には、前記貫通孔と連通し、前記貫通孔より小径の小孔が設けられ、前記小孔に導電性ペーストが充填されていてもよい。高さ調整用電極部は、導電性ペースト又は金属メッキにて形成しても良い。高さ調整用電極部には、電子部品を接続する半田バンプが設けられていてもよい。
図1〜図13は本発明の第1の実施の形態を示し、図1は多層配線板の断面図、図2〜図7は各基板作製工程の断面図、図8及び図9は基板積層工程の断面図、図10〜図13は電極作製工程の断面図である。
図14は本発明の第2の実施の形態に係る多層配線板の断面図である。
図15〜図19は本発明の第3の実施の形態を示し、図15は多層配線板の断面図、図16〜図19は各電極作製工程の断面図である。
図20は本発明の第4の実施の形態に係る配線板の断面図である。
図25〜図29は本発明の第5の実施の形態を示し、図25は多層配線板の断面図、図26〜図29は各電極作製工程の断面図である。
前記第2の実施の形態では、導電性部材として金属メッキを使用した場合を示したが、第5の実施の形態のように、導電性部材として導電性ペースト(半田ペースト)を使用し、導電性ペースト(半田ペースト)によって高さ調整用電極部を形成しても良い。
電極部がベース電極部のみの従来例の場合(図30参照)と、電極部が少なくともベース電極部と高さ調整用電極部とから構成された本発明の場合(例えば図1、図25参照)とを、6層の多層配線板を作製して比較した。この結果、従来例の場合には、電極部の高低差が40μm程度であったが、本発明の場合には、電極部の高低差が10μm以内であった。そして、双方の多層配線板に、−25℃と125℃の温度変化を1サイクルとした熱衝撃試験を行った結果、従来例の多層配線板に表面実装した電子部品は、500サイクル程度で破壊した。これに対し、本発明の多層配線板に表面実装された電子部品は、1000サイクル以上の耐久性を示した。以上によって、本発明に係る多層配線板は、電子部品を接続信頼性の高い状態で表面実装できることが実証された。
1D 配線板
10 第1基板(基板)
11 絶縁基材
13 導電パターン層
13a,13b,13c ベース電極部
20 第2基板(基板)
21 絶縁基材
23 導電パターン層
30 第3基板(基板)
31 絶縁基材
33 導電パターン層
40,40A 第4基板(基板)
41 絶縁基材
42 導電パターン層
44a,44b,44c ベース電極部
50 電極部
51 シード層
52a,52b,52c 高さ調整用電極部
53a,53b,53c ベース電極部
64 導電性ペースト(導電性部材)
65 メッキレジスト層(レジスト層)
66 開口部
67 金属メッキ層
68 レジスト層
69 半田ペースト層
70 電極部
71 電極部
72 電極部
73 電極部
80 絶縁基材
81 導電パターン層
82a,82b,82c ベース電極部
Claims (7)
- 互いに積層され、可撓性を備えた複数の絶縁基材と、最も外側に配置された少なくとも一方の前記絶縁基材の外面に設けられ、レーザビアホールによって形成された複数のベース電極部と、この複数のベース電極部に積層され、それぞれの表面高さが同じ位置になるよう高さが設定された複数の高さ調整用電極部とを備え、少なくとも前記ベース電極部と前記高さ調整用電極部によって電極部が構成され、
前記複数の絶縁基材の各々には、前記絶縁基材の貫通孔に導電性ペーストを充填した層間導電部が設けられ、前記層間導電部は、前記絶縁基材の積層方向に沿って直線状に配置されたことを特徴とする配線板。 - 前記複数の絶縁基材の各々における一方の面には、前記層間導電部と接続した導電パターン層が形成されており、前記導電パターン層には、前記貫通孔と連通し、前記貫通孔より小径の小孔が設けられ、前記小孔に導電性ペーストが充填されたことを特徴とする請求項1に記載された配線板。
- 前記高さ調整用電極部は、導電性ペーストにて形成されたことを特徴とする請求項1または2のいずれか一項に記載された配線板。
- 前記高さ調整用電極部は、金属メッキによって形成されたことを特徴とする請求項1または2のいずれか一項に記載された配線板。
- 前記高さ調整用電極部には、電子部品を接続する半田バンプが設けられたことを特徴とする請求項1乃至請求項4のいずれか一項に記載された配線板。
- 可撓性を備えた複数の絶縁基材を積層し、最も外側に配置された少なくとも一方の前記絶縁基材の外面に、レーザビアホールによって形成された複数のベース電極部を被うようにレジスト層を形成し、次に、このレジスト層の前記各ベース電極部の位置に開口部を形成し、次に、この複数の開口部に導電性部材をそれぞれ配置し、次に、前記レジスト層及び複数の前記導電性部材の表面を同じ高さの平坦な面になるよう研磨し、前記導電性部材の研磨加工によって前記各開口部内に高さ調整用電極部をそれぞれ形成し、次に、前記レジスト層を除去し、少なくとも前記ベース電極部とこの上に積層された高さ調整用電極部によって電極部を構成し、
前記複数の絶縁基材の各々には、前記絶縁基材の貫通孔に導電性ペーストを充填した層間導電部を設け、前記複数の絶縁基材を、前記層間導電部を積層方向に沿って直線状に配置して積層したことを特徴とする配線板の製造方法。 - 前記複数の絶縁基材の各々における一方の面には、前記層間導電部と接続した導電パターン層を形成し、前記導電パターン層には、前記貫通孔と連通し、前記貫通孔より小径の小孔を設け、前記小孔から減圧吸引して導電性ペーストを充填することを特徴とする請求項6に記載された配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175130A JP4881664B2 (ja) | 2006-06-26 | 2006-06-26 | 配線板及び配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175130A JP4881664B2 (ja) | 2006-06-26 | 2006-06-26 | 配線板及び配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004870A JP2008004870A (ja) | 2008-01-10 |
JP4881664B2 true JP4881664B2 (ja) | 2012-02-22 |
Family
ID=39008993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006175130A Expired - Fee Related JP4881664B2 (ja) | 2006-06-26 | 2006-06-26 | 配線板及び配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4881664B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5966287B2 (ja) * | 2011-09-15 | 2016-08-10 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3265062B2 (ja) * | 1993-07-02 | 2002-03-11 | 日東電工株式会社 | 加工フィルムの製造方法 |
JPH09252003A (ja) * | 1996-03-15 | 1997-09-22 | Hitachi Ltd | バンプの形成方法及びバンプを有する半導体装置の製造方法 |
JPH104121A (ja) * | 1996-06-13 | 1998-01-06 | Kyocera Corp | 半導体装置の製造方法 |
JPH11103155A (ja) * | 1997-09-29 | 1999-04-13 | Matsushita Electric Works Ltd | ハンダバンプ形成方法 |
JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP2004140248A (ja) * | 2002-10-18 | 2004-05-13 | Kyocera Corp | バンプ付き配線基板およびその製造方法 |
JP2004200412A (ja) * | 2002-12-18 | 2004-07-15 | Kyocera Corp | 半田バンプ付き配線基板およびその製造方法 |
JP2005191307A (ja) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2005332908A (ja) * | 2004-05-19 | 2005-12-02 | Matsushita Electric Ind Co Ltd | フレキシブルプリント配線板及びその製造方法 |
JP4551730B2 (ja) * | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
-
2006
- 2006-06-26 JP JP2006175130A patent/JP4881664B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008004870A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766049B2 (ja) | 部品内蔵モジュールの製造方法および部品内蔵モジュール | |
TWI451536B (zh) | 多層配線基板及其製造方法 | |
TWI387409B (zh) | 內建半導體元件之印刷布線板及其製造方法 | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
JP4201436B2 (ja) | 多層配線基板の製造方法 | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US10477704B2 (en) | Multilayer board and electronic device | |
WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
JP4881664B2 (ja) | 配線板及び配線板の製造方法 | |
JP4728054B2 (ja) | 多層配線用基材および多層配線用基材の製造方法および多層配線板 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2010258019A (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP6313804B2 (ja) | 部品内蔵基板 | |
JP4821276B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JP3925100B2 (ja) | 多層プリント基板 | |
JP2007129017A (ja) | 多層配線基板用基材、多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4881664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |