KR101631423B1 - 표면 처리 동박 및 그것을 사용한 적층판 - Google Patents

표면 처리 동박 및 그것을 사용한 적층판 Download PDF

Info

Publication number
KR101631423B1
KR101631423B1 KR1020157011076A KR20157011076A KR101631423B1 KR 101631423 B1 KR101631423 B1 KR 101631423B1 KR 1020157011076 A KR1020157011076 A KR 1020157011076A KR 20157011076 A KR20157011076 A KR 20157011076A KR 101631423 B1 KR101631423 B1 KR 101631423B1
Authority
KR
South Korea
Prior art keywords
copper foil
mark
printed wiring
treatment
brightness
Prior art date
Application number
KR1020157011076A
Other languages
English (en)
Other versions
KR20150064140A (ko
Inventor
히데타 아라이
아츠시 미키
고스케 아라이
가이치로 나카무로
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012270786A external-priority patent/JP5362899B1/ja
Priority claimed from JP2013000676A external-priority patent/JP5362921B1/ja
Priority claimed from JP2013013702A external-priority patent/JP5362923B1/ja
Priority claimed from JP2013013698A external-priority patent/JP5362922B1/ja
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20150064140A publication Critical patent/KR20150064140A/ko
Application granted granted Critical
Publication of KR101631423B1 publication Critical patent/KR101631423B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21BROLLING OF METAL
    • B21B1/00Metal-rolling methods or mills for making semi-finished products of solid or profiled cross-section; Sequence of operations in milling trains; Layout of rolling-mill plant, e.g. grouping of stands; Succession of passes or of sectional pass alternations
    • B21B1/40Metal-rolling methods or mills for making semi-finished products of solid or profiled cross-section; Sequence of operations in milling trains; Layout of rolling-mill plant, e.g. grouping of stands; Succession of passes or of sectional pass alternations for rolling foils which present special problems, e.g. because of thinness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B21MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21BROLLING OF METAL
    • B21B3/00Rolling materials of special alloys so far as the composition of the alloy requires or permits special rolling methods or sequences ; Rolling of aluminium, copper, zinc or other non-ferrous metals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/088Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyamides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/748Releasability
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Mechanical Engineering (AREA)

Abstract

동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다. 표면 처리 동박은, 표면 처리가 실시되어 있는 표면측으로부터 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 양면의 동박을 제거하고, 라인상의 마크를 인쇄한 인쇄물을 촬영했을 때, 얻어진 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 되는 표면 처리 동박.
Sv = (ΔB × 0.1)/(t1 - t2) (1)

Description

표면 처리 동박 및 그것을 사용한 적층판{SURFACE-TREATED COPPER FOIL AND LAMINATE USING SAME}
본 발명은, 표면 처리 동박 및 그것을 사용한 적층판에 관한 것이며, 특히, 동박을 에칭한 후의 잔부의 수지의 투명성이 요구되는 분야에 바람직한 표면 처리 동박 및 그것을 사용한 적층판에 관한 것이다.
스마트폰이나 태블릿 PC 와 같은 소형 전자 기기에는, 배선의 용이성이나 경량성에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되고 있다. 최근, 이들 전자 기기의 고기능화에 의해 신호 전송 속도의 고속화가 진행되어, FPC 에 있어서도 임피던스 정합이 중요한 요소가 되고 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서, FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화(厚層化)가 진행되고 있다. 또 배선의 고밀도화 요구에 의해 FPC 의 다층화가 보다 한층 진행되고 있다. 한편, FPC 는 액정 기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되지만, 이 때의 위치 맞춤은 동박과 수지 절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지 절연층을 투과하여 시인(視認)되는 위치 결정 패턴을 통하여 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.
또, 동박과 수지 절연층의 적층판인 구리 피복 적층판은, 표면에 조화(粗化) 도금이 실시된 압연 동박을 사용해도 제조할 수 있다. 이 압연 동박은, 통상적으로 터프 피치동 (산소 함유량 100 ∼ 500 중량 ppm) 또는 무산소동 (산소 함유량 10 중량 ppm 이하) 을 소재로서 사용하고, 이들의 잉곳을 열간 압연한 후, 소정의 두께까지 냉간 압연과 소둔을 반복하여 제조된다.
이와 같은 기술로서, 예를 들어, 특허문헌 1 에는, 폴리이미드 필름과 저조도 동박이 적층되어 이루어지고, 동박 에칭 후의 필름의 파장 600 nm 에서의 광 투과율이 40 % 이상, 담가 (HAZE) 가 30 % 이하이고, 접착 강도가 500 N/m 이상인 구리 피복 적층판에 관련된 발명이 개시되어 있다.
또, 특허문헌 2 에는, 전해 동박에 의한 도체층이 적층된 절연층을 가지며, 당해 도체층을 에칭하여 회로 형성했을 때의 에칭 영역에 있어서의 절연층의 광 투과성이 50 % 이상인 칩온플렉스 (COF) 용 플렉시블 프린트 배선판에 있어서, 상기 전해 동박은, 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 그 접착면의 표면 조도 (Rz) 는 0.05 ∼ 1.5 ㎛ 임과 함께 입사각 60 °에 있어서의 경면 광택도가 250 이상인 것을 특징으로 하는 COF 용 플렉시블 프린트 배선판에 관련된 발명이 개시되어 있다.
또, 특허문헌 3 에는, 인쇄 회로용 동박의 처리 방법에 있어서, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 또한 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 동박의 처리 방법에 관련된 발명이 개시되어 있다.
일본 공개특허공보 2004-98659호 WO2003/096776 특허공보 제2849059호
특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리 후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 동박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는, 피로에 의해 단선되는 경우가 있고, 수지 투시성이 열등한 경우가 있다.
또, 특허문헌 2 에서는, 조화 처리가 이루어지지 않아, COF 용 플렉시블 프린트 배선판 이외의 용도에 있어서는 동박과 수지의 밀착 강도가 낮아 불충분하다.
또한, 특허문헌 3 에 기재된 처리 방법에서는, 동박에 대한 Cu-Co-Ni 에 의한 미세 처리는 가능했지만, 당해 동박을 수지와 접착시켜 에칭으로 제거한 후의 수지에 대해, 우수한 투명성이 실현되지 않았다.
본 발명은, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다.
본 발명자들은 예의 연구를 거듭한 결과, 소정의 표면 처리가 실시된 표면 처리 동박에 대해, 당해 처리면측으로부터 첩합(貼合)하여 제거한 폴리이미드 기판에 대해, 마크를 부여한 인쇄물을 아래에 두고, 당해 인쇄물을 폴리이미드 기판 너머로 CCD 카메라로 촬영한 당해 마크 부분의 화상으로부터 얻어지는 관찰 지점-명도 그래프에 있어서 그려지는 마크 단부 부근의 명도 곡선의 기울기에 착안하여, 당해 명도 곡선의 기울기를 제어하는 것이, 기판 수지 필름의 종류나 기판 수지 필름의 두께의 영향을 받지 않고, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치는 것을 알아냈다.
이상의 지견을 기초로서 완성된 본 발명은 1 측면에 있어서, 적어도 일방의 표면에 표면 처리가 이루어진 표면 처리 동박으로서, 상기 동박을 표면 처리가 실시되어 있는 표면측으로부터 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고, 라인상의 마크를 인쇄한 인쇄물을, 노출한 상기 폴리이미드 기판 아래에 깔고, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 상기 마크의 단부로부터 상기 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 된다.
Sv = (ΔB × 0.1)/(t1 - t2) (1)
본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 가 40 이상이다.
본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 촬영에 의해 얻어진 화상으로부터 제작한 관찰 지점-명도 그래프에 있어서, ΔB 가 50 이상이 된다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 3.9 이상이 된다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 5.0 이상이 된다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리가 조화 처리이며, 상기 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이며,
상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 MD 의 60 도 광택도가 90 ∼ 250 % 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 A/B 가 2.00 ∼ 2.20 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리가 실시되어 있는 면의 표면의 2 승 평균 평방근 높이 Rq 가 0.14 ∼ 0.63 ㎛ 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 상기 표면의 2 승 평균 평방근 높이 Rq 가 0.25 ∼ 0.60 ㎛ 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리가 실시되어 있는 면의 표면의 JIS B0601-2001 에 기초하는 스큐니스 Rsk 가 -0.35 ∼ 0.53 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면의 스큐니스 Rsk 가 -0.30 ∼ 0.39 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리가 실시되어 있는 표면을 평면에서 보았을 때에 얻어지는 표면적 G 와, 상기 표면 처리가 실시되어 있는 표면의 볼록부 체적 E 의 비 E/G 가 2.11 ∼ 23.91 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 비 E/G 가 2.95 ∼ 21.42 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면의 TD 의 10 점 평균 조도 Rz 가 0.20 ∼ 0.64 ㎛ 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면의 TD 의 10 점 평균 조도 Rz 가 0.40 ∼ 0.62 ㎛ 이다.
본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면의 삼차원 표면적 D 와 상기 이차원 표면적 (표면을 평면에서 보았을 때에 얻어지는 표면적) C 의 비 D/C 가 1.0 ∼ 1.7 이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박을 사용한 프린트 배선판이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 2 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및, 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.
본 발명은 또 다른 측면에 있어서, 절연 수지 기판과, 상기 절연 기판 상에 형성된 구리 회로를 갖는 프린트 배선판으로서, 상기 구리 회로를, 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 구리 회로가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 상기 구리 회로의 단부로부터 상기 구리 회로가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt-Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 구리 회로에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리 회로에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 되는 프린트 배선판이다.
Sv = (ΔB × 0.1)/(t1 - t2) (1)
본 발명은 또 다른 측면에 있어서, 절연 수지 기판과, 상기 절연 기판 상에 형성된 동박을 갖는 구리 피복 적층판으로서, 상기 구리 피복 적층판의 상기 동박을, 에칭에 의해 라인상의 동박으로 한 후에, 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 동박이 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 상기 라인상의 동박의 단부로부터 상기 라인상의 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식으로 정의되는 Sv 가 3.5 이상이 되는 구리 피복 적층판이다.
Sv = (ΔB × 0.1)/(t1 - t2) (1)
본 발명에 의하면, 동박을 에칭으로 제거한 후의 수지의 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공할 수 있다.
도 1 은, Bt 및 Bb 를 정의하는 모식도이다.
도 2 는, t1 및 t2 및 Sv 를 정의하는 모식도이다.
도 3 은, 명도 곡선의 기울기 평가시의, 촬영 장치의 구성 및 명도 곡선의 기울기의 측정 방법을 나타내는 모식도이다.
도 4a 는, Rz 평가시의, 실험예 B3-1 의 동박 표면의 SEM 관찰 사진이다.
도 4b 는, Rz 평가시의, 실험예 A3-1 의 동박 표면의 SEM 관찰 사진이다.
도 4c 는, Rz 평가시의, 실험예 A3-2 의 동박 표면의 SEM 관찰 사진이다.
도 4d 는, Rz 평가시의, 실험예 A3-3 의 동박 표면의 SEM 관찰 사진이다.
도 4e 는, Rz 평가시의, 실험예 A3-4 의 동박 표면의 SEM 관찰 사진이다.
도 4f 는, Rz 평가시의, 실험예 A3-5 의 동박 표면의 SEM 관찰 사진이다.
도 4g 는, Rz 평가시의, 실험예 A3-6 의 동박 표면의 SEM 관찰 사진이다.
도 4h 는, Rz 평가시의, 실험예 A3-7 의 동박 표면의 SEM 관찰 사진이다.
도 4i 는, Rz 평가시의, 실험예 A3-8 의 동박 표면의 SEM 관찰 사진이다.
도 4j 는, Rz 평가시의, 실험예 A3-9 의 동박 표면의 SEM 관찰 사진이다.
도 4k 는, Rz 평가시의, 실험예 B4-2 의 동박 표면의 SEM 관찰 사진이다.
도 4l 은, Rz 평가시의, 실험예 B4-3 의 동박 표면의 SEM 관찰 사진이다.
도 5 는, 동박 표면의 스큐니스 Rsk 가 정부의 각 경우에 있어서의 동박 에칭 후의 폴리이미드 (PI) 의 표면 형태를 나타내는 모식도이다.
도 6 은, 실시예에서 사용한 협잡물의 외관 사진이다.
도 7 은, 실시예에서 사용한 협잡물의 외관 사진이다.
〔표면 처리 동박의 형태 및 제조 방법〕
본 발명에 있어서 사용하는 동박은, 수지 기판과 접착시켜 적층체를 제작하고, 에칭에 의해 제거함으로써 사용되는 동박에 유용하다.
본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이나 된다. 통상적으로, 동박의, 수지 기판과 접착하는 면, 즉 표면 처리측의 표면에는 적층 후의 동박의 잡아떼기 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 울퉁불퉁한 형상의 전착을 실시하는 조화 처리가 실시되어도 된다. 전해 동박은 제조 시점에서 요철을 가지고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강하여 요철을 한층 크게 할 수 있다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금, 니켈-아연 합금 도금 등의 합금 도금에 의해 실시한다. 또, 바람직하게는 구리 합금 도금에 의해 실시할 수 있다. 구리 합금 도금욕으로서는 예를 들어 구리와 구리 이외의 원소를 1 종 이상 포함하는 도금욕, 보다 바람직하게는 구리와 코발트, 니켈, 비소, 텅스텐, 크롬, 아연, 인, 망간 및 몰리브덴으로 이루어지는 군에서 선택된 어느 1 종 이상을 포함하는 도금욕을 사용하는 것이 바람직하다. 그리고, 본 발명에 있어서는, 당해 조화 처리를 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축한다. 조화 전의 전처리로서 통상적인 구리 도금 등이 실시되는 경우가 있고, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다.
또한, 본원 발명에 관련된 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V 등의 원소를 1 종 이상 포함하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량% 이상), 도전율이 저하되는 경우가 있다. 압연 동박의 도전율은, 바람직하게는 50 % IACS 이상, 보다 바람직하게는 60 % IACS 이상, 더욱 바람직하게는 80 % IACS 이상이다. 상기 구리 합금박은 구리 이외의 원소를 합계로 0 mass% 이상 50 mass% 이하 포함해도 되고, 0.0001 mass% 이상 40 mass% 이하 포함해도 되고, 0.0005 mass% 이상 30 mass% 이하 포함해도 되고, 0.001 mass% 이상 20 mass% 이하 포함해도 된다.
본 발명에 있어서 사용하는 동박은, 조화 처리를 실시한 후, 또는, 조화 처리를 생략하고, 내열 도금층 (내열층) 이나 방청 도금층 (방청층) 이나 내후성층이 표면에 실시되어 있어도 된다. 조화 처리를 생략하고, 내열 도금층이나 방청 도금층을 표면에 실시하는 처리로서, 하기 조건의 Ni 도금욕 (1) 또는 Ni-Zn 도금욕 (2) 에 의한 도금 처리를 사용할 수 있다.
(Ni 도금욕 (1))
·액 조성 : Ni 20 ∼ 30 g/ℓ
·pH : 2 ∼ 3
·전류 밀도 : 6 ∼ 7 A/d㎡
·욕온 : 35 ∼ 45 ℃
·쿨롬량 : 1.2 ∼ 8.4 As/d㎡
·도금 시간 : 0.2 ∼ 1.2 초
(Ni-Zn 도금욕 (2))
·액 조성 : 니켈 20 ∼ 30 g/ℓ, 아연 0.5 ∼ 2.5 g/ℓ
·pH : 2 ∼ 3
·전류 밀도 : 6 ∼ 7 A/d㎡
·욕온 : 35 ∼ 45 ℃
·쿨롬량 : 1.2 ∼ 8.4 As/d㎡
·도금 시간 : 0.2 ∼ 1.2 초
또한, 조화 처리를 생략하고, 도금 (정상 도금, 조화 도금이 아닌 도금) 에 의해 내열층 또는 방청층을 동박에 형성하는 경우에는 종래보다 당해 도금의 전류 밀도를 높게 하여, 도금 시간을 짧게 할 필요가 있다.
또한, 본 발명에 있어서 사용하는 동박의 두께는 특별히 한정할 필요는 없지만, 예를 들어 1 ㎛ 이상, 2 ㎛ 이상, 3 ㎛ 이상, 5 ㎛ 이상이며, 예를 들어 3000 ㎛ 이하, 1500 ㎛ 이하, 800 ㎛ 이하, 300 ㎛ 이하, 150 ㎛ 이하, 100 ㎛ 이하, 70 ㎛ 이하, 50 ㎛ 이하, 40 ㎛ 이하이다.
또, 본원 발명에 사용하는 전해 동박의 제조 조건을 이하에 나타낸다.
<전해액 조성>
구리 : 90 ∼ 110 g/ℓ
황산 : 90 ∼ 110 g/ℓ
염소 : 50 ∼ 100 ppm
레벨링제 1 (비스(3술포프로필)디술피드) : 10 ∼ 30 ppm
레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm
상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
[화학식 1]
Figure 112015041288979-pct00001
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
<제조 조건>
전류 밀도 : 70 ∼ 100 A/d㎡
전해액 온도 : 50 ∼ 60 ℃
전해액 선속 : 3 ∼ 5 m/sec
전해 시간 : 0.5 ∼ 10 분간
조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-50 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있고, 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시하는 것이 바람직하다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되어, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려하지 않으면 안 되는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또, 내산성 및 내약품성의 악화가 되는 경우가 있다. Ni 부착량이 50 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔사가 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이며, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭한 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고 그리고 에칭 잔사란 염화암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.
이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건은 다음과 같다 :
도금욕 조성 : Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓ
pH : 1 ∼ 4
온도 : 30 ∼ 50 ℃
전류 밀도 Dk : 25 ∼ 50 A/d㎡
도금 시간 : 0.2 ∼ 3 초
또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다. 또한, 도금의 전류 밀도를 상기 서술한 범위의 조금 높게 설정한 경우에는, 도금 시간을 상기 서술한 범위의 조금 낮게 설정할 필요가 있다.
또, 본 발명의 조화 처리로서의 구리-니켈-인 합금 도금 조건을 이하에 나타낸다.
도금욕 조성 : Cu 10 ∼ 50 g/ℓ, Ni 3 ∼ 20 g/ℓ, P 1 ∼ 10 g/ℓ
pH : 1 ∼ 4
온도 : 30 ∼ 40 ℃
전류 밀도 Dk : 30 ∼ 50 A/d㎡
도금 시간 : 0.2 ∼ 3 초
또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다. 또한, 도금의 전류 밀도를 상기 서술한 범위의 조금 높게 설정한 경우에는, 도금 시간을 상기 서술한 범위의 조금 낮게 설정할 필요가 있다.
또, 본 발명의 조화 처리로서의 구리-니켈-코발트-텅스텐 합금 도금 조건을 이하에 나타낸다.
도금욕 조성 : Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Co 5 ∼ 20 g/ℓ, W 1 ∼ 10 g/ℓ
pH : 1 ∼ 5
온도 : 30 ∼ 50 ℃
전류 밀도 Dk : 30 ∼ 50 A/d㎡
도금 시간 : 0.2 ∼ 3 초
또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다. 또한, 도금의 전류 밀도를 상기 서술한 범위의 조금 높게 설정한 경우에는, 도금 시간을 상기 서술한 범위의 조금 낮게 설정할 필요가 있다.
또, 본 발명의 조화 처리로서의 구리-니켈-몰리브덴-인 합금 도금 조건을 이하에 나타낸다.
도금욕 조성 : Cu 5 ∼ 20 g/ℓ, Ni 5 ∼ 20 g/ℓ, Mo 1 ∼ 10 g/ℓ, P 1 ∼ 10 g/ℓ
pH : 1 ∼ 5
온도 : 30 ∼ 50 ℃
전류 밀도 Dk : 30 ∼ 50 A/d㎡
도금 시간 : 0.2 ∼ 3 초
또한, 본 발명의 일 실시형태에 관련된 표면 처리 동박은, 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시된다. 종래보다 도금 시간을 짧게 하고, 전류 밀도를 높게 한 조건하에서 조화 처리가 실시됨으로써, 종래보다 미세한 조화 입자가 동박 표면에 형성된다. 또한, 도금의 전류 밀도를 상기 서술한 범위의 조금 높게 설정한 경우에는, 도금 시간을 상기 서술한 범위의 조금 낮게 설정할 필요가 있다.
조화 처리 후, 조화면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 700 ㎍/d㎡ 의 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미에서 일종의 방청 처리라고 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또, 또 하나의 이유로서, 코발트량이 적으면 처리 표면이 불그스름하게 되므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려하지 않으면 안 되는 경우에는 바람직하지 않고, 에칭 얼룩이 생기는 경우가 있고, 또, 내산성 및 내약품성이 악화되는 경우가 있다. 바람직한 코발트 부착량은 500 ∼ 2500 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화되는 경우가 있다. 니켈이 1300 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 나빠진다. 바람직한 니켈 부착량은 200 ∼ 1200 ㎍/d㎡ 이다.
또, 코발트-니켈 합금 도금의 조건은 다음과 같다 :
도금욕 조성 : Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓ
pH : 1.5 ∼ 3.5
온도 : 30 ∼ 80 ℃
전류 밀도 Dk : 1.0 ∼ 20.0 A/d㎡
도금 시간 : 0.5 ∼ 4 초
본 발명에 따르면, 코발트-니켈 합금 도금 위에 추가로 부착량의 30 ∼ 250 ㎍/d㎡ 의 아연 도금층이 형성된다. 아연 부착량이 30 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 250 ㎍/d㎡ 를 초과하면 내염산 열화율이 극단적으로 나빠지는 경우가 있다. 바람직하게는, 아연 부착량은 30 ∼ 240 ㎍/d㎡ 이며, 보다 바람직하게는 80 ∼ 220 ㎍/d㎡ 이다.
상기 아연 도금의 조건은 다음과 같다 :
도금욕 조성 : Zn 100 ∼ 300 g/ℓ
pH : 3 ∼ 4
온도 : 50 ∼ 60 ℃
전류 밀도 Dk : 0.1 ∼ 0.5 A/d㎡
도금 시간 : 1 ∼ 3 초
또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 또한 가장 표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층을 형성해도 된다.
본 발명의 표면 처리 동박은, 표면 처리가 조화 처리이며, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.30 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 80 ∼ 350 % 이며, 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 구성으로 해도 된다. 이와 같은 구성의 동박에 있어서의, 상기 표면 조도 Rz (1), 광택도 (2), 입자의 표면적비 (3) 에 대해 이하에 설명한다.
(1) 표면 조도 Rz
상기 구성에 있어서의 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 또한, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 인 것이 바람직하다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 통하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 보다 용이해진다. TD 의 평균 조도 Rz 가 0.20 ㎛ 미만이면, 초평활 표면을 제작하기 위한 제조 비용의 우려를 발생한다. 한편, TD 의 평균 조도 Rz 가 0.80 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커질 우려가 있고, 그 결과 수지의 투명성이 불량이 되는 문제가 생길 우려가 있다. 조화 처리 표면의 TD 의 평균 조도 Rz 는, 0.30 ∼ 0.70 ㎛ 가 보다 바람직하고, 0.35 ∼ 0.60 ㎛ 가 보다 더 바람직하고, 0.35 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.35 ∼ 0.50 ㎛ 가 보다 더 바람직하다. 또한, Rz 를 작게 하는 것이 필요한 용도로 본 발명의 표면 처리 동박이 사용되는 경우에는, 본 발명의 표면 처리 동박의 조화 처리 표면의 TD 의 평균 조도 Rz 는, 0.20 ∼ 0.70 ㎛ 가 바람직하고, 0.25 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.30 ∼ 0.60 ㎛ 가 보다 더 바람직하고, 0.30 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.30 ∼ 0.50 ㎛ 가 보다 더 바람직하다.
또한 본 발명의 표면 처리 동박에 있어서 「조화 처리 표면」 이란, 조화 처리 후, 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 동박의 표면을 말한다.
(2) 광택도
표면 처리 동박의 표면 처리된 측의 표면 (예를 들어 조화면) 의 압연 방향 (MD) 의 입사각 60 도에서의 광택도는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 표면 처리된 측의 표면 (예를 들어 조화면) 의 광택도가 큰 동박일수록, 상기 서술한 수지의 투명성이 양호해진다. 이 때문에, 상기 구성에 있어서의 표면 처리 동박은, 표면 처리된 측의 표면의 광택도가 76 ∼ 350 % 인 것이 바람직하고, 80 ∼ 350 % 인 것이 바람직하고, 90 ∼ 300 % 인 것이 보다 바람직하고, 90 ∼ 250 % 인 것이 보다 더 바람직하고, 100 ∼ 250 % 인 것이 보다 더 바람직하다.
또한, 표면 처리 전의 동박의 MD 의 광택도와 TD 의 표면 조도 Rz 를 제어함으로써 본 발명에 관련된 Sv, ΔB 를 제어할 수 있다. 또, 표면 처리 전의 동박의 TD 의 광택도와 TD 의 표면 조도 Rz 를 제어함으로써, 본 발명에 관련된 Sv, Rsk, Rq 및 비 E/G 를 각각 제어할 수 있다.
구체적으로는, 표면 처리 전의 동박의 TD 의 표면 조도 (Rz) 가 0.30 ∼ 0.80 ㎛, 바람직하게는 0.30 ∼ 0.50 ㎛ 이며, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 %, 바람직하게는 500 ∼ 800 % 이고, 또한 종래의 조화 처리보다 전류 밀도를 높게 하고, 조화 처리 시간을 단축하면, 표면 처리를 실시한 후의, 표면 처리 동박의 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 90 ∼ 350 % 가 된다. 또, Sv 와 ΔB 를 소정의 값으로 제어할 수 있다. 이와 같은 동박으로서는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연), 혹은, 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제작할 수 있다. 이와 같이, 처리 전의 동박의 TD 의 표면 조도 (Rz) 와 MD 의 광택도를 상기 범위로 함으로써, 처리 후의 동박의 표면 조도 (Rz) 및 표면적, Sv, ΔB 를 제어하기 쉽게 할 수 있다. 또한, 표면 처리 후의 동박의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 를 0.18 ∼ 0.80 ㎛, 바람직하게는 0.25 ∼ 0.50 ㎛ 로 하고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 %, 바람직하게는 500 ∼ 800 % 이고, 또한 종래의 조화 처리보다 전류 밀도를 높게 하고, 조화 처리 시간을 단축한다.
또, 조화 처리 전의 동박은, MD 의 60 도 광택도가 500 ∼ 800 % 인 것이 바람직하고, 501 ∼ 800 % 인 것이 보다 바람직하고, 510 ∼ 750 % 인 것이 보다 더 바람직하다. 조화 처리 전의 동박의 MD 의 60 도 광택도가 500 % 미만이면 500 % 이상의 경우보다 상기 서술한 수지의 투명성이 불량이 될 우려가 있고, 800 % 를 초과하면, 제조하는 것이 어려워진다는 문제가 생길 우려가 있다.
또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 ∼ 24000 이하로 함으로써 실시할 수 있다. 또한, 표면 처리 후의 동박의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 고광택 압연을 이하의 식으로 규정되는 유막 당량을 12000 이상 24000 이하로 함으로써 실시한다.
유막 당량 ={(압연유 점도 [cSt]) × (통판 속도 [mpm] + 롤 주속도 [mpm])}/{(롤의 접촉각 [rad]) × (재료의 항복 응력 [kg/㎟])}
압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.
유막 당량을 13000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 이용하면 된다.
화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로, 통상보다 농도를 낮게 하여, 장시간 걸쳐 실시한다.
또한, 상기 제어 방법은, 조화 처리를 생략하고, 도금 (정상 도금, 조화 도금이 아닌 도금) 에 의해 내열층 또는 방청층을 동박에 형성하는 경우라도 동일하다.
처리 표면, 예를 들어 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 것이 바람직하다. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F 가 0.80 미만이면, 0.80 이상인 경우보다 수지의 투명성이 저하될 우려가 있다. 또, 당해 비 F 가 1.40 초과이면, 1.40 이하인 경우보다 수지의 투명성이 저하될 우려가 있다. 당해 비 F 는, 0.90 ∼ 1.35 인 것이 보다 바람직하고, 1.00 ∼ 1.30 인 것이 보다 더 바람직하다.
(3) 입자의 표면적비
조화 입자의 표면적 A 와, 조화 입자를 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 표면 조도 Rz 가 동일하면, 비 A/B 가 작은 동박일수록, 상기 서술한 수지의 투명성이 양호해진다. 이 때문에, 상기 구성에 있어서의 표면 처리 동박은, 당해 비 A/B 가 1.90 ∼ 2.40 인 것이 바람직하고, 2.00 ∼ 2.20 인 것이 보다 바람직하다.
입자 형성시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도가 정해지고, 상기 표면 조도 Rz, 광택도 및 입자의 면적비 A/B 를 제어할 수 있다.
상기 서술한 바와 같이, 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 를 1.90 ∼ 2.40 으로 제어하여 표면의 요철을 크게 하고, 조화 처리 표면의 TD 의 평균 조도 Rz 를 0.30 ∼ 0.80 ㎛ 로 제어하여 표면에 극단적으로 거친 부분을 없애고, 그 한편, 조화 처리 표면의 광택도를 80 ∼ 350 % 로 높게 할 수 있다. 이와 같은 제어를 실시함으로써, 본 발명의 표면 처리 동박에 있어서, 조화 처리 표면에 있어서의 조화 입자의 입경을 작게 할 수 있다. 이 조화 입자의 입경은, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치지만, 이와 같은 제어하는 것은, 조화 입자의 입경을 적절한 범위로 작게 하는 것을 의미하고 있고, 이 때문에 동박을 에칭 제거한 후의 수지 투명성이 보다 양호해짐과 함께, 필 강도도 보다 양호해진다.
상기 서술한 바와 같이, 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 를 1.90 ∼ 2.40 으로 제어하여 표면의 요철을 크게 하고, 조화 처리 표면의 TD 의 평균 조도 Rz 를 0.30 ∼ 0.80 ㎛ 로 제어하여 표면에 극단적으로 거친 부분을 없애고, 그 한편, 조화 처리 표면의 광택도를 80 ∼ 350 % 로 높게 할 수 있다. 이와 같은 제어를 실시함으로써, 본 발명의 표면 처리 동박에 있어서, 조화 처리 표면에 있어서의 조화 입자의 입경을 작게 할 수 있다. 이 조화 입자의 입경은, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치지만, 이와 같은 제어하는 것은, 조화 입자의 입경을 적절한 범위로 작게 하는 것을 의미하고 있고, 이 때문에 동박을 에칭 제거한 후의 수지 투명성이 보다 양호해짐과 함께, 필 강도도 보다 양호해진다.
〔동박 표면의 2 승 평균 평방근 높이 Rq〕
본 발명의 표면 처리 동박은, 적어도 일방의 표면의 2 승 평균 평방근 높이 Rq 가 0.14 ∼ 0.63 ㎛ 로 제어되어 있는 것이 바람직하다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 통하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. 2 승 평균 평방근 높이 Rq 가 0.14 ㎛ 미만이면, 동박 표면의 조화 처리가 불충분해져, 수지와 충분히 접착할 수 없다는 문제가 생긴다. 한편, 2 승 평균 평방근 높이 Rq 가 0.63 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커지고, 그 결과 수지의 투명성이 불량이 되는 문제가 생긴다. 조화 처리 표면의 2 승 평균 평방근 높이 Rq 는, 0.25 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.32 ∼ 0.56 ㎛ 가 보다 더 바람직하다.
여기서, 표면의 2 승 평균 평방근 높이 Rq 는, JIS B 0601 (2001) 에 준거한 비접촉식 조도계에 의한 표면 조도 측정에 있어서의, 요철의 정도를 나타내는 지표이며, 하기 식으로 나타내고, 표면 조도의 Z 축 방향의 요철 (산의) 높이로서, 기준 길이 lr 에 있어서의 산의 높이 Z(x) 의 2 승 평균 평방근이다.
기준 길이 lr 에 있어서의 산의 높이의 2 승 평균 평방근 높이 Rq :
√{(1/lr) × ∫Z2(x)dx (단, 인테그랄은 0 부터 lr 까지의 적산치)}
또한, 표면 처리가 조화 없음인 경우는, 상기와 같이 도금 피막에 요철을 할 수 없도록 저전류 밀도로 처리를 실시함으로써, 또, 조화 처리를 실시하는 경우에는, 고전류 밀도로 함으로써 조화 입자를 소형화하고, 단시간으로 도금함으로써, 조도가 작은 표면 처리를 가능하게 하고, 이로써 표면의 2 승 평균 평방근 높이 Rq 가 제어된다.
〔동박 표면의 스큐니스 Rsk〕
스큐니스 Rsk 는, 2 승 평균 평방근 높이 Rq 의 3 승에 의해 무차원화한 기준 길이에 있어서의 Z(x) 3 승 평균을 나타낸 것이다.
2 승 평균 평방근 높이 Rq 는, JIS B 0601 (2001) 에 준거한 비접촉식 조도계에 의한 표면 조도 측정에 있어서의, 요철의 정도를 나타내는 지표이며, 하기 (A) 식으로 나타내고, 표면 조도의 Z 축방향의 요철 (산의) 높이로서, 기준 길이 lr 에 있어서의 산의 높이 Z(x) 의 2 승 평균 평방근이다.
기준 길이 lr 에 있어서의 산의 높이의 2 승 평균 평방근 높이 Rq :
Figure 112015041288979-pct00002
스큐니스 Rsk 는, 2 승 평균 평방근 높이 Rq 를 사용하여, 이하의 (B) 식으로 나타낸다.
Figure 112015041288979-pct00003
동박 표면의 스큐니스 Rsk 는, 동박 표면의 요철면의 평균면을 중심으로 했을 때의, 동박 표면의 요철의 대상성을 나타내는 지표이다. 도 5 에 나타내는 바와 같이, Rsk < 0 이면 높이 분포가 평균면에 대해 상측으로 치우쳐 있고, Rsk > 0 이면 높이 분포가 평균면에 대해 하측으로 치우쳐 있다고 할 수 있다. 상측으로의 편향이 클 때, 동박을 폴리이미드 (PI) 에 첩부한 후에 에칭 제거한 경우, PI 표면이 오목 형태로 되어 있고, 광원으로부터 광을 조사하면 PI 내부에서의 난반사가 커진다. 하측으로의 편향이 클 때, 동박을 폴리이미드 (PI) 에 첩부한 후에 에칭 제거한 경우, PI 표면이 볼록 형태로 되어 있고, 광원으로부터 광을 조사하면 PI 표면에서의 난반사가 커진다.
본 발명의 표면 처리 동박은, 적어도 일방의 표면의 스큐니스 Rsk 가 -0.35 ∼ 0.53 으로 제어되어 있는 것이 바람직하다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 통하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. 스큐니스 Rsk 가 -0.35 미만이면, 동박 표면의 조화 처리 등의 표면 처리가 불충분해져, 수지와 충분히 접착할 수 없다는 문제가 생긴다. 한편, 스큐니스 Rsk 가 0.53 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커지고, 그 결과 수지의 투명성이 불량이 되는 문제가 생긴다. 표면 처리가 된 동박 표면의 스큐니스 Rsk 는, -0.30 이상이 바람직하고, -0.20 이상이 바람직하고, -0.10 이하가 바람직하다. 또, 표면 처리가 된 동박 표면의 스큐니스 Rsk 는, 0.15 이상이 바람직하고, 0.20 이상이 바람직하고, 0.50 이하가 바람직하고, 0.45 이하가 바람직하고, 0.40 이하가 바람직하고, 0.39 이하가 보다 더 바람직하다. 또, 표면 처리가 된 동박 표면의 스큐니스 Rsk 는, -0.30 이상이 바람직하고, 0.50 이하가 바람직하고, 0.39 이하가 보다 바람직하다.
또한, 표면 처리가 조화 없음인 경우는, 상기 서술한 바와 같이 도금 피막에 요철이 생기지 않도록 저전류 밀도로 처리를 실시함으로써, 또, 조화 처리를 실시하는 경우에는, 고전류 밀도로 함으로써 조화 입자를 소형화하고, 단시간으로 도금함으로써, 조도가 작은 표면 처리를 가능하게 하고, 이로써 표면의 스큐니스 Rsk 가 제어된다.
〔동박 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G〕
본 발명의 표면 처리 동박은, 적어도 일방의 표면에 있어서, 상기 표면을 평면에서 보았을 때에 얻어지는 표면적 G 와, 상기 표면의 볼록부 체적 E 의 비 E/G 가 2.11 ∼ 23.91 로 제어되어 있는 것이 바람직하다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 통하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. 비 E/G 가 2.11 ㎛ 미만이면, 동박 표면의 조화 처리가 불충분해져, 수지와 충분히 접착할 수 없다는 문제가 생긴다. 한편, 비 E/G 가 23.91 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커지고, 그 결과 수지의 투명성이 불량이 되는 문제가 생긴다. 비 E/G 는, 2.95 ∼ 21.42 ㎛ 가 보다 바람직하고, 10.54 ∼ 13.30 ㎛ 가 보다 더 바람직하다.
여기서, 「표면을 평면에서 보았을 때에 얻어지는 표면적 G」 란, 어느 높이 (임계값) 를 기준으로 산이 되는 부분, 또는 골짜기가 되는 부분의 표면적의 합계이다.
또, 「표면의 볼록부 체적 E」 란, 어느 높이 (임계값) 를 기준으로 산이 되는 부분, 또는 골짜기가 되는 부분의 체적의 합계이다.
또한, 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G 의 제어는, 상기 서술한 바와 같이 조화 입자의 전류 밀도와 도금 시간을 조정함으로써 실시된다. 고전류 밀도로 도금 처리를 실시하면 작은 조화 입자가 얻어지고, 저전류 밀도로 도금 처리를 실시하면 큰 조화 입자가 얻어진다. 이들의 조건으로 형성하는 입자의 개수는 도금 처리 시간에 따라 정해지기 때문에, 볼록부 체적 E 는 전류 밀도와 도금 시간의 조합으로 결정한다.
〔동박 표면의 평균 조도 Rz〕
본 발명의 표면 처리 동박은, 무조화 처리 동박이거나, 조화 입자가 형성된 조화 처리 동박이어도 되고, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.64 ㎛ 인 것이 바람직하다. 이와 같은 구성에 의해, 보다 필 강도가 높아져 수지와 양호하게 접착하고, 또한, 동박을 에칭으로 제거한 후의 수지의 투명성이 보다 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 통하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 보다 용이해진다. TD 의 평균 조도 Rz 가 0.20 ㎛ 미만이면, 동박 표면의 조화 처리가 불충분한 우려가 있어, 수지와 충분히 접착할 수 없다는 문제가 생길 우려가 있다. 한편, TD 의 평균 조도 Rz 가 0.64 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커질 우려가 있고, 그 결과 수지의 투명성이 불량이 되는 문제가 생길 우려가 있다. 처리 표면의 TD 의 평균 조도 Rz 는, 0.40 ∼ 0.62 ㎛ 가 보다 바람직하고, 0.46 ∼ 0.55 ㎛ 가 보다 더 바람직하다.
본 발명의 시인성의 효과를 달성하기 위해서, 표면 처리 전의 동박의 처리측의 표면의 TD 의 조도 (Rz) 및 광택도를 제어한다. 구체적으로는, 표면 처리 전의 동박의 TD (압연 방향으로 수직 방향 (동박의 폭방향), 전해 동박에 있어서는 전해 동박 제조 장치에 있어서의 동박의 통박(通箔) 방향으로 수직 방향) 의 표면 조도 (Rz) 를 0.20 ∼ 0.55 ㎛ 로 하고, 바람직하게는 0.20 ∼ 0.42 ㎛ 로 한다. 이와 같은 동박으로서는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연) 또는 압연 롤의 표면 조도를 조정하여 압연을 실시하거나, 혹은, 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제작한다. 이와 같이, 처리 전의 동박의 TD 의 표면 조도 (Rz) 를 상기 범위로 하고, 처리 전의 동박의 TD 의 광택도를 하기 범위로 함으로써, 처리 후의 동박의 표면 조도 (Rz), 표면적, Sv, Rq, Rsk, 동박 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G 를 제어할 수 있다.
또, 표면 처리 전의 동박은, TD 의 60 도 광택도가 400 ∼ 710 % 이며, 500 ∼ 710 % 인 것이 바람직하다. 표면 처리 전의 동박의 MD 의 60 도 광택도가 400 % 미만이면 400 % 이상의 경우보다 상기 서술한 수지의 투명성이 불량이 될 우려가 있고, 710 % 를 초과하면, 제조하는 것이 어려워진다는 문제가 생길 우려가 있다.
또한, 고광택 압연은 이하의 식에서 규정되는 유막 당량을 13000 ∼ 24000 이하로 함으로써 실시할 수 있다.
유막 당량 ={(압연유 점도 [cSt]) × (통판 속도 [mpm] + 롤 주속도 [mpm])}/{(롤의 접촉각 [rad]) × (재료의 항복 응력 [kg/㎟])}
압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.
유막 당량을 13000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 이용하면 된다.
압연 롤의 표면 조도는 예를 들어, 산술 평균 조도 Ra (JIS B0601) 로 0.01 ∼ 0.25 ㎛ 로 할 수 있다. 압연 롤의 산술 평균 조도 Ra 의 값이 큰 경우, 표면 처리 전의 동박의 표면의 TD 의 조도 (Rz) 가 커지고, 표면 처리 전의 동박의 표면의 TD 의 60 도 광택도가 낮아지는 경향이 있다. 또, 압연 롤의 산술 평균 조도 Ra 의 값이 작은 경우, 표면 처리 전의 동박의 표면의 TD 의 조도 (Rz) 가 작아지고, 표면 처리 전의 동박의 표면의 TD 의 60 도 광택도가 높아지는 경향이 있다.
화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로, 통상보다 농도를 낮게 하여, 장시간 걸쳐 실시한다.
〔명도 곡선의 기울기〕
본 발명의 표면 처리 동박은, 폴리이미드 기재 수지의 양면에 첩합한 후, 에칭으로 양면의 동박을 제거하고, 라인상의 마크를 인쇄한 인쇄물을, 노출한 상기 폴리이미드 기판 아래에 깔고, 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때, 촬영에 의해 얻어진 화상에 대해, 관찰된 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상 마크에 가장 가까운 교점을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상 마크에 가장 가까운 교점을 t2 로 했을 때에, (1) 식으로 정의되는 Sv 가 3.5 이상이 된다.
Sv = (ΔB × 0.1)/(t1 - t2) (1)
또한, 상기 관찰 위치-명도 그래프에 있어서, 가로축은 위치 정보 (픽셀 × 0.1), 세로축은 명도 (계조) 의 값을 나타낸다.
여기서, 「명도 곡선의 탑 평균치 Bt」, 「명도 곡선의 보텀 평균치 Bb」, 및, 후술하는 「t1」, 「t2」, 「Sv」 에 대해, 도면을 사용하여 설명한다.
도 1(a) 및 도 1(b) 에, 마크의 폭을 약 0.3 mm 로 한 경우의 Bt 및 Bb 를 정의하는 모식도를 나타낸다. 마크의 폭을 약 0.3 mm 로 한 경우, 도 1(a) 에 나타내는 바와 같이 V 형의 명도 곡선이 되는 경우와, 도 1(b) 에 나타내는 바와 같이 저부를 갖는 명도 곡선이 되는 경우가 있다. 어느 경우도 「명도 곡선의 탑 평균치 Bt」 는, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균치를 나타낸다. 한편, 「명도 곡선의 보텀 평균치 Bb」 는, 명도 곡선이 도 1(a) 에 나타내는 바와 같이 V 형이 되는 경우에는, 이 V 자의 골짜기의 선단부에 있어서의 명도의 최저치를 나타내고, 도 1(b) 의 저부를 갖는 경우에는, 약 0.3 mm 의 중심부의 값을 나타낸다. 또한, 마크의 폭은, 0.2 mm, 0.16 mm, 0.1 mm 정도로 해도 된다. 또한, 「명도 곡선의 탑 평균치 Bt」 는, 마크의 양측의 단부 위치로부터 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 혹은, 500 ㎛ 떨어진 위치로부터, 각각 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균치로 해도 된다.
도 2 에, t1 및 t2 및 Sv 를 정의하는 모식도를 나타낸다. 「t1 (픽셀 × 0.1)」 은, 명도 곡선과 Bt 의 교점 중, 상기 라인상 마크에 가장 가까운 교점 그리고 그 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 나타낸다. 「t2 (픽셀 × 0.1)」 은, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상 마크에 가장 가까운 교점 그리고 그 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 나타낸다. 이 때, t1 및 t2 를 연결하는 선으로 나타내는 명도 곡선의 기울기에 대해서는, y 축 방향으로 0.1 ΔB, x 축 방향으로 (t1 - t2) 로 계산되는 Sv (계조/픽셀 × 0.1) 로 정의된다. 또한, 가로축의 1 픽셀은 10 ㎛ 길이에 상당한다. 또, Sv 는, 마크의 양측을 측정하여, 작은 값을 채용한다. 또한, 명도 곡선의 형상이 불안정하고 상기 「명도 곡선과 Bt 의 교점」 이 복수 존재하는 경우에는, 가장 마크에 가까운 교점을 채용한다.
CCD 카메라로 촬영한 상기 화상에 있어서, 마크가 부여되어 있지 않은 부분에서는 높은 명도가 되지만, 마크 단부에 도달하자마자 명도가 저하된다. 폴리이미드 기판의 시인성이 양호하면, 이와 같은 명도의 저하 상태가 명확하게 관찰된다. 한편, 폴리이미드 기판의 시인성이 불량하면, 명도가 마크 단부 부근에서 단번에 「고」 에서 「저」 로 급히 내려가는 것이 아니라, 저하의 상태가 완만하게 되어, 명도의 저하 상태가 불명확하게 되어 버린다.
본 발명은 이와 같은 지견에 기초하여, 본 발명의 표면 처리 동박을 첩합하여 제거한 폴리이미드 기판에 대해, 마크를 부여한 인쇄물을 아래에 두고, 폴리이미드 기판 너머로 CCD 카메라로 촬영한 상기 마크 부분의 화상으로부터 얻어지는 관찰 지점-명도 그래프에 있어서 그려지는 마크 단부 부근의 명도 곡선의 기울기를 제어하고 있다. 보다 상세하게는, 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상 마크에 가장 가까운 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상 마크에 가장 가까운 교점의 위치를 나타내는 값 (상기 관찰 지점-명도 그래프의 가로축의 값) 을 t2 로 했을 때에, 상기 (1) 식으로 정의되는 Sv 가 3.5 이상이 된다. 이와 같은 구성에 의하면, 기판 수지의 종류나 두께의 영향을 받지 않고, CCD 카메라에 의한 폴리이미드 너머의 마크의 식별력이 향상된다. 이 때문에, 시인성이 우수한 폴리이미드 기판을 제작할 수 있고, 전자 기판 제조 공정 등에서 폴리이미드 기판에 소정의 처리를 실시하는 경우의 마킹에 의한 위치 결정 정밀도가 향상되고, 이로써 수율이 향상되는 등의 효과가 얻어진다. Sv 는 바람직하게는 3.9 이상, 보다 바람직하게는 4.5 이상, 보다 더 바람직하게는 5.0 이상, 보다 더 바람직하게는 5.5 이상이다. Sv 의 상한은 특별히 한정할 필요는 없지만, 예를 들어 70 이하, 30 이하, 15 이하, 10 이하이다. 이와 같은 구성에 의하면, 마크와 마크에서 없는 부분과의 경계가 보다 명확하게 되어, 위치 결정 정밀도가 향상되고, 마크 화상 인식에 의한 오차가 적어져, 보다 정확하게 위치 맞춤을 할 수 있게 된다.
〔동박 표면의 면적비〕
동박의 표면 처리측의 표면의 삼차원 표면적 D 와 이차원 표면적 C 의 비 D/C 는, 상기 서술한 수지의 투명성에 크게 영향을 미친다. 즉, 표면 조도 Rz 가 동일하면, 비 D/C 가 작은 동박일수록, 상기 서술한 수지의 투명성이 양호해진다. 이 때문에, 본 발명의 표면 처리 동박은, 당해 비 D/C 가 1.0 ∼ 1.7 인 것이 바람직하고, 1.0 ∼ 1.6 인 것이 보다 바람직하다. 여기서, 표면 처리측의 표면의 삼차원 표면적 D 와 이차원 표면적 C 의 비 D/C 는, 예를 들어 당해 표면이 조화 처리되어 있는 경우, 조화 입자의 표면적 D 와, 동박을 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 C 의 비 D/C 라고도 할 수 있다.
조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도와 도금 시간을 제어함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해지고, 상기 표면 조도 Rz, 광택도 및 동박 표면의 면적비 D/C, Sv, ΔB, Rq, Rsk, 동박 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G 를 제어할 수 있다.
〔에칭 팩터〕
동박을 사용하여 회로를 형성할 때의 에칭 팩터의 값이 큰 경우, 에칭시에 생기는 회로의 보텀부의 스커트부가 작아지기 때문에, 회로간의 스페이스를 좁게 할 수 있다. 그 때문에, 에칭 팩터의 값은 큰 것이, 파인 패턴에 의한 회로 형성에 적합하기 때문에 바람직하다. 본 발명의 표면 처리 동박은, 예를 들어, 에칭 팩터의 값은 1.8 이상인 것이 바람직하고, 2.0 이상인 것이 바람직하고, 2.2 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하고, 2.4 이상인 것이 보다 바람직하다.
또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대해, 전술한 입자의 면적비 (A/B), 광택도, 표면 조도 Rz, Sv, ΔB, Rq, Rsk, 동박 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G 를 측정할 수 있다.
〔전송 손실〕
전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때의, 신호의 감쇠가 억제되기 때문에, 고주파로 신호의 전송을 실시하는 회로에 있어서, 안정적인 신호의 전송을 실시할 수 있다. 그 때문에, 전송 손실의 값이 작은 것이, 고주파로 신호의 전송을 실시하는 회로 용도로 사용하는 것에 적합하기 때문에 바람직하다. 표면 처리 동박을, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 GHz 에서의 전송 손실을 구한 경우에, 주파수 20 GHz 에 있어서의 전송 손실이, 5.0 dB/10 cm 미만이 바람직하고, 4.1 dB/10 cm 미만이 보다 바람직하고, 3.7 dB/10 cm 미만이 보다 더 바람직하다.
본 발명의 표면 처리 동박을, 표면 처리면측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 테플론 (등록상표) 필름 등을 사용할 수 있다.
첩합 방법은, 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층의 반대측의 면으로부터 프리프레그에 겹쳐서 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하거나, 또는, 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하거나, 또는, 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.
폴리이미드 기재 수지의 두께는 특별히 제한을 받는 것은 아니지만, 일반적으로 25 ㎛ 나 50 ㎛ 를 들 수 있다.
본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.
(적층판 및 그것을 사용한 프린트 배선판의 위치 결정 방법)
본 발명의 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 하는 방법에 대해 설명한다. 먼저, 표면 처리 동박과 수지 기판의 적층판을 준비한다. 본 발명의 표면 처리 동박과 수지 기판의 적층판의 구체예로서는, 본체 기판과 부속의 회로 기판과, 그것들을 전기적으로 접속하기 위해서 사용되는, 폴리이미드 등의 수지 기판의 적어도 일방의 표면에 구리 배선이 형성된 플렉시블 프린트 기판으로 구성되는 전자 기기에 있어서, 플렉시블 프린트 기판을 정확하게 위치 결정하여 당해 본체 기판 및 부속의 회로 기판의 배선 단부에 압착시켜 제작되는 적층판을 들 수 있다. 즉, 이 경우이면, 적층판은, 플렉시블 프린트 기판 및 본체 기판의 배선 단부가 압착에 의해 첩합된 적층체, 혹은, 플렉시블 프린트 기판 및 회로 기판의 배선 단부가 압착에 의해 첩합된 적층판이 된다. 적층판은, 당해 구리 배선의 일부나 별도 재료로 형성한 마크를 가지고 있다. 마크의 위치에 대해서는, 당해 적층판을 구성하는 수지 너머로 CCD 카메라 등의 촬영 수단으로 촬영 가능한 위치이면 특별히 한정되지 않는다.
이와 같이 준비된 적층판에 있어서, 상기 서술한 마크를 수지 너머로 촬영 수단으로 촬영하면, 상기 마크의 위치를 양호하게 검출할 수 있다. 그리고, 이와 같이 하여 상기 마크의 위치를 검출하고, 상기 검출된 마크의 위치에 기초하여 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 양호하게 실시할 수 있다. 또, 적층판으로서 프린트 배선판을 사용한 경우도 마찬가지로, 이와 같은 위치 결정 방법에 의해 촬영 수단이 마크의 위치를 양호하게 검출하여, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다.
그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에, 접속 불량이 저감되어, 수율이 향상된다고 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로서는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 사용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」 에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조할 수 있고, 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있고, 이와 같은 프린트 배선판을 사용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」 에는 구리 배선도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을, 부품과 접속하여 프린트 배선판을 제조해도 된다. 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 또한, 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과, 부품을 접속함으로써, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조해도 된다. 여기서, 「부품」 으로서는, 커넥터나 LCD (Liquid Crystal Display), LCD 에 사용되는 유리 기판 등의 전자 부품, IC (Integrated Circuit), LSI (Large scale integrated circuit), VLSI (Very Large scale integrated circuit), ULSI (Ultra-Large Scale Integrated circuit) 등의 반도체 집적 회로를 포함하는 전자 부품 (예를 들어 IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정시키기 위해 필요한 부품 등을 들 수 있다.
또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 적층판 (동박과 수지 기판의 적층판이나 프린트 배선판을 포함한다) 을 이동시키는 공정을 포함하고 있어도 된다. 이동 공정에 있어서는 예를 들어 벨트 컨베이어나 체인 컨베이어 등의 컨베이어에 의해 이동시켜도 되고, 아암 기구를 구비한 이동 장치에 의해 이동시켜도 되고, 기체를 사용하여 적층판을 부유(浮遊)시킴으로써 이동시키는 이동 장치나 이동 수단에 의해 이동시켜도 되고, 대략 원통형 등의 물건을 회전시켜 적층판을 이동시키는 이동 장치나 이동 수단 (굴림대나 베어링 등을 포함한다), 유압을 동력원으로 한 이동 장치나 이동 수단, 공기압을 동력원으로 한 이동 장치나 이동 수단, 모터를 동력원으로 한 이동 장치나 이동 수단, 간트리 이동형 리니어 가이드 스테이지, 간트리 이동형 에어 가이드 스테이지, 스택형 리니어 가이드 스테이지, 리니어 모터 구동 스테이지 등의 스테이지를 갖는 이동 장치나 이동 수단 등에 의해 이동시켜도 된다. 또, 공지된 이동 수단에 의한 이동 공정을 실시해도 된다.
또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 표면 실장기나 칩마운터에 사용해도 된다.
또, 본 발명에 있어서 위치 결정되는 표면 처리 동박과 수지 기판의 적층판이, 수지판 및 상기 수지판 위에 형성된 회로를 갖는 프린트 배선판이어도 된다. 또, 그 경우, 상기 마크가 상기 회로여도 된다.
본 발명에 있어서 「위치 결정」 이란 「마크나 물건의 위치를 검출하는 것」 을 포함한다. 또, 본 발명에 있어서, 「위치 맞춤」 이란, 「마크나 물건의 위치를 검출한 후에, 상기 검출한 위치에 기초하여, 당해 마크나 물건을 소정의 위치로 이동하는 것」 을 포함한다.
또한, 프린트 배선판에 있어서는, 인쇄물의 마크 대신에 프린트 배선판 상의 회로를 마크로 하여, 수지 너머로 당해 회로를 CCD 카메라로 촬영하여 Sv 의 값을 측정할 수 있다. 또, 구리 피복 적층판에 대해서는, 구리를 에칭에 의해 라인상으로 한 후에, 인쇄물의 마크 대신에 당해 라인상으로 한 구리를 마크로 하여, 수지 너머로 당해 라인상으로 한 구리를 CCD 카메라로 촬영하여 Sv 의 값을 측정할 수 있다.
또, 본 발명의 구리 피복 적층판은, 일 실시형태에 있어서, 절연 수지 기판과, 동박을 갖는 구리 피복 적층판으로서, 상기 구리 피복 적층판의 상기 동박을, 에칭에 의해 라인상의 동박으로 한 후에, 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 동박이 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 상기 라인상의 동박의 단부로부터 상기 라인상의 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, (1) 식으로 정의되는 Sv 가 3.5 이상이 된다.
또한, 본 발명의 구리 피복 적층판은, 일 실시형태에 있어서, 절연 수지 기판과, 표면 처리가 실시되어 있는 표면측으로부터 상기 절연 기판에 적층된 표면 처리 동박으로 구성된 구리 피복 적층판으로서, 상기 구리 피복 적층판의 상기 표면 처리 동박을, 에칭에 의해 라인상의 표면 처리 동박으로 한 후에, 표면 처리가 실시되어 있는 표면측으로부터 적층시킨 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때, 상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 표면 처리 동박이 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 상기 라인상의 표면 처리 동박의 단부로부터 상기 라인상의 표면 처리 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, (1) 식으로 정의되는 Sv 가 3.5 이상이 된다.
이와 같은 구리 피복 적층판을 사용하여 프린트 배선판을 제조하면, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다. 그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에, 접속 불량이 저감되어, 수율이 향상된다고 생각된다.
실시예
<실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-15 에 대해>
실험예 A1-1 ∼ A1-30 및 실험예 B1-1 ∼ B1-15 로서, 표 2 및 표 3 에 기재된 각종 동박을 준비하고, 일방의 표면에, 조화 처리로서 표 1 에 기재된 조건으로 도금 처리를 실시했다.
상기 서술한 조화 도금 처리를 실시한 후, 실험예 A1-1 ∼ A1-10, A1-12 ∼ A1-27, 실험예 B1-3, B1-4, B1-6, B1-9 ∼ B1-14 에 대해 다음의 내열층 및 방청층 형성을 위한 도금 처리를 실시했다. 내열층 1 의 형성 조건을 이하에 나타낸다.
액 조성 : 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ
pH : 2 ∼ 3
액 온도 : 40 ∼ 60 ℃
전류 밀도 : 5 ∼ 20 A/d㎡
쿨롬량 : 10 ∼ 20 As/d㎡
또한, 도금 시간은 0.5 ∼ 2.0 초로 했다.
상기 내열층 1 을 실시한 동박 상에, 내열층 2 를 형성했다. 내열층 2 의 형성 조건을 이하에 나타낸다.
액 조성 : 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ
pH : 3 ∼ 4
액 온도 : 30 ∼ 50 ℃
전류 밀도 : 1 ∼ 2 A/d㎡
쿨롬량 : 1 ∼ 2 As/d㎡
또한, 실험예 B1-5, B1-7, B1-8 에 대해서는, 조화 도금 처리는 실시하지 않고, 준비한 동박에, 내열층 3 을 직접 형성했다. 내열층 3 의 형성 조건을 이하에 나타낸다.
액 조성 : 니켈 25 g/ℓ, 아연 2 g/ℓ
pH : 2.5
액 온도 : 40 ℃
전류 밀도 : 6 A/d㎡
쿨롬량 : 4.8 As/d㎡
도금 시간 : 0.8 초
또, 실험예 B1-15 에 대해서는, 조화 도금 처리는 실시하지 않고, 준비한 동박에, 내열층 4 를 직접 형성했다. 내열층 4 의 형성 조건을 이하에 나타낸다.
액 조성 : 니켈 0.3 g/ℓ, 아연 2.5 g/ℓ, 피롤린산욕
액 온도 : 40 ℃
전류 밀도 : 5 A/d㎡
쿨롬량 : 22.5 As/d㎡
도금 시간 : 4.5 초
상기 내열층 1 및 2 또는 내열층 3 또는 내열층 4 를 실시한 동박 상에, 추가로 방청층을 형성했다. 방청층의 형성 조건을 이하에 나타낸다.
액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH : 3 ∼ 4
액 온도 : 50 ∼ 60 ℃
전류 밀도 : 0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해)
쿨롬량 : 0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해)
상기 내열층 1, 2 및 방청층을 실시한 동박 상에, 추가로 내후성층을 형성했다. 형성 조건을 이하에 나타낸다.
아미노기를 갖는 실란 커플링제로서, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란 (실험예 A1-17, A1-24 ∼ A1-27), N-2-(아미노에틸)-3-아미노프로필트리에톡시실란 (실험예 A1-1 ∼ A1-16), N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란 (실험예 A1-18, A1-28, A1-29, A1-30), 3-아미노프로필트리메톡시실란 (실험예 A1-19), 3-아미노프로필트리에톡시실란 (실험예 A1-20, A1-21), 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민 (실험예 22), N-페닐-3-아미노프로필트리메톡시실란 (실험예 A1-23) 으로, 도포·건조를 실시하여, 내후성층을 형성했다. 이들의 실란 커플링제를 2 종 이상의 조합으로 사용할 수도 있다. 마찬가지로 실험예 B1-1 ∼ B1-14 에 있어서는, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란으로 도포·건조를 실시하여, 내후성층을 형성했다.
또한, 압연 동박은 이하와 같이 제조했다. 표 2 및 표 3 에 나타내는 조성의 구리 잉곳을 제조하고, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 소둔 라인의 소둔과 냉간 압연을 반복하여 1 ∼ 2 mm 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 소둔 라인으로 소둔하여 재결정시키고, 표 2 의 두께까지 최종 냉간 압연하여, 동박을 얻었다. 표 2 및 표 3 의 「종류」 의 난의 「터프 피치동」 은 JIS H3100 C1100 으로 규격되어 있는 터프 피치동을, 「무산소동」 은 JIS H3100 C1020 으로 규격되어 있는 무산소동을 나타낸다. 또, 「터프 피치동 + Ag : 100 ppm」 은 터프 피치동에 Ag 를 100 질량 ppm 첨가한 것을 의미한다.
전해 동박은 JX 닛코우 닛세키 금속사 제조 전해 동박 HLP 박을 사용했다. 전해 연마 또는 화학 연마를 실시한 경우에는, 전해 연마 또는 화학 연마 후의 판두께를 기재했다.
또한, 표 2 및 표 3 에 표면 처리 전의 동박 제작 공정의 포인트를 기재했다. 「고광택 압연」 은, 최종의 냉간 압연 (최종의 재결정 소둔 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「통상 압연」 은, 최종의 냉간 압연 (최종의 재결정 소둔 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「화학 연마」, 「전해 연마」 는, 이하의 조건으로 실시한 것을 의미한다.
「화학 연마」 는 H2SO4 가 1 ∼ 3 질량%, H2O2 가 0.05 ∼ 0.15 질량%, 잔부수의 에칭액을 사용하여, 연마 시간을 1 시간으로 했다.
「전해 연마」 는 인산 67 % + 황산 10 % + 물 23 % 의 조건으로, 전압 10 V/c㎡, 표 2 에 기재된 시간 (10 초간의 전해 연마를 실시하면, 연마량은 1 ∼ 2 ㎛ 가 된다.) 으로 실시했다.
<실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해>
실험예로서, 표 6, 8, 10 에 기재된 각 동박을 준비하고, 일방의 표면에, 표면 처리로서 표 7, 9, 11 에 기재된 조건으로 도금 처리를 실시했다. 또, 조화 처리를 실시하지 않는 것도 준비했다. 표의 「표면 처리」 의 「조화 처리」 란의 「무」 는, 표면 처리가 조화 처리가 아닌 것을 나타내고, 「유」 는, 표면 처리가 조화 처리인 것을 나타낸다.
또한, 압연 동박 (표의 「종류」 란의 「터프 피치동」 은 압연 동박인 것을 나타낸다.) 은 이하와 같이 제조했다. 소정의 구리 잉곳을 제조하여, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 소둔 라인의 소둔과 냉간 압연을 반복하여 1 ∼ 2 mm 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 소둔 라인으로 소둔하여 재결정시키고, 표 1 의 두께까지 최종 냉간 압연하여, 동박을 얻었다. 표의 「터프 피치동」 은 JIS H3100 C1100 으로 규격되어 있는 터프 피치동을 나타낸다.
또한, 표에 표면 처리 전의 동박 제작 공정의 포인트를 기재했다. 「고광택 압연」 은, 최종의 냉간 압연 (최종의 재결정 소둔 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 또한, 실험예 A3-1, A3-2, A4-1, A4-2 에 대해서는 동박의 두께가 6 ㎛, 12 ㎛, 35 ㎛ 인 동박도 제조하여, 평가했다. 그 결과, 동박의 두께가 18 ㎛ 의 경우와 동일한 결과가 되었다.
상기 서술한 바와 같이 하여 제작한 실시예 및 비교예의 각 샘플에 대해, 각종 평가를 하기와 같이 실시했다.
·표면 조도 (Rz) 의 측정 ;
각 실시예, 비교예의 표면 처리 후의 동박에 대해, 주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 표면 처리한 면에 대해 측정했다. 측정 기준 길이 0.8 mm, 평가 길이 4 mm, 컷오프치 0.25 mm, 이송 속도 0.1 mm/초의 조건으로 압연 방향 또는 전해 동박의 제조 장치에 있어서의 전해 동박의 진행 방향과 수직인 방향 (TD) 으로 측정 위치를 변경하여 10 회 실시하고, 10 회의 측정에서의 값을 구했다.
또한, 표면 처리 전의 동박에 대해서도, 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.
또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다. 표면 처리 동박이 캐리어가 부착된 동박의 극박 동층인 경우에는, 극박 동층의 조화 처리 표면에 대해 상기의 측정을 실시했다.
·표면의 2 승 평균 평방근 높이 Rq 의 측정 ;
각 실시예, 비교예의 표면 처리 후의 동박의 표면 처리면에 대해, 올림푸스사 제조 레이저 현미경 OLS4000 으로, 동박 표면의 2 승 평균 평방근 높이 Rq 를 측정했다. 동박 표면의 배율 1000 배 관찰에 있어서 평가 길이 647 ㎛, 컷오프치 제로의 조건에서, 압연 동박에 대해서는 압연 방향과 수직인 방향 (TD) 의 측정으로, 또는, 전해 동박에 대해서는 전해 동박의 제조 장치에 있어서의 전해 동박의 진행 방향과 수직인 방향 (TD) 의 측정으로, 각각 값을 구했다. 또한, 레이저 현미경에 의한 표면의 2 승 평균 평방근 높이 Rq 의 측정 환경 온도는 23 ∼ 25 ℃ 로 했다.
·표면의 스큐니스 Rsk 의 측정 ;
각 실시예, 비교예의 표면 처리 후의 동박의 표면 처리면에 대해, 올림푸스사 제조 레이저 현미경 OLS4000 으로, 동박의 표면 처리면의 스큐니스 Rsk 를 측정했다. 동박 표면의 배율 1000 배 관찰에 있어서 평가 길이 647 ㎛, 컷오프치 제로의 조건에서, 압연 동박에 대해서는 압연 방향과 수직인 방향 (TD) 의 측정으로, 또는, 전해 동박에 대해서는 전해 동박의 제조 장치에 있어서의 전해 동박의 진행 방향과 수직인 방향 (TD) 의 측정으로, 각각 값을 구했다. 또한, 레이저 현미경에 의한 표면의 스큐니스 Rsk 의 측정 환경 온도는 23 ∼ 25 ℃ 로 했다.
·동박 표면의 표면적 G 와 볼록부 체적 E 의 비 E/G 의 측정 ;
각 실시예, 비교예의 표면 처리 후의 동박의 표면 처리면에 대해, 올림푸스사 제조 레이저 현미경 OLS4000 으로, 평면에서 보았을 때에 얻어지는 표면적 G 와 볼록부 체적 E 를 측정하여, 비 E/G 를 산출했다. 평가 면적 647 ㎛ × 646 ㎛, 컷오프치 제로의 조건에서 값을 구했다. 또한, 레이저 현미경에 의한 평면에서 보았을 때에 얻어지는 표면적 G 와 볼록부 체적 E 의 측정 환경 온도는 23 ∼ 25 ℃ 로 했다.
·면적비 (D/C) ;
각 실시예, 비교예의 표면 처리 후의 동박의 표면 처리면에 대해, 동박 표면의 표면적은 레이저 현미경에 의한 측정법을 사용했다. 각 실시예, 비교예의 표면 처리 후의 동박에 대해, 올림푸스사 제조 레이저 현미경 OLS4000 을 사용하여 처리 표면의 배율 20 배에 있어서의 647 ㎛ × 646 ㎛ 상당 면적 (평면에서 보았을 때에 얻어지는 표면적) C (실데이터에서는 417,953 μ㎡) 에 있어서의 삼차원 표면적 D 를 측정하여, 삼차원 표면적 D ÷ 이차원 표면적 C = 면적비 (D/C) 로 하는 수법에 의해 산출을 실시했다. 또한, 레이저 현미경에 의한 삼차원 표면적 B 의 측정 환경 온도는 23 ∼ 25 ℃ 로 했다.
·입자의 면적비 (A/B) ;
조화 입자의 표면적은 레이저 현미경에 의한 측정법을 사용했다. 주식회사 키엔스 제조 레이저 마이크로 스코프 VK8500 을 사용하여 조화 처리면의 배율 2000 배에 있어서의 100 × 100 ㎛ 상당 면적 B (실데이터에서는 9982.52 μ㎡) 에 있어서의 삼차원 표면적 A 를 측정하여, 삼차원 표면적 A ÷ 이차원 표면적 B = 면적비 (A/B) 로 하는 수법에 의해 설정을 실시했다. 또한, 조화 처리가 되어 있지 않은 동박 표면에 대해서도, 당해 측정에 의해 삼차원 표면적 A ÷ 이차원 표면적 B = 면적비 (A/B) 는 산출되었다.
또, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다.
·광택도 ;
JIS Z8741 에 준거한 닛폰 덴쇼쿠 공업 주식회사 제조 광택도계 핸디글로스 미터 PG-1 을 사용하고, 압연 방향 (MD, 전해 동박의 경우에는 통박 방향) 및 압연 방향에 직각인 방향 (TD, 전해 동박의 경우에는 통박 방향에 직각인 방향) 의 각각의 입사각 60 도로 표면 처리면 (표면 처리가 조화 처리인 경우에는 조화면) 에 대해 측정했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다. 또한, 표면 처리 전의 동박에 대해서도, 동일하게 하여 광택도를 구해 두었다.
·명도 곡선의 기울기
표면 처리 동박을 당해 표면 처리 동박의 조화 처리 표면측으로부터 폴리이미드 필름 (실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-14 에 대해서는 가네카 제조 두께 25 ㎛ 또는 50 ㎛ 또는 토레 듀퐁 제조 두께 50 ㎛ 중 어느 것의 폴리이미드 필름을 사용하고, 실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해서는 가네카 제조 두께 50 ㎛, 2 층 구리 피복 적층판용 픽시오 (PIXEO) 의 폴리이미드 필름을 사용했다.) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제작했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박을, 당해 표면 처리를 한 면측으로부터, 폴리이미드 필름의 양면에 첩합하고, 표면 처리 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제작했다. 계속해서, 라인상의 흑색 마크를 인쇄한 인쇄물을, 샘플 필름의 아래에 깔고, 인쇄물을 샘플 필름 너머로 CCD 카메라 (8192 화소의 라인 CCD 카메라) 로 촬영하고, 촬영에 의해 얻어진 화상에 대해, 관찰된 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 기울기 (각도) 를 측정했다. 이 때 사용한 촬영 장치의 구성 및 명도 곡선의 기울기의 측정 방법을 나타내는 모식도를 도 3 에 나타낸다.
또, ΔB 및 t1, t2, Sv 는, 도 2 에서 나타내는 바와 같이 하기 촬영 장치로 측정했다. 또한, 가로축의 1 픽셀은 10 ㎛ 길이에 상당한다.
상기 「라인상의 흑색 마크를 인쇄한 인쇄물」 은, 광택도 43.0 ± 2 의 백색의 광택지 상에 JIS P8208 (1998) (도 1 협잡물 계측 도표의 카피) 및 JIS P8145 (2011) (부속서 JA (규정) 육안 확인법 이물질 비교 차트 도 JA. 1-육안 확인법 이물질 비교 차트의 카피) 의 어느 것에도 채용되어 있는 도 6 에 나타내는 투명 필름에 각종의 선 등이 인쇄된 협잡물 (挾雜物)) (주식회사 초요카이 제조 품명 :
「협잡물 측정 도표-풀 사이즈판」 품번 : JQA160-20151-1 (독립 행정법인 국립 인쇄국에서 제조됨)) 을 게재한 것을 사용했다.
상기 광택지의 광택도는, JIS Z8741 에 준거한 닛폰 덴쇼쿠 공업 주식회사 제조 광택도계 핸디글로스미터 PG-1 을 사용하여, 입사각 60 도로 측정했다.
촬영 장치는, CCD 카메라, 마크를 부여한 종이를 아래에 놓은 폴리이미드 기판을 두는 스테이지 (백색), 폴리이미드 기판의 촬영부에 광을 조사하는 조명용 전원, 촬영 대상의 마크가 부여된 종이를 아래에 놓은 평가용 폴리이미드 기판을 스테이지 상에 반송하는 반송기 (도시 생략) 를 구비하고 있다. 당해 촬영 장치의 주된 사양을 이하에 나타낸다 :
·촬영 장치 : 주식회사 니레코 제조 시트 검사 장치 Mujiken
·라인 CCD 카메라 : 8192 화소 (160 MHz), 1024 계조 디지털 (10 비트)
·조명용 전원 : 고주파 점등 전원 (전원 유닛 × 2)
·조명 : 형광등 (30 W, 모델명 : FPL27EX-D, 트윈 형광등)
Sv 측정용의 라인은, 0.7 ㎟ 의 도 6 의 협잡물에 그려진 화살표로 나타내는 라인을 사용했다. 당해 라인의 폭은 0.3 mm 이다. 또, 라인 CCD 카메라 시야는 도 6 의 점선의 배치로 했다.
라인 CCD 카메라에 의한 촬영에서는, 풀스케일 256 계조로 신호를 확인하고, 측정 대상의 폴리이미드 필름 (폴리이미드 기판) 을 두지 않은 상태에서, 인쇄물의 흑색 마크가 존재하지 않는 지점 (상기 백색의 광택지 상에 상기 투명 필름을 얹어놓고, 투명 필름측으로부터 협잡물에 인쇄되어 있는 마크 외의 지점을 CCD 카메라로 측정한 경우) 의 피크 계조 신호가 230 ± 5 에 들어가도록 렌즈 조리개를 조정했다. 카메라 스캔 타임 (카메라의 셔터가 열려 있는 시간, 광을 취입하는 시간) 은 250 μ 초 고정으로 하고, 상기 계조 이내에 들어가도록 렌즈 조리개를 조정했다.
또한, 프린트 배선판 및 구리 피복 적층판에 대해, 라인상의 동박을 마크로 하여 ΔB 그리고 Sv 를 측정하는 경우에는, 라인상으로 한 동박의 배면에 광택도 43.0 ± 2 의 백색의 광택지를 깔고, 당해 폴리이미드 필름 너머로 CCD 카메라 (8192 화소의 라인 CCD 카메라) 로 촬영하고, 촬영에 의해 얻어진 화상에 대해, 관찰된 동박이 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서, 마크의 단부로부터 마크가 없는 부분에 걸쳐 생기는 명도 곡선으로부터 ΔB 및 t1, t2, Sv 를 측정하는 것 이외는, 상기의 「라인상의 흑색 마크를 인쇄한 인쇄물」 을 사용하여 ΔB 그리고 Sv 를 측정한 조건과 동일하게 한다.
또한, 도 3 에 나타낸 명도에 대해, 0 은 「흑」 을 의미하고, 명도 255 는 「백」 을 의미하고, 「흑」 으로부터 「백」까지의 회색의 정도 (흑백의 농담, 그레이 스케일) 를 256 계조로 분할하여 표시하고 있다.
·시인성 (수지 투명성) ;
표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-15 에 대해서는 가네카 제조 두께 25 ㎛ 또는 50 ㎛ 또는 토레 듀퐁 제조 두께 50 ㎛ 중 어느 것의 폴리이미드 필름을 사용하고, 실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해서는 가네카 제조 두께 50 ㎛, 2 층 구리 피복 적층판용 픽시오 (PIXEO) 의 폴리이미드 필름을 사용했다.) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박을, 당해 표면 처리를 한 면측으로부터, 폴리이미드 필름의 양면에 첩합하고, 표면 처리 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조했다. 얻어진 수지층의 일면에 인쇄물 (직경 6 cm 의 흑색의 원) 을 첩부하고, 반대면으로부터 수지층 너머로 인쇄물의 시인성을 판정했다. 인쇄물의 흑색의 원의 윤곽이 원주의 90 % 이상의 길이에 있어서 또렷한 것을 「◎」, 흑색의 원의 윤곽이 원주의 80 % 이상 90 % 미만의 길이에 있어서 또렷한 것을 「○」 (이상 합격), 흑색의 원의 윤곽이 원주의 0 ∼ 80 % 미만의 길이에 있어서 또렷한 것 및 윤곽이 무너진 것을 「×」 (불합격) 으로 평가했다.
·필 강도 (접착 강도) ;
IPC-TM-650 에 준거하여, 인장 시험기 오토 그래프 100 으로 상태 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/mm 이상을 적층 기판 용도로 사용할 수 있는 것으로 했다. 또한, 본 필 강도의 측정에는 실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-15 에 대해서는 가네카 제조 두께 25 ㎛ 또는 50 ㎛ 또는 토레 듀퐁 제조 두께 50 ㎛ 중 어느 것의 폴리이미드 필름을 사용하고, 실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해서는 가네카 제조 두께 50 ㎛, 2 층 구리 피복 적층판용 픽시오 (PIXEO) 의 폴리이미드 필름을 사용하고, 당해 폴리이미드 필름과 본 발명의 실시예 및 비교예에 관련된 표면 처리 동박의 표면 처리면을 접착한 샘플을 사용했다. 또, 측정시에, 폴리이미드 필름을 경질 기재 (스테인리스의 판 또는 합성 수지의 판 (필 강도 측정 중에 변형되지 않으면 된다)) 에 양면 테이프로 첩부함으로써, 혹은 순간 접착제로 첩부함으로써 고정했다. 또, 표 중의 필 강도의 값의 단위는 N/mm 이다.
·땜납 내열 평가 ;
표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-15 에 대해서는 가네카 제조 두께 25 ㎛ 또는 50 ㎛ 또는 토레 듀퐁 제조 두께 50 ㎛ 중 어느 것의 폴리이미드 필름을 사용하고, 실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해서는 가네카 제조 두께 50 ㎛, 2 층 구리 피복 적층판용 픽시오 (PIXEO) 의 폴리이미드 필름을 사용했다.) 의 양면에 첩합했다. 얻어진 양면 적층판에 대해, JIS C6471 에 준거한 테스트 쿠폰을 작성했다. 작성한 테스트 쿠폰을 85 ℃, 85 % RH 의 고온 고습하에서 48 시간 노출한 후에, 300 ℃ 의 땜납조에 띄우고, 땜납 내열 특성을 평가했다. 땜납 내열 시험 후에, 동박 조화 처리면과 폴리이미드 수지 접착면의 계면에 있어서, 테스트 쿠폰 중의 동박 면적의 5 % 이상의 면적에 있어서, 팽창에 의해 계면이 변색한 것을 × (불합격), 면적이 5 % 미만의 팽창 변색의 경우를 ○, 전혀 팽창 변색이 발생하지 않은 것을 ◎ 로서 평가했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다.
·수율
표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름 (실험예 A1-1 ∼ A1-30, 실험예 B1-1 ∼ B1-15 에 대해서는 가네카 제조 두께 25 ㎛ 또는 50 ㎛ 또는 토레 듀퐁 제조 두께 50 ㎛ 중 어느 것의 폴리이미드 필름을 사용하고, 실험예 A2-1 ∼ A2-7, B2-1 ∼ B2-2, A3-1 ∼ A3-9, B3-1 ∼ B3-5, A4-1 ∼ A4-8, B4-1 ∼ B4-5 에 대해서는 가네카 제조 두께 50 ㎛, 2 층 구리 피복 적층판용 픽시오 (PIXEO) 의 폴리이미드 필름을 사용했다.) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 하여, L/S 가 30 ㎛/30 ㎛ 의 회로폭의 FPC 를 제조했다. 그 후, 가로 세로 20 ㎛ × 20 ㎛ 의 마크를 폴리이미드 너머로 CCD 카메라로 검출하는 것을 시도했다. 10 회 중 9 회 이상 검출된 경우에는 「◎」, 7 ∼ 8 회 검출된 경우에는 「○」, 6 회 검출된 경우에는 「△」, 5 회 이하 검출된 경우에는 「×」 로 했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다.
·에칭에 의한 회로 형상 (파인 패턴 특성)
동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합했다. 파인 패턴 회로 형성성을 평가하기 위해서 동박 두께를 동일하게 할 필요가 있고, 여기서는 12 ㎛ 동박 두께를 기준으로 했다. 즉, 12 ㎛ 보다 두께가 두꺼운 경우에는, 전해 연마에 의해 12 ㎛ 두께까지 감소시켰다. 한편 12 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 12 ㎛ 두께까지 증가시켰다. 얻어진 양면 적층판의 편면측에 대해, 적층판의 동박 광택면측에 감광성 레지스트 도포 및 노광 공정에 의해, 파인 패턴 회로를 인쇄하고, 동박의 불요 부분을 하기 조건으로 에칭 처리를 실시하여, L/S = 20/20 ㎛ 가 되는 파인 패턴 회로를 형성했다. 여기서 회로폭은 회로 단면의 보텀폭이 20 ㎛ 가 되도록 했다.
(에칭 조건)
장치 : 스프레이식 소형 에칭 장치
스프레이압 : 0.2 MPa
에칭액 : 염화 제 2 철 수용액 (비중 40 보메)
액 온도 : 50 ℃
파인 패턴 회로 형성 후에, 45 ℃ 의 NaOH 수용액에 1 분간 침지시켜 감광성 레지스트막을 박리했다.
·에칭 팩터 (Ef) 의 산출
상기에서 얻어진 파인 패턴 회로 샘플을, 히타치 하이테크놀로지즈사 제조 주사형 전자 현미경 사진 S4700 을 사용하여, 2000 배의 배율로 회로 상부로부터 관찰을 실시하고, 회로 상부의 탑폭 (Wa) 과 회로 저부의 보텀폭 (Wb) 을 측정했다. 동박 두께 (T) 는 12 ㎛ 로 했다. 에칭 팩터 (Ef) 는, 하기 식에 의해 산출했다.
에칭 팩터 (Ef) = (2 × T)/(Wb - Wa)
또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다.
·전송 손실의 측정
각 샘플에 대해, 표면 처리 동박의 표면 처리된 측의 면을, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하여, 주파수 20 GHz 및 주파수 40 GHz 에서의 전송 손실을 구했다. 또한, 평가 조건을 가능한 한 일치시키기 위해, 표면 처리 동박과 액정 폴리머 수지를 첩합한 후에, 동박 두께를 18 ㎛ 로 했다. 즉, 18 ㎛ 보다 동박의 두께가 두꺼운 경우에는, 전해 연마에 의해 18 ㎛ 두께까지 감소시켰다. 한편 18 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 18 ㎛ 두께까지 증가시켰다. 주파수 20 GHz 에 있어서의 전송 손실의 평가로서 3.7 dB/10 cm 미만을 ◎, 3.7 dB/10 cm 이상 또한 4.1 dB/10 cm 미만을 ○, 4.1 dB/10 cm 이상 또한 5.0 dB/10 cm 미만을 △, 5.0 dB/10 cm 이상을 × 로 했다.
또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대해, 전술한 각 측정을 할 수 있다.
또, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 형성하기 위해 표면 처리를 실시한 경우에는, 당해 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해 상기의 측정을 실시했다.
상기 각 시험의 조건 및 평가를 표 1 ∼ 11 에 나타낸다.
Figure 112015041288979-pct00004
Figure 112015041288979-pct00005
Figure 112015041288979-pct00006
Figure 112015041288979-pct00007
Figure 112015041288979-pct00008
Figure 112015041288979-pct00009
Figure 112015041288979-pct00010
Figure 112015041288979-pct00011
Figure 112015041288979-pct00012
Figure 112015041288979-pct00013
Figure 112015041288979-pct00014
Sv 가 본원 발명의 범위를 만족시키는 실험예는 시인성이 양호해지고, 수율 도 양호했다.
도 4 에, 상기 Rz 평가시의, (a) 실험예 B3-1, (b) 실험예 A3-1, (c) 실험예 A3-2, (d) 실험예 A3-3, (e) 실험예 A3-4, (f) 실험예 A3-5, (g) 실험예 A3-6, (h) 실험예 A3-7, (i) 실험예 A3-8, (j) 실험예 A3-9, (k) 실험예 B3-2, (l) 실험예 B3-3 의 동박 표면의 SEM 관찰 사진을 각각 나타낸다.
또, 상기 실시예에 있어서, 마크의 폭을 0.3 mm 에서 0.16 mm (협잡물의 시트의 면적 0.5 ㎟ 의 0.5 의 기재에 가까운 쪽으로부터 3 번째의 마크 (도 7 의 화살표가 가리키는 마크) 로 변경하여 동일한 Sv 값 및 ΔB 값의 측정을 실시했지만, 모두 Sv 값 및 ΔB 값은 마크의 폭을 0.3 mm 로 한 경우와 동일한 값이 되었다.
또한, 상기 실시예에 있어서, 「명도 곡선의 탑 평균치 Bt」 에 대해, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치를, 100 ㎛ 떨어진 위치, 300 ㎛ 떨어진 위치, 500 ㎛ 떨어진 위치로 하여, 당해 위치로부터, 각각 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균치로 변경하여 동일한 Sv 값 및 ΔB 값의 측정을 실시했지만, 모두 Sv 값 및 ΔB 값은, 마크의 양측의 단부 위치로부터 50 ㎛ 떨어진 위치로부터 30 ㎛ 간격으로 5 지점 (양측에서 합계 10 지점) 측정했을 때의 명도의 평균치를 「명도 곡선의 탑 평균치 Bt」 로 한 경우의 Sv 값 및 ΔB 값과 동일한 값이 되었다.

Claims (30)

  1. 일방 또는 양방의 표면에 표면 처리가 실시된 표면 처리 동박으로서,
    상기 표면 처리가 실시된 표면의 TD 의 10 점 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이고,
    상기 동박을 표면 처리가 실시되어 있는 표면측으로부터 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고,
    라인상의 마크를 인쇄한 인쇄물을, 노출한 상기 폴리이미드 기판 아래에 깔고, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서,
    상기 마크의 단부로부터 상기 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식
    Sv = (ΔB × 0.1)/(t1 - t2) (1)
    으로 정의되는 Sv 가 3.5 이상이 되는 표면 처리 동박.
  2. 일방 또는 양방의 표면에 표면 처리가 실시된 표면 처리 동박으로서,
    상기 표면 처리가 실시된 표면의 TD 의 10 점 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이고,
    상기 동박을 표면 처리가 실시되어 있는 표면측으로부터 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고,
    라인상의 마크를 인쇄한 인쇄물을, 노출한 상기 폴리이미드 기판 아래에 깔고, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서,
    상기 마크의 단부로부터 상기 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 와의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식
    Sv = (ΔB × 0.1)/(t1 - t2) (1)
    으로 정의되는 Sv 가 3.5 이상이 되고,
    하기 a ∼ f 중 1 개 또는 2 개 이상을 만족하는 표면 처리 동박:
    a. 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 가 40 이상이고,
    b. 상기 표면 처리가 조화 처리이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이며, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이고,
    c. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이고,
    d. 상기 표면 처리가 실시되어 있는 면의 표면의 2 승 평균 평방근 높이 Rq 가 0.14 ∼ 0.63 ㎛ 이고,
    e. 상기 표면 처리가 실시되어 있는 표면을 평면에서 보았을 때에 얻어지는 표면적 G 와, 상기 표면 처리가 실시되어 있는 표면의 볼록부 체적 E 의 비 E/G 가 2.11 ∼ 23.91 이고,
    f. 상기 표면의 삼차원 표면적 D 와 상기 이차원 표면적 (표면을 평면에서 보았을 때에 얻어지는 표면적) C 의 비 D/C 가 1.0 ∼ 1.7 이다.
  3. 일방 또는 양방의 표면에 표면 처리가 실시된 표면 처리 동박으로서,
    상기 표면 처리가 실시된 표면의 TD 의 10 점 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이고,
    상기 동박을 표면 처리가 실시되어 있는 표면측으로부터 폴리이미드 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거하고,
    라인상의 마크를 인쇄한 인쇄물을, 노출한 상기 폴리이미드 기판 아래에 깔고, 상기 인쇄물을 상기 폴리이미드 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 마크가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서,
    상기 마크의 단부로부터 상기 마크가 그려져 있지 않은 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차를 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 와의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 마크에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식
    Sv = (ΔB × 0.1)/(t1 - t2) (1)
    으로 정의되는 Sv 가 3.5 이상이 되고,
    상기 표면 처리가 실시되어 있는 면의 표면의 JIS B0601-2001 에 기초하는 스큐니스 Rsk 가 -0.35 ∼ 0.53 이고,
    하기 a ∼ f 중 1 개 또는 2 개 이상을 만족하는 표면 처리 동박:
    a. 상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 가 40 이상이고,
    b. 상기 표면 처리가 조화 처리이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이며, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이고,
    c. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이고,
    d. 상기 표면 처리가 실시되어 있는 면의 표면의 2 승 평균 평방근 높이 Rq 가 0.14 ∼ 0.63 ㎛ 이고,
    e. 상기 표면 처리가 실시되어 있는 표면을 평면에서 보았을 때에 얻어지는 표면적 G 와, 상기 표면 처리가 실시되어 있는 표면의 볼록부 체적 E 의 비 E/G 가 2.11 ∼ 23.91 이고,
    f. 상기 표면의 삼차원 표면적 D 와 상기 이차원 표면적 (표면을 평면에서 보았을 때에 얻어지는 표면적) C 의 비 D/C 가 1.0 ∼ 1.7 이다.
  4. 제 1 항에 있어서,
    상기 마크의 단부로부터 상기 마크가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 가 40 이상인 표면 처리 동박.
  5. 제 4 항에 있어서,
    상기 촬영에 의해 얻어진 화상으로부터 제작한 관찰 지점-명도 그래프에 있어서, ΔB 가 50 이상이 되는 표면 처리 동박.
  6. 제 1 항에 있어서,
    상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 3.9 이상이 되는 표면 처리 동박.
  7. 제 6 항에 있어서,
    상기 명도 곡선에 있어서의 (1) 식으로 정의되는 Sv 가 5.0 이상이 되는 표면 처리 동박.
  8. 제 1 항에 있어서,
    상기 표면 처리가 조화 처리이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이며,
    조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측에서 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 표면 처리 동박.
  9. 제 8 항에 있어서,
    상기 MD 의 60 도 광택도가 90 ∼ 250 % 인 표면 처리 동박.
  10. 제 8 항에 있어서,
    상기 A/B 가 2.00 ∼ 2.20 인 표면 처리 동박.
  11. 제 8 항에 있어서,
    조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 표면 처리 동박.
  12. 제 11 항에 있어서,
    조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 F (F = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 인 표면 처리 동박.
  13. 제 1 항에 있어서,
    상기 표면 처리가 실시되어 있는 면의 표면의 2 승 평균 평방근 높이 Rq 가 0.14 ∼ 0.63 ㎛ 인 표면 처리 동박.
  14. 제 13 항에 있어서,
    상기 표면 처리 동박의 상기 표면의 2 승 평균 평방근 높이 Rq 가 0.25 ∼ 0.60 ㎛ 인 표면 처리 동박.
  15. 제 13 항에 있어서,
    상기 표면 처리가 실시되어 있는 면의 표면의 JIS B0601-2001 에 기초하는 스큐니스 Rsk 가 -0.35 ∼ 0.53 인 표면 처리 동박.
  16. 제 15 항에 있어서,
    상기 표면의 스큐니스 Rsk 가 -0.30 ∼ 0.39 인 표면 처리 동박.
  17. 제 1 항에 있어서,
    상기 표면 처리가 실시되어 있는 표면을 평면에서 보았을 때에 얻어지는 표면적 G 와, 상기 표면 처리가 실시되어 있는 표면의 볼록부 체적 E 의 비 E/G 가 2.11 ∼ 23.91 인 표면 처리 동박.
  18. 제 17 항에 있어서,
    상기 비 E/G 가 2.95 ∼ 21.42 인 표면 처리 동박.
  19. 제 1 항에 있어서,
    상기 표면의 삼차원 표면적 D 와 상기 이차원 표면적 (표면을 평면에서 보았을 때에 얻어지는 표면적) C 의 비 D/C 가 1.0 ∼ 1.7 인 표면 처리 동박.
  20. 제 19 항에 있어서,
    상기 D/C 가 1.0 ∼ 1.6 인 표면 처리 동박.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 기재된 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판.
  22. 제 1 항 내지 제 20 항 중 어느 한 항에 기재된 표면 처리 동박을 사용한 프린트 배선판.
  23. 절연 수지 기판과, 상기 절연 기판 상에 형성된 구리 회로를 갖는 프린트 배선판으로서,
    상기 구리 회로를, 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 구리 회로가 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서,
    상기 구리 회로의 단부로부터 상기 구리 회로가 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 구리 회로에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 구리 회로에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식
    Sv = (ΔB × 0.1)/(t1 - t2) (1)
    으로 정의되는 Sv 가 3.5 이상이 되는 프린트 배선판.
  24. 제 22 항에 기재된 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
  25. 제 22 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 22 항에 기재된 프린트 배선판 또는 제 22 항에 기재된 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
  26. 제 22 항에 기재된 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기.
  27. 제 22 항에 기재된 프린트 배선판이 2 개 이상 접속된 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판을 제조하는 방법.
  28. 제 22 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 22 항에 기재된 프린트 배선판 또는 제 22 항에 기재된 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및,
    제 22 항에 기재된 프린트 배선판이 2 개 이상 접속된 프린트 배선판과, 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
  29. 절연 수지 기판과, 상기 절연 기판 상에 형성된 동박을 갖는 구리 피복 적층판으로서,
    상기 구리 피복 적층판의 상기 동박을, 에칭에 의해 라인상의 동박으로 한 후에, 상기 절연 수지 기판 너머로 CCD 카메라로 촬영했을 때,
    상기 촬영에 의해 얻어진 화상에 대해, 관찰된 상기 라인상의 동박이 뻗는 방향과 수직인 방향을 따라 관찰 지점마다의 명도를 측정하여 제작한, 관찰 지점-명도 그래프에 있어서,
    상기 라인상의 동박의 단부로부터 상기 라인상의 동박이 없는 부분에 걸쳐 생기는 명도 곡선의 탑 평균치를 Bt, 보텀 평균치를 Bb 로 하고, 또한, 탑 평균치 Bt 와 보텀 평균치 Bb 의 차 ΔB (ΔB = Bt - Bb) 로 하고, 관찰 지점-명도 그래프에 있어서, 명도 곡선과 Bt 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t1 로 하고, 명도 곡선과 Bt 의 교점으로부터 Bt 를 기준으로 0.1ΔB 까지의 깊이 범위에 있어서, 명도 곡선과 0.1ΔB 의 교점 중, 상기 라인상의 표면 처리 동박에 가장 가까운 교점의 위치를 나타내는 값을 t2 로 했을 때에, 하기 (1) 식
    Sv = (ΔB × 0.1)/(t1 - t2) (1)
    으로 정의되는 Sv 가 3.5 이상이 되는 구리 피복 적층판.
  30. 삭제
KR1020157011076A 2012-11-09 2013-11-11 표면 처리 동박 및 그것을 사용한 적층판 KR101631423B1 (ko)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
JPJP-P-2012-247887 2012-11-09
JP2012247887 2012-11-09
JPJP-P-2012-247923 2012-11-09
JP2012247923 2012-11-09
JP2012270786A JP5362899B1 (ja) 2012-09-10 2012-12-11 表面処理銅箔及びそれを用いた積層板
JPJP-P-2012-270786 2012-12-11
JPJP-P-2012-288813 2012-12-28
JP2012288835 2012-12-28
JPJP-P-2012-288835 2012-12-28
JP2012288813 2012-12-28
JP2013000676A JP5362921B1 (ja) 2012-11-09 2013-01-07 表面処理銅箔及びそれを用いた積層板
JPJP-P-2013-000676 2013-01-07
JPJP-P-2013-013698 2013-01-28
JP2013013702A JP5362923B1 (ja) 2012-10-12 2013-01-28 表面処理銅箔及びそれを用いた積層板
JPJP-P-2013-013702 2013-01-28
JP2013013698A JP5362922B1 (ja) 2012-10-12 2013-01-28 表面処理銅箔及びそれを用いた積層板
PCT/JP2013/080481 WO2014073696A1 (ja) 2012-11-09 2013-11-11 表面処理銅箔及びそれを用いた積層板

Publications (2)

Publication Number Publication Date
KR20150064140A KR20150064140A (ko) 2015-06-10
KR101631423B1 true KR101631423B1 (ko) 2016-06-16

Family

ID=50684784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157011076A KR101631423B1 (ko) 2012-11-09 2013-11-11 표면 처리 동박 및 그것을 사용한 적층판

Country Status (4)

Country Link
KR (1) KR101631423B1 (ko)
CN (1) CN104781451A (ko)
TW (1) TWI556951B (ko)
WO (1) WO2014073696A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6014186B2 (ja) * 2015-03-03 2016-10-25 イルジン マテリアルズ カンパニー リミテッドIljin Materials Co., Ltd. 電解銅箔、これを含む電気部品および電池
US10448507B2 (en) 2016-01-15 2019-10-15 Jx Nippon Mining & Metals Corporation Copper foil, copper-clad laminate board, method for producing printed wiring board, method for producing electronic apparatus, method for producing transmission channel, and method for producing antenna
JP6328679B2 (ja) * 2016-03-28 2018-05-23 Jx金属株式会社 フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005161840A (ja) 2003-11-11 2005-06-23 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、およびプリント配線板
JP2012211351A (ja) 2011-03-30 2012-11-01 Jx Nippon Mining & Metals Corp 電解銅箔及び電解銅箔の製造方法
JP2012212529A (ja) 2011-03-30 2012-11-01 Jx Nippon Mining & Metals Corp 二次電池負極集電体用電解銅箔及びその製造方法
JP2012240625A (ja) 2011-05-24 2012-12-10 Toyota Boshoku Corp 車両用シート

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2849059B2 (ja) * 1995-09-28 1999-01-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
JP2001089892A (ja) * 1999-09-21 2001-04-03 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP3370636B2 (ja) * 2000-03-03 2003-01-27 三井金属鉱業株式会社 キャリア箔付金属箔及びその製造方法
US6500349B2 (en) * 2000-12-26 2002-12-31 Oak-Mitsui, Inc. Manufacture of printed circuits using single layer processing techniques
US6984456B2 (en) 2002-05-13 2006-01-10 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board for chip-on flexibles
JP2004098659A (ja) 2002-07-19 2004-04-02 Ube Ind Ltd 銅張積層板及びその製造方法
KR101154565B1 (ko) * 2006-02-14 2012-06-08 엘지이노텍 주식회사 다층 연성회로기판 및 그 제조 방법
WO2007145164A1 (ja) * 2006-06-12 2007-12-21 Nippon Mining & Metals Co., Ltd. 粗化処理面を備えた圧延銅又は銅合金箔及び圧延銅又は銅合金箔の粗化方法
EP2433673A1 (en) * 2007-02-16 2012-03-28 Second Sight Medical Products, Inc. Flexible circuit electrode array with wire or film support
WO2010061736A1 (ja) * 2008-11-25 2010-06-03 日鉱金属株式会社 印刷回路用銅箔
JP5467930B2 (ja) * 2010-05-19 2014-04-09 Jx日鉱日石金属株式会社 銅張積層板
JP5124039B2 (ja) * 2011-03-23 2013-01-23 Jx日鉱日石金属株式会社 銅箔及びそれを用いた銅張積層板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005161840A (ja) 2003-11-11 2005-06-23 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、およびプリント配線板
JP2012211351A (ja) 2011-03-30 2012-11-01 Jx Nippon Mining & Metals Corp 電解銅箔及び電解銅箔の製造方法
JP2012212529A (ja) 2011-03-30 2012-11-01 Jx Nippon Mining & Metals Corp 二次電池負極集電体用電解銅箔及びその製造方法
JP2012240625A (ja) 2011-05-24 2012-12-10 Toyota Boshoku Corp 車両用シート

Also Published As

Publication number Publication date
CN104781451A (zh) 2015-07-15
TWI556951B (zh) 2016-11-11
KR20150064140A (ko) 2015-06-10
WO2014073696A1 (ja) 2014-05-15
TW201427818A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
KR101887791B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
KR101498435B1 (ko) 표면 처리 구리박 및 그것을 사용한 적층판, 프린트 배선판 그리고 구리 피복 적층판
KR101456419B1 (ko) 표면 처리 구리박 및 그것을 사용한 적층판
KR101716988B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판
KR101498436B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판
KR101822325B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR101751622B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR20160129916A (ko) 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
JP5362923B1 (ja) 表面処理銅箔及びそれを用いた積層板
JP5362922B1 (ja) 表面処理銅箔及びそれを用いた積層板
TWI503062B (zh) Surface treatment of copper foil and the use of its laminated board, printed wiring board, electronic equipment and manufacturing printed wiring board method
JP5432357B1 (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
KR101631423B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판
JP2014065974A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4