KR101822325B1

KR101822325B1 - 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법

Info

Publication number: KR101822325B1
Application number: KR1020167030318A
Authority: KR
Inventors: 히데타 아라이; 아츠시 미키
Original assignee: 제이엑스금속주식회사
Priority date: 2012-05-11
Filing date: 2013-04-30
Publication date: 2018-01-25
Also published as: TW201402840A; MY194478A; KR101704892B1; CN104271813A; JP2014148691A; JP5475897B1; MY171074A; KR20150008482A; WO2013168646A1; KR20160128467A; PH12014502509A1; CN107022774A; PH12014502509B1; TWI479036B; CN104271813B

Abstract

수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다. 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 ％ 이고, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이다.

Description

표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법{SURFACE-TREATED COPPER FOIL AND LAMINATE USING SAME, COPPER FOIL, PRINTED WIRING BOARD, ELECTRONIC DEVICE, AND PROCESS FOR PRODUCING PRINTED WIRING BOARD}

본 발명은 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법에 관한 것으로, 특히 동박을 에칭한 후의 잔부의 수지 투명성이 요구되는 분야에 바람직한 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법에 관한 것이다.

스마트 폰이나 태블릿 PC 와 같은 소형 전자 기기에는 배선의 용이성이나 경량성에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되어 있다. 최근, 이들 전자 기기의 고기능화에 의해 신호 전송 속도의 고속화가 진행되어, FPC 에 있어서도 임피던스 정합이 중요한 요소로 되어 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서, FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화 (厚層化) 가 진행되고 있다. 한편, FPC 는 액정 기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되는데, 이 때의 위치 맞춤은 동박과 수지 절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지 절연층을 투과하여 시인되는 위치 결정 패턴을 개재하여 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.

또, 동박과 수지 절연층의 적층판인 구리 피복 적층판은, 표면에 조화 (粗化) 도금이 실시된 압연 동박을 사용해도 제조할 수 있다. 이 압연 동박은, 통상적으로 터프 피치동 (산소 함유량 100 ∼ 500 중량ppm) 또는 무산소동 (산소 함유량 10 중량ppm 이하) 을 소재로서 사용하고, 이들 잉곳을 열간 압연한 후, 소정의 두께까지 냉간 압연과 어닐링을 반복하여 제조된다.

이와 같은 기술로서, 예를 들어 특허문헌 1 에는 폴리이미드 필름과 저조도 동박이 적층되어 이루어지고, 동박 에칭 후의 필름의 파장 600 ㎚ 에서의 광 투과율이 40 ％ 이상, 담가 (曇價) (HAZE) 가 30 ％ 이하이고, 접착 강도가 500 N/m 이상인 구리 피복 적층판에 관련된 발명이 개시되어 있다.

또, 특허문헌 2 에는 전해 동박에 의한 도체층이 적층된 절연층을 갖고, 당해 도체층을 에칭하여 회로 형성했을 때의 에칭 영역에 있어서의 절연층의 광 투과성이 50 ％ 이상인 칩 온 플렉시블 (COF) 용 플렉시블 프린트 배선판에 있어서, 상기 전해 동박은 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 그 접착면의 표면 조도 (Rz) 는 0.05 ∼ 1.5 ㎛ 임과 함께 입사각 60°에 있어서의 경면 광택도가 250 이상인 것을 특징으로 하는 COF 용 플렉시블 프린트 배선판에 관련된 발명이 개시되어 있다.

또, 특허문헌 3 에는 인쇄 회로용 동박의 처리 방법에 있어서, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 또한 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 동박의 처리 방법에 관련된 발명이 개시되어 있다.

일본 공개특허공보 2004-98659호 WO2003/096776 일본 특허 제2849059호

특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리 후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 동박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는 피로에 의해 단선되는 경우가 있어 수지 투시성이 떨어지는 경우가 있다.

또, 특허문헌 2 에서는, 조화 처리가 이루어지지 않아, COF 용 플렉시블 프린트 배선판 이외의 용도에 있어서는 동박과 수지의 밀착 강도가 낮아 불충분하다.

또한, 특허문헌 3 에 기재된 처리 방법에서는, 동박에 대한 Cu-Co-Ni 에 의한 미세 처리는 가능했지만, 당해 동박을 수지와 접착시켜 에칭으로 제거한 후의 수지에 대하여 우수한 투명성을 실현할 수 없었다.

본 발명은, 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다.

본 발명자들은 예의 연구를 거듭한 결과, 표면에 조화 처리에 의해 조화 입자가 형성된 동박에 있어서, 수지 기판에 접착되어 있는 측의 표면 평균 조도 Rz, 광택도, 및 조화 입자의 표면적과 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적의 비가, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치는 것을 알아내었다.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 ％ 이고, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 표면 처리 동박이다.

본 발명에 관련된 표면 처리 동박의 일 실시형태에 있어서는, 상기 MD 의 60 도 광택도가 90 ∼ 250 ％ 이다.

본 발명에 관련된 표면 처리 동박의 다른 실시형태에 있어서는, 상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 A/B 가 2.00 ∼ 2.20 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 이다.

본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 동박을 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합 (貼合) 한 후, 에칭으로 상기 양면의 동박을 제거했을 때, 상기 수지 기판의 헤이즈값이 20 ∼ 70 ％ 가 된다.

본 발명은 다른 일 측면에 있어서, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 상기 동박을 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거했을 때, 상기 수지 기판의 헤이즈값이 20 ∼ 70 ％ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박에 사용되는 조화 처리 전의 동박이다.

본 발명의 조화 처리 전의 동박은 일 실시형태에 있어서, MD 의 60 도 광택도가 500 ∼ 800 ％ 이다.

본 발명은 또 다른 측면에 있어서, MD 의 60 도 광택도가 501 ∼ 800 ％ 인 동박이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박을 사용한 프린트 배선판이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 1 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는 프린트 배선판을 제조하는 방법이다.

본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명 프린트 배선판 또는 본 발명 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.

본 발명에 의하면, 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공할 수 있다.

도 1a 는 Rz 평가시의 (a) 비교예 1 의 동박 표면의 SEM 관찰 사진이다.
도 1b 는 Rz 평가시의 (b) 비교예 2 의 동박 표면의 SEM 관찰 사진이다.
도 1c 는 Rz 평가시의 (c) 비교예 3 의 동박 표면의 SEM 관찰 사진이다.
도 1d 는 Rz 평가시의 (d) 비교예 4 의 동박 표면의 SEM 관찰 사진이다.
도 1e 는 Rz 평가시의 (e) 실시예 1 의 동박 표면의 SEM 관찰 사진이다.
도 1f 는 Rz 평가시의 (f) 실시예 2 의 동박 표면의 SEM 관찰 사진이다.

[표면 처리 동박의 형태 및 제조 방법]

본 발명에 있어서 사용하는 동박은, 수지 기판과 접착시켜 적층체를 제조하고, 에칭에 의해 제거함으로써 사용되는 동박에 유용하다.

본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 된다. 통상적으로 동박의 수지 기판과 접착하는 면, 즉 조화면에는 적층 후의 동박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 울퉁불퉁한 형상의 전착을 실시하는 조화 처리가 실시된다. 전해 동박은 제조 시점에서 요철을 갖고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 한층 크게 한다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금 등에 의해 실시할 수 있다. 조화 전의 전 처리로서 통상적인 구리 도금 등이 실시되는 경우가 있고, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다. 압연 동박과 전해 동박에서는 처리의 내용을 약간 달리하는 경우도 있다. 본 발명에 있어서는 이러한 전 처리 및 마무리 처리도 포함하고, 동박 조화와 관련되는 공지된 처리를 필요에 따라 포함하여, 총칭해서 조화 처리라고 하기로 한다.

또한, 본원 발명에 관련된 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V 등의 원소를 1 종 이상 함유하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량％ 이상), 도전율이 저하되는 경우가 있다. 압연 동박의 도전율은 바람직하게는 50 ％ IACS 이상, 보다 바람직하게는 60 ％ IACS 이상, 더욱 바람직하게는 80 ％ IACS 이상이다.

조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되어 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 100 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이며, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭했을 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고, 그리고 에칭 잔류물이란 염화암모늄으로 알칼리 에칭했을 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.

이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적인 욕 및 도금 조건의 일례는 다음과 같다 ：

도금욕 조성 ： Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓ

pH ： 1 ∼ 4

온도 ： 30 ∼ 50 ℃

전류 밀도 D_k ： 20 ∼ 30 A/d㎡

도금 시간 ： 1 ∼ 5 초

조화 처리 후, 조화면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 700 ㎍/d㎡ 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미로 일종의 방청 처리라고 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또한, 또 하나의 이유로서, 코발트량이 적으면 처리 표면이 불그스름하게 되어 버리므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기는 경우가 있고, 또 내산성 및 내약품성이 악화되는 경우가 있다. 바람직한 코발트 부착량은 500 ∼ 2500 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화되는 경우가 있다. 니켈이 1300 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 나빠진다. 바람직한 니켈 부착량은 200 ∼ 1200 ㎍/d㎡ 이다.

또, 코발트-니켈 합금 도금의 조건의 일례는 다음과 같다 ：

도금욕 조성 ： Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓ

pH ： 1.5 ∼ 3.5

온도 ： 30 ∼ 80 ℃

전류 밀도 D_k ： 1.0 ∼ 20.0 A/d㎡

도금 시간 ： 0.5 ∼ 4 초

본 발명에 따르면, 코발트-니켈 합금 도금 상에 추가로 부착량이 30 ∼ 250 ㎍/d㎡ 인 아연 도금층이 형성된다. 아연 부착량이 30 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 250 ㎍/d㎡ 를 초과하면 내염산 열화율이 극단적으로 나빠지는 경우가 있다. 바람직하게는 아연 부착량은 30 ∼ 240 ㎍/d㎡ 이며, 보다 바람직하게는 80 ∼ 220 ㎍/d㎡ 이다.

상기 아연 도금의 조건의 일례는 다음과 같다 ：

도금욕 조성 ： Zn 100 ∼ 300 g/ℓ

pH ： 3 ∼ 4

온도 ： 50 ∼ 60 ℃

전류 밀도 D_k ： 0.1 ∼ 0.5 A/d㎡

도금 시간 ： 1 ∼ 3 초

또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 추가로 최표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층을 형성해도 된다.

[표면 조도 Rz]

본 발명의 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 또한 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지의 흐림 정도 (헤이즈값) 가 작아져 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 개재하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. TD 의 평균 조도 Rz 가 0.20 ㎛ 미만이면, 초평활한 동박을 제조하기 위한 제조 비용의 우려를 낳게 된다. 한편, TD 의 평균 조도 Rz 가 0.80 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커져, 그 결과 수지의 헤이즈값이 커진다. 조화 처리 표면의 TD 의 평균 조도 Rz 는 0.30 ∼ 0.70 ㎛ 가 바람직하고, 0.35 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.35 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.35 ∼ 0.50 ㎛ 가 보다 더 바람직하다.

또한, Rz 를 작게 하는 것이 필요한 용도에 본 발명의 표면 처리 동박이 사용되는 경우에는, 조화 처리 표면의 TD 의 평균 조도 Rz 는 0.20 ∼ 0.70 ㎛ 가 바람직하고, 0.25 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.30 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.30 ∼ 0.50 ㎛ 가 보다 더 바람직하다.

[광택도]

표면 처리 동박의 조화면의 압연 방향 (MD) 의 입사각 60 도에서의 광택도는, 상기 서술한 수지의 헤이즈값에 크게 영향을 미친다. 즉, 조화면의 광택도가 큰 동박일수록 상기 서술한 수지의 헤이즈값이 작아진다. 이 때문에, 본 발명의 표면 처리 동박은 조화면의 광택도가 76 ∼ 350 ％ 이며, 80 ∼ 350 ％ 인 것이 바람직하고, 90 ∼ 300 ％ 인 것이 바람직하고, 90 ∼ 250 ％ 인 것이 보다 바람직하고, 100 ∼ 250 ％ 인 것이 보다 바람직하다.

여기서, 본 발명의 시인성의 효과를 더욱 향상시키기 위해서, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 및 광택도를 제어해 두는 것도 중요하다. 구체적으로는 표면 처리 전의 동박의 TD 의 표면 조도 (Rz) 가 0.30 ∼ 0.80 ㎛, 바람직하게는 0.30 ∼ 0.50 ㎛ 이고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 ％, 바람직하게는 500 ∼ 800 ％ 이며, 또한 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축하면, 표면 처리를 실시한 후의 표면 처리 동박의 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 76 ∼ 350 ％ 가 된다. 이와 같은 동박으로는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연), 혹은 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제조할 수 있다. 이와 같이, 처리 전의 동박의 TD 의 표면 조도 (Rz) 와 광택도를 상기 범위로 함으로써, 처리 후의 동박의 표면 조도 (Rz) 및 표면적을 제어하기 쉽게 할 수 있다.

또한, 표면 처리 후의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 가 0.18 ∼ 0.80 ㎛, 바람직하게는 0.25 ∼ 0.50 ㎛ 이고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 ％, 바람직하게는 500 ∼ 800 ％ 이며, 또한 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축한다.

또, 조화 처리 전의 동박은 MD 의 60 도 광택도가 500 ∼ 800 ％ 인 것이 바람직하고, 501 ∼ 800 ％ 인 것이 보다 바람직하고, 510 ∼ 750 ％ 인 것이 보다 더 바람직하다. 조화 처리 전의 동박의 MD 의 60 도 광택도가 500 ％ 미만이면 500 ％ 이상인 경우보다 헤이즈값이 높아질 우려가 있고, 800 ％ 를 초과하면, 제조하기가 어려워진다는 문제가 생길 우려가 있다.

또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 이상 ∼ 24000 이하로 함으로써 실시할 수 있다. 또한, 표면 처리 후의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 고광택 압연을 이하의 식으로 규정되는 유막 당량을 12000 이상 ∼ 24000 이하로 함으로서 실시한다.

유막 당량 = {(압연유 점도 [cSt]) × (통판 속도 [mpm] ＋ 롤 주속도 [mpm])}/{(롤의 물림각 [rad]) × (재료의 항복 응력 [kg/㎟])}

압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.

유막 당량을 12000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나 통판 속도를 늦추거나 하는 등 공지된 방법을 이용하면 된다.

화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로 통상보다 농도를 낮게 하여 장시간에 걸쳐 실시한다.

조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 것이 바람직하다. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C 가 0.80 미만이면, 0.80 이상인 경우보다 헤이즈값이 높아질 우려가 있다. 또, 당해 비 C 가 1.40 초과이면, 1.40 이하인 경우보다 헤이즈값이 높아질 우려가 있다. 당해 비 C 는 0.90 ∼ 1.35 인 것이 보다 바람직하고, 1.00 ∼ 1.30 인 것이 보다 더 바람직하다.

[헤이즈값]

본 발명의 표면 처리 동박은, 상기 서술한 바와 같이 조화 처리 표면의 평균 조도 Rz 및 광택도가 제어되고 있기 때문에, 수지 기판에 첩합한 후, 동박을 제거한 부분의 수지 기판의 헤이즈값이 작아진다. 여기서, 헤이즈값 (％) 은 (확산 투과율)/(전체 광선 투과율) × 100 으로 산출되는 값이다. 구체적으로는, 본 발명의 표면 처리 동박은 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 당해 동박을 제거했을 때, 수지 기판의 헤이즈값이 20 ∼ 70 ％ 인 것이 바람직하고, 30 ∼ 55 ％ 인 것이 보다 바람직하다.

[입자의 표면적]

조화 입자의 표면적 A 와 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 는, 상기 서술한 수지의 헤이즈값에 크게 영향을 미친다. 즉, 표면 조도 Rz 가 동일하면, 비 A/B 가 작은 동박일수록 상기 서술한 수지의 헤이즈값이 작아진다. 이 때문에, 본 발명의 표면 처리 동박은 당해 비 A/B 가 1.90 ∼ 2.40 이며, 2.00 ∼ 2.20 인 것이 바람직하다.

입자 형성시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도가 결정되어, 상기 표면 조도 Rz, 광택도 및 입자의 면적비 A/B 를 제어할 수 있다.

본 발명의 표면 처리 동박은, 상기 서술한 바와 같이 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 으로 제어되고 있어 표면의 요철이 크다. 또, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 로 제어되고 있기 때문에 표면에 극단적으로 성긴 부분이 없다. 한편, 조화 처리 표면의 광택도가 76 ∼ 350 ％ 로 높다. 이들을 고려하면, 본 발명의 표면 처리 동박은, 조화 처리 표면에 있어서의 조화 입자의 입경이 작게 제어되고 있는 것을 알 수 있다. 이 조화 입자의 입경은 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치지만, 본 발명의 표면 처리 동박은, 이와 같이 수지 기판에 접착되어 있는 측의 표면 평균 조도 Rz, 광택도, 및 조화 입자의 표면적과 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적의 비를 본 발명의 범위로 제어하는 것은, 조화 입자의 입경을 적절한 범위에서 작게 하는 것을 의미하고, 이 때문에 동박을 에칭 제거한 후의 수지 투명성이 양호해짐과 함께 필 강도도 양호해진다.

[에칭 팩터]

동박을 사용하여 회로를 형성할 때의 에칭 팩터의 값이 큰 경우, 에칭시에 발생하는 회로 보텀부의 늘어짐이 작아지기 때문에, 회로 사이의 스페이스를 좁게 할 수 있다. 그 때문에, 에칭 팩터의 값은 큰 쪽이 파인 패턴에 의한 회로 형성에 적합하기 때문에 바람직하다. 본 발명의 표면 처리 동박은, 예를 들어 에칭 팩터의 값은 1.8 이상인 것이 바람직하고, 2.0 이상인 것이 바람직하고, 2.2 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하며, 2.4 이상인 것이 보다 바람직하다.

또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여 전술한 표면 조도 (Rz), 입자의 면적비 (A/B), 광택도를 측정할 수 있다.

[전송 손실]

전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때의 신호의 감쇠가 억제되기 때문에, 고주파로 신호 전송을 실시하는 회로에 있어서 안정된 신호 전송을 실시할 수 있다. 그 때문에, 전송 손실의 값이 작은 쪽이 고주파로 신호 전송을 실시하는 회로 용도에 사용하기에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 및 주파수 40 ㎓ 에서의 전송 손실을 구한 경우에, 주파수 20 ㎓ 에 있어서의 전송 손실이 5.0 dB/10 ㎝ 미만이 바람직하고, 4.1 dB/10 ㎝ 미만이 보다 바람직하며, 3.7 dB/10 ㎝ 미만이 보다 더 바람직하다.

본 발명의 표면 처리 동박을 조화 처리면측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 불소 수지 등을 사용할 수 있다. 또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우, 폴리이미드 필름을 사용한 경우보다 당해 필름과 표면 처리 동박의 필 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우에는, 구리 회로를 형성 후, 구리 회로를 커버레이로 덮음으로써, 당해 필름과 구리 회로가 잘 박리되지 않게 되어, 필 강도의 저하에 따른 당해 필름과 구리 회로의 박리를 방지할 수 있다.

또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름은 유전 탄젠트가 작기 때문에, 액정 폴리머 (LCP) 필름이나 불소 수지 필름과 본원 발명에 관련된 표면 처리 동박을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로 (고주파로 신호 전송을 실시하는 회로) 용도에 적합하다. 또, 본원 발명에 관련된 표면 처리 동박은 표면 조도 Rz 가 작고, 광택도가 높기 때문에 표면이 평활하여, 고주파 회로 용도에도 적합하다.

첩합 방법은, 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층의 반대측면으로부터 프리프레그에 중첩하여 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하여, 또는 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하여, 또는 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.

본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.

[적층판 및 그것을 사용한 프린트 배선판의 위치 결정 방법]

본 발명의 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 하는 방법에 대하여 설명한다. 우선, 표면 처리 동박과 수지 기판의 적층판을 준비한다. 본 발명의 표면 처리 동박과 수지 기판의 적층판의 구체예로는, 본체 기판과 부속 회로 기판과, 그것들을 전기적으로 접속하기 위해서 사용되는 폴리이미드 등의 수지 기판의 적어도 일방의 표면에 구리 배선이 형성된 플렉시블 프린트 기판으로 구성되는 전자 기기에 있어서, 플렉시블 프린트 기판을 정확하게 위치 결정하여 당해 본체 기판 및 부속 회로 기판의 배선 단부 (端部) 에 압착시켜 제조되는 적층판을 들 수 있다. 즉, 이 경우이면, 적층판은 플렉시블 프린트 기판 및 본체 기판의 배선 단부가 압착에 의해 첩합된 적층체, 혹은 플렉시블 프린트 기판 및 회로 기판의 배선 단부가 압착에 의해 첩합된 적층판이 된다. 적층판은, 당해 구리 배선의 일부나 별도 재료로 형성한 마크를 갖고 있다. 마크의 위치에 대해서는, 당해 적층판을 구성하는 수지 너머로 CCD 카메라 등의 촬영 수단으로 촬영 가능한 위치이면 특별히 한정되지 않는다. 여기서, 마크란, 적층판이나 프린트 배선판 등의 위치를 검출하고, 또는 위치 결정을 하고, 또는 위치 맞춤을 하기 위해서 사용되는 표시를 말한다.

이와 같이 준비된 적층판에 있어서, 상기 서술한 마크를 수지 너머로 촬영 수단으로 촬영하면, 상기 마크의 위치를 양호하게 검출할 수 있다. 그리고 이와 같이 하여 상기 마크의 위치를 검출하고, 상기 검출된 마크의 위치에 기초하여 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 양호하게 실시할 수 있다. 또, 적층판으로서 프린트 배선판을 사용한 경우도 마찬가지로, 이와 같은 위치 결정 방법에 의해 촬영 수단이 마크의 위치를 양호하게 검출하여, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다.

그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」 에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조할 수 있고, 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있고, 이와 같은 프린트 배선판을 사용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」 에는 구리 배선도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을 부품과 접속하여 프린트 배선판을 제조해도 된다. 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 또한 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속함으로써, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조해도 된다. 여기서, 「부품」 으로는, 커넥터나 LCD (Liquid Crystal Display), LCD 에 사용되는 유리 기판 등의 전자 부품, IC (Integrated Circuit), LSI (Large scale integrated circuit), VLSI (Very Large scale integrated circuit), ULSI (Ultra-Large Scale Integration) 등의 반도체 집적 회로를 포함하는 전자 부품 (예를 들어 IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정시키기 위해서 필요한 부품 등을 들 수 있다.

또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 적층판 (동박과 수지 기판의 적층판이나 프린트 배선판을 포함한다) 을 이동시키는 공정을 포함하고 있어도 된다. 이동 공정에 있어서는 예를 들어 벨트 컨베이어나 체인 컨베이어 등의 컨베이어에 의해 이동시켜도 되고, 아암 기구를 구비한 이동 장치에 의해 이동시켜도 되고, 기체를 사용하여 적층판을 부유시킴으로써 이동시키는 이동 장치나 이동 수단에 의해 이동시켜도 되고, 대략 원통형 등의 물건을 회전시켜 적층판을 이동시키는 이동 장치나 이동 수단 (굴림대나 베어링 등을 포함한다), 유압을 동력원으로 한 이동 장치나 이동 수단, 공기압을 동력원으로 한 이동 장치나 이동 수단, 모터를 동력원으로 한 이동 장치나 이동 수단, 갠트리 이동형 리니어 가이드 스테이지, 갠트리 이동형 에어 가이드 스테이지, 스택형 리니어 가이드 스테이지, 리니어 모터 구동 스테이지 등의 스테이지를 갖는 이동 장치나 이동 수단 등에 의해 이동시켜도 된다. 또, 공지된 이동 수단에 의한 이동 공정을 실시해도 된다. 상기 적층판을 이동시키는 공정에 있어서, 적층판을 이동시켜 위치 맞춤을 할 수 있다. 그리고 위치 맞춤을 함으로써, 하나의 프린트 배선판과 또 하나의 프린트 배선판이나 부품을 접속할 때에 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다.

또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 표면 실장기나 칩 마운터에 사용해도 된다.

또, 본 발명에 있어서 위치 결정되는 표면 처리 동박과 수지 기판의 적층판이, 수지판 및 상기 수지판 상에 형성된 회로를 갖는 프린트 배선판이어도 된다. 또, 그 경우, 상기 마크가 상기 회로여도 된다.

본 발명에 있어서 「위치 결정」 이란, 「마크나 물건의 위치를 검출하는 것」 을 포함한다. 또, 본 발명에 있어서 「위치 맞춤」 이란, 「마크나 물건의 위치를 검출한 후에, 상기 검출한 위치에 기초하여 당해 마크나 물건을 소정의 위치로 이동하는 것」 을 포함한다.

실시예

실시예 1 ∼ 24 및 비교예 1 ∼ 13 으로서 각종 동박을 준비하고, 일방의 표면에 조화 처리로서 표 1 ∼ 8 에 기재된 조건으로 도금 처리를 실시하였다.

상기 서술한 조화 도금 처리를 실시한 후, 실시예 1 ∼ 13, 15 ∼ 20, 22 ∼ 24, 비교예 2, 4, 7 ∼ 10 에 대하여 다음의 내열층 및 방청층 형성을 위한 도금 처리를 실시하였다.

내열층 1 의 형성 조건을 이하에 나타낸다.

액 조성 ： 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓ

pH ： 2 ∼ 3

액온 ： 40 ∼ 60 ℃

전류 밀도 ： 5 ∼ 20 A/d㎡

쿨롬량 ： 10 ∼ 20 As/d㎡

상기 내열층 1 을 실시한 동박 상에 내열층 2 를 형성하였다. 비교예 3, 5, 6 에 대해서는 조화 도금 처리는 실시하지 않고, 준비한 동박에 이 내열층 2 를 직접 형성하였다. 내열층 2 의 형성 조건을 이하에 나타낸다.

액 조성 ： 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓ

pH ： 3 ∼ 4

액온 ： 30 ∼ 50 ℃

전류 밀도 ： 1 ∼ 2 A/d㎡

쿨롬량 ： 1 ∼ 2 As/d㎡

상기 내열층 1 및 2 를 실시한 동박 상에 추가로 방청층을 형성하였다. 방청층의 형성 조건을 이하에 나타낸다.

액 조성 ： 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ

pH ： 3 ∼ 4

액온 ： 50 ∼ 60 ℃

전류 밀도 ： 0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해)

쿨롬량 ： 0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해)

상기 내열층 1, 2 및 방청층을 실시한 동박 상에 추가로 내후성층을 형성하였다. 형성 조건을 이하에 나타낸다.

아미노기를 갖는 실란 커플링제로서, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란 (실시예 17), N-2-(아미노에틸)-3-아미노프로필트리에톡시실란 (실시예 1 ∼ 13, 15, 16, 24), N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란 (실시예 18), 3-아미노프로필트리메톡시실란 (실시예 19), 3-아미노프로필트리에톡시실란 (실시예 20), 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민 (실시예 22), N-페닐-3-아미노프로필트리메톡시실란 (실시예 23) 으로 도포·건조를 실시하여, 내후성층을 형성하였다. 이들 실란 커플링제를 2 종 이상의 조합으로 사용할 수도 있다.

또한, 압연 동박은 이하와 같이 제조하였다. 표 9 에 나타내는 조성의 구리 잉곳을 제조하고, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 어닐링 라인의 어닐링과 냉간 압연을 반복하여 1 ∼ 2 ㎜ 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 어닐링 라인으로 어닐링하여 재결정시키고, 표 9 의 두께까지 최종 냉간 압연하여 동박을 얻었다. 표 9 의 「종류」 란의 「터프 피치동」 은 JIS H3100 C1100 에 규격되어 있는 터프 피치동을, 「무산소동」 은 JIS H3100 C1020 에 규격되어 있는 무산소 동을 나타낸다. 또, 「터프 피치동 ＋ Ag ： 100 ppm」 은 터프 피치동에 Ag 를 100 질량ppm 첨가한 것을 의미한다.

전해 동박은 JX 닛코 닛세키 킨조쿠사 제조 전해 동박 HLP 박을 사용하였다. 전해 연마를 실시한 경우에는, 전해 연마 후의 판두께를 기재하였다.

또한, 표 9 에 표면 처리 전의 동박 제조 공정의 포인트를 기재하였다. 「고광택 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「통상 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「화학 연마」, 「전해 연마」 는, 이하의 조건으로 실시한 것을 의미한다.

「화학 연마」 는 H₂SO₄ 가 1 ∼ 3 질량％, H₂O₂ 가 0.05 ∼ 0.15 질량％, 잔부 물인 에칭액을 사용하고, 연마 시간을 1 시간으로 하였다.

「전해 연마」 는 인산 67 ％ + 황산 10 ％ + 물 23 ％ 의 조건으로, 전압 10 V/㎠, 표 9 에 기재된 시간 (10 초간 전해 연마를 실시하면, 연마량은 1 ∼ 2 ㎛ 가 된다) 으로 실시하였다.

상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대하여 각종 평가를 하기와 같이 실시하였다.

(1) 표면 조도 (Rz) 의 측정 ;

주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 조화면에 대하여 측정하였다. 측정 기준 길이 0.8 mm, 평가 길이 4 mm, 컷오프값 0.25 mm, 이송 속도 0.1 ㎜/초의 조건으로 압연 방향과 수직으로 (TD 로, 전해 동박의 경우에는 통박 방향과 수직으로) 측정 위치를 바꾸어 10 회 실시하고, 10 회 측정에 의한 값을 구하였다.

또한, 표면 처리 전의 동박에 대해서도 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.

(2) 입자의 면적비 (A/B) ；

조화 입자의 표면적은 레이저 현미경에 의한 측정법을 사용하였다. 주식회사 키엔스 제조 레이저 마이크로스코프 VK8500 을 사용하여 조화 처리면의 배율 2000 배에 있어서의 100 × 100 ㎛ 상당 면적 B (실제 데이터에서는 9982.52 ㎛²) 에 있어서의 삼차원 표면적 A 를 측정하고, 삼차원 표면적 A ÷ 이차원 표면적 B = 면적비 (A/B) 로 하는 수법에 의해 설정을 실시하였다.

(3) 광택도 ；

JIS Z8741 에 준거한 닛폰 전색 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하여, 압연 방향 (MD, 전해 동박의 경우에는 통박 방향) 및 압연 방향과 직각인 방향 (TD, 전해 동박의 경우에는 통박 방향과 직각인 방향) 의 각각의 입사각 60 도로 조화면에 대하여 측정하였다.

또한, 표면 처리 전의 동박에 대해서도 동일하게 하여 광택도를 구해 두었다.

(4) 헤이즈값 ；

동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조하였다. JIS K7136 (2000) 에 준거한 무라카미 색채 기술 연구소 제조 헤이즈미터 HM-150 을 사용하여, 샘플 필름의 헤이즈값을 측정하였다.

(5) 시인성 (수지 투명성) ；

동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층의 일면에 인쇄물 (직경 6 ㎝ 의 흑색 원) 을 첩부하고, 반대면으로부터 수지층 너머로 인쇄물의 시인성을 판정하였다. 인쇄물의 흑색 원의 윤곽이 원주의 90 ％ 이상의 길이에 있어서 뚜렷한 것을 「◎」, 흑색 원의 윤곽이 원주의 80 ％ 이상 90 ％ 미만의 길이에 있어서 뚜렷한 것을 「○」 (이상 합격), 흑색 원의 윤곽이 원주의 0 ∼ 80 ％ 미만의 길이에 있어서 뚜렷한 것 및 윤곽이 무너진 것을 「×」 (불합격) 으로 평가하였다.

(6) 필 강도 (접착 강도) ；

PC-TM-650 에 준거하여, 인장 시험기 오토그래프 100 으로 상태 (常態) 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/㎜ 이상을 적층 기판 용도에 사용할 수 있는 것으로 하였다.

(7) 땜납 내열 평가 ；

동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하였다. 얻어진 양면 적층판에 대하여, JIS C6471 에 준거한 테스트 쿠폰을 제조하였다. 제조한 테스트 쿠폰을 85 ℃, 85 ％RH 의 고온 고습하에서 48 시간 노출시킨 후에, 300 ℃ 의 땜납조에 띄워 땜납 내열 특성을 평가하였다. 땜납 내열 시험 후에, 동박 조화 처리면과 폴리이미드 수지 접착면의 계면에 있어서, 테스트 쿠폰 중의 동박 면적의 5 ％ 이상의 면적에 있어서 부풀음에 의해 계면이 변색된 것을 × (불합격), 면적이 5 ％ 미만의 부풀음 변색의 경우를 ○, 전혀 부풀음 변색이 발생하지 않은 것을 ◎ 로서 평가하였다.

(8) 에칭에 의한 회로 형상 (파인 패턴 특성)

동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하였다. 파인 패턴 회로 형성을 실시하기 위해서 동박 두께를 동일하게 할 필요가 있고, 여기서는 12 ㎛ 동박 두께를 기준으로 하였다. 즉, 12 ㎛ 보다 두께가 두꺼운 경우에는, 전해 연마에 의해 12 ㎛ 두께까지 두께를 줄였다. 한편 12 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 12 ㎛ 두께까지 두께를 늘렸다. 얻어진 양면 적층판의 편면측에 대하여, 적층판의 동박 광택면측에 감광성 레지스트 도포 및 노광 공정에 의해 파인 패턴 회로를 인쇄하고, 동박의 불필요 부분을 하기 조건으로 에칭 처리를 실시하여, L/S = 20/20 ㎛ 가 되는 파인 패턴 회로를 형성하였다. 여기서 회로폭은 회로 단면의 보텀 폭이 20 ㎛ 가 되도록 하였다.

(에칭 조건)

장치 ： 스프레이식 소형 에칭 장치

스프레이압：0.2 ㎫

에칭액：염화 제 2 철 수용액 (비중 40 보메)

액 온도：50 ℃

파인 패턴 회로 형성 후에, 45 ℃ 의 NaOH 수용액에 1 분간 침지시켜 감광성 레지스트막을 박리하였다.

(9) 에칭 팩터 (Ef) 의 산출

상기에서 얻어진 파인 패턴 회로 샘플을 히타치 하이테크놀로지즈사 제조 주사형 전자 현미경 사진 S4700 을 사용하여, 2000 배의 배율로 회로 상부로부터 관찰을 실시하고, 회로 상부의 탑 폭 (Wa) 과 회로 저부의 보텀 폭 (Wb) 을 측정하였다. 동박 두께 (T) 는 12 ㎛ 로 하였다. 에칭 팩터 (Ef) 는 하기 식에 의해 산출하였다.

에칭 팩터 (Ef) = (2 × T)/(Wb - Wa)

(10) 전송 손실의 측정

두께 18 ㎛ 의 각 샘플에 대하여, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 및 주파수 40 ㎓ 에서의 전송 손실을 구하였다. 주파수 20 ㎓ 에 있어서의 전송 손실의 평가로서, 3.7 dB/10 ㎝ 미만을 ◎, 3.7 dB/10 ㎝ 이상 또한 4.1 dB/10 ㎝ 미만을 ○, 4.1 dB/10 ㎝ 이상 또한 5.0 dB/10 ㎝ 미만을 △, 5.0 dB/10 ㎝ 이상을 × 로 하였다.

상기 각 시험의 조건 및 평가를 표 1 ∼ 10 에 나타낸다.

[평가 결과]

실시예 1 ∼ 24 는 모두 헤이즈값, 시인성 및 필 강도가 양호하였다. 또, 땜납 내열 평가도 양호하였다.

비교예 1 ∼ 2, 4, 7 ∼ 11, 13 은 헤이즈값이 현저하게 높고, 표면 조도도 컸기 때문에, 시인성이 불량이었다.

비교예 3, 5, 6, 12 는 시인성은 우수했지만, 필 강도가 불충분하고, 기판 밀착성이 불량이었다. 또, 비교예 1 ∼ 13 은 땜납 내열 평가가 불량이었다.

또, 실시예 5 는 실시예 15 와 Rz, MD 의 60 도 광택도, 표면적비 A/B 가 거의 동일한 값이지만, 실시예 5 의 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C 의 값이 0.84 와 0.80 ∼ 1.40 의 범위 내였기 때문에, C 의 값이 0.75 와 0.80 ∼ 1.40 의 범위 외인 실시예 15 보다 헤이즈값이 작아졌다.

동일한 이유로 실시예 16 은 실시예 17 보다 헤이즈값이 작아졌다.

도 1 에, 상기 Rz 평가시의 (a) 비교예 1, (b) 비교예 2, (c) 비교예 3, (d) 비교예 4, (e) 실시예 1, (f) 실시예 2 의 동박 표면의 SEM 관찰 사진을 각각 나타낸다.

Claims

MD 의 60 도 광택도가 500 ~ 800 % 이며, MD 의 60 도 광택도/TD 의 60 도 광택도가 1.11 ~ 1.63 이고, 상기 TD 의 평균 조도 Rz 가 0.18 ~ 0.50 ㎛ 인 동박.
MD 의 60 도 광택도가 500 ~ 800 % 이며, MD 의 60 도 광택도/TD 의 60 도 광택도가 0.99 ~ 1.63 이고, 상기 TD 의 평균 조도 Rz 가 0.18 ~ 0.50 ㎛ 인 압연 동박.
MD 의 60 도 광택도가 500 ~ 800 % 이며, MD 의 60 도 광택도/TD 의 60 도 광택도가 0.99 ~ 1.63 이고, 상기 TD 의 평균 조도 Rz 가 0.18 ~ 0.50 ㎛ 인 적층판용 또는 프린트 배선판용 또는 회로용의 동박.
제 1 항에 있어서,
MD 의 60 도 광택도/TD 의 60 도 광택도가 1.11 ~ 1.34 인 동박.
제 1 항에 있어서,
MD 의 60 도 광택도/TD 의 60 도 광택도가 1.34 ~ 1.63 인 동박.
제 1 항에 있어서,
상기 동박이 압연 동박인 동박.
MD 의 60 도 광택도가 501 ~ 800 % 이며, MD 의 60 도 광택도/TD 의 60 도 광택도가 1.11 ~ 1.63 이고, 상기 TD 의 평균 조도 Rz 가 0.18 ~ 0.50 ㎛ 인 동박.
제 7 항에 있어서,
MD 의 60 도 광택도/TD 의 60 도 광택도가 1.11 ~ 1.34 인 동박.
제 7 항에 있어서,
MD 의 60 도 광택도/TD 의 60 도 광택도가 1.34 ~ 1.63 인 동박.
제 7 항에 있어서,
상기 동박이 압연 동박인 동박.
제 1 항 내지 제 10 항 중 어느 한 항에 기재된 동박과 수지 기판을 적층하여 구성한 적층판.
제 1 항 내지 제 10 항 중 어느 한 항에 기재된 동박을 사용한 프린트 배선판.
제 12 항에 기재된 프린트 배선판을 사용한 전자 기기.
제 12 항에 기재된 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
제 12 항에 기재된 프린트 배선판을 적어도 1 개와 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.
제 12 항에 기재된 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법, 또는
제 12 항에 기재된 프린트 배선판을 적어도 1 개와 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법에 의해 제조된 프린트 배선판을 1 개 이상 사용한 전자 기기.
제 12 항에 기재된 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판을 제조하는 방법.
제 12 항에 기재된 프린트 배선판을 적어도 1 개와 프린트 배선판을 접속하는 공정, 및
제 12 항에 기재된 프린트 배선판, 또는
제 12 항에 기재된 프린트 배선판을 적어도 1 개와 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법에 의해 제조된 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.