JP4993739B2 - 配線基板、その製造方法及び電子部品装置 - Google Patents

配線基板、その製造方法及び電子部品装置 Download PDF

Info

Publication number
JP4993739B2
JP4993739B2 JP2007315925A JP2007315925A JP4993739B2 JP 4993739 B2 JP4993739 B2 JP 4993739B2 JP 2007315925 A JP2007315925 A JP 2007315925A JP 2007315925 A JP2007315925 A JP 2007315925A JP 4993739 B2 JP4993739 B2 JP 4993739B2
Authority
JP
Japan
Prior art keywords
wiring
reinforcing
layer
wiring board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007315925A
Other languages
English (en)
Other versions
JP2009141121A5 (ja
JP2009141121A (ja
Inventor
浩 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007315925A priority Critical patent/JP4993739B2/ja
Priority to US12/211,458 priority patent/US8138424B2/en
Publication of JP2009141121A publication Critical patent/JP2009141121A/ja
Publication of JP2009141121A5 publication Critical patent/JP2009141121A5/ja
Application granted granted Critical
Publication of JP4993739B2 publication Critical patent/JP4993739B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

本発明は、光半導体素子等の電子部品を実装するのに用いられる配線基板、その製造方法及び電子部品装置に関する。
従来、配線基板を多層配線構造で製造する技術として、ビルドアップ法が広く用いられている。ビルドアップ法を用いた配線基板は、層間絶縁膜の材料（代表的には樹脂）とビアホール形成プロセスの組み合わせにより多種類のものが作製可能であり、その典型的な製造プロセスは、支持基材としてのコア基板の両面若しくは一方の面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線層の形成を順次繰り返して積み上げていくものである。かかる構造では、配線層と絶縁層の部分はビルドアップ法で積層しているので薄く形成することができるが、コア基板の部分は配線基板に剛性を持たせるために相応の厚さを必要とし、配線基板（半導体パッケージ）全体としての薄型化に限界があった。
そのため、最近では、配線基板の更なる薄型化を図るべく、コア基板（支持部材）を除去した構造が採用されている。かかる構造の配線基板は、「コア」の部分がないという意味で、「コアレス基板」とも呼ばれている。
かかるコアレス基板の製造方法において、基本的なプロセスは、図１（ａ）に断面で示すように、支持体としての仮基板１を用意し、この仮基板１上の配線形成領域１０に所要数のビルドアップ層（ビアホール３ａ、５ａ、７ａを含む絶縁層３、５、７、ビアホール３ａ、５ａ、７ａの内部を含めた配線層４、６、８）を順次形成した後、図１（ｂ）に断面で示すように、仮基板１を除去するものである。なお、図１（ａ）、（ｂ）中、符号２は下部配線層であり、９はソルダレジスト膜であり、１１は配線形成領域１０を囲む外周領域であり、図１（ｂ）中、符号１０１はコアレス基板（配線基板）である。
このコアレス基板１０１は、チップ１３を実装するときに、図２（ａ）、（ｂ）に示すように、上下を反転させて使用される。なお、図２（ａ）、（ｂ）中、符号１２はバンプである。図３は、コアレス基板１０１の上面図を示し、図２（ａ）、（ｂ）のコアレス基板１０１は図３のI-I線に沿う断面図に相当する。
特開２００７−７３７６６号公報
上述したように、従来のコアレス基板１０１では、コア基板を不要とするので薄型化という点では有利であるが、その反面、コア基板がないためにコアレス基板１０１全体の剛性が小さく、そのため、コアレス基板１０１に「反り」が発生しやすいという不利がある。
これは、図２（ａ）、（ｂ）に示すように、チップ１３を実装したときに、一層顕著に現れる。即ち、チップ１３を実装する際の加熱・冷却工程を経ると、図２（ｂ）の点線で示すように、チップ１３とコアレス基板１０１との熱膨張係数差に起因して「反り」が発生し、さらにコアレス基板１０１とチップ１３との隙間に充填されたアンダーフィル樹脂１４とコアレス基板１０１との熱膨張係数差により、「反り」が助長される。このため、実装したチップが割れたり剥がれたりしてしまうことがあり、チップ実装の信頼性を著しく低下させるという問題がある。
また、基板の反りは、チップ実装時にのみ発生するとは限らず、チップを実装する前の段階であっても発生し得る。例えば、コアレス基板を客先に出荷し、客先でチップを実装する場合、コアレス基板は元々剛性が小さくフレキシブルな状態にあるため、出荷から実装までの途中の取り扱い次第では、基板に反りが発生することも考えられる。
本発明は、以上の課題に鑑みて創作されたものであり、熱膨張係数差に起因して配線基板に生じる「反り」を低減し、高信頼度の実装を行うことができる配線基板、その製造方法及び電子部品装置を提供することを目的とするものである。
なお、配線基板において樹脂よりなる絶縁層と金属よりなる配線層の熱膨張係数差に起因して配線基板に「反り」が生じる問題に対しては、特許文献１にその解決方法が開示されているが、本願発明では、それと異なる新規な構成により配線基板、その製造方法及び電子部品装置において配線基板に「反り」が生じる問題を解決するものである。
上記課題を解決するため、本発明は配線基板によれば、配線層と絶縁層とが交互に積層された配線形成領域と、前記配線形成領域の周囲の外周領域とを有し、前記外周領域に沿って連続して延在する第１補強材と、該第１補強材に係合し、厚さ方向に延在する第２補強材とを有する補強構造体を備えている配線基板であって、前記第１補強材は、多層構造をなして各配線層の平面内に連続して延在し、かつ前記配線基板の各辺に沿うように形成された補強パターンであり、前記第２補強材は、異なる層の該補強パターンに挟まれた前記絶縁層に埋め込まれた補強柱であり、前記補強パターン及び前記補強柱は前記配線形成領域を囲むように形成され、前記配線基板は、一面側が電子部品実装面であり、他面側が外部装置実装面であることを特徴とする。
第１補強材は外周領域に沿って連続して延在するため、例えば、四角形の配線基板を用いたとき、四辺に沿って生じる反りを低減することができる。さらに、外周領域に沿って連続して延在する第１補強材に加えて、第１補強材に係合し、厚さ方向に延在する第２補強材を有するため、それらを組み合わせて立体的な補強構造体が形成される。これにより、配線基板の剛性が増し、上述の効果をより一層高めることが可能となる。
好ましくは、前記第１補強材が、多層構造をなして各層の平面内に連続して延在する補強パターンであり、前記第２補強材が、異なる層の該補強パターンに挟まれた前記絶縁層に埋め込まれた補強柱である。
また、好ましくは、同じ層内で、前記補強パターンが複数、並行するように配置されていることで、或いは同じ層内で、補強パターンが複数、格子を形成するように配置されていることで、剛性をさらに増すことができる。
また、上記課題を解決するために、本発明は配線基板の製造方法に係り、配線形成領域と、該配線形成領域を囲む外周領域とがそれぞれ配置される仮基板を準備する工程と、前記仮基板上の配線形成領域に第１配線層を形成するとともに、前記外周領域に連続して延在する第１補強パターンを形成する工程と、前記第１配線層及び前記第１補強パターンの上に第１絶縁層を形成する工程と、前記第１配線層上の前記第１絶縁層にビアホールを形成するとともに、前記第１補強パターン上の前記第１絶縁層に開口部を形成する工程と、前記配線形成領域のビアホール内にビアを形成するとともに、前記外周領域の開口部内に前記ビアと同じ材料の補強柱を形成する工程と、前記配線形成領域のビアと接続する第２配線層を前記第１絶縁層上に形成するとともに、前記外周領域に連続して延在し、前記補強柱に接続する第２補強パターンを前記第１絶縁層上に形成する工程と、前記仮基板を除去する工程とを有することを特徴とする。
これにより、配線形成領域の配線層を形成するときに、同じ工程で、配線形成領域の外周領域に、配線層と同層に補強パターンを形成し、また、配線形成領域のビアを形成するときに、同じ工程で、配線形成領域の外周領域に補強柱を形成することができる。このため、工程を変更しないで、熱膨張係数差に起因して生じる反りを低減し得る配線基板を容易に製造できる。
好ましくは、前記第１補強パターンを形成する工程において、前記第１配線層と同じ材料、同じ厚さかつ同じ幅で該第１補強パターンを形成し、前記第２補強パターンを形成する工程において、前記第２配線層と同じ材料、同じ厚さかつ同じ幅で該第２補強パターンを形成することで、製造条件を大幅に変更しなくてもよいため、配線基板の作製がさらに容易となる。
さらに、上記課題を解決するために、本発明は電子部品装置に係り、上記した構造の配線基板と、前記配線基板の最上の配線層に接続された電子部品とを有することを特徴とする。
本発明に係る配線基板を用いているため、アンダーフィル樹脂として熱硬化性樹脂を配線基板と電子部品の隙間に充填した場合でも、熱膨張係数差に起因して生じる反りを低減することができる。
以上述べたように、本発明によれば、熱膨張係数差に起因して生じる反りを低減することができるため、チップ実装でのチップ割れなどを防止し、チップ実装の信頼性をより一層向上させることができる。
以下、本発明の実施形態について、添付の図面を参照して説明する。
（第１の実施の形態）
（配線基板）
図７は第１の実施の形態の配線基板を示す断面図であり、図８は図７の配線基板の上面図である。図７は図８のII-II線に沿う断面図に相当する。
配線基板１０２は、図８に示すように、四角い平面形状をなし、中央部の配線形成領域５１と、配線形成領域５１を囲むように配置された外周領域５２とを有する。
配線形成領域５１では、４層のビルドアップ配線層と、隣りあう層の配線層同士を接続するビアとが形成されている。
配線形成領域５１の４層のビルドアップ配線層は、図７に示すように、第１配線層２２と、第２配線層２４aaと、第３配線層２６aaと、第４配線層２８aaとで構成され、それらの配線層は層間にそれぞれ第１絶縁層２３、第２絶縁層２５、及び第３絶縁層２７を挟んで形成されている。
第１絶縁層２３に形成された第１ビアホール２３ａ内に第１ビア２４abが埋め込まれて第１配線層２２と第２配線層２４aaが接続されている。また、第２絶縁層２５に形成された第２ビアホール２５ａ内に第２ビア２６abが埋め込まれて第２配線層２４aaと第３配線層２６aaが接続されている。また、第３絶縁層２７に形成された第３ビアホール２７ａ内に第３ビア２８abが埋め込まれて第３配線層２６aaと第４配線層２８aaが接続されている。
第１〜第３絶縁層２３、２５、２７は、エポキシ系樹脂、ポリイミド系樹脂、感光性樹脂などが用いられる。また、第２〜第４配線層２４aa、２６aa、２８aa、第１〜第３ビア２４ab、２６ab、２８abの各材料は銅が用いられる。第１配線層２２は下層からニッケル(Ni)膜及び金(Au)膜の２層構造で構成される。また、第４配線層２８aaにおいては銅の表面に下層からニッケル(Ni)膜及び金(Au)膜の２層からなるコンタクト層（図示しない）が形成されている。このような２層構造が用いられるのは、第１配線層２２及び第４配線層２８aaが内部及び外部接続パッドとなるためであり、ニッケル(Ni)膜は金(Au)膜と銅との密着性向上のために介在し、金(Au)膜は半田などの濡れ性を確保するため、又はボンディングワイヤとの密着性を高めるために用いられている。
外周領域５２では、３層構造の補強パターンと、同じく３層構造の補強柱とで構成された補強構造体が形成されている。
３層構造の補強パターン（第１補強材）は、図７に示すように、第１補強パターン２４baと、第２補強パターン２６baと、第３補強パターン２８baとで構成されている。それらの補強パターンは層間にそれぞれ第１絶縁層２３、第２絶縁層２５、及び第３絶縁層２７を挟んで形成されている。第１〜第３補強パターン２４ba、２６ba、２８baは、第２〜第４配線層２４aa、２６aa、２８aaと同層に、かつ第２〜第４配線層２４aa、２６aa、２８aaと同じ材料、同じ厚さ及び同じ幅で形成されている。
３層構造の補強柱（第２補強材）は、図７に示すように、第１補強柱２４bbと、第２補強柱２６bbと、第３補強柱２８bbとで構成されている。これらの補強柱は第１絶縁層２３、第２絶縁層２５、及び第３絶縁層２７に形成された第１〜第３開口部２３ｂ、２５ｂ、２７ｂ内に埋め込まれている。第１〜第３補強柱２４bb、２６bb、２８bbはそれぞれ第１〜第３ビア２４ab、２６ab、２８abと同じ材料で形成されている。
３層構造のうち、上の層においては、図７及び図８に示すように、配線基板１０２の各辺に沿う方向に連続して延びる第１補強パターン２４baが３列ずつ設けられている。さらに、これらの補強パターン２４baに直交する方向に連続して延びる他の第１補強パターン２４baが配置されて格子状をなしている。また、それらが交差する箇所には、図８に示すように、第１補強柱２４bbが設けられている。図８の場合、各辺に沿って連続して延びる補強パターン２４baあたり９個の第１補強柱２４bbが設けられている。
中の層においては、上から見て第１補強柱２４bbと重なる配置で、かつ第１補強パターン２４baに接して第２補強柱２６bbが設けられ、同じく上から見て第１補強パターン２４baと重なる配置で、かつ第２補強柱２６bbに接して第２補強パターン２６baが設けられている。
下の層においては、上から見て第１補強柱２４bb及び第２補強柱２６bbと重なる配置で、かつ第２補強パターン２６baに接して第３補強柱２８bbが設けられ、同じく上から見て第１補強パターン２４ba及び第２補強パターン２６baと重なる配置で、かつ第３補強柱２８bbに接して第３補強パターン２８baが設けられている。
以上のように、補強構造体は、立方体又は直方体を３列に並べて３層に積み上げ、立方体又は直方体の骨組みだけを残して相互に結合したような立体的な構造を有する。なお、補強パターン２４ba、２６ba、２８baなどは、補強用に使用するとともに、電源配線やグランド配線を兼ねてもよい。
また、配線基板１０２の上面及び下面には、それぞれソルダレジスト膜３０、２９が形成されて、配線層及び補強パターンが保護されている。上面のソルダレジスト膜３０には、半導体チップを初めとする電子部品を第１配線層２２と接続するためのコンタクトホール３０ａが形成されている。同じく、下面のソルダレジスト膜２９には、他の配線基板を第４配線層２８aaと接続するためのコンタクトホール２９ａが形成されている。
以上のように、第１の実施の形態の配線基板１０２によれば、四角い配線基板１０２の各辺に沿う外周領域５２において、第１〜第３補強パターン２４ba、２６ba、２８baが辺に沿う方向に連続して延びていることにより、当該辺に沿って生じる反りに対する剛性を高め、これにより、辺に沿って生じる反りを低減することができる。
また、第１〜第３補強パターン２４ba、２６ba、２８baと第１〜第３補強柱２４bb、２６bb、２８bbとを有機的に結合させて立体的な補強構造体を形成しているため、さらに剛性を増すことができ、これにより、反りをより一層低減することができる。
（電子部品装置）
次に、図９（ｂ）を参照して上述の配線基板１０２を用いた電子部品装置について説明する。図９（ｂ）は、上述の配線基板１０２を用いた電子部品装置を示す断面図である。
その電子部品装置は、配線基板１０２の最上層の第１配線層２２にコンタクトホール３０ａを介してバンプ３１により半導体チップ（電子部品）３２が接続されている。配線基板１０２と半導体チップ３２の間には、アンダーフィル樹脂３３が充填されている。アンダーフィル樹脂３３はエポキシ系樹脂などの熱硬化性樹脂からなる。
なお、電子部品として半導体チップ３２を例示したが、キャパシタ部品などの各種の電子部品を実装することができる。また、配線基板１０２の第１配線層２２側を電子部品の実装面としているが、第４配線層２８aa側を電子部品の実装面としてもよい。
以上のように、第１の実施の形態の配線基板１０２を用いた電子部品装置によれば、上述の配線基板１０２を用いているので、アンダーフィル樹脂３３として熱硬化性樹脂を配線基板１０２と半導体チップ３２の隙間に充填した場合でも、熱膨張係数差に起因して生じる反りを低減することができる。
（配線基板の製造方法）
図４〜図７は第１の実施の形態に係る配線基板の製造方法を示す断面図である。
まず、図４（ａ）に示すように、中央部に４層のビルドアップ配線層が形成される配線形成領域５１が画定され、その周囲に該配線形成領域５１を囲むように補強構造体が形成される外周領域５２が画定された仮基板２１を準備する。配線形成領域５１は、仮基板２１の片面において一つ或いは複数で区画されてもよいし、又は、両面においてそれぞれ一つ或いは複数で区画されてもよい。
仮基板２１は、好ましくは薄い銅板が使用されるが、これに限らず、ビルドアップ配線基板の最下層及び最上層の内部及び外部接続パッドの材料に対して選択エッチングが可能な材料であればよい。
次に、仮基板２１上に、所要部に開口部が設けられためっきレジスト膜（図示しない）を形成し、電解めっきにより、めっきレジスト膜の開口部内に下層から金(Au)膜及びニッケル(Ni)膜を形成し、２層構造の第１配線層２２を形成する。その後に、めっきレジスト膜が除去される。
次いで、図４（ｂ）に示すように、仮基板２１上に第１配線層２２を被覆する第１絶縁層２３を形成する。第１絶縁層２３の材料としてエポキシ系樹脂、ポリイミド系樹脂などが使用される。第１絶縁層２３の形成方法の一例として、仮基板２１に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２３を得る。
次に、図４（ｃ）に示すように、仮基板２１の第１配線層２２が露出するように第１絶縁層２３をレーザなどで加工して、配線形成領域５１に第１配線層２２に達する第１ビアホール２３ａを形成する。さらに、外周領域５２に補強柱を埋め込むための仮基板２１に達する第１開口部２３ｂを所要個数（図示の例では、対向する両辺で合わせて６つ）、適当な間隔を置いて形成する。
なお、第１ビアホール２３ａや第１開口部２３ｂを有する第１絶縁層２３は、感光性樹脂膜をフォトリソグラフィによりパターニングすることにより形成してもよいし、或いは開口部を有する樹脂膜をスクリーン印刷することにより形成してもよい。
次いで、図４（ｄ）に示すように、配線形成領域５１において、第１ビアホール２３ａ内及び第１絶縁層２３上に、第１配線層２２に接続される銅(Cu)などからなる第１ビア２４abと、第１ビアに接続する第２配線層２４aaとを連続して形成する。同じ工程で、外周領域５２において、第１開口部２３ｂ内及び第１絶縁層２３上に第１補強柱２４bbと、第１補強柱２４bbに接する第１補強パターン２４baを連続して形成する。第１ビア２４ab及び第２配線層２４aa、第１補強柱２４bb及び第１補強パターン２４baは、例えばセミアディティブ法により形成される。
セミアディティブ法を詳しく説明すると、まず、無電解めっき法又はスパッタ法により、第１ビアホール２３ａ内、第１開口部２３ｂ内及び第１絶縁層２３上にCuシード層（図示しない）を形成した後に、第１ビア２４ab及び第２配線層２４aa、第１補強柱２４bb及び第１補強パターン２４baに対応する開口部を有するレジスト膜（図示しない）を形成する。このとき、第１補強柱２４bb及び第１補強パターン２４baを第１ビア２４ab及び第２配線層２４aaと同じ厚さかつ同じ幅で形成するようにすると、レジスト膜の開口部を介して行われる銅めっき法では、Cuシード層への銅めっきの付き方が偏らなくて好ましい。
続いて、Cuシード層をめっき給電層に利用した電解めっき法により、レジスト膜の開口部にCu層パターン（図示しない）を形成する。
次いで、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第１ビア２４ab及び第２配線層２４aa、第１補強柱２４bb及び第１補強パターン２４baを得る。なお、これらの形成方法として、上述したセミアディティブ法のほかに、サブトラクティブ法などの各種の配線形成方法を採用することができる。
次に、図４（ｂ）〜（ｄ）と同様な工程を繰り返すことにより、図５（ａ）に示すように、配線形成領域５１において、第２絶縁層２５の第２ビアホール２５ａ内及び第２絶縁層２５上にそれぞれ、第２ビア２６abと、第２ビア２６abを介して第２配線層２４aaと接続する第３配線層２６aaとを形成するとともに、外周領域５２において、第２開口部２５ｂ内及び第２絶縁層２５上にそれぞれ、第２ビア２６ab及び第３配線層２６aaと同じ材料、同じ厚さかつ同じ幅の第２補強柱２６bb及び第２補強パターン２６baを形成する。
次いで、図４（ｂ）〜（ｄ）と同様な工程を繰り返すことにより、図５（ｂ）に示すように、配線形成領域５１において、第３絶縁層２７の第３ビアホール２７ａ内及び第３絶縁層２７上にそれぞれ、第３ビア２８abと、第３ビア２８abを介して第３配線層２６aaと接続する第４配線層２８aaとを形成するとともに、外周領域５２において、第３開口部２７ｂ内及び第３絶縁層２７上にそれぞれ、第３ビア２８ab及び第４配線層２８aaと同じ材料、同じ厚さかつ同じ幅の第３補強柱２８bb及び第３補強パターン２８baを形成する。
次に、図６（ａ）に示すように、第４配線層２８aa上に開口部（コンタクトホール）２９ａが設けられたソルダレジスト膜２９を形成する。これにより、ソルダレジスト膜２９の開口部２９ａ内に露出する第４配線層２８aaの部分が、他の配線基板などと接続される外部接続パッドとなる。続いて、ソルダレジスト膜２９の開口部２９ａ内の第４配線層２８aa上にNi/Auめっき層などのコンタクト層（図示せず）を形成する。以上により、仮基板２１上に４層のビルドアップ配線層（第１〜第４配線層２２、２４aa、２６aa、２８aa）が完成する。上述した例では、４層のビルドアップ配線層を形成したが、ｎ層（ｎは２、３、又は５以上の整数）のビルドアップ配線層を形成してもよい。
次に、仮基板２１を選択的にエッチングして除去する。この場合、ビルドアップ配線層の第１配線層２２及び第４配線層２８aaの外部に露出する材料は金(Au)であり、したがって、金(Au)に対して銅(Cu)からなる仮基板２１の選択エッチングが可能である。
次いで、図７に示すように、上下を反転させて、第１配線層２２が上にくるようにし、その表面に開口部３０ａが設けられたソルダレジスト膜３０を形成する。これにより、ソルダレジスト膜３０の開口部３０ａ内に露出する第１配線層２２の部分が、電子部品と接続される内部接続パッドとなる。なお、配線基板１０２を上下反転させて第１配線層２２側を電子部品の実装面としているが、上下反転させずに第４配線層２８aa側を電子部品の実装面としてもよい。
このようにして、コアレス配線基板１０２が完成する。
以上のように、第１の実施の形態の配線基板の製造方法によれば、配線形成領域５１に第２〜第４配線層２４aa、２６aa、２８aaを形成するときに、同じ工程で配線形成領域５１の外周領域５２に、第２〜第４配線層２４aa、２６aa、２８aaと同層に、第２〜第４配線層２４aa、２６aa、２８aaと同じ材料、同じ厚さかつ同じ幅で、第１〜第３補強パターン２４ba、２６ba、２８baを形成し、また、配線形成領域５１に第１〜第３ビア２４ab、２６ab、２８abを形成するときに、同じ工程で配線形成領域５１の外周領域５２に第１〜第３補強柱２４bb、２６bb、２８bbを形成することができるため、工程や製造条件を大幅に変更しないで、熱膨張係数差に起因して生じる反りを低減し得る配線基板１０２を容易に製造できる。
（電子部品装置の製造方法）
次に、図９（ａ）、（ｂ）を参照して上述の配線基板を用いた電子部品装置の製造方法について説明する。図９（ａ）、（ｂ）は、上述の配線基板１０２を用いた電子部品装置の製造方法を示す断面図である。
その電子部品装置の製造方法では、まず、図７の配線基板１０２と、バンプ３１を備えた半導体チップ（電子部品装置）３２を準備する。
次いで、配線基板１０２の最上層の第１配線層２２に半導体チップ３２のバンプ３１をフリップチップ接続する。
次に、液状のエポキシ系樹脂などからなる熱硬化性樹脂３３を配線基板１０２と半導体チップ３２の隙間に流し込み、充填する。十分に充填されたら、樹脂３３を加熱することにより硬化させ、その後冷却する。これにより、アンダーフィル樹脂３３が形成されて電子部品装置が完成する。
なお、電子部品の実装方法は、フリップチップ実装の他ワイヤボンディング法などの各種の実装方法を採用してもよい。
第１の実施の形態の配線基板１０２を用いた電子部品装置の製造方法によれば、上述の配線基板１０２を用いているので、アンダーフィル樹脂３３として熱硬化性樹脂を配線基板１０２と半導体チップ３２の間に充填した場合でも、熱膨張係数差に起因して生じる反りを低減することができる。
（第２の実施の形態）
図１０は第２の実施の形態の配線基板１０３を示す上面図である。
図１０の配線基板１０３において、図８の配線基板１０２と異なるところは、図８では、各層において第１〜第３補強パターン２４ba、２６ba、２８baが格子を形成するように配置されているが、図１０では、各層において辺に沿って連続して延びる第１〜第３補強パターン２４ba、２６ba、２８baが３列、並行するように配置されている点である。図１０中、図８と同じ符号で示すものは図８と同じものを示す。この場合も、第１〜第３補強パターン２４ba、２６ba、２８baは、配線形成領域５１の第２〜第４配線層２４aa、２６aa、２８aaと同層に形成されて３層構造を有し、第２〜第４配線層２４aa、２６aa、２８aaと同じ材料、同じ厚さかつ同じ幅で形成されている。また、第１〜第３補強柱２４bb、２６bb、２８bbは、配線形成領域５１の第１〜第３ビア２４ab、２６ab、２８abと同じ材料で、図８と同じ配置で、かつ３層に形成されている。
なお、図１０では、各層において、辺に沿って３列に並ぶ第１〜第３補強パターン２４ｂ、２６ｂ、２８ｂは、配線基板１０３の４隅及び各辺に沿う外周領域５２の中央部で、補助の第１〜第３補強パターン２４ｃ、２６ｃ、２８ｃによって相互に接続されている。補助の第１〜第３補強パターン２４ｃ、２６ｃ、２８ｃは補強構造体の剛性を向上させるために有用である。
以上の第２の実施の形態の配線基板１０３によっても、第１〜第３補強パターン２４ba、２６ba、２８baが配線基板１０３の各辺に沿って連続して延びるように設けられていることにより、各辺に沿って生じる反りに対する剛性を高めてその反りを低減することができる。さらに、第１〜第３補強パターン２４ba、２６ba、２８baを３層で設けることにより一層その効果を高めることができる。
また、第１〜第３補強パターン２４ba、２６ba、２８baに加えて、要所に複数の第１〜第３補強柱２４bb、２６bb、２８bbを設けることにより、さらに剛性が増すため、反りをより一層低減することができる。
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、図７の配線基板１０２では、外周領域５２には第１配線層２２と同層に補強パターンが形成されていないが、外周領域５２にそれを形成してもよい。
また、図８に示すように、外周領域５２に、四角い配線基板１０２の各辺に沿って連続して延在する第１〜第３補強パターン２４ba、２６ba、２８baを３列ずつ互いに並行するように設け、かつこれらに直交する他の連続して延在する第１〜第３補強パターン２４ba、２６ba、２８baを設けて格子を形成するようにしているが、これに限られない。２列ずつ設けて格子を形成するようにしてもよいし、４列以上ずつ設けて格子を形成するようにしてもよい。
また、図１０に示すように、外周領域５２に、四角い配線基板１０３の各辺に沿って連続して延在する第１〜第３補強パターン２４ba、２６ba、２８baを３列ずつ互いに並行するように設けているが、同じように２列ずつ設けてもよいし、同じように４列以上設けてもよい。
また、第１補強パターン２４baの外側、及び隣り合う層の第１〜第３補強パターン２４ba、２６ba、２８baの間に第１〜第３補強柱２４bb、２６bb、２８bbを設けているが、１層以上開けて配置された補強パターンの間に補強柱を設けてもよい。
また、補強柱２４bb、２６bb、２８bbは補強パターン２４ba、２６ba、２８baの１列あたり９つ設けているが、種々の個数に変更できる。
また、補強パターン２４ba、２６ba、２８ba及び補強柱２４bb、２６bb、２８bbは、上下層間で重なる位置に同一の形状で形成されているが、これに限られない。一般に、電子部品の実装面側では配線が電子部品搭載部周辺に集中するため、配線密度が高く、外部装置の実装面側では配線が配線基板平面に広く分布するため、配線密度が低い。したがって、これに対応させて、電子部品の実装面側では補強パターン２４ba、２６ba、２８baの密度を高く、外部装置の実装面側ではその密度を低くするなど種々の変形例を適用できる。
また、配線形成領域５１と補強パターンなどを形成する外周領域５１とを全部の層にわたって同じに画定しているがこれに限られない。上述のように、電子部品の実装面側と外部装置の実装面側とで配線密度が異なるため、層間で補強パターン２４ba、２６ba、２８baを形成可能な領域が異なってくる場合がある。このような場合は、配線形成領域５１と外周領域５１とを上層から下層まで一律に同じように画定することができない。よって、配線形成領域５１と外周領域５１とを各層ごとに画定するようにしてもよい。また、配線形成領域５１以外の任意の部分に補強パターンなどを形成する領域を確定してもよい。これらの配置によって、配線基板の省スペース化を図ることができるという効果もある。
また、実施の形態ではコアレス配線基板に本願発明を適用しているが、これに限られない。コア基板上にビルドアップ配線層が形成された配線基板にも適用することができる。
また、図４（ｄ）〜図５（ｂ）に示すように、第２〜第４配線層及び第１〜第３ビア２４ab、２６ab、２８abと第１〜第３補強パターン２４ba、２６ba、２８ba及び第１〜第３補強柱２４bb、２６bb、２８bbを同一の材料を用いて一度に作製しているが、最初にビア及び補強柱をビアホール及び開口部に埋め込んだ後に、別の工程でビア及び補強柱と同一の材料あるいは異なる材料を用いて配線層及び補強パターンを形成してもよい。
また、第２〜第４配線層２４aa、２６aa、２８aa及び第１〜第３ビア２４ab、２６ab、２８abの作製工程と同じ工程で第１〜第３補強パターン２４ba、２６ba、２８ba及び第１〜第３補強柱２４bb、２６bb、２８bbを形成しているが、第２〜第４配線層２４aa、２６aa、２８aa及び第１〜第３ビア２４ab、２６ab、２８abの作製工程とは別の工程でそれらを作製してもよい。
また、第１〜第３補強パターン２４ba、２６ba、２８baの材料、厚さ、幅を第２〜第４配線層２４aa、２６aa、２８aaの材料、厚さ、幅と同じとしているが、第１〜第３補強パターン２４ba、２６ba、２８baの材料、厚さ、幅は、本発明の目的が達成される範囲内で種々変更することができる。第１〜第３補強柱２４bb、２６bb、２８bbの材料についても同様である。
図１（ａ）、（ｂ）は、従来技術の配線基板及びその製造方法を説明する断面図である。 図２（ａ）、（ｂ）は、従来技術の電子部品装置及びその製造方法を説明する断面図である。 図３は、図１（ｂ）の配線基板の上面図である。 図４（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す断面図（その１）である。 図５（ａ）、（ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す断面図（その２）である。 図６（ａ）、（ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す断面図（その３）である。 図７は、本発明の第１の実施の形態に係る配線基板の構成を示す断面図である。 図８は、図７の配線基板の上面図である。 図９（ａ）、（ｂ）は、本発明の第１の実施の形態に係る配線基板を用いた電子部品装置の製造方法を示す断面図である。 図１０は、本発明の第２の実施の形態に係る配線基板の構成を示す上面図である。
符号の説明
２１…仮基板、２２…第１配線層、２３…第１絶縁層、２３ａ…第１ビアホール、２３ｂ…第１開口部、２４aa…第２配線層、２４ab…第１ビア、２４ba…第１補強パターン、２４bb…第１補強柱、２４ｃ…補助の第１補強パターン、２５…第２絶縁層、２５ａ…第２ビアホール、２５ｂ…第２開口部、２６aa…第３配線層、２６ab…第２ビア、２６ba…第２補強パターン、２６bb…第２補強柱、２６ｃ…補助の第２補強パターン、２７…第３絶縁層、２７ａ…第３ビアホール、２７ｂ…第３開口部、２８aa…第４配線層、２８ab…第３ビア、２８ba…第３補強パターン、２８bb…第３補強柱、２８ｃ…補助の第３補強パターン、２９、３０…ソルダレジスト膜、２９ａ、３０ａ…コンタクトホール、３１…バンプ、３２…チップ（電子部品）、３３…アンダーフィル樹脂、５１…配線形成領域、５２…配線形成領域の外周領域、１０２、１０３…配線基板。

Claims (8)

  1. 配線層と絶縁層とが交互に積層された配線形成領域と、前記配線形成領域の周囲の外周領域とを有し、前記外周領域に沿って連続して延在する第１補強材と、該第１補強材に係合し、厚さ方向に延在する第２補強材とを有する補強構造体を備えている配線基板であって、
    前記第１補強材は、多層構造をなして各配線層の平面内に連続して延在し、かつ前記配線基板の各辺に沿うように形成された補強パターンであり、前記第２補強材は、異なる層の該補強パターンに挟まれた前記絶縁層に埋め込まれた補強柱であり、
    前記補強パターン及び前記補強柱は前記配線形成領域を囲むように形成され、
    前記配線基板は、一面側が電子部品実装面であり、他面側が外部装置実装面であることを特徴とする配線基板。
  2. 同じ前記層内で、前記補強パターンが複数、並行するように配置されていることを特徴とする請求項１に記載の配線基板。
  3. 同じ前記層内で、前記補強パターンが複数、格子を形成するように配置されていることを特徴とする請求項１に記載の配線基板。
  4. 前記配線形成領域では、異なる層の前記配線層同士が前記絶縁層に埋め込まれたビアにより接続され、
    前記外周領域では、前記補強パターンが前記配線層と同層に、前記配線層と同じ材料、同じ厚さかつ同じ幅で形成され、前記補強柱が前記ビアと同じ材料で形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 配線形成領域と、該配線形成領域を囲む外周領域とがそれぞれ配置される仮基板を準備する工程と、
    前記仮基板上の配線形成領域に第１配線層を形成するとともに、前記外周領域に沿って連続して延在する第１補強パターンを形成する工程と、
    前記第１配線層及び前記第１補強パターンの上に第１絶縁層を形成する工程と、
    前記第１配線層上の前記第１絶縁層にビアホールを形成するとともに、前記第１補強パターン上の前記第１絶縁層に開口部を形成する工程と、
    前記配線形成領域のビアホール内にビアを形成するとともに、前記外周領域の開口部内に前記ビアと同じ材料の補強柱を形成する工程と、
    前記配線形成領域のビアと接続する第２配線層を前記第１絶縁層上に形成するとともに、前記外周領域に連続して延在し、前記補強柱に接続する第２補強パターンを前記第１絶縁層上に形成する工程と、
    前記仮基板を除去する工程と、
    を有することを特徴とする配線基板の製造方法。
  6. 前記第１補強パターンを形成する工程において、前記第１配線層と同じ材料、同じ厚さかつ同じ幅で該第１補強パターンを形成し、
    前記第２補強パターンを形成する工程において、前記第２配線層と同じ材料、同じ厚さかつ同じ幅で該第２補強パターンを形成することを特徴とする請求項５記載の配線基板の製造方法。
  7. 請求項１乃至４の何れか１項に記載の配線基板と、
    前記配線基板の最外層の配線層に接続された電子部品とを有することを特徴とする電子部品装置。
  8. 前記配線基板と前記電子部品との隙間に熱硬化性樹脂が充填されていることを特徴とする請求項７記載の電子部品装置。
JP2007315925A 2007-12-06 2007-12-06 配線基板、その製造方法及び電子部品装置 Expired - Fee Related JP4993739B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007315925A JP4993739B2 (ja) 2007-12-06 2007-12-06 配線基板、その製造方法及び電子部品装置
US12/211,458 US8138424B2 (en) 2007-12-06 2008-09-16 Wiring substrate including a reinforcing structural body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315925A JP4993739B2 (ja) 2007-12-06 2007-12-06 配線基板、その製造方法及び電子部品装置

Publications (3)

Publication Number Publication Date
JP2009141121A JP2009141121A (ja) 2009-06-25
JP2009141121A5 JP2009141121A5 (ja) 2010-10-28
JP4993739B2 true JP4993739B2 (ja) 2012-08-08

Family

ID=40720442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315925A Expired - Fee Related JP4993739B2 (ja) 2007-12-06 2007-12-06 配線基板、その製造方法及び電子部品装置

Country Status (2)

Country Link
US (1) US8138424B2 (ja)
JP (1) JP4993739B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
JP5623308B2 (ja) 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5638269B2 (ja) 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
CN102376675B (zh) * 2010-08-04 2015-11-25 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
JP5732238B2 (ja) * 2010-11-29 2015-06-10 シャープ株式会社 固体撮像装置および電子情報機器
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
KR101451502B1 (ko) * 2013-03-05 2014-10-15 삼성전기주식회사 인쇄회로기판
JP5662551B1 (ja) 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP6428038B2 (ja) * 2014-08-19 2018-11-28 株式会社デンソー 回路基板
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
CN106298707B (zh) * 2015-06-05 2019-05-21 欣兴电子股份有限公司 封装结构及其制作方法
JP6505521B2 (ja) * 2015-06-26 2019-04-24 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6244499B2 (ja) * 2015-12-25 2017-12-06 太陽誘電株式会社 プリント配線板、及びカメラモジュール
TWI641087B (zh) * 2015-12-28 2018-11-11 矽品精密工業股份有限公司 電子封裝件及封裝用之基板
KR102456322B1 (ko) 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
CN213124101U (zh) * 2017-11-30 2021-05-04 株式会社村田制作所 多层基板以及多层基板的安装构造
JP7315546B2 (ja) 2018-06-14 2023-07-26 株式会社フジクラ 部品内蔵基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921756B2 (ja) * 1997-10-06 2007-05-30 株式会社デンソー プリント基板およびその製造方法
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
JP2004288661A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP2006270082A (ja) * 2005-02-25 2006-10-05 Kyocera Corp 配線基板及びそれを用いた電子装置
WO2006120826A1 (ja) 2005-05-12 2006-11-16 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2009141121A (ja) 2009-06-25
US20090145635A1 (en) 2009-06-11
US8138424B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
JP4993739B2 (ja) 配線基板、その製造方法及び電子部品装置
KR101643206B1 (ko) 배선 기판 및 전자 부품 장치
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
JP4473935B1 (ja) 多層配線基板
US20130119562A1 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
KR101883046B1 (ko) 코일 전자 부품
JP6361179B2 (ja) 配線板、配線板の製造方法
US20110221071A1 (en) Electronic device and manufacturing method of electronic device
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2019197881A (ja) フリップチップパッケージ基板の製造方法及びその構造
US7459796B2 (en) BGA-type multilayer circuit wiring board
JP4576480B1 (ja) 多層配線基板
JP4434163B2 (ja) 半導体パッケージ基板の製造方法及び半導体装置の製造方法
TWI765647B (zh) 封裝載板及其製作方法
JP3838232B2 (ja) 半導体パッケージ基板の製造方法及び半導体装置製造方法
JP2006135154A (ja) プリント配線版
TW202226905A (zh) 線路載板及其製作方法
JP4133782B2 (ja) 電子部品実装構造及びその製造方法
CN115206923A (zh) 封装载板及其制作方法
JP2004006990A (ja) 半導体パッケージ基板及び半導体装置
JP2006196832A (ja) 多層配線基板
JP2016225473A (ja) 半導体装置
JP2007335697A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4993739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees