JP2007335697A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線基板の上に半導体チップなどがフリップチップ実装されて構成される半導体装置において、配線基板の反りを防止できる半導体装置を提供する。
【解決手段】被実装体１０の上面側の配線層１８に半導体チップ４０がフリップチップ実装され、被実装体１０の下面側の半導体チップ４０に対応する領域に被実装体１０の反りを防止するためのダミーチップ３０が実装され、被実装体１０の下面の周縁側にダミーチップ３０の高さよりも高い外部接続端子２６が設けられている。
【選択図】図５

Description

本発明は半導体装置及びその製造方法に係り、さらに詳しくは、配線基板の上に半導体チップなどが実装されて構成される半導体装置及びその製造方法に関する。

従来、半導体チップなどが配線基板の上に実装されて構成される半導体装置がある。従来技術の半導体装置の製造方法では、図１（ａ）に示すように、スルーホール（不図示）を介して相互接続された上側、下側配線層（不図示）が設けられた配線基板１００が用意され、その配線基板１００の上側配線層に複数の半導体チップ２００のバンプ２００ａがそれぞれフリップチップ接続される。

その後に、図１（ｂ）に示すように、各半導体チップ２００の下側の隙間にアンダーフィル樹脂３００がそれぞれ充填される。そして、図１（ｃ）に示すように、個々の半導体装置が得られるように配線基板１００が切断された後に、分割された配線基板１００の下面の周縁側に配置された下側配線層に外部接続端子４００が設けられる。あるいは、配線基板１００が切断される前に外部接続端子４００が設けられ、その後に、配線基板１００が切断される。

特許文献１には、基板上に半導体チップがフリップチップ実装されてその下にアンダーフィル樹脂が充填された実装構造が記載されており、基板とアンダーフィル樹脂と半導体チップとの間に加わる熱応力を緩和するために、アンダーフィル樹脂に剛性のあるスティフナを埋設することが記載されている。
特開平１１−２６０９７３号公報

図２に示すように、上記した従来技術の半導体装置の製造方法において、半導体チップ２００と配線基板１００との間に注入したアンダーフィル樹脂３００を熱処理して硬化させる際に、配線基板１００（樹脂）と半導体チップ２００（シリコン）とアンダーフィル樹脂３００との熱膨張係数の差に基づく熱応力によって配線基板１００に凸状の反り（半導体チップ搭載面が凸状となる反り）が発生しやすい。しかも、配線基板１００の反り量は、配線基板１００の材料やその面積、半導体チップ２００の大きさやその実装個数などにも左右されるので、配線基板１００の反りを制御することは困難を極める。

このため、後工程での配線基板１００のハンドリングに支障をきたしたり、最終的に得られる個々の半導体装置を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下するなどの不具合が発生したりするおそれがある。

本発明は以上の課題を鑑みて創作されたものであり、配線基板の上に半導体チップなどがフリップチップ実装されて構成される半導体装置において、配線基板の反りを防止できる半導体装置及びその製造方法を提供することを目的とする。

上記課題を解決するため、本発明は半導体装置に係り、配線層を備えた被実装体と、前記被実装体の上面側の前記配線層にフリップチップ実装された半導体チップと、前記被実装体の下面側の半導体チップに対応する領域に実装され、前記被実装体の反りを防止するためのダミーチップとを有することを特徴とする。

本発明では、被実装体（配線基板）の上面側の配線層に正規の半導体チップがフリップチップ実装され、被実装体の下面側の半導体チップに対応する領域にダミーチップが実装されている。本発明の好適な態様では、半導体チップと被実装体との間にアンダーフィル樹脂が充填されており、ダミーチップは被実装体の下面側の配線層を被覆する絶縁層の上にダイアタッチ材によって固着されている。

本発明の半導体装置を製造する際には、半導体チップの下側に充填されるアンダーフィル樹脂を熱処理して硬化させる際に、被実装体が凸状になるような応力（半導体チップ搭載面が凸状となる反り）が発生し、被実装体の下面側にダイアタッチ材でダミーチップを実装する際に、被実装体が凹状になるような応力（半導体チップ搭載面が凹状となる反り）が発生する。このため、被実装体の上面側に正規の半導体チップを実装する際に発生する応力が、被実装体の下面側にダミーチップを実装する際の応力によって打ち消されるので、被実装体に反りが発生することが防止される。

従って、製造工程において、被実装体（配線基板）のハンドリングに支障をきたしたり、半導体装置を実装基板（マザーボード）に実装する際に接合の信頼性が低下したりする不具合が解消される。

本発明の半導体装置の被実装体が、コア基板の両面側にスルーホールを介して相互接続された配線層がそれぞれ設けられて構成される場合は、配線基板の下面側のダミーチップの外側領域の配線層に、ダミーチップの高さより高い高さの外部接続端子が設けられる。

以上説明したように、本発明では、被実装体の上面側に半導体チップをフリップチップ実装し、下面側にダミーチップを実装することにより、被実装体にかかる応力が緩和されて反りの発生が防止される。

以下、本発明の実施の形態について、添付の図面を参照して説明する。

図３及び図４は本発明の第１実施形態の半導体装置の製造方法を示す断面図、図５は同じく半導体装置を示す断面図である。

本実施形態の半導体装置の製造方法では、図３（ａ）に示すように、まず、ガラスエポキシ樹脂などの絶縁材料からなるコア基板１２にスルーホール１２ｘを形成した後に、スルーホール１２ｘを介して相互接続される第１配線層１４をコア基板１２の両面側にそれぞれ形成する。コア基板１２には、後に半導体チップが実装される複数の実装領域Ａが画定されている。その後に、図３（ｂ）に示すように、コア基板１２の両面側の第１配線層１４の上に樹脂フィルムを貼着するなどして第１絶縁層１６をそれぞれ形成する。さらに、コア基板１２の両面側の第１絶縁層１６に第１配線層１４に到達する深さのビアホール１６ｘをそれぞれ形成する。

次いで、同じく図３（ｂ）に示すように、コア基板１２の両面側の第１絶縁層１６の上に、ビアホール１６ｘを介して第１配線層１４に接続される第２配線層１８をそれぞれ形成する。さらに、コア基板１２の上面側に、半導体チップのバンプが接続される第２配線層１８の接続部上に開口部２０ｘが配置された第２絶縁層２０を形成する。第２絶縁層２０としてはソルダレジストが使用される。また、コア基板１２の下面側にもソルダレジストからなる第２絶縁層２０が形成される。コア基板１２の下面側に形成される第２絶縁層２０は、各実装領域Ａでは第２配線層１８の全体を被覆して形成され、各実装領域Ａの外側領域では、図３（ｂ）では図示されていないが、第２配線層１８の上に開口部が配置されて形成され、外部接続端子が設けられる接続部が画定される。

これにより、本実施形態で使用される複数の実装領域Ａを備えた配線基板１０（被実装体）が得られる。上記した例ではコア基板１２の両面側に２層の配線層１４，１８を形成したが、ｎ層（ｎは１以上の整数）の配線層を適宜に形成することができる。

続いて、図３（ｃ）に示すように、配線基板１０の下面側の各実装領域Ａの第２絶縁層２０の上（図３（ｂ）では下）に、ダミーチップ３０を樹脂ペースト又は樹脂フィルムからなるダイアタッチ材２４を介してそれぞれ配置し、熱処理することによってダイアタッチ材２４を硬化させてダミーチップ３０を固着する。

ダミーチップ３０は、配線基板１０の上面側の各実装領域Ａに正規の半導体チップが実装される際に、配線基板１０に反りが発生しないように配線基板１０の下面側の各実装領域Ａに実装される。そのような観点から、ダミーチップ３０は配線基板１０に電気的に接続されて実装される必要はなく、配線基板１０の下面側の第２絶縁層２０の上に第２配線層１８と電気的に絶縁された状態で実装される。

ダイアタッチ材２４を熱処理して硬化させてダミーチップ３０を配線基板１０の下面側に固着する段階では、配線基板１０の半導体チップ搭載面が凹状になるような応力が配線基板１０にかかった状態となり、次に説明する半導体チップを実装する際の応力に対抗するように配線基板１０が補強される。ダミーチップ３０は各種材料のものを使用できるが、好適にはトランジスタなどが形成されていないシリコンウェハがダイシングされて得られるシリコンチップが使用される。

次いで、図４（ａ）に示すように、配線基板１０の上面側の各実装領域Ａにおいて、半導体チップ４０のバンプ４０ａを第２絶縁層２０の開口部２０ｘ内の第２配線層１８の接続部にそれぞれフリップチップ接続する。さらに、図４（ｂ）に示すように、各半導体チップ４０と配線基板１０との間の隙間にアンダーフィル樹脂２２を充填した後に、熱処理することによりアンダーフィル樹脂２２を硬化させる。

このとき、配線基板１０（樹脂）の熱膨張係数が１５ｐｐｍ／℃程度、半導体チップ４０（シリコン）の熱膨張係数が３ｐｐｍ／℃程度、アンダーフィル樹脂２２の熱膨張係数が２０〜５０ｐｐｍ／℃と相互に熱膨張係数が異なっているため、アンダーフィル樹脂２２を硬化させる際に、熱応力の発生によって配線基板１０の半導体チップ搭載面が凸状になるような応力が配線基板１０にかかる。

しかしながら、本実施形態では、ダミーチップ３０の実装によって配線基板１０に凹状になるような応力がかかっているため、アンダーフィル樹脂２２を硬化させる際に配線基板１０に凸状になるような応力がかかっても相互にそれらの応力が打ち消される。このようにして、配線基板１０の下面側にダミーチップ３０を実装しておくことにより、半導体チップ４０と配線基板１０との間に充填されたアンダーフィル樹脂２２を熱処理して硬化させる際に、配線基板１０に反りが発生することが防止される。

半導体チップ４０は、トランジスタや多層配線などが形成されたシリコンウェハがダイシングされて得られるＬＳＩチップなどの能動素子であり、その厚みは１００〜３００μｍである。また、配線基板１０上の半導体チップ４０の周りにキャパシタや抵抗などの受動素子が実装されていてもよい。

なお、前述した形態では、配線基板１０の下面側にダミーチップ３０を実装した後に、上面側に半導体チップ４０を実装したが、逆に、配線基板１０の上面側に半導体チップ４０を実装した後に、下面側にダミーチップ３０を実装しても同様に配線基板１０の反りの発生を防止することができる。

次いで、図４（ｃ）に示すように、図４（ｂ）の配線基板１０の各実装領域Ａの間の部分を切断することにより、個々の半導体装置を得るための半導体部材１ａを得る。その後に、図５に示すように、半導体部材１ａの下面の周縁側の第２絶縁層２０の開口部２０ｘから露出する第２配線層１８の接続部にはんだボールを搭載するなどして外部接続端子２６を形成する。外部接続端子２６の高さはダミーチップ３０の高さよりも高くなるように設定される。なお、配線基板１０を切断する前に外部接続端子２６を設け、その後に、配線基板１０を切断してもよい。

これにより、図５に示すように、本実施形態の半導体装置１が得られる。本実施形態の半導体装置１では、コア基板１２にスルーホール１２ｘが設けられており、コア基板１２の両面側にはスルーホール１２ｘを介して相互接続された第１配線層１４がそれぞれ形成されている。コア基板１２の両面の第１配線層１４の上には第１絶縁層１６がそれぞれ形成されており、それらの第１絶縁層１６には第１配線層１４に到達する深さのビアホール１６ｘがそれぞれ形成されている。

さらに、コア基板１２の両面側の第１絶縁層１６の上にはビアホール１６ｘを介して第１配線層１４に接続される第２配線層１８がそれぞれ形成されている。また、コア基板１２の上面側には、第２配線層１８の接続部上に開口部２０ｘが設けられた第２絶縁層２０（ソルダレジスト）が形成されている。さらに、コア基板１２の下面側には、周縁側の第２配線層１８の接続部上に開口部２０ｘが設けられて、中央部の第２配線層１８の全体を被覆する第２絶縁層２０（ソルダレジスト）が形成されている。

このようにして、コア基板１２の両面側に、スルーホール１２ｘを介して相互接続される２層のビルドアップ配線（第１、第２配線層１４、１８、第１，第２絶縁層１６，２０）がそれぞれ積層されて配線基板１０（被実装体）が構成されている。

そして、配線基板１０の上面側の第２絶縁層２０の開口部２０ｘ内の第２配線層１８の接続部には正規の半導体チップ４０のバンプ４０ａがフリップチップ接続されている。さらに、半導体チップ４０と配線基板１０との間にはアンダーフィル樹脂２２が充填されている。また、配線基板１０の下面側の半導体チップ４０に対応する第２絶縁層２０の上にはダイアタッチ材２４によってダミーチップ３０が固着されている。

さらに、配線基板１０の下面の周縁側（ダミーチップ３０の外側領域）の第２配線層１８の接続部には外部接続端子２６が設けられている。外部接続端子２６の高さはダミーチップ３０の高さよりも高く設定されており、半導体装置１の外部接続端子２６が実装基板（マザーボード）の端子に接続されて実装される。

本実施形態の半導体装置１では、配線基板１０の上面側の第２配線層１８に正規の半導体チップ４０がフリップチップ実装され、配線基板１０の下面側の半導体チップ４０に対応する領域にダミーチップ３０が実装されている。前述したように、本実施形態の半導体装置１の製造工程では、半導体チップ４０の下側に充填されたアンダーフィル樹脂２２を熱処理して硬化させる際に、配線基板１０に凸状になるような応力がかかり、配線基板１０の下面側にダイアタッチ材２４でダミーチップ３０を実装する際に、配線基板１０に凹状になるような応力がかかる。このため、配線基板１０の上面側に正規の半導体チップ４０を実装する際に発生する応力が、配線基板１０の下面側にダミーチップ３０を実装する際の応力によって打ち消されるので、配線基板１０に反りが発生することが防止される。

従って、製造工程において、配線基板１０のハンドリングに支障をきたしたり、半導体装置を実装基板（マザーボード）に実装する際に接合の信頼性が低下したりする不具合が解消される。

本実施形態では、配線基板１０に同程度の逆の応力をかけて反りを防止するという観点から、ダミーチップ３０の大きさや厚みを半導体チップ４０と同等に設定し、配線基板１０に対してダミーチップ３０と半導体チップとが対称になる位置に実装されることが好ましい。

なお、図５に例示する半導体装置１のように、配線基板１０の下面側に外部接続端子２６が設けられる場合は、配線基板１０の反りを防止できる程度にダミーチップ３０の大きさを半導体チップ４０より小さく設定し、外部接続端子２６を内側に配置して小型化を図るようにしてもよい。

あるいは、本実施形態では、配線基板１０の半導体チップ４０の実装面と反対面に外部接続端子２６を設けているが、配線基板１０の半導体チップ４０の実装面側に外部接続端子を設けてもよい。この場合、ダミーチップ３０は配線基板１０に電気的に接続される必要はないので、コア基板１２の下面側には配線層を必ずしも設ける必要はなく、コア基板１２のスルーホール１２ｘも省略することができる。

図１（ａ）〜（ｃ）は従来技術の半導体装置の製造方法を示す断面図である。 図２は従来技術の半導体装置の製造方法の問題点を示す断面図である。 図３（ａ）〜（ｃ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その２）である。 図５は本発明の実施形態の半導体装置を示す断面図である。

符号の説明

１…半導体装置、１ａ…半導体部材、１０…配線基板、１２…コア基板、１２ｘ…スルーホール、１４…第１配線層、１６…第１絶縁層、１６ｘ…ビアホール、１８…第２配線層、２０…第２絶縁層、２０ｘ…開口部、２２…アンダーフィル樹脂、２４…ダイアタッチ材、２６…外部接続端子、３０…ダミーチップ、４０…半導体チップ、４０ａ…バンプ、Ａ…実装領域。

Claims (10)

1. 配線層を備えた被実装体と、
   前記被実装体の上面側の前記配線層にフリップチップ実装された半導体チップと、
   前記被実装体の下面側の半導体チップに対応する領域に実装され、前記被実装体の反りを防止するためのダミーチップとを有することを特徴とする半導体装置。
2. 前記被実装体は、スルーホールが設けられたコア基板と、前記コア基板の両面側にそれぞれ形成され、前記スルーホールを介して相互接続されたｎ層（ｎは１以上の整数）の前記配線層と、前記コア基板の下面側の最上の前記配線層を被覆する絶縁層とを備えた配線基板であり、
   前記半導体チップのバンプが前記配線層に接続され、前記半導体チップと前記配線基板の間にアンダーフィル樹脂が充填されており、かつ、
   前記ダミーチップは前記配線基板の下面側の前記絶縁層の上にダイアタッチ材によって固着されていることを特徴とする請求項１に記載の半導体装置。
3. 前記配線基板の下面側の前記ダミーチップの外側領域の前記配線層に接続されて、前記ダミーチップの高さより高い高さの外部接続端子が設けられていることを特徴とする請求項２に記載の半導体装置。
4. 前記ダミーチップの大きさは、前記半導体チップの大きさと同等又はそれより小さいことを特徴とする請求項１に記載の半導体装置。
5. 前記ダミーチップはシリコンからなることを特徴とする請求項１に記載の半導体装置。
6. 配線層を備えた被実装体を用意する工程と、
   前記被実装体の上面側の前記配線層に半導体チップをフリップチップ実装し、かつ、前記半導体チップを実装する前又は後に、前記被実装体の下面側の半導体チップに対応する領域に、前記被実装体の反りを防止するためのダミーチップを実装する工程とを有することを特徴とする半導体装置の製造方法。
7. 前記被実装体は、スルーホールが設けられたコア基板と、前記コア基板の両面側にそれぞれ形成され、前記スルーホールを介して相互接続されたｎ層（ｎは１以上の整数）の前記配線層と、前記コア基板の下面側の最上の前記配線層を被覆する絶縁層とを備えた配線基板であり、
   前記半導体チップをフリップチップ実装する工程は、
   前記半導体チップのバンプを前記配線層に接続する工程と、
   前記半導体チップと前記被実装体の間にアンダーフィル樹脂を形成する工程とを含み、
   前記ダミーチップを実装する工程において、前記配線基板の下面側の前記絶縁層の上にダイアタッチ材によって前記ダミーチップを固着することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記被実装体の下面側に前記ダミーチップを実装した後に、前記被実装体の上面側に前記半導体チップを実装することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
9. 前記ダミーチップの大きさは、前記半導体チップの大きさと同等又はそれより小さいことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
10. 前記半導体チップ及び前記ダミーチップを実装する工程の後に、
    前記配線基板の下面側の前記ダミーチップの外側領域に配置された前記配線層に接続されて、前記ダミーチップの高さより高い高さの外部接続端子を設ける工程をさらに有することを特徴とする請求項７に記載の半導体装置の製造方法。

Images