JP4027788B2 - 電子部品実装構造の製造方法 - Google Patents
電子部品実装構造の製造方法 Download PDFInfo
- Publication number
- JP4027788B2 JP4027788B2 JP2002358398A JP2002358398A JP4027788B2 JP 4027788 B2 JP4027788 B2 JP 4027788B2 JP 2002358398 A JP2002358398 A JP 2002358398A JP 2002358398 A JP2002358398 A JP 2002358398A JP 4027788 B2 JP4027788 B2 JP 4027788B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- mounting structure
- wiring board
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子部品実装構造及びその製造方法に係り、より詳しくは、複数の電子部品が絶縁膜に埋設された状態で相互接続された構造を有する電子部品実装構造及びその製造方法に関する。
【０００２】
【従来の技術】
マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【０００３】
さらなる高密度化の要求から、配線基板上に複数の半導体チップを３次元的に積層して実装したマルチチップパッケージ（半導体装置）が開発されている。その一例として、配線基板上に複数の半導体チップが絶縁膜に埋設された状態で３次元的に実装され、かつ絶縁膜に形成されたビアホール及び配線パターンを介して複数の半導体チップが相互接続された構造を有する半導体装置がある。（例えば、特許文献１、２及び３）。
【０００４】
【特許文献１】
特開２００１−１９６５２５号公報
【特許文献２】
特開２００１−１７７０４５号公報
【特許文献３】
特開２０００−３２３６４５号公報
【０００５】
【発明が解決しようとする課題】
ところで、半導体チップを被覆する絶縁膜が樹脂膜からなる場合、樹脂膜の中にはそれと熱膨張係数が異なる半導体チップが存在することとなるため、樹脂膜が熱処理されて形成される際に、これらの熱膨張係数の差に基づく熱応力によって半導体装置自体に反りが発生しやすい。このため、後工程での半導体装置のハンドリングに支障をきたしたり、半導体装置を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下するなどの不具合が発生したりする恐れがある。
【０００６】
上記した特許文献１〜３には、いずれも絶縁膜（樹脂膜）に半導体チップが埋設されて実装された構造が記載されているものの、上記したような熱応力などに基づく半導体装置の反りに関しては何ら考慮されていない。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、配線基板上に電子部品が絶縁膜に埋設された状態で実装された構造を有する電子部品実装構造において、反りの発生が防止される電子部品実装構造及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は電子部品実装構造の製造方法に係り、所定の配線パターンを備えた配線基板の上に電子部品を実装する工程と、前記電子部品の上面側及び両側面側に樹脂材を形成して、前記樹脂材によって前記電子部品の全体を埋め込む工程と、前記樹脂材を、熱処理を行なった状態で、押圧するステップと押圧しないステップとを所定回数繰り返すことにより前記樹脂材を硬化させて樹脂膜を形成する工程とを有することを特徴とする。
【００１６】
本発明では、電子部品を被覆する樹脂膜を形成する際に、熱処理を行なった状態で、押圧するステップと押圧しないステップとを所定回数繰り返す多段階プレス方式を採用する。これによって、樹脂膜の硬化・収縮量が抑えられてその樹脂膜自体の残留ストレスを小さくすることができるようになるため、電子部品実装構造体に反りが発生することが防止される。
【００１７】
また、電子部品を、配線基板に対して対称な位置関係になるようにその両面側にそれぞれ実装した後に、上記したような多段階プレス方式により電子部品を被覆する樹脂膜をそれぞれ形成するようにしてもよい。このようにすることにより、たとえ、樹脂膜にストレスが残留したとしてもそのストレスが相殺されて電子部品実装構造の反りがさらに防止される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１９】
（第１の実施の形態）
図１〜図４は本発明の第１実施形態の電子部品実装構造の製造方法を順に示す断面図，図５（ａ）は本発明の第１実施形態に係る多段階プレス方式を説明する図、図５（ｂ）は一括プレス方式を説明する図である。
【００２０】
まず、図１（ａ）に示す断面構造を得るまでの工程を説明する。図１（ａ）に示すように、ビルドアップ配線基板を製造するためのベース配線基板５を用意する。このベース配線基板５は、銅（Ｃｕ）又はアルミニウム（Ａｌ）などからなる金属基板１０により基本構成されている。そして、金属基板１０にはそれを貫通するスルーホール１０ａが形成され、金属基板１０の両面及びスルーホール１０ａ内面には金属基板１０を絶縁するためのシリコン酸化膜などの無機絶縁膜１１が形成されている。このスルーホール１０ａ内には、金属基板１０の両面に設けられた配線パターン１２に繋がるスルーホールめっき層１０ｂが形成されている。さらに、スルーホール１０ａの孔には樹脂体１０ｃが充填されている。
【００２１】
このように金属基板１０により基本構成されるベース配線基板５は、その厚みが例えば０．２ｍｍの程度と比較的薄い場合であっても十分な剛性が得られる。従って、後工程で半導体チップを被覆する層間絶縁膜（樹脂膜）を形成する際に熱応力などが発生しても、ベース配線基板５はその応力に耐えることができる。
【００２２】
なお、ベース配線基板５として金属基板１０を用いる代わりに、セラミック基板、ガラス基板又はサファイア基板などの剛性が強い基板を用いるようにしてもよい。
【００２３】
その後に、このベース配線基板５の両面側に第１配線パターン１２を被覆する第１層間絶縁膜１４をそれぞれ形成する。第１層間絶縁膜１４としては、後で説明する半導体チップを被覆する第２層間絶縁膜と同様なものが使用されるので、後述する第２層間絶縁膜を形成する工程の欄を参照されたい。
【００２４】
次いで、ベース配線基板５の両面側の第１配線パターン１２の所定部が露出するように第１層間絶縁膜１４の所定部をレーザなどによりそれぞれエッチングすることにより、第１ビアホール１４ｘを形成する。
【００２５】
続いて、第１ビアホール１４ｘを介して第１配線パターン１２に接続される第２配線パターン１２ａをセミアディティブ法により金属基板１０の両面側の第１層間絶縁膜１４上にそれぞれ形成する。
【００２６】
詳しく説明すると、まず、第１ビアホール１４ｘの内面上及び第１層間絶縁膜１４上に無電解めっき又はスパッタ法によりシードＣｕ膜（不図示）を形成する。その後、シードＣｕ膜上に第２配線パターンに対応する開口部を有するレジスト膜（不図示）を形成する。続いて、シードＣｕ膜をめっき給電層層に利用した電解めっきによりレジスト膜の開口部にＣｕ膜パターン（不図示）を形成する。
【００２７】
次いで、レジスト膜を除去した後に、Ｃｕ膜パターンをマスクにしてシードＣｕ膜をエッチングすることにより、第２配線パターン１２ａとする。なお、セミアディティブ法の代わりに、サブトラクティブ法又はフルアディティブ法を用いて第２配線パターン１２ａを形成してもよい。
【００２８】
次いで、図１（ｂ）に示すように、素子形成面に接続パッド２０ａとそれに接続されたバンプ２０ｂとを備えた半導体チップ２０を用意する。この半導体チップ２０は、素子形成面側に所定素子と接続パッド２０ａを備えた半導体ウェハ（不図示）の背面が研削されて１５０μｍ程度（好適には５０μｍ程度）以下の厚みに薄型化された後に、半導体ウェハがダイシングされて個片化されたものである。半導体チップ２０のバンプ２０ｂは、半導体ウェハがダイシングされる前又は後に接続パッド２０ａ上に形成される。接続パッド２０ａ又はバンプ２０ｂは接続端子の一例である。
【００２９】
なお、電子部品の一例として半導体チップ２０を挙げたが、コンデンサ部品などの各種電子部品を使用することができる。
【００３０】
その後、このような半導体チップ２０を２つ用意し、ベース配線基板５の両面側の第２配線パターン１２ａに半導体チップ２０のバンプ２０ｂをそれぞれフリップチップ接続する。続いて、ベース配線基板５の両面側に実装された半導体チップ２０と第２配線パターン１２ａ及び第１層間絶縁膜１４との隙間にアンダーフィル樹脂１３をそれぞれ充填する。
【００３１】
本発明の実施形態の特徴の一つは、半導体チップ２０が実装された実装構造体の反りを防止することにある。このため、２つの半導体チップ２０は、ベース配線基板５に対して対称な位置（図１（ｂ）の例ではベース配線基板５の両面側の第２配線パターン１２ａ）にそれぞれ実装される。
【００３２】
次いで、半導体チップ２０を被覆する第２層間絶縁膜１４ａを形成する。本実施形態では半導体チップ２０が実装された実装構造体の反りをさらに防止するために、半導体チップ２０を被覆する第２層間絶縁膜１４ａを形成する際に、これらの熱膨張係数（ＣＴＥ）の差に基づく熱応力の発生を抑えるようにする。すなわち、第２層間絶縁膜１４ａとして、その熱膨張係数が半導体チップ２０の熱膨張係数にできるだけ近似したものを使用する。
【００３３】
好適な一例では、第２層間絶縁膜１４ａとしては、エポキシ系樹脂、ポリイミド系樹脂又はポリフェニレンエーテル系樹脂などからなるベース樹脂にシリカ（ＳｉＯ2）などのフィラーが分散されたものが使用される。例えば、フィラーの含有量が５０〜７０重量％の樹脂膜の熱膨張係数は２０〜５０ｐｐｍ／℃であり、半導体チップ（シリコンチップ）２０の熱膨張係数（３ｐｐｍ／℃程度）に近似される。
【００３４】
一般的な樹脂膜の熱膨張係数は１００ｐｐｍ／℃程度であることを考慮すると、本実施形態の第２層間絶縁膜（樹脂膜）１４ａは半導体チップ２０の熱膨張係数にかなり近似されていることが分かる。さらに、第１、第２配線パターン１２，１２ａや金属基板１０がＣｕ（熱膨張係数：１６ｐｐｍ／℃程度）からなる場合、上記したような第２層間絶縁膜（樹脂膜）１４ａは、配線パターン１２，１２ａや金属基板１０の熱膨張係数にも近似されたものとなって、さらに熱応力の発生が抑制される。
このように、上記したようなベース樹脂にフィラーを含有させることにより、その熱膨張係数を調整することできる。
【００３５】
そして、図１（ｃ）に示すように、このような樹脂から構成される樹脂フィルム（樹脂材）をベース配線基板５の両面側に実装された半導体チップ２０上にそれぞれラミネートする。その後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第２層間絶縁膜１４ａとする。このとき、第２層間絶縁膜１４ａの熱膨張係数は半導体チップ２０の熱膨張係数に近似しているため、樹脂が硬化する際の熱応力の発生が抑制されて図１（ｃ）に示す実装構造体自体の反りの発生が防止される。
【００３６】
しかも、半導体チップ２０はベース配線基板５に対して対称な位置の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されているので、たとえ熱応力が発生するとしても、相互の面側で発生する熱応力が相殺されて反りの発生が防止される。
【００３７】
さらに、本実施形態では、第２層間絶縁膜（樹脂膜）１４ａを形成する際に、樹脂の硬化・収縮量を小さく抑えるために、多段階プレス方式を採用する。多段階プレス方式の一例としては、図２（ａ）に示すように、まず、樹脂フィルムがラミネートされた図１（ｃ）の構造体をステンレスなどからなる上側金型２２と下側金型２４との間に挟んだ状態にして、熱処理雰囲気内に配置する。これにより、ベース配線基板５の両面側にそれぞれラミネートされた樹脂フィルムがプレスされる状態になる。
【００３８】
その後、図５（ａ）及び図２（ａ）に示すように、熱処理雰囲気の温度を１３０〜１５０℃に設定し、上側金型２２にその上方から２０ｋｇｆ／ｃｍ2程度の圧力（荷重）をかけて１１０秒間プレス（押圧）する（図５（ａ）のステップＡ）。圧力のかけ方としては、機械的に上側金型２２を押圧する方法と、大気圧で上側金型２２を押圧するオートクレープ法とがある。機械的に押圧する方法では、熱処理雰囲気は、大気、又は真空（例えば１００Ｐａ程度）のどちらで行なってもよい。
【００３９】
その後に、図５（ａ）及び図２（ｂ）に示すように、上側金型２２にかける圧力を３０秒間開放する（図５（ａ）のステップＢ）。このとき、圧力を開放しても、上側金型２２自体の重量が樹脂フィルムに０．５ｋｇｆ／ｃｍ2程度かかった状態となる。
【００４０】
次いで、図５（ａ）及び図２（ａ）に示すように、同様にして上側金型２２に１２０秒間圧力をかけてプレス（押圧）した後、３０秒間圧力を開放する一連のステップを２回繰り返す（図５（ａ）のステップＣ〜Ｆ）。続いて、熱処理雰囲気を１３０〜１５０℃から５０℃、２３℃と順次降温させながら、再度、同様に上側金型２２に圧力をかけて１５０秒間プレス（押圧）する（図５（ａ）のステップＧ）。その後に、圧力を開放することにより樹脂フィルムの熱処理が完了する。
【００４１】
熱処理雰囲気の温度、圧力値、プレスする時間及び開放する時間などは特に限定されるものではなく、樹脂膜の種類などに応じて適宜調整されることはもちろんである。
【００４２】
なお、本実施形態に係る多段階プレス方式ではなく、一般的な一括プレス方式を採用する場合、例えば、図５（ｂ）に示すように、温度が１３０〜１５０℃の熱処理雰囲気にて上側金型２２に圧力をかけて２９０秒間連続してプレスし、次いで５０℃、２３℃に順次降温された状態で３００秒間連続してプレスした後に、圧力を開放する。
【００４３】
上記した一括プレス方式では、樹脂膜が熱処理される際にその硬化・収縮量が大きくなって実装構造体に反りが発生する恐れがある。しかしながら、多段階プレス方式を採用することにより、樹脂膜の硬化・収縮量が小さく抑えられるようになるため、図１（ｃ）の実装構造体に反りが発生することが防止される。
【００４４】
以上のように、第２層間絶縁膜（樹脂膜）１４ａを形成する工程において、熱膨脹係数が半導体チップ２０に近似した樹脂材を使用し、また多段階プレス方式を採用することにより、応力の発生が抑制されて実装構造体の反りの発生が防止される。しかも、薄型化された半導体チップ２０は、本来、剛性が弱く反りが発生しやすいが、このような薄型の半導体チップ２０を用いた場合でも反りの発生が防止されて半導体チップ２０と第２配線パターン１２ａとの接合の信頼性を向上させることができる。さらに、第２層間絶縁膜（樹脂膜）１４ａへのクラックの発生も防止される。
【００４５】
また、本実施形態では、ベース配線基板５を構成する金属基板１０は剛性が強いことから、たとえ第２層間絶縁膜１４ａを形成する工程で熱応力などのストレスが発生するとしても、ベース配線基板５はそのストレスに耐えることができる。さらには、ベース配線基板５を構成する金属基板１０は、その厚みが０．２ｍｍ程度でも十分な剛性を有するため、電子部品実装構造全体を薄型化しても、反りの発生を防止できるという点においても都合がよい。
【００４６】
このように、薄型の電子部品実装構造が信頼性の高い状態で歩留りよく製造される。
【００４７】
なお、第２層間絶縁膜１４ａとしての樹脂膜は、上記した樹脂フィルムをラミネートする方法の他に、樹脂塗布液（樹脂材）をスピンコート法又は印刷により形成し、上記した方法と同様な方法により熱処理して硬化させるようにしてもよい。
【００４８】
次いで、図３に示すように、ベース配線基板５の両面側の第２配線パターン１２ａの所定部が露出するように第２層間絶縁膜１４ａの所定部をレーザなどによりそれぞれエッチングして第２ビアホール１４ｙを形成する。続いて、第２ビアホール１４ｙを介して第２配線パターン１２ａに接続される第３配線パターン１２ｂをベース配線基板５の両面側の第２層間絶縁膜１４ａ上にそれぞれ形成する。第３配線パターン１２ｂは、前述した第２配線パターン１２ａの形成方法と同様な方法により形成される。
【００４９】
ここで、前述した半導体チップ２０をフリップチップ接続する工程（図１（ｂ））から第３配線パターン１２ｂを形成する工程（図３）までを所定回繰り返すことにより、複数の半導体チップ２０がベース配線基板５の両面側にそれぞれ３次元的に多層化されて相互接続された形態としてもよい。この場合も、複数の半導体チップ２０はベース配線基板５に対して対称な位置の層間絶縁膜に埋設されてそれぞれ実装される。
【００５０】
また、上記した形態では、半導体チップ２０とそれを被覆する第２層間絶縁膜１４ａをベース配線基板５の両面側に同一工程で連続して形成するようにしたが、ベース配線基板５の一方の面側に半導体チップ２０と第２層間絶縁膜１４ａとを形成した後に、ベース配線基板５の他方の面側に半導体チップ２０と第２層間絶縁膜１４ａを形成するようにしてもよい。
【００５１】
その後、図４に示すように、第３配線パターン１２ｂの接続部１２ｘに開口部１６ａを有するソルダレジスト膜１６をベース配線基板５の両面側にそれぞれ形成する。
【００５２】
次いで、ソルダレジスト膜１６をマスクした無電解めっきにより、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘにＮｉ／Ａｕ膜１７がそれぞれ形成される。続いて、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂを第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続する。
【００５３】
これにより、ベース配線基板５の両面側にそれぞれ実装された半導体チップ２０及び上側半導体チップ２０ｘが層間絶縁膜１４，１４ａのビアホール１４ｘ，１４ｙ及びベース配線基板５のスルーホール１０ａなどを介して相互接続される。その後に、この実装構造体は所定数の半導体チップ２０を含む所要領域が得られるようにして分割される。以上により、本発明の実施形態の電子部品実装構造１が得られる。
【００５４】
本実施形態の電子部品実装構造１では、ＬＧＡ（Land Grid Array）タイプのものを例示しており、この場合、はんだボールが実装基板（マザーボード）側の配線パッドに搭載され、そのはんだボールが電子部品実装構造１の下面側の第３配線パターン１２ｂに電気的に接続される。あるいは、逆に、電子部品実装構造１の下面側の第３配線パターン１２ｂの接続部１２ｘにバンプを搭載するようにしてもよい。
【００５５】
以上説明したように、本実施形態の電子部品実装構造１は、第１配線パターン１２を備えたベース配線基板５の両面側に層間絶縁膜と配線パターンとが交互に形成されている。そして、半導体チップ２０はベース配線基板５に対して対称な位置に設けられた第２層間絶縁膜１４ａにそれぞれ埋設された状態で、第２配線パターン１２ａにそれぞれフリップチップ接続されている。このようにして半導体チップ２０をベース配線基板５の両面側にそれぞれ実装することにより、製造工程でベース配線基板５の両面側にそれぞれ発生する応力が相殺されることによって実装構造体の反りの発生が防止される。
【００５６】
また、ベース配線基板５の両面側の半導体チップ２０をそれぞれ被覆する第２層間絶縁膜（樹脂膜）１４ａは、その熱膨張係数が半導体チップ２０の熱膨張係数に近似されたものが使用される。このため、第２層間絶縁膜（樹脂膜）１４ａが熱処理されて形成される際に、これらの熱膨張係数の差に基づく熱応力の発生が抑制されることによって実装構造体の反りの発生が防止される。
【００５７】
このため、後工程での電子部品実装構造のハンドリングに支障をきたしたり、電子部品実装構造を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下したりする不具合が発生しなくなる。
【００５８】
（第２の実施の形態）
図６は本発明の第２実施形態の電子部品実装構造を示す断面図である。第２実施形態は、半導体チップと層間絶縁膜とに形成されたビアホールを介して複数の半導体チップが相互接続された実装構造に本発明の技術思想を適用したものである。図６において、図１〜図３と同一要素については同一符号を付してその詳しい説明を省略する。
【００５９】
第２実施形態の電子部品実装構造は、図６に示すように、第１実施形態と同様な方法により図１（ｃ）と同一構造を得た後に、半導体チップ２０の接続パッド２０ａ上の半導体チップ２０及び第２層間絶縁膜１４ａの所定部にレーザ又はＲＩＥにより接続パッド２０ａに到達する深さのビアホール１５が形成される。
【００６０】
その後、ビアホール１５内面及び第２層間絶縁膜１４ａ上にＣＶＤなどによりシリコン酸化膜などの無機絶縁膜１９が形成され、さらにビアホール１５の底部の無機絶縁膜１９がレーザなどにより除去されて接続パッド２０ａが露出する。
【００６１】
次いで、半導体チップ２０の接続パッド２０ａにビアホール１５を介して接続される第３配線パターン１２ｂが形成される。ビアホール１５の側面には無機絶縁膜１９が被覆されているため、第３配線パターン１２ｂはビアホール１５側面の半導体チップ２０と電気的に絶縁された状態で形成される。
【００６２】
続いて、第１実施形態と同様に、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘに開口部を有するソルダレジスト膜１６がそれぞれ形成された後に、第３配線パターン１２ｂの接続部１２ｘにＮｉ／Ａｕ膜１７がそれぞれ形成される。
【００６３】
次いで、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂが第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続される。
【００６４】
これにより、第２実施形態の電子部品実装構造１ａが得られる。
【００６５】
第２実施形態の電子部品実装構造１ａでは、第１実施形態と同様な技術思想で半導体チップ２０がベース配線基板５に対して対称な位置関係の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されている。そして、半導体チップ２０と第２層間絶縁膜１４ａに形成されたビアホール１５などを介して複数の半導体チップ２０が相互接続されている。
【００６６】
第２実施形態の電子部品実装構造１ａは、第１実施形態と同様な効果を奏する。
【００６７】
（第３の実施の形態）
図７は本発明の第３実施形態の電子部品実装構造を示す断面図である。第３実施形態は、複数の半導体チップがフェイスアップで層間絶縁膜に埋設されて実装されて相互接続された実装構造に本発明の技術思想を適用したものである。図７において、図１〜図３と同一要素については同一符号を付してその詳しい説明を省略する。
【００６８】
図７に示すように、第３実施形態の電子部品実装構造１ｂは、第１実施形態の図１（ａ）に示す構造体の両面側の第２配線パターン１２ａ上に、素子形成面に接続パッド２０ａを備えた半導体チップ２０の素子不形成面（背面）が接着層２１を介してそれぞれ固着される。すなわち、２つの半導体チップ２０はフェイスアップでベース配線基板５の両面側の第２配線パターン１２ａ上にそれぞれ実装される。
【００６９】
次いで、第１実施形態と同様な方法で、各半導体チップ２０を被覆する第２層間絶縁膜１４ａがベース配線基板５の両面側にそれぞれ形成される。その後、各半導体チップ２０の接続パッド２０ａ上の第２層間絶縁膜１４ａの所定部に接続パッド２０ａに到達する深さの第２ビアホール１４ｙがそれぞれ形成される。
【００７０】
続いて、第２ビアホール１４ｙを介して半導体チップ２０の接続パッド２０ａに接続される第３配線パターン１２ｂがベース配線基板５の両面側の第２層間絶縁膜１４ａ上にそれぞれ形成される。
【００７１】
次いで、第１実施形態と同様に、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘに開口部１６ａを有するソルダレジスト膜１６がそれぞれ形成された後に、第３配線パターン１２ｂの接続部１２ｘ上にＮｉ／Ａｕ膜１７がそれぞれ形成される。
【００７２】
その後、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂが第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続される。
【００７３】
これにより、本発明の第３実施形態の電子部品実装構造１ｂが得られる。
【００７４】
第３実施形態の電子部品実装構造１ｂでは、第１実施形態と同様な技術思想で半導体チップ２０がベース配線基板５に対して対称な位置関係の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されている。そして、半導体チップ２０はフェイスアップで第２配線パターン１２ａ上に実装されていて、半導体チップ２０の接続パッド２０ａ上に形成されたビアホール１４ｙなどを介して複数の半導体チップ２０が相互接続されている。
【００７５】
第３実施形態の電子部品実装構造１ｂにおいても第１実施形態と同様な効果を奏する。
【００７６】
以上、第１〜第３実施形態により、本発明の詳細を説明したが、本発明の範囲は前述の実施形態に具体的に示した例に限られるものではなく、この発明を逸脱しない要旨の範囲における前述の実施形態の変更は本発明の範囲に含まれる。
【００７７】
例えば、前述した第１〜第３実施形態では、電子部品が層間絶縁膜に埋設・実装された電子部品実装構造において、実装構造体の反りの発生を防止する目的で、ベース配線基板５に対して対称な位置関係の所定の層間絶縁膜に半導体チップ２０をそれぞれ埋設・実装する技術思想の実施形態を例示して説明したものである。従って、複数の半導体チップ２０の相互接続方法、実装される半導体チップ２０の個数及半導体チップ２０が埋設・実装される層間絶縁膜の選択は前述した実施形態に限定されるものではない。
【００７８】
【発明の効果】
以上説明したように、本発明の電子部品実装構造は、ベース配線基板の両面側にそれぞれ層間絶縁膜と配線パターンとが交互に形成され、電子部品は、ベース配線基板に対して対称な位置関係にある所定の層間絶縁膜にそれぞれ埋設された状態で配線パターンに電気的に接続されて実装されている。
【００７９】
このように、電子部品をベース配線基板に対して対称な位置に実装することにより、層間絶縁膜として樹脂膜を形成する際に、電子部品と樹脂膜との熱膨張係数の差に基づく熱応力が発生するとしても、その熱応力が相殺されて電子部品実装構造に反りが発生することが防止される。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。
【図２】図２（ａ）及び（ｂ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その４）である。
【図５】図５（ａ）は本発明の第１実施形態の電子部品実装構造の製造方法に係る多段プレス方式を説明する図、図５（ｂ）は一括プレス方式を説明する図である。
【図６】図６は本発明の第２実施形態の電子部品実装構造を示す断面図である。
【図７】図７は本発明の第３実施形態の電子部品実装構造を示す断面図である。
【符号の説明】
１，１ａ，１ｂ…電子部品実装構造、５…ベース配線基板、１０…金属基板、１０ａ…スルーホール、１０ｂ…スルーホールめっき層、１０ｃ…樹脂体、１１，１９…無機絶縁膜、１２…第１配線パターン、１２ａ…第２配線パターン、１２ｂ…第３配線パターン、１２ｘ…接続部、１３…アンダーフィル樹脂、１４…第１層間絶縁膜、１４ａ…第２層間絶縁膜、１６…ソルダレジスト膜、１６ａ…開口部、１７…Ｎｉ／Ａｕ膜、２０…半導体チップ、２０ａ…接続パッド、２０ｂ…バンプ、２０ｘ…上側半導体チップ、２２…上側金型、２４…下側金型。
【発明の属する技術分野】
本発明は電子部品実装構造及びその製造方法に係り、より詳しくは、複数の電子部品が絶縁膜に埋設された状態で相互接続された構造を有する電子部品実装構造及びその製造方法に関する。
【０００２】
【従来の技術】
マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【０００３】
さらなる高密度化の要求から、配線基板上に複数の半導体チップを３次元的に積層して実装したマルチチップパッケージ（半導体装置）が開発されている。その一例として、配線基板上に複数の半導体チップが絶縁膜に埋設された状態で３次元的に実装され、かつ絶縁膜に形成されたビアホール及び配線パターンを介して複数の半導体チップが相互接続された構造を有する半導体装置がある。（例えば、特許文献１、２及び３）。
【０００４】
【特許文献１】
特開２００１−１９６５２５号公報
【特許文献２】
特開２００１−１７７０４５号公報
【特許文献３】
特開２０００−３２３６４５号公報
【０００５】
【発明が解決しようとする課題】
ところで、半導体チップを被覆する絶縁膜が樹脂膜からなる場合、樹脂膜の中にはそれと熱膨張係数が異なる半導体チップが存在することとなるため、樹脂膜が熱処理されて形成される際に、これらの熱膨張係数の差に基づく熱応力によって半導体装置自体に反りが発生しやすい。このため、後工程での半導体装置のハンドリングに支障をきたしたり、半導体装置を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下するなどの不具合が発生したりする恐れがある。
【０００６】
上記した特許文献１〜３には、いずれも絶縁膜（樹脂膜）に半導体チップが埋設されて実装された構造が記載されているものの、上記したような熱応力などに基づく半導体装置の反りに関しては何ら考慮されていない。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、配線基板上に電子部品が絶縁膜に埋設された状態で実装された構造を有する電子部品実装構造において、反りの発生が防止される電子部品実装構造及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は電子部品実装構造の製造方法に係り、所定の配線パターンを備えた配線基板の上に電子部品を実装する工程と、前記電子部品の上面側及び両側面側に樹脂材を形成して、前記樹脂材によって前記電子部品の全体を埋め込む工程と、前記樹脂材を、熱処理を行なった状態で、押圧するステップと押圧しないステップとを所定回数繰り返すことにより前記樹脂材を硬化させて樹脂膜を形成する工程とを有することを特徴とする。
【００１６】
本発明では、電子部品を被覆する樹脂膜を形成する際に、熱処理を行なった状態で、押圧するステップと押圧しないステップとを所定回数繰り返す多段階プレス方式を採用する。これによって、樹脂膜の硬化・収縮量が抑えられてその樹脂膜自体の残留ストレスを小さくすることができるようになるため、電子部品実装構造体に反りが発生することが防止される。
【００１７】
また、電子部品を、配線基板に対して対称な位置関係になるようにその両面側にそれぞれ実装した後に、上記したような多段階プレス方式により電子部品を被覆する樹脂膜をそれぞれ形成するようにしてもよい。このようにすることにより、たとえ、樹脂膜にストレスが残留したとしてもそのストレスが相殺されて電子部品実装構造の反りがさらに防止される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１９】
（第１の実施の形態）
図１〜図４は本発明の第１実施形態の電子部品実装構造の製造方法を順に示す断面図，図５（ａ）は本発明の第１実施形態に係る多段階プレス方式を説明する図、図５（ｂ）は一括プレス方式を説明する図である。
【００２０】
まず、図１（ａ）に示す断面構造を得るまでの工程を説明する。図１（ａ）に示すように、ビルドアップ配線基板を製造するためのベース配線基板５を用意する。このベース配線基板５は、銅（Ｃｕ）又はアルミニウム（Ａｌ）などからなる金属基板１０により基本構成されている。そして、金属基板１０にはそれを貫通するスルーホール１０ａが形成され、金属基板１０の両面及びスルーホール１０ａ内面には金属基板１０を絶縁するためのシリコン酸化膜などの無機絶縁膜１１が形成されている。このスルーホール１０ａ内には、金属基板１０の両面に設けられた配線パターン１２に繋がるスルーホールめっき層１０ｂが形成されている。さらに、スルーホール１０ａの孔には樹脂体１０ｃが充填されている。
【００２１】
このように金属基板１０により基本構成されるベース配線基板５は、その厚みが例えば０．２ｍｍの程度と比較的薄い場合であっても十分な剛性が得られる。従って、後工程で半導体チップを被覆する層間絶縁膜（樹脂膜）を形成する際に熱応力などが発生しても、ベース配線基板５はその応力に耐えることができる。
【００２２】
なお、ベース配線基板５として金属基板１０を用いる代わりに、セラミック基板、ガラス基板又はサファイア基板などの剛性が強い基板を用いるようにしてもよい。
【００２３】
その後に、このベース配線基板５の両面側に第１配線パターン１２を被覆する第１層間絶縁膜１４をそれぞれ形成する。第１層間絶縁膜１４としては、後で説明する半導体チップを被覆する第２層間絶縁膜と同様なものが使用されるので、後述する第２層間絶縁膜を形成する工程の欄を参照されたい。
【００２４】
次いで、ベース配線基板５の両面側の第１配線パターン１２の所定部が露出するように第１層間絶縁膜１４の所定部をレーザなどによりそれぞれエッチングすることにより、第１ビアホール１４ｘを形成する。
【００２５】
続いて、第１ビアホール１４ｘを介して第１配線パターン１２に接続される第２配線パターン１２ａをセミアディティブ法により金属基板１０の両面側の第１層間絶縁膜１４上にそれぞれ形成する。
【００２６】
詳しく説明すると、まず、第１ビアホール１４ｘの内面上及び第１層間絶縁膜１４上に無電解めっき又はスパッタ法によりシードＣｕ膜（不図示）を形成する。その後、シードＣｕ膜上に第２配線パターンに対応する開口部を有するレジスト膜（不図示）を形成する。続いて、シードＣｕ膜をめっき給電層層に利用した電解めっきによりレジスト膜の開口部にＣｕ膜パターン（不図示）を形成する。
【００２７】
次いで、レジスト膜を除去した後に、Ｃｕ膜パターンをマスクにしてシードＣｕ膜をエッチングすることにより、第２配線パターン１２ａとする。なお、セミアディティブ法の代わりに、サブトラクティブ法又はフルアディティブ法を用いて第２配線パターン１２ａを形成してもよい。
【００２８】
次いで、図１（ｂ）に示すように、素子形成面に接続パッド２０ａとそれに接続されたバンプ２０ｂとを備えた半導体チップ２０を用意する。この半導体チップ２０は、素子形成面側に所定素子と接続パッド２０ａを備えた半導体ウェハ（不図示）の背面が研削されて１５０μｍ程度（好適には５０μｍ程度）以下の厚みに薄型化された後に、半導体ウェハがダイシングされて個片化されたものである。半導体チップ２０のバンプ２０ｂは、半導体ウェハがダイシングされる前又は後に接続パッド２０ａ上に形成される。接続パッド２０ａ又はバンプ２０ｂは接続端子の一例である。
【００２９】
なお、電子部品の一例として半導体チップ２０を挙げたが、コンデンサ部品などの各種電子部品を使用することができる。
【００３０】
その後、このような半導体チップ２０を２つ用意し、ベース配線基板５の両面側の第２配線パターン１２ａに半導体チップ２０のバンプ２０ｂをそれぞれフリップチップ接続する。続いて、ベース配線基板５の両面側に実装された半導体チップ２０と第２配線パターン１２ａ及び第１層間絶縁膜１４との隙間にアンダーフィル樹脂１３をそれぞれ充填する。
【００３１】
本発明の実施形態の特徴の一つは、半導体チップ２０が実装された実装構造体の反りを防止することにある。このため、２つの半導体チップ２０は、ベース配線基板５に対して対称な位置（図１（ｂ）の例ではベース配線基板５の両面側の第２配線パターン１２ａ）にそれぞれ実装される。
【００３２】
次いで、半導体チップ２０を被覆する第２層間絶縁膜１４ａを形成する。本実施形態では半導体チップ２０が実装された実装構造体の反りをさらに防止するために、半導体チップ２０を被覆する第２層間絶縁膜１４ａを形成する際に、これらの熱膨張係数（ＣＴＥ）の差に基づく熱応力の発生を抑えるようにする。すなわち、第２層間絶縁膜１４ａとして、その熱膨張係数が半導体チップ２０の熱膨張係数にできるだけ近似したものを使用する。
【００３３】
好適な一例では、第２層間絶縁膜１４ａとしては、エポキシ系樹脂、ポリイミド系樹脂又はポリフェニレンエーテル系樹脂などからなるベース樹脂にシリカ（ＳｉＯ2）などのフィラーが分散されたものが使用される。例えば、フィラーの含有量が５０〜７０重量％の樹脂膜の熱膨張係数は２０〜５０ｐｐｍ／℃であり、半導体チップ（シリコンチップ）２０の熱膨張係数（３ｐｐｍ／℃程度）に近似される。
【００３４】
一般的な樹脂膜の熱膨張係数は１００ｐｐｍ／℃程度であることを考慮すると、本実施形態の第２層間絶縁膜（樹脂膜）１４ａは半導体チップ２０の熱膨張係数にかなり近似されていることが分かる。さらに、第１、第２配線パターン１２，１２ａや金属基板１０がＣｕ（熱膨張係数：１６ｐｐｍ／℃程度）からなる場合、上記したような第２層間絶縁膜（樹脂膜）１４ａは、配線パターン１２，１２ａや金属基板１０の熱膨張係数にも近似されたものとなって、さらに熱応力の発生が抑制される。
このように、上記したようなベース樹脂にフィラーを含有させることにより、その熱膨張係数を調整することできる。
【００３５】
そして、図１（ｃ）に示すように、このような樹脂から構成される樹脂フィルム（樹脂材）をベース配線基板５の両面側に実装された半導体チップ２０上にそれぞれラミネートする。その後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第２層間絶縁膜１４ａとする。このとき、第２層間絶縁膜１４ａの熱膨張係数は半導体チップ２０の熱膨張係数に近似しているため、樹脂が硬化する際の熱応力の発生が抑制されて図１（ｃ）に示す実装構造体自体の反りの発生が防止される。
【００３６】
しかも、半導体チップ２０はベース配線基板５に対して対称な位置の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されているので、たとえ熱応力が発生するとしても、相互の面側で発生する熱応力が相殺されて反りの発生が防止される。
【００３７】
さらに、本実施形態では、第２層間絶縁膜（樹脂膜）１４ａを形成する際に、樹脂の硬化・収縮量を小さく抑えるために、多段階プレス方式を採用する。多段階プレス方式の一例としては、図２（ａ）に示すように、まず、樹脂フィルムがラミネートされた図１（ｃ）の構造体をステンレスなどからなる上側金型２２と下側金型２４との間に挟んだ状態にして、熱処理雰囲気内に配置する。これにより、ベース配線基板５の両面側にそれぞれラミネートされた樹脂フィルムがプレスされる状態になる。
【００３８】
その後、図５（ａ）及び図２（ａ）に示すように、熱処理雰囲気の温度を１３０〜１５０℃に設定し、上側金型２２にその上方から２０ｋｇｆ／ｃｍ2程度の圧力（荷重）をかけて１１０秒間プレス（押圧）する（図５（ａ）のステップＡ）。圧力のかけ方としては、機械的に上側金型２２を押圧する方法と、大気圧で上側金型２２を押圧するオートクレープ法とがある。機械的に押圧する方法では、熱処理雰囲気は、大気、又は真空（例えば１００Ｐａ程度）のどちらで行なってもよい。
【００３９】
その後に、図５（ａ）及び図２（ｂ）に示すように、上側金型２２にかける圧力を３０秒間開放する（図５（ａ）のステップＢ）。このとき、圧力を開放しても、上側金型２２自体の重量が樹脂フィルムに０．５ｋｇｆ／ｃｍ2程度かかった状態となる。
【００４０】
次いで、図５（ａ）及び図２（ａ）に示すように、同様にして上側金型２２に１２０秒間圧力をかけてプレス（押圧）した後、３０秒間圧力を開放する一連のステップを２回繰り返す（図５（ａ）のステップＣ〜Ｆ）。続いて、熱処理雰囲気を１３０〜１５０℃から５０℃、２３℃と順次降温させながら、再度、同様に上側金型２２に圧力をかけて１５０秒間プレス（押圧）する（図５（ａ）のステップＧ）。その後に、圧力を開放することにより樹脂フィルムの熱処理が完了する。
【００４１】
熱処理雰囲気の温度、圧力値、プレスする時間及び開放する時間などは特に限定されるものではなく、樹脂膜の種類などに応じて適宜調整されることはもちろんである。
【００４２】
なお、本実施形態に係る多段階プレス方式ではなく、一般的な一括プレス方式を採用する場合、例えば、図５（ｂ）に示すように、温度が１３０〜１５０℃の熱処理雰囲気にて上側金型２２に圧力をかけて２９０秒間連続してプレスし、次いで５０℃、２３℃に順次降温された状態で３００秒間連続してプレスした後に、圧力を開放する。
【００４３】
上記した一括プレス方式では、樹脂膜が熱処理される際にその硬化・収縮量が大きくなって実装構造体に反りが発生する恐れがある。しかしながら、多段階プレス方式を採用することにより、樹脂膜の硬化・収縮量が小さく抑えられるようになるため、図１（ｃ）の実装構造体に反りが発生することが防止される。
【００４４】
以上のように、第２層間絶縁膜（樹脂膜）１４ａを形成する工程において、熱膨脹係数が半導体チップ２０に近似した樹脂材を使用し、また多段階プレス方式を採用することにより、応力の発生が抑制されて実装構造体の反りの発生が防止される。しかも、薄型化された半導体チップ２０は、本来、剛性が弱く反りが発生しやすいが、このような薄型の半導体チップ２０を用いた場合でも反りの発生が防止されて半導体チップ２０と第２配線パターン１２ａとの接合の信頼性を向上させることができる。さらに、第２層間絶縁膜（樹脂膜）１４ａへのクラックの発生も防止される。
【００４５】
また、本実施形態では、ベース配線基板５を構成する金属基板１０は剛性が強いことから、たとえ第２層間絶縁膜１４ａを形成する工程で熱応力などのストレスが発生するとしても、ベース配線基板５はそのストレスに耐えることができる。さらには、ベース配線基板５を構成する金属基板１０は、その厚みが０．２ｍｍ程度でも十分な剛性を有するため、電子部品実装構造全体を薄型化しても、反りの発生を防止できるという点においても都合がよい。
【００４６】
このように、薄型の電子部品実装構造が信頼性の高い状態で歩留りよく製造される。
【００４７】
なお、第２層間絶縁膜１４ａとしての樹脂膜は、上記した樹脂フィルムをラミネートする方法の他に、樹脂塗布液（樹脂材）をスピンコート法又は印刷により形成し、上記した方法と同様な方法により熱処理して硬化させるようにしてもよい。
【００４８】
次いで、図３に示すように、ベース配線基板５の両面側の第２配線パターン１２ａの所定部が露出するように第２層間絶縁膜１４ａの所定部をレーザなどによりそれぞれエッチングして第２ビアホール１４ｙを形成する。続いて、第２ビアホール１４ｙを介して第２配線パターン１２ａに接続される第３配線パターン１２ｂをベース配線基板５の両面側の第２層間絶縁膜１４ａ上にそれぞれ形成する。第３配線パターン１２ｂは、前述した第２配線パターン１２ａの形成方法と同様な方法により形成される。
【００４９】
ここで、前述した半導体チップ２０をフリップチップ接続する工程（図１（ｂ））から第３配線パターン１２ｂを形成する工程（図３）までを所定回繰り返すことにより、複数の半導体チップ２０がベース配線基板５の両面側にそれぞれ３次元的に多層化されて相互接続された形態としてもよい。この場合も、複数の半導体チップ２０はベース配線基板５に対して対称な位置の層間絶縁膜に埋設されてそれぞれ実装される。
【００５０】
また、上記した形態では、半導体チップ２０とそれを被覆する第２層間絶縁膜１４ａをベース配線基板５の両面側に同一工程で連続して形成するようにしたが、ベース配線基板５の一方の面側に半導体チップ２０と第２層間絶縁膜１４ａとを形成した後に、ベース配線基板５の他方の面側に半導体チップ２０と第２層間絶縁膜１４ａを形成するようにしてもよい。
【００５１】
その後、図４に示すように、第３配線パターン１２ｂの接続部１２ｘに開口部１６ａを有するソルダレジスト膜１６をベース配線基板５の両面側にそれぞれ形成する。
【００５２】
次いで、ソルダレジスト膜１６をマスクした無電解めっきにより、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘにＮｉ／Ａｕ膜１７がそれぞれ形成される。続いて、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂを第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続する。
【００５３】
これにより、ベース配線基板５の両面側にそれぞれ実装された半導体チップ２０及び上側半導体チップ２０ｘが層間絶縁膜１４，１４ａのビアホール１４ｘ，１４ｙ及びベース配線基板５のスルーホール１０ａなどを介して相互接続される。その後に、この実装構造体は所定数の半導体チップ２０を含む所要領域が得られるようにして分割される。以上により、本発明の実施形態の電子部品実装構造１が得られる。
【００５４】
本実施形態の電子部品実装構造１では、ＬＧＡ（Land Grid Array）タイプのものを例示しており、この場合、はんだボールが実装基板（マザーボード）側の配線パッドに搭載され、そのはんだボールが電子部品実装構造１の下面側の第３配線パターン１２ｂに電気的に接続される。あるいは、逆に、電子部品実装構造１の下面側の第３配線パターン１２ｂの接続部１２ｘにバンプを搭載するようにしてもよい。
【００５５】
以上説明したように、本実施形態の電子部品実装構造１は、第１配線パターン１２を備えたベース配線基板５の両面側に層間絶縁膜と配線パターンとが交互に形成されている。そして、半導体チップ２０はベース配線基板５に対して対称な位置に設けられた第２層間絶縁膜１４ａにそれぞれ埋設された状態で、第２配線パターン１２ａにそれぞれフリップチップ接続されている。このようにして半導体チップ２０をベース配線基板５の両面側にそれぞれ実装することにより、製造工程でベース配線基板５の両面側にそれぞれ発生する応力が相殺されることによって実装構造体の反りの発生が防止される。
【００５６】
また、ベース配線基板５の両面側の半導体チップ２０をそれぞれ被覆する第２層間絶縁膜（樹脂膜）１４ａは、その熱膨張係数が半導体チップ２０の熱膨張係数に近似されたものが使用される。このため、第２層間絶縁膜（樹脂膜）１４ａが熱処理されて形成される際に、これらの熱膨張係数の差に基づく熱応力の発生が抑制されることによって実装構造体の反りの発生が防止される。
【００５７】
このため、後工程での電子部品実装構造のハンドリングに支障をきたしたり、電子部品実装構造を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下したりする不具合が発生しなくなる。
【００５８】
（第２の実施の形態）
図６は本発明の第２実施形態の電子部品実装構造を示す断面図である。第２実施形態は、半導体チップと層間絶縁膜とに形成されたビアホールを介して複数の半導体チップが相互接続された実装構造に本発明の技術思想を適用したものである。図６において、図１〜図３と同一要素については同一符号を付してその詳しい説明を省略する。
【００５９】
第２実施形態の電子部品実装構造は、図６に示すように、第１実施形態と同様な方法により図１（ｃ）と同一構造を得た後に、半導体チップ２０の接続パッド２０ａ上の半導体チップ２０及び第２層間絶縁膜１４ａの所定部にレーザ又はＲＩＥにより接続パッド２０ａに到達する深さのビアホール１５が形成される。
【００６０】
その後、ビアホール１５内面及び第２層間絶縁膜１４ａ上にＣＶＤなどによりシリコン酸化膜などの無機絶縁膜１９が形成され、さらにビアホール１５の底部の無機絶縁膜１９がレーザなどにより除去されて接続パッド２０ａが露出する。
【００６１】
次いで、半導体チップ２０の接続パッド２０ａにビアホール１５を介して接続される第３配線パターン１２ｂが形成される。ビアホール１５の側面には無機絶縁膜１９が被覆されているため、第３配線パターン１２ｂはビアホール１５側面の半導体チップ２０と電気的に絶縁された状態で形成される。
【００６２】
続いて、第１実施形態と同様に、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘに開口部を有するソルダレジスト膜１６がそれぞれ形成された後に、第３配線パターン１２ｂの接続部１２ｘにＮｉ／Ａｕ膜１７がそれぞれ形成される。
【００６３】
次いで、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂが第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続される。
【００６４】
これにより、第２実施形態の電子部品実装構造１ａが得られる。
【００６５】
第２実施形態の電子部品実装構造１ａでは、第１実施形態と同様な技術思想で半導体チップ２０がベース配線基板５に対して対称な位置関係の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されている。そして、半導体チップ２０と第２層間絶縁膜１４ａに形成されたビアホール１５などを介して複数の半導体チップ２０が相互接続されている。
【００６６】
第２実施形態の電子部品実装構造１ａは、第１実施形態と同様な効果を奏する。
【００６７】
（第３の実施の形態）
図７は本発明の第３実施形態の電子部品実装構造を示す断面図である。第３実施形態は、複数の半導体チップがフェイスアップで層間絶縁膜に埋設されて実装されて相互接続された実装構造に本発明の技術思想を適用したものである。図７において、図１〜図３と同一要素については同一符号を付してその詳しい説明を省略する。
【００６８】
図７に示すように、第３実施形態の電子部品実装構造１ｂは、第１実施形態の図１（ａ）に示す構造体の両面側の第２配線パターン１２ａ上に、素子形成面に接続パッド２０ａを備えた半導体チップ２０の素子不形成面（背面）が接着層２１を介してそれぞれ固着される。すなわち、２つの半導体チップ２０はフェイスアップでベース配線基板５の両面側の第２配線パターン１２ａ上にそれぞれ実装される。
【００６９】
次いで、第１実施形態と同様な方法で、各半導体チップ２０を被覆する第２層間絶縁膜１４ａがベース配線基板５の両面側にそれぞれ形成される。その後、各半導体チップ２０の接続パッド２０ａ上の第２層間絶縁膜１４ａの所定部に接続パッド２０ａに到達する深さの第２ビアホール１４ｙがそれぞれ形成される。
【００７０】
続いて、第２ビアホール１４ｙを介して半導体チップ２０の接続パッド２０ａに接続される第３配線パターン１２ｂがベース配線基板５の両面側の第２層間絶縁膜１４ａ上にそれぞれ形成される。
【００７１】
次いで、第１実施形態と同様に、ベース配線基板５の両面側の第３配線パターン１２ｂの接続部１２ｘに開口部１６ａを有するソルダレジスト膜１６がそれぞれ形成された後に、第３配線パターン１２ｂの接続部１２ｘ上にＮｉ／Ａｕ膜１７がそれぞれ形成される。
【００７２】
その後、バンプ２０ｂを備えた上側半導体チップ２０ｘの該バンプ２０ｂが第３配線パターン１２ｂ上のＮｉ／Ａｕ膜１７にフリップチップ接続される。
【００７３】
これにより、本発明の第３実施形態の電子部品実装構造１ｂが得られる。
【００７４】
第３実施形態の電子部品実装構造１ｂでは、第１実施形態と同様な技術思想で半導体チップ２０がベース配線基板５に対して対称な位置関係の第２層間絶縁膜１４ａにそれぞれ埋設されて実装されている。そして、半導体チップ２０はフェイスアップで第２配線パターン１２ａ上に実装されていて、半導体チップ２０の接続パッド２０ａ上に形成されたビアホール１４ｙなどを介して複数の半導体チップ２０が相互接続されている。
【００７５】
第３実施形態の電子部品実装構造１ｂにおいても第１実施形態と同様な効果を奏する。
【００７６】
以上、第１〜第３実施形態により、本発明の詳細を説明したが、本発明の範囲は前述の実施形態に具体的に示した例に限られるものではなく、この発明を逸脱しない要旨の範囲における前述の実施形態の変更は本発明の範囲に含まれる。
【００７７】
例えば、前述した第１〜第３実施形態では、電子部品が層間絶縁膜に埋設・実装された電子部品実装構造において、実装構造体の反りの発生を防止する目的で、ベース配線基板５に対して対称な位置関係の所定の層間絶縁膜に半導体チップ２０をそれぞれ埋設・実装する技術思想の実施形態を例示して説明したものである。従って、複数の半導体チップ２０の相互接続方法、実装される半導体チップ２０の個数及半導体チップ２０が埋設・実装される層間絶縁膜の選択は前述した実施形態に限定されるものではない。
【００７８】
【発明の効果】
以上説明したように、本発明の電子部品実装構造は、ベース配線基板の両面側にそれぞれ層間絶縁膜と配線パターンとが交互に形成され、電子部品は、ベース配線基板に対して対称な位置関係にある所定の層間絶縁膜にそれぞれ埋設された状態で配線パターンに電気的に接続されて実装されている。
【００７９】
このように、電子部品をベース配線基板に対して対称な位置に実装することにより、層間絶縁膜として樹脂膜を形成する際に、電子部品と樹脂膜との熱膨張係数の差に基づく熱応力が発生するとしても、その熱応力が相殺されて電子部品実装構造に反りが発生することが防止される。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。
【図２】図２（ａ）及び（ｂ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。
【図３】図３は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。
【図４】図４は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その４）である。
【図５】図５（ａ）は本発明の第１実施形態の電子部品実装構造の製造方法に係る多段プレス方式を説明する図、図５（ｂ）は一括プレス方式を説明する図である。
【図６】図６は本発明の第２実施形態の電子部品実装構造を示す断面図である。
【図７】図７は本発明の第３実施形態の電子部品実装構造を示す断面図である。
【符号の説明】
１，１ａ，１ｂ…電子部品実装構造、５…ベース配線基板、１０…金属基板、１０ａ…スルーホール、１０ｂ…スルーホールめっき層、１０ｃ…樹脂体、１１，１９…無機絶縁膜、１２…第１配線パターン、１２ａ…第２配線パターン、１２ｂ…第３配線パターン、１２ｘ…接続部、１３…アンダーフィル樹脂、１４…第１層間絶縁膜、１４ａ…第２層間絶縁膜、１６…ソルダレジスト膜、１６ａ…開口部、１７…Ｎｉ／Ａｕ膜、２０…半導体チップ、２０ａ…接続パッド、２０ｂ…バンプ、２０ｘ…上側半導体チップ、２２…上側金型、２４…下側金型。
Claims (4)
- 所定の配線パターンを備えた配線基板の上に電子部品を実装する工程と、
前記電子部品の上面側及び両側面側に樹脂材を形成して、前記樹脂材によって前記電子部品の全体を埋め込む工程と、
前記樹脂材を、熱処理を行なった状態で、押圧するステップと押圧しないステップとを所定回数繰り返すことにより前記樹脂材を硬化させて樹脂膜を形成する工程とを有することを特徴とする電子部品実装構造の製造方法。 - 配線基板は、所定の配線パターンを備えた金属基板であることを特徴とする請求項１に記載の電子部品実装構造の製造方法。
- 前記樹脂膜の熱膨張係数は２０〜５０ｐｐｍ／℃であることを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
- 前記配線基板は、該配線基板の両面側にそれぞれ樹脂膜と配線パターンとが相互に形成されたものであって、
前記電子部品を実装する工程は、前記配線基板に対して対称な位置関係の前記配線パターン又は前記樹脂膜上に、前記電子部品をそれぞれ実装する工程であり、
かつ、
前記樹脂膜を形成する工程は、前記配線基板の両面側にそれぞれ実装された電子部品をそれぞれ被覆する前記樹脂膜を形成する工程であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品実装構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358398A JP4027788B2 (ja) | 2002-12-10 | 2002-12-10 | 電子部品実装構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358398A JP4027788B2 (ja) | 2002-12-10 | 2002-12-10 | 電子部品実装構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193274A JP2004193274A (ja) | 2004-07-08 |
| JP4027788B2 true JP4027788B2 (ja) | 2007-12-26 |
Family
ID=32758122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358398A Expired - Fee Related JP4027788B2 (ja) | 2002-12-10 | 2002-12-10 | 電子部品実装構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027788B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100820633B1 (ko) * | 2007-02-15 | 2008-04-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100851072B1 (ko) * | 2007-03-02 | 2008-08-12 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
| JP5154162B2 (ja) * | 2007-08-02 | 2013-02-27 | ソニー株式会社 | 半導体モジュールの製造方法 |
| KR102080663B1 (ko) | 2013-07-15 | 2020-02-24 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
| KR101877963B1 (ko) * | 2016-08-22 | 2018-08-09 | 주식회사 심텍 | 솔더 페이스트를 이용한 임베디드 타입 인쇄회로기판 및 그 제조 방법 |
-
2002
- 2002-12-10 JP JP2002358398A patent/JP4027788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193274A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI384630B (zh) | 製造電子部件封裝結構之方法 | |
| JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
| JP4298559B2 (ja) | 電子部品実装構造及びその製造方法 | |
| JP4198566B2 (ja) | 電子部品内蔵基板の製造方法 | |
| EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
| JP5703010B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP5079475B2 (ja) | 電子部品実装用パッケージ | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| JP4866268B2 (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
| JP5325736B2 (ja) | 半導体装置及びその製造方法 | |
| TWI476888B (zh) | 嵌埋穿孔中介層之封裝基板及其製法 | |
| JP5577760B2 (ja) | パッケージ基板および半導体装置の製造方法 | |
| US20070178686A1 (en) | Interconnect substrate, semiconductor device, and method of manufacturing the same | |
| JP2006019368A (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
| JP2009117767A (ja) | 半導体装置の製造方法及びそれにより製造した半導体装置 | |
| JP2001217340A (ja) | 半導体装置及びその製造方法 | |
| JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
| JP3920195B2 (ja) | 電子部品実装構造及びその製造方法 | |
| JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
| JP4027788B2 (ja) | 電子部品実装構造の製造方法 | |
| JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
| JP2002164475A (ja) | 半導体装置 | |
| JP2005340355A (ja) | 配線基板 | |
| JP7087369B2 (ja) | 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |