CN115206923A - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN115206923A
CN115206923A CN202110377257.9A CN202110377257A CN115206923A CN 115206923 A CN115206923 A CN 115206923A CN 202110377257 A CN202110377257 A CN 202110377257A CN 115206923 A CN115206923 A CN 115206923A
Authority
CN
China
Prior art keywords
layer
redistribution
line
conductive structures
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110377257.9A
Other languages
English (en)
Inventor
刘汉诚
柯正达
林溥如
杨凯铭
郭季海
彭家瑜
曾子章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202110377257.9A priority Critical patent/CN115206923A/zh
Publication of CN115206923A publication Critical patent/CN115206923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种封装载板及其制作方法。封装载板包括第一重配置线路层及第二重配置线路层。第一重配置线路层具有第一上表面与第一下表面且包括多个第一重配置线路、多个导电通孔、多个光敏介电层及多个芯片接垫。第二重配置线路层配置于第一重配置线路层的第一上表面上。第二重配置线路层具有第二上表面与第二下表面且包括多个第二重配置线路、多个导电结构、多个味之素堆积薄膜层及多个焊球接垫。第二重配置线路层的第二下表面切齐于且直接连接第一重配置线路层的第一上表面。每一第一重配置线路的线宽与线距小于每一第二重配置线路的线宽与线距。本发明的封装载板及其制作方法，可有效解决制程中基板翘曲问题，并可提高产出率及降低生产成本。

Description

封装载板及其制作方法
技术领域
本发明涉及一种半导体结构及其制作方法，尤其涉及一种封装载板及其制作方法。
背景技术
以内埋式高密度薄膜(embedded High Density Film,eHDF)的封装结构而言，结构中的高密度薄膜为晶圆制程，仅适用于单面线路增层结构，且需搭配半导体设备，因而无法达到高产出量及低成本需求。于另一方面，在有机基板增层时，局限于单面增层结构，虽然有暂时性晶圆基板支撑整体结构，但仍无法有效解决制程中基板翘曲问题。再者，芯片端表面处理流程需拆板后才能进行，仅适用现有软板封装制程，并无法广泛应用于其它封装制程，例如载板制程等。此外，局部埋入式光敏介电层结构为非等向性结构，因而较难控制在X方向及Y方向的涨缩量。
发明内容
本发明是针对一种封装载板及其制作方法，可达成双面线路增层结构的制作，有效解决制程中基板翘曲问题，并可提高产出率(high throughput)及降低生产成本。
根据本发明的实施例，封装载板包括第一重配置线路层以及第二重配置线路层。第一重配置线路层具有彼此相对的第一上表面与第一下表面。第一重配置线路层包括多个第一重配置线路、多个导电通孔、多个光敏介电层以及多个芯片接垫。第一重配置线路与光敏介电层交替堆迭，且导电通孔电性连接相邻两第一重配置线路。芯片接垫位于第一下表面上且通过导电通孔与第一重配置线路电性连接。第二重配置线路层配置于第一重配置线路层的第一上表面上，且具有彼此相对的第二上表面与第二下表面。第二重配置线路层包括多个第二重配置线路、多个导电结构、多个味之素堆积薄膜层(Ajinomoto Build-upFilm，ABF)以及多个焊球接垫。第二重配置线路与味之素堆积薄膜层交替堆迭，且导电结构电性连接相邻两第二重配置线路以及最邻近第二重配置线路的第一重配置线路中的一个。味之素堆积薄膜层中的一个具有第二上表面且暴露出焊球接垫。第二重配置线路层的第二下表面切齐于且直接连接第一重配置线路层的第一上表面。每一第一重配置线路的线宽与线距小于每一第二重配置线路的线宽与线距。
在根据本发明的实施例的封装载板中，上述的每一第一重配置线路的线宽与线距的范围分别为2微米至10微米。
在根据本发明的实施例的封装载板中，上述的每一第二重配置线路的线宽与线距的范围分别为15微米至35微米。
在根据本发明的实施例的封装载板中，上述的第一重配置线路包括第一线路层以及多个第二线路层。光敏介电层包括第一介电层、至少一第二介电层以及第三介电层。第一介电层覆盖第一线路层且与第一线路层定义出第一上表面。第二介电层与第三介电层覆盖第二线路层，且芯片接垫位于第三介电层上，而第三介电层具有第一下表面。
在根据本发明的实施例的封装载板中，上述的第二重配置线路包括第三线路层、至少一第四线路层以及第五线路层。味之素堆积薄膜层包括第一薄膜层、至少一第二薄膜层以及第三薄膜层。导电结构包括多个第一导电结构与多个第二导电结构。第一薄膜层包括多个第一开口，而第一导电结构分别位于第一开口内且分别覆盖第一开口的内壁。第一薄膜层与第一导电结构定义出第二下表面。第三线路层位于第一薄膜层上且连接第一导电结构。第一导电结构电性连接第一线路层与第三线路层。第四线路层位于第二薄膜层上，且第二薄膜层包括多个第二开口。第二导电结构分别位于第二开口内、分别覆盖第二开口的内壁且电性连接第三线路层与第四线路层以及第四线路层与第五线路层。第三薄膜层具有第二上表面且包括多个第三开口，而第三开口暴露出部分第五线路层而定义出焊球接垫。
在根据本发明的实施例的封装载板中，上述的每一芯片接垫的尺寸小于每一焊球接垫的尺寸。
在根据本发明的实施例的封装载板中，上述的光敏介电层分别具有多个开口，且导电通孔分别填满开口且连接至第一重配置线路。
在根据本发明的实施例的封装载板中，上述的每一导电通孔的延伸方向与每一导电结构的延伸方向相反。
在根据本发明的实施例的封装载板中，上述的第一重配置线路层的厚度小于第二重配置线路层的厚度。
根据本发明的实施例，封装载板的制作方法，其包括以下步骤。形成两第一重配置线路单元。每一第一重配置线路单元包括第一载板、第一重配置线路层以及保护层。第一重配置线路层位于第一载板与保护层之间。第一重配置线路层具有彼此相对的第一上表面与第一下表面且包括多个第一重配置线路、多个导电通孔、多个光敏介电层以及多个芯片接垫。第一重配置线路与光敏介电层交替堆迭，且导电通孔电性连接相邻两第一重配置线路。芯片接垫位于第一下表面上且通过导电通孔与第一重配置线路电性连接。第一上表面直接接触第一载板，且保护层覆盖第一下表面与芯片接垫。提供第二载板于两第一重配置线路单元之间。第二载板直接接触每一第一重配置线路单元的保护层。移除每一第一重配置线路单元的第一载板，而暴露出第一重配置线路层的第一上表面。形成第二重配置线路层于每一第一重配置线路层的第一上表面上。第二重配置线路层具有彼此相对的第二上表面与第二下表面，且包括多个第二重配置线路、多个导电结构、多个味之素堆积薄膜层以及多个焊球接垫。第二重配置线路与味之素堆积薄膜层交替堆迭。导电结构电性连接相邻两第二重配置线路以及最邻近第二重配置线路的第一重配置线路中的一个。味之素堆积薄膜层中的一个具有第二上表面且暴露出焊球接垫。第二重配置线路层的第二下表面切齐于且直接连接第一重配置线路层的第一上表面。每一第一重配置线路的线宽与线距小于每一第二重配置线路的线宽与线距。移除第二载板及每一第一重配置线路单元的保护层，而暴露出第一重配置线路层的第一下表面以及芯片接垫。
在根据本发明的实施例的封装载板的制作方法中，上述形成每一第一重配置线路单元的步骤包括以下步骤。形成第一重配置线路层于第一载板上。第一载板包括玻璃基板、牺牲层以及种子层。牺牲层位于玻璃基板与种子层之间，而第一重配置线路层的第一上表面直接接触种子层。形成保护层于第一重配置线路层的第一下表面上且覆盖芯片接垫。
在根据本发明的实施例的封装载板的制作方法中，上述的第二载板包括基板以及位于基板相对两侧上的两双面胶层。每一双面胶层位于基板与每一重配置线路单元的保护层之间。
在根据本发明的实施例的封装载板的制作方法中，上述的第一重配置线路还包括第一线路层以及多个第二线路层。光敏介电层包括第一介电层、至少一第二介电层以及第三介电层。第一介电层覆盖第一线路层且与第一线路层定义出第一上表面。第二介电层与第三介电层覆盖第二线路层，且芯片接垫位于第三介电层上，而第三介电层具有第一下表面。
在根据本发明的实施例的封装载板的制作方法中，上述的第二重配置线路包括第三线路层、至少一第四线路层以及第五线路层。味之素堆积薄膜层包括第一薄膜层、至少一第二薄膜层以及第三薄膜层。导电结构包括多个第一导电结构与多个第二导电结构。第一薄膜层包括多个第一开口，而第一导电结构分别位于第一开口内且分别覆盖第一开口的内壁。第一薄膜层与第一导电结构定义出第二下表面。第三线路层位于第一薄膜层上且连接第一导电结构。第一导电结构电性连接第一线路层与第三线路层。第四线路层位于第二薄膜层上，且第二薄膜层包括多个第二开口。第二导电结构分别位于第二开口内、分别覆盖第二开口的内壁且电性连接第三线路层与第四线路层以及第四线路层与第五线路层。第三薄膜层具有第二上表面且包括多个第三开口。
第三开口暴露出部分第五线路层而定义出焊球接垫。
在根据本发明的实施例的封装载板的制作方法中，上述的每一第一重配置线路的线宽与线距的范围分别为2微米至10微米。
在根据本发明的实施例的封装载板的制作方法中，上述的每一第二重配置线路的线宽与线距的范围分别为15微米至35微米。
在根据本发明的实施例的封装载板的制作方法中，上述的每一芯片接垫的尺寸小于每一焊球接垫的尺寸。
在根据本发明的实施例的封装载板的制作方法中，上述的每一导电通孔的延伸方向与每一导电结构的延伸方向相反。
在根据本发明的实施例的封装载板的制作方法中，上述的每一第二重配置线路与每一导电结构同时形成。
在根据本发明的实施例的封装载板的制作方法中，上述的第一重配置线路层的厚度小于第二重配置线路层的厚度。
基于上述，本发明是先在第一载板上制作线宽与线距较小的第一重配置线路层，接着，转板至第二载板上来双面制作线宽线距较大的第二重配置线路层，之后，移除第二载板而完成两个封装载板的制作。藉此，可达到制作双面线路增层结构的封装载板，且因为双面制作，因而可有效解决制程中基板翘曲问题，并可提高产出率及降低生产成本。此外，由于第一重配置线路层为一整板面的结构，非局部式结构，因而可有效进行X方向与Y方向涨缩量补偿，并可容易地控制封装载板尺寸。
附图说明
图1A至图1E是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图；
图2是将芯片及焊球封装于图1E的封装载板上的剖面示意图。
附图标记说明
10:第一载板；
12:玻璃基板；
14:牺牲层；
16:种子层；
20:保护层；
30:第二载板；
32:基板；
34:双面胶层；
100:封装载板；
110:第一重配置线路层；
112:第一重配置线路；
112a:第一线路层；
112b:第二线路层；
114:光敏介电层；
114a:第一介电层；
114b:第二介电层；
114c:第三介电层；
116:导电通孔；
118:芯片接垫；
120:第二重配置线路层；
122:第二重配置线路；
122a:第三线路层；
122b:第四线路层；
122c:第五线路层；
124:味之素堆积薄膜层；
124a:第一薄膜层；
124b:第二薄膜层；
124c:第三薄膜层；
125a:第一开口；
125b:第二开口；
125c:第三开口；
126:导电结构；
126a:第一导电结构；
126b:第二导电结构；
128:焊球接垫；
200:封装结构；
210:芯片；
220、240:焊球；
230:封装胶体；
M:金属层；
O:开口；
S:种子层；
S1:第一上表面；
S2:第一下表面；
S3:第二上表面；
S4:第二下表面；
T1、T2:厚度；
U:第一重配置线路单元。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1E是依照本发明的一实施例的一种封装载板的制作方法的剖面示意图。关于本实施例的封装载板的制作方法，首先，请先参考图1B，形成第一重配置线路单元U，其中每一第一重配置线路单元U包括第一载板10、第一重配置线路层110以及保护层20。
详细来说，请参考图1A，形成第一重配置线路单元U的步骤包括，先形成第一重配置线路层110于第一载板10上。第一载板10包括玻璃基板12、牺牲层14以及种子层16，其中牺牲层14位于玻璃基板12与种子层16之间。此处，牺牲层14的材质例如是适合于激光解板(laser debond)或热解板(thermal debond)的材质，而种子层16的材质例如是钛铜。第一重配置线路层110具有彼此相对的第一上表面S1与第一下表面S2且包括多个第一重配置线路112、多个光敏介电层114、多个导电通孔116以及多个芯片接垫118。第一重配置线路112与光敏介电层114交替堆迭，且导电通孔116电性连接相邻两第一重配置线路112。光敏介电层114具有多个盲孔，每一盲孔从远离种子层16往邻近种子层16的方向延伸，而金属材料层填充于盲孔内而形成导电通孔116。芯片接垫118位于第一下表面S2上且通过导电通孔116与第一重配置线路112电性连接。此处，第一上表面S1直接接触第一载板10，其中第一重配置线路层110的第一上表面S1直接接触种子层16。
更进一步来说，请再参考图1A，在本实施例中，第一重配置线路112还包括第一线路层112a以及多个第二线路层112b。光敏介电层114包括第一介电层114a、至少一第二介电层114b以及第三介电层114c。第一介电层114a覆盖第一线路层112a且与第一线路层112a定义出第一上表面S1。第二介电层114b与第三介电层114c覆盖第二线路层112b，且芯片接垫118位于第三介电层114c上，而第三介电层114c具有第一下表面S2。较佳地，每一第一重配置线路112的线宽与线距的范围例如分别为2微米至10微米。举例来说，第一重配置线路112的线宽与线距皆例如是2微米、5微米及10微米，意即第一线路层112a与第二线路层112b为细线路层。此处，第一重配置线路112、导电通孔116及芯片接垫118皆分别包括种子层S以及位于种子层S上的金属层M。也就是说，第一重配置线路112、导电通孔116及芯片接垫118皆为二层结构，是由种子层S与金属层M所组成。
接着，请再参考图1B，形成保护层20于第一重配置线路层110的第一下表面S2上且覆盖芯片接垫118，其中形成保护层20的方式例如是压合法。此时，第一重配置线路层110位于第一载板10与保护层20之间，且保护层20覆盖第一下表面S2与芯片接垫118。此处，保护层20的材质例如是味之素堆积薄膜(Ajinomoto Build-up Film,ABF)。至此，已完成第一重配置线路单元U的制作。
接着，请参考图1C，提供第二载板30于两第一重配置线路单元U之间，其中第二载板30直接接触每一第一重配置线路单元U的保护层20。进一步来说，在本实施例中，第二载板30包括基板32以及位于基板32相对两侧上的两双面胶层34。每一双面胶层34位于基板32与每一重配置线路单元U的保护层20之间。此处，基板32例如是无线路的暂时基板，而双面胶层34亦可由机械解板铜(mechanical debond Cu)来取代。
之后，请同时参考图1C与图1D，移除每一第一重配置线路单元U的第一载板10，而暴露出第一重配置线路层110的第一上表面S1。此处，移除第一载板10的方式，是先移除玻璃基板12及牺牲层14，而后蚀刻种子层16，而暴露出第一重配置线路层110的第一上表面S1。
紧接着，请再参考图1D，形成第二重配置线路层120于每一第一重配置线路层110的第一上表面S1上。第二重配置线路层120具有彼此相对的第二上表面S3与第二下表面S4，且包括多个第二重配置线路122、多个味之素堆积薄膜层124、多个导电结构126以及多个焊球接垫128。第二重配置线路122与味之素堆积薄膜层124交替堆迭。导电结构126电性连接相邻两第二重配置线路122以及最邻近第二重配置线路122的第一重配置线路112中的一个。味之素堆积薄膜层124中的一个具有第二上表面S3且暴露出焊球接垫128。
更进一步来说，在本实施例中，第二重配置线路122包括第三线路层122a、至少一第四线路层122b以及第五线路层122c。味之素堆积薄膜层124包括第一薄膜层124a、至少一第二薄膜层124b以及第三薄膜层124c。导电结构126包括多个第一导电结构126a与多个第二导电结构126b。第一薄膜层124a包括多个第一开口125a，而第一导电结构126a分别位于第一开口125a内且分别覆盖第一开口125a的内壁。第一薄膜层124a与第一导电结构126a定义出第二下表面S4。特别是，第二重配置线路层120的第二下表面S4切齐于且直接连接第一重配置线路层110的第一上表面S1。第三线路层122a位于第一薄膜层124a上且连接第一导电结构126a，其中第一导电结构126a电性连接第一线路层112a与第三线路层122a。也就是说，第一重配置线路112中第一线路层112a是最邻近第二重配置线路122中的第三线路层122a。第四线路层122b位于第二薄膜层124b上，且第二薄膜层124b包括多个第二开口125b。第二导电结构126b分别位于第二开口125b内、分别覆盖第二开口125b的内壁且电性连接第三线路层122a与第四线路层122b以及第四线路层122b与第五线路层122c。第三薄膜层124c具有第二上表面S3且包括多个第三开口125c，其中第三开口125c暴露出部分第五线路层122c而定义出焊球接垫128。此处，第二重配置线路122与导电结构126同时形成，且第二重配置线路122的线宽与线距的范围例如分别为15微米至35微米。举例来说，第二重配置线路122的线宽与线距皆例如是15微米、25微米及35微米，意即第三线路层122a、第四线路层122b及第五线路层122c为一般线路层。第一开口125a、第二开口125b及第三开口125c的延伸方向从远离第一重配置线路层110往邻近第一重配置线路层110的方向延伸。因此，第一导电结构126a及第二导电结构126b分别配置于第一开口125a与第二开口125b内时，第一导电结构126a及第二导电结构126b的延伸方向亦从远离第一重配置线路层110往邻近第一重配置线路层110的方向延伸。
接着，可选择性地，于焊球接垫128上进行表面处理程序。之后，请同时参考图1D与图1E，移除第二载板30及保护层20，而暴露出第一重配置线路层110的第一下表面S2以及芯片接垫118。此处，移除保护层20的方式例如是等离子体蚀刻(plasma etching)。至此，已完成封装载板100的制作。
在结构上，请再参考图1E，本实施例的封装载板100包括第一重配置线路层110以及第二重配置线路层120。第一重配置线路层110具有彼此相对的第一上表面S1与第一下表面S2。第一重配置线路层110包括第一重配置线路112、光敏介电层114、导电通孔116以及芯片接垫118。第一重配置线路112与光敏介电层114交替堆迭，且导电通孔116电性连接相邻两第一重配置线路112。光敏介电层114分别具有多个开口O，其中导电通孔116分别填满开口O且连接至第一重配置线路112。芯片接垫118位于第一下表面S2上且通过导电通孔116与第一重配置线路112电性连接。此处，第一重配置线路112、导电通孔116及芯片接垫118是由种子层S以及位于种子层S上的金属层M所组成。
再者，本实施例的第二重配置线路层120配置于第一重配置线路层110的第一上表面S1上，且具有彼此相对的第二上表面S3与第二下表面S4。第二重配置线路层120包括第二重配置线路122、味之素堆积薄膜层124、导电结构126以及焊球接垫128。第二重配置线路122与味之素堆积薄膜层124交替堆迭，且导电结构126电性连接相邻两第二重配置线路122以及最邻近第二重配置线路122的第一重配置线路112中的一个。味之素堆积薄膜层124中的一个具有第二上表面S3且暴露出焊球接垫128。
特别是，在本实施例中，第二重配置线路层120的第二下表面S4切齐于且直接连接第一重配置线路层110的第一上表面S1。每一第一重配置线路112的线宽与线距小于每一第二重配置线路122的线宽与线距，意即本实施例的封装载板100具有两种不同线宽与线距的重配置线路层。较佳地，每一第一重配置线路112的线宽与线距的范围例如分别为2微米至10微米，而每一第二重配置线路122的线宽与线距的范围例如分别为15微米至35微米。每一芯片接垫118的尺寸实质上小于每一焊球接垫128的尺寸。第一重配置线路层110的厚度T1小于第二重配置线路层120的厚度T2，其中每一光敏介电层114的厚度例如是小于等于5微米，而每一味之素堆积薄膜层124的厚度例如是大于10微米。此外，导电通孔116的延伸方向与导电结构126的延伸方向相反。
简言之，本实施例是先在第一载板10上制作线宽与线距较小的第一重配置线路层110，接着，转板至第二载板30上来双面制作线宽线距较大的第二重配置线路层120，之后，移除第二载板30而完成两个封装载板100的制作。藉此，可达到制作双面线路增层结构的封装载板100，且因为双面制作，因而可有效解决制程中基板翘曲问题，并可提高产出率及降低生产成本。此外，由于第一重配置线路层110为一整板面的结构，非局部式结构，因而可有效进行X方向与Y方向涨缩量补偿，并可容易地控制封装载板100尺寸。
图2是将芯片及焊球封装于图1E的封装载板上的剖面示意图。在应用上，请参考图2，芯片210可通过焊球220与封装载板100的芯片接垫118电性连接，而封装胶体230配置于重配置线路层110的第一下表面S2且覆盖第一下表面S2、芯片接垫118、芯片210以及焊球220。此外，焊球240配置于封装载板100的焊球接垫128上且突出于第二重配置线路层120的第三表面S3，以与外部电路(如电路板)电性连接。至此，可完成封装结构200的制作。
综上所述，本发明是先在第一载板上制作线宽与线距较小的第一重配置线路层，接着，转板至第二载板上来双面制作线宽线距较大的第二重配置线路层，之后，移除第二载板而完成两个封装载板的制作。藉此，可达到制作双面线路增层结构的封装载板，且因为双面制作，因而可有效解决制程中基板翘曲问题，并可提高产出率及降低生产成本。此外，由于第一重配置线路层为一整板面的结构，非局部式结构，因而可有效进行X方向与Y方向涨缩量补偿，并可容易地控制封装载板尺寸。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种封装载板，其特征在于，包括：
第一重配置线路层，具有彼此相对的第一上表面与第一下表面，且所述第一重配置线路层包括多个第一重配置线路、多个导电通孔、多个光敏介电层以及多个芯片接垫，所述多个第一重配置线路与所述多个光敏介电层交替堆迭，且所述多个导电通孔电性连接相邻两所述多个第一重配置线路，所述多个芯片接垫位于所述第一下表面上且通过所述多个导电通孔与所述多个第一重配置线路电性连接；以及
第二重配置线路层，配置于所述第一重配置线路层的所述第一上表面上，且具有彼此相对的第二上表面与第二下表面，所述第二重配置线路层包括多个第二重配置线路、多个导电结构、多个味之素堆积薄膜层以及多个焊球接垫，所述多个第二重配置线路与所述多个味之素堆积薄膜层交替堆迭，且所述多个导电结构电性连接相邻两所述多个第二重配置线路以及最邻近所述多个第二重配置线路的所述多个第一重配置线路中的一个，而所述多个味之素堆积薄膜层中的一个具有所述第二上表面且暴露出所述多个焊球接垫，其中所述第二重配置线路层的所述第二下表面切齐于且直接连接所述第一重配置线路层的所述第一上表面，而所述多个第一重配置线路的每一个的线宽与线距小于所述多个第二重配置线路的每一个的线宽与线距。
2.根据权利要求1所述的封装载板，其特征在于，所述多个第一重配置线路的每一个的线宽与线距的范围分别为2微米至10微米。
3.根据权利要求1所述的封装载板，其特征在于，所述多个第二重配置线路的每一个的线宽与线距的范围分别为15微米至35微米。
4.根据权利要求1所述的封装载板，其特征在于，所述多个第一重配置线路包括第一线路层以及多个第二线路层，而所述多个光敏介电层包括第一介电层、至少一第二介电层以及第三介电层，所述第一介电层覆盖所述第一线路层且与所述第一线路层定义出所述第一上表面，而所述至少一第二介电层与所述第三介电层覆盖所述多个第二线路层，且所述多个芯片接垫位于所述第三介电层上，所述第三介电层具有所述第一下表面。
5.根据权利要求4所述的封装载板，其特征在于，所述多个第二重配置线路包括第三线路层、至少一第四线路层以及第五线路层，而所述多个味之素堆积薄膜层包括第一薄膜层、至少一第二薄膜层以及第三薄膜层，且所述多个导电结构包括多个第一导电结构与多个第二导电结构，所述第一薄膜层包括多个第一开口，而所述多个第一导电结构分别位于所述多个第一开口内且分别覆盖所述多个第一开口的内壁，所述第一薄膜层与所述多个第一导电结构定义出所述第二下表面，而所述第三线路层位于所述第一薄膜层上且连接所述多个第一导电结构，所述多个第一导电结构电性连接所述第一线路层与所述第三线路层，所述至少一第四线路层位于所述至少一第二薄膜层上，且所述至少一第二薄膜层包括多个第二开口，且所述多个第二导电结构分别位于所述多个第二开口内、分别覆盖所述多个第二开口的内壁且电性连接所述第三线路层与所述至少一第四线路层以及所述至少一第四线路层与所述第五线路层，而所述第三薄膜层具有所述第二上表面且包括多个第三开口，所述多个第三开口暴露出部分所述第五线路层而定义出所述多个焊球接垫。
6.根据权利要求1所述的封装载板，其特征在于，所述多个芯片接垫的每一个的尺寸小于所述多个焊球接垫的每一个的尺寸。
7.根据权利要求1所述的封装载板，其特征在于，所述多个光敏介电层分别具有多个开口，且所述多个导电通孔分别填满所述多个开口且连接至所述多个第一重配置线路。
8.根据权利要求1所述的封装载板，其特征在于，所述多个导电通孔的每一个的延伸方向与所述多个导电结构的每一个的延伸方向相反。
9.根据权利要求1所述的封装载板，其特征在于，所述第一重配置线路层的厚度小于所述第二重配置线路层的厚度。
10.一种封装载板的制作方法，其特征在于，包括：
形成两第一重配置线路单元，所述两第一重配置线路单元的每一个包括第一载板、第一重配置线路层以及保护层，其中所述第一重配置线路层位于所述第一载板与所述保护层之间，且具有彼此相对的第一上表面与第一下表面，所述第一重配置线路层包括多个第一重配置线路、多个导电通孔、多个光敏介电层以及多个芯片接垫，所述多个第一重配置线路与所述多个光敏介电层交替堆迭，且所述多个导电通孔电性连接相邻两所述多个第一重配置线路，所述多个芯片接垫位于所述第一下表面上且通过所述多个导电通孔与所述多个第一重配置线路电性连接，所述第一上表面直接接触所述第一载板，且所述保护层覆盖所述第一下表面与所述多个芯片接垫；
提供第二载板于所述两第一重配置线路单元之间，所述第二载板直接接触所述两第一重配置线路单元的每一个的所述保护层；
移除所述两第一重配置线路单元的每一个的所述第一载板，而暴露出所述第一重配置线路层的所述第一上表面；
形成第二重配置线路层于所述第一重配置线路层的所述第一上表面上，所述第二重配置线路层具有彼此相对的第二上表面与第二下表面，且包括多个第二重配置线路、多个导电结构、多个味之素堆积薄膜层以及多个焊球接垫，所述多个第二重配置线路与所述多个味之素堆积薄膜层交替堆迭，且所述多个导电结构电性连接相邻两所述多个第二重配置线路以及最邻近所述多个第二重配置线路的所述多个第一重配置线路中的一个，而所述多个味之素堆积薄膜层中的一个具有所述第二上表面且暴露出所述多个焊球接垫，其中所述第二重配置线路层的所述第二下表面切齐于且直接连接所述第一重配置线路层的所述第一上表面，而所述多个第一重配置线路的每一个的线宽与线距小于所述多个第二重配置线路的每一个的线宽与线距；以及
移除所述第二载板及所述两第一重配置线路单元的每一个的所述保护层，而暴露出所述第一重配置线路层的所述第一下表面以及所述多个芯片接垫。
11.根据权利要求10所述的封装载板的制作方法，其特征在于，形成所述两第一重配置线路单元的每一个的步骤包括：
形成所述第一重配置线路层于所述第一载板上，所述第一载板包括玻璃基板、牺牲层以及种子层，所述牺牲层位于所述玻璃基板与所述种子层之间，而所述第一重配置线路层的所述第一上表面直接接触所述种子层；以及
形成所述保护层于所述第一重配置线路层的所述第一下表面上且覆盖所述多个芯片接垫。
12.根据权利要求10所述的封装载板的制作方法，其特征在于，所述第二载板包括基板以及位于所述基板相对两侧上的两双面胶层，而所述两双面胶层的每一个位于所述基板与所述两第一重配置线路单元的每一个的所述保护层之间。
13.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个第一重配置线路还包括第一线路层以及多个第二线路层，而所述多个光敏介电层包括第一介电层、至少一第二介电层以及第三介电层，所述第一介电层覆盖所述第一线路层且与所述第一线路层定义出所述第一上表面，而所述至少一第二介电层与所述第三介电层覆盖所述多个第二线路层，且所述多个芯片接垫位于所述第三介电层上，所述第三介电层具有所述第一下表面。
14.根据权利要求13所述的封装载板的制作方法，其特征在于，所述多个第二重配置线路包括第三线路层、至少一第四线路层以及第五线路层，而所述多个味之素堆积薄膜层包括第一薄膜层、至少一第二薄膜层以及第三薄膜层，且所述多个导电结构包括多个第一导电结构与多个第二导电结构，所述第一薄膜层包括多个第一开口，而所述多个第一导电结构分别位于所述多个第一开口内且分别覆盖所述多个第一开口的内壁，所述第一薄膜层与所述多个第一导电结构定义出所述第二下表面，而所述第三线路层位于所述第一薄膜层上且连接所述多个第一导电结构，所述多个第一导电结构电性连接所述第一线路层与所述第三线路层，所述至少一第四线路层位于所述至少一第二薄膜层上，且所述至少一第二薄膜层包括多个第二开口，且所述多个第二导电结构分别位于所述多个第二开口内、分别覆盖所述多个第二开口的内壁且电性连接所述第三线路层与所述至少一第四线路层以及所述至少一第四线路层与所述第五线路层，而所述第三薄膜层具有所述第二上表面且包括多个第三开口，所述多个第三开口暴露出部分所述第五线路层而定义出所述多个焊球接垫。
15.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个第一重配置线路的每一个的线宽与线距的范围分别为2微米至10微米。
16.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个第二重配置线路的每一个的线宽与线距的范围分别为15微米至35微米。
17.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个芯片接垫的每一个的尺寸小于所述多个焊球接垫的每一个的尺寸。
18.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个导电通孔的每一个的延伸方向与所述多个导电结构的每一个的延伸方向相反。
19.根据权利要求10所述的封装载板的制作方法，其特征在于，所述多个第二重配置线路的每一个与所述多个导电结构的每一个同时形成。
20.根据权利要求10所述的封装载板的制作方法，其特征在于，所述第一重配置线路层的厚度小于所述第二重配置线路层的厚度。
CN202110377257.9A 2021-04-08 2021-04-08 封装载板及其制作方法 Pending CN115206923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110377257.9A CN115206923A (zh) 2021-04-08 2021-04-08 封装载板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110377257.9A CN115206923A (zh) 2021-04-08 2021-04-08 封装载板及其制作方法

Publications (1)

Publication Number Publication Date
CN115206923A true CN115206923A (zh) 2022-10-18

Family

ID=83570626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110377257.9A Pending CN115206923A (zh) 2021-04-08 2021-04-08 封装载板及其制作方法

Country Status (1)

Country Link
CN (1) CN115206923A (zh)

Similar Documents

Publication Publication Date Title
US7843059B2 (en) Electronic parts packaging structure
KR100780692B1 (ko) 칩 스택 패키지
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US20120279630A1 (en) Manufacturing method of circuit substrate
US12040287B2 (en) Semiconductor device package and method for manufacturing the same
TW201407733A (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
WO2014175133A1 (ja) 半導体装置及びその製造方法
JP2019197881A (ja) フリップチップパッケージ基板の製造方法及びその構造
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TWI765647B (zh) 封裝載板及其製作方法
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
KR102643331B1 (ko) 임베디드 패키지 구조 및 그 제조 방법
US11532543B2 (en) Manufacturing method of package carrier
US11309252B2 (en) Package substrate and package structure
CN115206923A (zh) 封装载板及其制作方法
US10818584B2 (en) Package substrate and package structure
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법
KR102719490B1 (ko) 패키지 구조 및 이의 제조 방법
US20240047337A1 (en) Printed circuit board, semiconductor package, and method of fabricating the same
US20220181244A1 (en) Package substrate and package structure
TWI720735B (zh) 封裝結構及其製造方法
US20240096838A1 (en) Component-embedded packaging structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination