TWI765647B - 封裝載板及其製作方法 - Google Patents

封裝載板及其製作方法 Download PDF

Info

Publication number
TWI765647B
TWI765647B TW110112683A TW110112683A TWI765647B TW I765647 B TWI765647 B TW I765647B TW 110112683 A TW110112683 A TW 110112683A TW 110112683 A TW110112683 A TW 110112683A TW I765647 B TWI765647 B TW I765647B
Authority
TW
Taiwan
Prior art keywords
layer
reconfiguration
circuit
circuit layer
lines
Prior art date
Application number
TW110112683A
Other languages
English (en)
Other versions
TW202241230A (zh
Inventor
劉漢誠
柯正達
林溥如
楊凱銘
郭季海
彭家瑜
曾子章
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW110112683A priority Critical patent/TWI765647B/zh
Priority to US17/232,128 priority patent/US20220328387A1/en
Application granted granted Critical
Publication of TWI765647B publication Critical patent/TWI765647B/zh
Publication of TW202241230A publication Critical patent/TW202241230A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝載板，包括一第一重配置線路層及一第二重配置線路層。第一重配置線路層具有一第一上表面與一第一下表面且包括多個第一重配置線路、多個導電通孔、多個光敏介電層及多個晶片接墊。第二重配置線路層配置於第一重配置線路層的第一上表面上。第二重配置線路層具有一第二上表面與一第二下表面且包括多個第二重配置線路、多個導電結構、多個味之素堆積薄膜層及多個銲球接墊。第二重配置線路層的第二下表面切齊於且直接連接第一重配置線路層的第一上表面。每一第一重配置線路的線寬與線距小於每一第二重配置線路的線寬與線距。

Description

封裝載板及其製作方法
本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種封裝載板及其製作方法。
以內埋式高密度薄膜（embedded High Density Film, eHDF）的封裝結構而言，結構中的高密度薄膜為晶圓製程，僅適用於單面線路增層結構，且需搭配半導體設備，因而無法達到高產出量及低成本需求。於另一方面，在有機基板增層時，侷限於單面增層結構，雖然有暫時性晶圓基板支撐整體結構，但仍無法有效解決製程中基板翹曲問題。再者，晶片端表面處理流程需拆板後才能進行，僅適用現有軟板封裝製程，並無法廣泛應用於其它封裝製程，例如載板製程等。此外，局部埋入式光敏介電層結構為非等向性結構，因而較難控制在X方向及Y方向的漲縮量。
本發明提供一種封裝載板及其製作方法，可達成雙面線路增層結構的製作，有效解決製程中基板翹曲問題，並可提高產出率（high throughput）及降低生產成本。
本發明的封裝載板包括一第一重配置線路層以及一第二重配置線路層。第一重配置線路層具有彼此相對的一第一上表面與一第一下表面。第一重配置線路層包括多個第一重配置線路、多個導電通孔、多個光敏介電層以及多個晶片接墊。第一重配置線路與光敏介電層交替堆疊，且導電通孔電性連接相鄰兩第一重配置線路。晶片接墊位於第一下表面上且透過導電通孔與第一重配置線路電性連接。第二重配置線路層配置於第一重配置線路層的第一上表面上，且具有彼此相對的一第二上表面與一第二下表面。第二重配置線路層包括多個第二重配置線路、多個導電結構、多個味之素堆積薄膜層（Ajinomoto Build-up Film，ABF）以及多個銲球接墊。第二重配置線路與味之素堆積薄膜層交替堆疊，且導電結構電性連接相鄰兩第二重配置線路以及最鄰近第二重配置線路的第一重配置線路中的一個。味之素堆積薄膜層中的一個具有第二上表面且暴露出銲球接墊。第二重配置線路層的第二下表面切齊於且直接連接第一重配置線路層的第一上表面。每一第一重配置線路的線寬與線距小於每一第二重配置線路的線寬與線距。
在本發明的一實施例中，上述的每一第一重配置線路的線寬與線距的範圍分別為2微米至10微米。
在本發明的一實施例中，上述的每一第二重配置線路的線寬與線距的範圍分別為15微米至35微米。
在本發明的一實施例中，上述的第一重配置線路包括一第一線路層以及多個第二線路層。光敏介電層包括一第一介電層、至少一第二介電層以及一第三介電層。第一介電層覆蓋第一線路層且與第一線路層定義出第一上表面。第二介電層與第三介電層覆蓋第二線路層，且晶片接墊位於第三介電層上，而第三介電層具有第一下表面。
在本發明的一實施例中，上述的第二重配置線路包括一第三線路層、至少一第四線路層以及一第五線路層。味之素堆積薄膜層包括一第一薄膜層、至少一第二薄膜層以及一第三薄膜層。導電結構包括多個第一導電結構與多個第二導電結構。第一薄膜層包括多個第一開口，而第一導電結構分別位於第一開口內且分別覆蓋第一開口的內壁。第一薄膜層與第一導電結構定義出第二下表面。第三線路層位於第一薄膜層上且連接第一導電結構。第一導電結構電性連接第一線路層與第三線路層。第四線路層位於第二薄膜層上，且第二薄膜層包括多個第二開口。第二導電結構分別位於第二開口內、分別覆蓋第二開口的內壁且電性連接第三線路層與第四線路層以及第四線路層與第五線路層。第三薄膜層具有第二上表面且包括多個第三開口，而第三開口暴露出部分第五線路層而定義出銲球接墊。
在本發明的一實施例中，上述的每一晶片接墊的尺寸小於每一銲球接墊的尺寸。
在本發明的一實施例中，上述的光敏介電層分別具有多個開口，且導電通孔分別填滿開口且連接至第一重配置線路。
在本發明的一實施例中，上述的每一導電通孔的延伸方向與每一導電結構的延伸方向相反。
在本發明的一實施例中，上述的第一重配置線路層的厚度小於第二重配置線路層的厚度。
本發明的封裝載板的製作方法，其包括以下步驟。形成兩第一重配置線路單元。每一第一重配置線路單元包括一第一載板、一第一重配置線路層以及一保護層。第一重配置線路層位於第一載板與保護層之間。第一重配置線路層具有彼此相對的一第一上表面與一第一下表面且包括多個第一重配置線路、多個導電通孔、多個光敏介電層以及多個晶片接墊。第一重配置線路與光敏介電層交替堆疊，且導電通孔電性連接相鄰兩第一重配置線路。晶片接墊位於第一下表面上且透過導電通孔與第一重配置線路電性連接。第一上表面直接接觸第一載板，且保護層覆蓋第一下表面與晶片接墊。提供一第二載板於兩第一重配置線路單元之間。第二載板直接接觸每一第一重配置線路單元的保護層。移除每一第一重配置線路單元的第一載板，而暴露出第一重配置線路層的第一上表面。形成一第二重配置線路層於每一第一重配置線路層的第一上表面上。第二重配置線路層具有彼此相對的一第二上表面與一第二下表面，且包括多個第二重配置線路、多個導電結構、多個味之素堆積薄膜層以及多個銲球接墊。第二重配置線路與味之素堆積薄膜層交替堆疊。導電結構電性連接相鄰兩第二重配置線路以及最鄰近第二重配置線路的第一重配置線路中的一個。味之素堆積薄膜層中的一個具有第二上表面且暴露出銲球接墊。第二重配置線路層的第二下表面切齊於且直接連接第一重配置線路層的第一上表面。每一第一重配置線路的線寬與線距小於每一第二重配置線路的線寬與線距。移除第二載板及每一第一重配置線路單元的保護層，而暴露出第一重配置線路層的第一下表面以及晶片接墊。
在本發明的一實施例中，上述形成每一第一重配置線路單元的步驟包括以下步驟。形成第一重配置線路層於第一載板上。第一載板包括一玻璃基板、一犧牲層以及一種子層。犧牲層位於玻璃基板與種子層之間，而第一重配置線路層的第一上表面直接接觸種子層。形成保護層於第一重配置線路層的第一下表面上且覆蓋晶片接墊。
在本發明的一實施例中，上述的第二載板包括一基板以及位於基板相對兩側上的兩雙面膠層。每一雙面膠層位於基板與每一重配置線路單元的保護層之間。
在本發明的一實施例中，上述的第一重配置線路更包括一第一線路層以及多個第二線路層。光敏介電層包括一第一介電層、至少一第二介電層以及一第三介電層。第一介電層覆蓋第一線路層且與第一線路層定義出第一上表面。第二介電層與第三介電層覆蓋第二線路層，且晶片接墊位於第三介電層上，而第三介電層具有第一下表面。
在本發明的一實施例中，上述的第二重配置線路包括一第三線路層、至少一第四線路層以及一第五線路層。味之素堆積薄膜層包括一第一薄膜層、至少一第二薄膜層以及一第三薄膜層。導電結構包括多個第一導電結構與多個第二導電結構。第一薄膜層包括多個第一開口，而第一導電結構分別位於第一開口內且分別覆蓋第一開口的內壁。第一薄膜層與第一導電結構定義出第二下表面。第三線路層位於第一薄膜層上且連接第一導電結構。第一導電結構電性連接第一線路層與第三線路層。第四線路層位於第二薄膜層上，且第二薄膜層包括多個第二開口。第二導電結構分別位於第二開口內、分別覆蓋第二開口的內壁且電性連接第三線路層與第四線路層以及第四線路層與第五線路層。第三薄膜層具有第二上表面且包括多個第三開口。第三開口暴露出部分第五線路層而定義出銲球接墊。
在本發明的一實施例中，上述的每一第一重配置線路的線寬與線距的範圍分別為2微米至10微米。
在本發明的一實施例中，上述的每一第二重配置線路的線寬與線距的範圍分別為15微米至35微米。
在本發明的一實施例中，上述的每一晶片接墊的尺寸小於每一銲球接墊的尺寸。
在本發明的一實施例中，上述的每一導電通孔的延伸方向與每一導電結構的延伸方向相反。
在本發明的一實施例中，上述的每一第二重配置線路與每一導電結構同時形成。
在本發明的一實施例中，上述的第一重配置線路層的厚度小於第二重配置線路層的厚度。
基於上述，本發明是先在第一載板上製作線寬與線距較小的第一重配置線路層，接著，轉板至第二載板上來雙面製作線寬線距較大的第二重配置線路層，之後，移除第二載板而完成兩個封裝載板的製作。藉此，可達到製作雙面線路增層結構的封裝載板，且因為雙面製作，因而可有效解決製程中基板翹曲問題，並可提高產出率及降低生產成本。此外，由於第一重配置線路層為一整板面的結構，非局部式結構，因而可有效進行X方向與Y方向漲縮量補償，並可容易地控制封裝載板尺寸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E是依照本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。關於本實施例的封裝載板的製作方法，首先，請先參考圖1B，形成第一重配置線路單元U，其中每一第一重配置線路單元U包括一第一載板10、一第一重配置線路層110以及一保護層20。
詳細來說，請參考圖1A，形成第一重配置線路單元U的步驟包括，先形成第一重配置線路層110於第一載板10上。第一載板10包括一玻璃基板12、一犧牲層14以及一種子層16，其中犧牲層14位於玻璃基板12與種子層16之間。此處，犧牲層14的材質例如是適合於雷射解板（laser debond）或熱解板（thermal debond）的材質，而種子層16的材質例如是鈦銅。第一重配置線路層110具有彼此相對的一第一上表面S1與一第一下表面S2且包括多個第一重配置線路112、多個光敏介電層114、多個導電通孔116以及多個晶片接墊118。第一重配置線路112與光敏介電層114交替堆疊，且導電通孔116電性連接相鄰兩第一重配置線路112。光敏介電層114具有多個盲孔，每一盲孔從遠離種子層16往鄰近種子層16的方向延伸，而金屬材料層填充於盲孔內而形成導電通孔116。晶片接墊118位於第一下表面S2上且透過導電通孔116與第一重配置線路112電性連接。此處，第一上表面S1直接接觸第一載板10，其中第一重配置線路層110的第一上表面S1直接接觸種子層16。
更進一步來說，請再參考圖1A，在本實施例中，第一重配置線路112更包括一第一線路層112a以及多個第二線路層112b。光敏介電層114包括一第一介電層114a、至少一第二介電層114b以及一第三介電層114c。第一介電層114a覆蓋第一線路層112a且與第一線路層112a定義出第一上表面S1。第二介電層114b與第三介電層114c覆蓋第二線路層112b，且晶片接墊118位於第三介電層114c上，而第三介電層114c具有第一下表面S2。較佳地，每一第一重配置線路112的線寬與線距的範圍例如分別為2微米至10微米。舉例來說，第一重配置線路112的線寬與線距皆例如是2微米、5微米及10微米，意即第一線路層112a與第二線路層112b為細線路層。此處，第一重配置線路112、導電通孔116及晶片接墊118皆分別包括一種子層S以及位於種子層S上的一金屬層M。也就是說，第一重配置線路112、導電通孔116及晶片接墊118皆為二層結構，是由種子層S與金屬層M所組成。
接著，請再參考圖1B，形成保護層20於第一重配置線路層110的第一下表面S2上且覆蓋晶片接墊118，其中形成保護層20的方式例如是壓合法。此時，第一重配置線路層110位於第一載板10與保護層20之間，且保護層20覆蓋第一下表面S2與晶片接墊118。此處，保護層20的材質例如是味之素堆積薄膜（Ajinomoto Build-up Film, ABF）。至此，已完成第一重配置線路單元U的製作。
接著，請參考圖1C，提供一第二載板30於兩第一重配置線路單元U之間，其中第二載板30直接接觸每一第一重配置線路單元U的保護層20。進一步來說，在本實施例中，第二載板30包括一基板32以及位於基板32相對兩側上的兩雙面膠層34。每一雙面膠層34位於基板32與每一重配置線路單元U的保護層20之間。此處，基板32例如是一無線路的暫時基板，而雙面膠層34亦可由機械解板銅（mechanical debond Cu）來取代。
之後，請同時參考圖1C與圖1D，移除每一第一重配置線路單元U的第一載板10，而暴露出第一重配置線路層110的第一上表面S1。此處，移除第一載板10的方式，是先移除玻璃基板12及犧牲層14，而後蝕刻種子層16，而暴露出第一重配置線路層110的第一上表面S1。
緊接著，請再參考圖1D，形成一第二重配置線路層120於每一第一重配置線路層110的第一上表面S1上。第二重配置線路層120具有彼此相對的一第二上表面S3與一第二下表面S4，且包括多個第二重配置線路122、多個味之素堆積薄膜層124、多個導電結構126以及多個銲球接墊128。第二重配置線路122與味之素堆積薄膜層124交替堆疊。導電結構126電性連接相鄰兩第二重配置線路122以及最鄰近第二重配置線路122的第一重配置線路112中的一個。味之素堆積薄膜層124中的一個具有第二上表面S3且暴露出銲球接墊128。
更進一步來說，在本實施例中，第二重配置線路122包括一第三線路層122a、至少一第四線路層122b以及一第五線路層122c。味之素堆積薄膜層124包括一第一薄膜層124a、至少一第二薄膜層124b以及一第三薄膜層124c。導電結構126包括多個第一導電結構126a與多個第二導電結構126b。第一薄膜層124a包括多個第一開口125a，而第一導電結構126a分別位於第一開口125a內且分別覆蓋第一開口125a的內壁。第一薄膜層124a與第一導電結構126a定義出第二下表面S4。特別是，第二重配置線路層120的第二下表面S4切齊於且直接連接第一重配置線路層110的第一上表面S1。第三線路層122a位於第一薄膜層124a上且連接第一導電結構126a，其中第一導電結構126a電性連接第一線路層112a與第三線路層122a。也就是說，第一重配置線路112中第一線路層112a是最鄰近第二重配置線路122中的第三線路層122a。第四線路層122b位於第二薄膜層124b上，且第二薄膜層124b包括多個第二開口125b。第二導電結構126b分別位於第二開口125b內、分別覆蓋第二開口125b的內壁且電性連接第三線路層122a與第四線路層122b以及第四線路層122b與第五線路層122c。第三薄膜層124c具有第二上表面S3且包括多個第三開口125c，其中第三開口125c暴露出部分第五線路層122c而定義出銲球接墊128。此處，第二重配置線路122與導電結構126同時形成，且第二重配置線路122的線寬與線距的範圍例如分別為15微米至35微米。舉例來說，第二重配置線路122的線寬與線距皆例如是15微米、25微米及35微米，意即第三線路層122a、第四線路層122b及第五線路層122c為一般線路層。第一開口125a、第二開口125b及第三開口125c的延伸方向從遠離第一重配置線路層110往鄰近第一重配置線路層110的方向延伸。因此，第一導電結構126a及第二導電結構126b分別配置於第一開口125a與第二開口125b內時，第一導電結構126a及第二導電結構126b的延伸方向亦從遠離第一重配置線路層110往鄰近第一重配置線路層110的方向延伸。
接著，可選擇性地，於銲球接墊128上進行表面處理程序。之後，請同時參考圖1D與圖1E，移除第二載板30及保護層20，而暴露出第一重配置線路層110的第一下表面S2以及晶片接墊118。此處，移除保護層20的方式例如是電漿蝕刻（plasma etching）。至此，已完成封裝載板100的製作。
在結構上，請再參考圖1E，本實施例的封裝載板100包括第一重配置線路層110以及第二重配置線路層120。第一重配置線路層110具有彼此相對的第一上表面S1與第一下表面S2。第一重配置線路層110包括第一重配置線路112、光敏介電層114、導電通孔116以及晶片接墊118。第一重配置線路112與光敏介電層114交替堆疊，且導電通孔116電性連接相鄰兩第一重配置線路112。光敏介電層114分別具有多個開口O，其中導電通孔116分別填滿開口O且連接至第一重配置線路112。晶片接墊118位於第一下表面S2上且透過導電通孔116與第一重配置線路112電性連接。此處，第一重配置線路112、導電通孔116及晶片接墊118是由種子層S以及位於種子層S上的金屬層M所組成。
再者，本實施例的第二重配置線路層120配置於第一重配置線路層110的第一上表面S1上，且具有彼此相對的第二上表面S3與第二下表面S4。第二重配置線路層120包括第二重配置線路122、味之素堆積薄膜層124、導電結構126以及銲球接墊128。第二重配置線路122與味之素堆積薄膜層124交替堆疊，且導電結構126電性連接相鄰兩第二重配置線路122以及最鄰近第二重配置線路122的第一重配置線路112中的一個。味之素堆積薄膜層124中的一個具有第二上表面S3且暴露出銲球接墊128。
特別是，在本實施例中，第二重配置線路層120的第二下表面S4切齊於且直接連接第一重配置線路層110的第一上表面S1。每一第一重配置線路112的線寬與線距小於每一第二重配置線路122的線寬與線距，意即本實施例的封裝載板100具有兩種不同線寬與線距的重配置線路層。較佳地，每一第一重配置線路112的線寬與線距的範圍例如分別為2微米至10微米，而每一第二重配置線路122的線寬與線距的範圍例如分別為15微米至35微米。每一晶片接墊118的尺寸實質上小於每一銲球接墊128的尺寸。第一重配置線路層110的厚度T1小於第二重配置線路層120的厚度T2，其中每一光敏介電層114的厚度例如是小於等於5微米，而每一味之素堆積薄膜層124的厚度例如是大於10微米。此外，導電通孔116的延伸方向與導電結構126的延伸方向相反。
簡言之，本實施例是先在第一載板10上製作線寬與線距較小的第一重配置線路層110，接著，轉板至第二載板30上來雙面製作線寬線距較大的第二重配置線路層120，之後，移除第二載板30而完成兩個封裝載板100的製作。藉此，可達到製作雙面線路增層結構的封裝載板100，且因為雙面製作，因而可有效解決製程中基板翹曲問題，並可提高產出率及降低生產成本。此外，由於第一重配置線路層110為一整板面的結構，非局部式結構，因而可有效進行X方向與Y方向漲縮量補償，並可容易地控制封裝載板100尺寸。
圖2是將晶片及銲球封裝於圖1E的封裝載板上的剖面示意圖。在應用上，請參考圖2，晶片210可透過銲球220與封裝載板100的晶片接墊118電性連接，而封裝膠體230配置於重配置線路層110的第一下表面S2且覆蓋第一下表面S2、晶片接墊118、晶片210以及銲球220。此外，銲球240配置於封裝載板100的銲球接墊128上且突出於第二重配置線路層120的第三表面S3，以與外部電路（如電路板）電性連接。至此，可完成封裝結構200的製作。
綜上所述，本發明是先在第一載板上製作線寬與線距較小的第一重配置線路層，接著，轉板至第二載板上來雙面製作線寬線距較大的第二重配置線路層，之後，移除第二載板而完成兩個封裝載板的製作。藉此，可達到製作雙面線路增層結構的封裝載板，且因為雙面製作，因而可有效解決製程中基板翹曲問題，並可提高產出率及降低生產成本。此外，由於第一重配置線路層為一整板面的結構，非局部式結構，因而可有效進行X方向與Y方向漲縮量補償，並可容易地控制封裝載板尺寸。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:第一載板 12:玻璃基板 14:犧牲層 16:種子層 20:保護層 30:第二載板 32:基板 34:雙面膠層 100:封裝載板 110:第一重配置線路層 112:第一重配置線路 112a:第一線路層 112b:第二線路層 114:光敏介電層 114a:第一介電層 114b:第二介電層 114c:第三介電層 116:導電通孔 118:晶片接墊 120:第二重配置線路層 122:第二重配置線路 122a:第三線路層 122b:第四線路層 122c:第五線路層 124:味之素堆積薄膜層 124a:第一薄膜層 124b:第二薄膜層 124c:第三薄膜層 125a:第一開口 125b:第二開口 125c:第三開口 126:導電結構 126a:第一導電結構 126b:第二導電結構 128:銲球接墊 200:封裝結構 210:晶片 220、240:銲球 230:封裝膠體 M:金屬層 O:開口 S:種子層 S1:第一上表面 S2:第一下表面 S3:第二上表面 S4:第二下表面 T1、T2:厚度 U:第一重配置線路單元
圖1A至圖1E是依照本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。 圖2是將晶片及銲球封裝於圖1E的封裝載板上的剖面示意圖。
100:封裝載板
110:第一重配置線路層
112:第一重配置線路
114:光敏介電層
116:導電通孔
118:晶片接墊
120:第二重配置線路層
122:第二重配置線路
124:味之素堆積薄膜層
126:導電結構
128:銲球接墊
M:金屬層
O:開口
S:種子層
S1:第一上表面
S2:第一下表面
S3:第二上表面
S4:第二下表面
T1、T2:厚度

Claims (19)

  1. 一種封裝載板，包括：一第一重配置線路層，具有彼此相對的一第一上表面與一第一下表面，且該第一重配置線路層包括多個第一重配置線路、多個導電通孔、多個光敏介電層以及多個晶片接墊，該些第一重配置線路與該些光敏介電層交替堆疊，且該些導電通孔電性連接相鄰兩該些第一重配置線路，該些晶片接墊位於該第一下表面上且透過該些導電通孔與該些第一重配置線路電性連接；以及一第二重配置線路層，配置於該第一重配置線路層的該第一上表面上，且具有彼此相對的一第二上表面與一第二下表面，該第二重配置線路層包括多個第二重配置線路、多個導電結構、多個味之素堆積薄膜層以及多個銲球接墊，該些第二重配置線路與該些味之素堆積薄膜層交替堆疊，且該些導電結構電性連接相鄰兩該些第二重配置線路以及最鄰近該些第二重配置線路的該些第一重配置線路中的一個，而該些味之素堆積薄膜層中的一個具有該第二上表面且暴露出該些銲球接墊，其中該第二重配置線路層的該第二下表面切齊於且直接連接該第一重配置線路層的該第一上表面，而各該第一重配置線路的線寬與線距小於各該第二重配置線路的線寬與線距，且各該導電通孔的延伸方向與各該導電結構的延伸方向相反。
  2. 如請求項1所述的封裝載板，其中各該第一重配置線路的線寬與線距的範圍分別為2微米至10微米。
  3. 如請求項1所述的封裝載板，其中各該第二重配置線路的線寬與線距的範圍分別為15微米至35微米。
  4. 如請求項1所述的封裝載板，其中該些第一重配置線路包括一第一線路層以及多個第二線路層，而該些光敏介電層包括一第一介電層、至少一第二介電層以及一第三介電層，該第一介電層覆蓋該第一線路層且與該第一線路層定義出該第一上表面，而該至少一第二介電層與該第三介電層覆蓋該些第二線路層，且該些晶片接墊位於該第三介電層上，該第三介電層具有該第一下表面。
  5. 如請求項4所述的封裝載板，其中該些第二重配置線路包括一第三線路層、至少一第四線路層以及一第五線路層，而該些味之素堆積薄膜層包括一第一薄膜層、至少一第二薄膜層以及一第三薄膜層，且該些導電結構包括多個第一導電結構與多個第二導電結構，該第一薄膜層包括多個第一開口，而該些第一導電結構分別位於該些第一開口內且分別覆蓋該些第一開口的內壁，該第一薄膜層與該些第一導電結構定義出該第二下表面，而該第三線路層位於該第一薄膜層上且連接該些第一導電結構，該些第一導電結構電性連接該第一線路層與該第三線路層，該至少一第四線路層位於該至少一第二薄膜層上，且該至少一第二薄膜層包括多個第二開口，且該些第二導電結構分別位於該些第二開口內、分別覆蓋該些第二開口的內壁且電性連接該第三線路層與該至少一第四線路層以及該至少一第四線路層與該第五線路層， 而該第三薄膜層具有該第二上表面且包括多個第三開口，該些第三開口暴露出部分該第五線路層而定義出該些銲球接墊。
  6. 如請求項1所述的封裝載板，其中各該晶片接墊的尺寸小於各該銲球接墊的尺寸。
  7. 如請求項1所述的封裝載板，其中該些光敏介電層分別具有多個開口，且該些導電通孔分別填滿該些開口且連接至該些第一重配置線路。
  8. 如請求項1所述的封裝載板，其中該第一重配置線路層的厚度小於該第二重配置線路層的厚度。
  9. 一種封裝載板的製作方法，包括：形成兩第一重配置線路單元，各該第一重配置線路單元包括一第一載板、一第一重配置線路層以及一保護層，其中該第一重配置線路層位於該第一載板與該保護層之間，且具有彼此相對的一第一上表面與一第一下表面，該第一重配置線路層包括多個第一重配置線路、多個導電通孔、多個光敏介電層以及多個晶片接墊，該些第一重配置線路與該些光敏介電層交替堆疊，且該些導電通孔電性連接相鄰兩該些第一重配置線路，該些晶片接墊位於該第一下表面上且透過該些導電通孔與該些第一重配置線路電性連接，該第一上表面直接接觸該第一載板，且該保護層覆蓋該第一下表面與該些晶片接墊；提供一第二載板於該兩第一重配置線路單元之間，該第二載板直接接觸各該第一重配置線路單元的該保護層； 移除各該第一重配置線路單元的該第一載板，而暴露出該第一重配置線路層的該第一上表面；形成一第二重配置線路層於各該第一重配置線路層的該第一上表面上，該第二重配置線路層具有彼此相對的一第二上表面與一第二下表面，且包括多個第二重配置線路、多個導電結構、多個味之素堆積薄膜層以及多個銲球接墊，該些第二重配置線路與該些味之素堆積薄膜層交替堆疊，且該些導電結構電性連接相鄰兩該些第二重配置線路以及最鄰近該些第二重配置線路的該些第一重配置線路中的一個，而該些味之素堆積薄膜層中的一個具有該第二上表面且暴露出該些銲球接墊，其中該第二重配置線路層的該第二下表面切齊於且直接連接該第一重配置線路層的該第一上表面，而各該第一重配置線路的線寬與線距小於各該第二重配置線路的線寬與線距；以及移除該第二載板及各該第一重配置線路單元的該保護層，而暴露出該第一重配置線路層的該第一下表面以及該些晶片接墊。
  10. 如請求項9所述的封裝載板的製作方法，其中形成各該第一重配置線路單元的步驟包括：形成該第一重配置線路層於該第一載板上，該第一載板包括一玻璃基板、一犧牲層以及一種子層，該犧牲層位於該玻璃基板與該種子層之間，而該第一重配置線路層的該第一上表面直接接觸該種子層；以及 形成該保護層於該第一重配置線路層的該第一下表面上且覆蓋該些晶片接墊。
  11. 如請求項9所述的封裝載板的製作方法，其中該第二載板包括一基板以及位於該基板相對兩側上的兩雙面膠層，而各該雙面膠層位於該基板與各該第一重配置線路單元的該保護層之間。
  12. 如請求項9所述的封裝載板的製作方法，其中該些第一重配置線路更包括一第一線路層以及多個第二線路層，而該些光敏介電層包括一第一介電層、至少一第二介電層以及一第三介電層，該第一介電層覆蓋該第一線路層且與該第一線路層定義出該第一上表面，而該至少一第二介電層與該第三介電層覆蓋該些第二線路層，且該些晶片接墊位於該第三介電層上，該第三介電層具有該第一下表面。
  13. 如請求項12所述的封裝載板的製作方法，其中該些第二重配置線路包括一第三線路層、至少一第四線路層以及一第五線路層，而該些味之素堆積薄膜層包括一第一薄膜層、至少一第二薄膜層以及一第三薄膜層，且該些導電結構包括多個第一導電結構與多個第二導電結構，該第一薄膜層包括多個第一開口，而該些第一導電結構分別位於該些第一開口內且分別覆蓋該些第一開口的內壁，該第一薄膜層與該些第一導電結構定義出該第二下表面，而該第三線路層位於該第一薄膜層上且連接該些第一導電結構，該些第一導電結構電性連接該第一線路層與該第三線路 層，該至少一第四線路層位於該至少一第二薄膜層上，且該至少一第二薄膜層包括多個第二開口，且該些第二導電結構分別位於該些第二開口內、分別覆蓋該些第二開口的內壁且電性連接該第三線路層與該至少一第四線路層以及該至少一第四線路層與該第五線路層，而該第三薄膜層具有該第二上表面且包括多個第三開口，該些第三開口暴露出部分該第五線路層而定義出該些銲球接墊。
  14. 如請求項9所述的封裝載板的製作方法，其中各該第一重配置線路的線寬與線距的範圍分別為2微米至10微米。
  15. 如請求項9所述的封裝載板的製作方法，其中各該第二重配置線路的線寬與線距的範圍分別為15微米至35微米。
  16. 如請求項9所述的封裝載板的製作方法，其中各該晶片接墊的尺寸小於各該銲球接墊的尺寸。
  17. 如請求項9所述的封裝載板的製作方法，其中各該導電通孔的延伸方向與各該導電結構的延伸方向相反。
  18. 如請求項9所述的封裝載板的製作方法，其中各該第二重配置線路與各該導電結構同時形成。
  19. 如請求項9所述的封裝載板的製作方法，其中該第一重配置線路層的厚度小於該第二重配置線路層的厚度。
TW110112683A 2021-04-08 2021-04-08 封裝載板及其製作方法 TWI765647B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110112683A TWI765647B (zh) 2021-04-08 2021-04-08 封裝載板及其製作方法
US17/232,128 US20220328387A1 (en) 2021-04-08 2021-04-15 Package carrier and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110112683A TWI765647B (zh) 2021-04-08 2021-04-08 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
TWI765647B true TWI765647B (zh) 2022-05-21
TW202241230A TW202241230A (zh) 2022-10-16

Family

ID=82594371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112683A TWI765647B (zh) 2021-04-08 2021-04-08 封裝載板及其製作方法

Country Status (2)

Country Link
US (1) US20220328387A1 (zh)
TW (1) TWI765647B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710690B2 (en) * 2021-04-19 2023-07-25 Unimicron Technology Corp. Package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201822333A (zh) * 2016-12-09 2018-06-16 胡迪群 封裝結構及其製造方法
TW202109804A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 接合結構及其形成方法
TWI722893B (zh) * 2020-03-30 2021-03-21 南亞科技股份有限公司 半導體封裝及其製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141198B2 (en) * 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201822333A (zh) * 2016-12-09 2018-06-16 胡迪群 封裝結構及其製造方法
TW202109804A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 接合結構及其形成方法
TWI722893B (zh) * 2020-03-30 2021-03-21 南亞科技股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
TW202241230A (zh) 2022-10-16
US20220328387A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR100780692B1 (ko) 칩 스택 패키지
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US9603263B2 (en) Manufacturing method of circuit substrate
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
US20090145635A1 (en) Wiring substrate, manufacturing method of the same, and electronic component device
JP2019197881A (ja) フリップチップパッケージ基板の製造方法及びその構造
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
TWI765647B (zh) 封裝載板及其製作方法
TWI758167B (zh) 封裝結構及其製作方法
TWI692802B (zh) 線路載板結構及其製作方法與晶片封裝結構
TWI802167B (zh) 半導體封裝結構及其製作方法
TWI631683B (zh) 封裝結構及其製作方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
JP7176045B2 (ja) 特徴層構造なしの中継基板およびその製造方法
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
US7013560B2 (en) Process for fabricating a substrate
US11901307B2 (en) Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
CN115206923A (zh) 封装载板及其制作方法
US20240047337A1 (en) Printed circuit board, semiconductor package, and method of fabricating the same
US20230411341A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI720735B (zh) 封裝結構及其製造方法
US20240170367A1 (en) Semiconductor device
TWI557861B (zh) 線路載板及其製造方法
TWI233671B (en) Flip chip BGA