TWI557861B - 線路載板及其製造方法 - Google Patents

Description

線路載板及其製造方法

本發明是有關於一種線路載板及其製造方法，且特別是有關於一種具有感光介電層(photo imageable dielectric layer)的線路載板及其製造方法。

隨著科技日新月異，積體電路(integrated circuits，IC)元件已廣泛地應用於我們日常生活當中。一般而言，積體電路的生產主要分為三個階段：矽晶圓的製造、積體電路的製作及積體電路的封裝。在目前的封裝結構中，堆疊式封裝(package on package，POP)為一種常見的封裝型態。

具體而言，晶片封裝體是經由多個導電凸塊來固定於另一晶片封裝體上，並藉由這些導電凸塊與另一晶片封裝體電性連接。近年來，隨著線路基板上所需的輸入/輸出(I/O)端子數量越來越多，導電凸塊的排列密度也日益增加，故對於導電凸塊的製造精度也更加要求。此外，由於晶片均具有一定的厚度，故支撐於兩晶片封裝體之間的導電凸塊需具有足夠的高度，以在兩晶片 封裝體之間提供足夠的空間來容納晶片。然而，由於導電凸塊如上述般需具有較大的高度，故導電凸塊的側面易過度暴露於外界環境而增加導電凸塊被氧化或腐蝕的機率，從而影響晶片封裝產品的良率。

本發明提供一種線路載板及其製造方法，其導電凸塊可具有較佳的製造精度，且可避免導電凸塊過度暴露於外界環境。

本發明的線路載板包括一基板、一感光介電層及多個導電凸塊。基板具有一第一表面及一第一線路層，其中第一表面具有一晶片配置區及一電性連接區，第一線路層嵌埋於第一表面。感光介電層配置於電性連接區且具有多個開孔，其中這些開孔暴露部分第一線路層。這些導電凸塊分別配置於這些開孔且連接第一線路層，其中感光介電層覆蓋各導電凸塊的至少部分側面。

在本發明的一實施例中，上述的線路載板更包括一焊罩層，配置於感光介電層上且覆蓋各導電凸塊的部分側面。

在本發明的一實施例中，上述的線路載板更包括一連接線路，配置於感光介電層上且連接於兩導電凸塊之間，其中焊罩層覆蓋連接線路。

在本發明的一實施例中，上述的各導電凸塊包括一內埋部分及一接墊部分，內埋部分位於對應的開孔內，接墊部分連接於內埋部分且位於對應的開孔外，接墊部分的厚度小於30微米。

在本發明的一實施例中，上述的各導電凸塊包括一內埋部分及一接墊部分，內埋部分位於對應的開孔內，接墊部分連接於內埋部分且位於對應的開孔外，接墊部分的厚度小於內埋部分的厚度。

在本發明的一實施例中，上述的基板包括一基層及一增層結構。基層包括一第一介電層、第一線路層、一第二線路層及多個第一導電孔，其中第一介電層具有相對的第一表面及一第二表面，第二線路層配置於第二表面上，各第一導電孔位於第一介電層內且連接於第一線路層與第二線路層之間。增層結構形成於第二表面且包括至少一第二介電層、一形成於第二介電層上的導電結構，其中導電結構至少包括形成於第二介電層中且延伸至第二線路層的多個第二導電孔以及一形成於第二介電層的一部分上的第三線路層。

本發明的線路載板的製造方法，包括以下步驟。提供一基板，具有一第一表面及一第一線路層，其中第一表面具有一晶片配置區及一電性連接區，第一線路層嵌埋於第一表面。形成一感光介電層於電性連接區，其中感光介電層具有多個開孔，這些開孔暴露部分第一線路層。透過這些開孔分別形成多個導電凸塊於電性連接區上，其中各導電凸塊連接第一線路層，感光介電層覆蓋各導電凸塊的至少部分側面。

在本發明的一實施例中，上述的製造方法更包括以下步驟。形成一焊罩層於感光介電層上，其中焊罩層覆蓋各導電凸塊 的部分側面。

在本發明的一實施例中，上述的製造方法更包括以下步驟。在形成焊罩層之前，形成一連接線路在感光介電層上，其中連接線路連接於兩導電凸塊之間。在形成焊罩層的同時，藉由焊罩層覆蓋連接線路。

在本發明的一實施例中，上述的製造方法，更包括以下步驟。在形成這些導電凸塊之前，形成一圖案化光阻層於感光介電層上及晶片配置區上，其中圖案化光阻層暴露這些開孔。

基於上述，在本發明的線路載板中，係利用感光介電層作為圖案化光阻層，透過感光介電層的多個開孔在基板上一次性地形成高密度及高精度的多個導電凸塊。感光介電層除了可於線路載板的製造過程中作為圖案化光阻層以形成導電凸塊，更在線路載板製作完成後留存於此結構中而作為覆蓋導電凸塊之側面的介電結構。藉此，可避免導電凸塊過度暴露於外界環境，以降低導電凸塊被氧化或腐蝕的機率，進而提升晶片封裝產品的良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

50‧‧‧暫時性承載板

60‧‧‧金屬層

100、100’‧‧‧線路載板

110‧‧‧基板

112‧‧‧基層

112a‧‧‧第一介電層

112b‧‧‧第一線路層

112c‧‧‧第二線路層

112d‧‧‧第一導電孔

114‧‧‧增層結構

114a‧‧‧第二介電層

114b‧‧‧第二導電孔

114c‧‧‧第三線路層

120、120’‧‧‧感光介電層

122‧‧‧開孔

130‧‧‧導電凸塊

132‧‧‧內埋部分

132a‧‧‧底面

132b、134b‧‧‧側面

134‧‧‧接墊部分

134a‧‧‧頂面

140‧‧‧電鍍晶種層

150‧‧‧圖案化光阻層

160a、160b‧‧‧焊罩層

170‧‧‧連接線路

C‧‧‧導電結構

R1‧‧‧晶片配置區

R2‧‧‧電性連接區

S1‧‧‧第一表面

S2‧‧‧第二表面

T1、T2‧‧‧厚度

圖1A至圖1D是本發明一實施例的線路載板的製造方法流程圖。

圖2A及圖2B繪示圖1A的基板的製作方式。

圖3繪示圖1B的感光介電層的製作方式。

圖4A及圖4B繪示圖1C的導電凸塊的製作方式。

圖5是圖1D的線路載板於導電凸塊處的局部放大圖。

圖6A及圖6B繪示本發明另一實施例的線路載板的製造流程。

圖1A至圖1D是本發明一實施例的線路載板的製造方法流程圖。首先，請參考圖1A，提供一基板110，基板110具有一第一表面S1及一第一線路層112b，其中第一表面S1具有晶片配置區R1及圍繞晶片配置區R1的電性連接區R2，且第一線路層112b嵌埋於第一表面S1。

接著，如圖1B所示形成一感光介電層120於電性連接區R2，其中感光介電層120具有多個開孔122，這些開孔122暴露部分第一線路層112b。然後，如圖1C所示透過這些開孔122分別形成多個導電凸塊130於電性連接區R2(標示於圖1A)上，其中各導電凸塊130連接第一線路層112b，且感光介電層120覆蓋各導電凸塊130的部分側面。

基板110上的晶片配置區R1(標示於圖1A)用以配置晶片並進行封裝，以成為晶片封裝體。當堆疊另一晶片封裝體於此晶片封裝體時，支撐於兩晶片封裝體之間的導電凸塊130具有一定 高度，以在兩晶片封裝體之間提供足夠的空間來容納晶片。

在本實施例的上述製造方法中，係利用感光介電層120作為圖案化光阻層，透過感光介電層120的多個開孔122在基板110上一次性地形成高密度及高精度的多個導電凸塊130。感光介電層120除了可於線路載板的製造過程中作為圖案化光阻層以形成導電凸塊130，更在線路載板製作完成後留存於此結構中而作為覆蓋導電凸塊130之側面的介電結構。藉此，在導電凸塊130如上述般具有一定高度的情況下，可避免導電凸塊130過度暴露於外界環境，以降低導電凸塊130被氧化或腐蝕的機率，進而提升晶片封裝產品的良率。

以下說明本實施例的基板110的製作方式。圖2A及圖2B繪示圖1A的基板的製作方式。請參考圖2A，提供一暫時性承載板50，其中兩金屬層60分別形成於暫時性承載板50的相對兩表面。請參考圖2B，以增層的方式分別製作兩基板110在兩金屬層60上。其中，基板110包括一基層112及一增層結構114。基層112包括一第一介電層112a、第一線路層112b、一第二線路層112c及多個第一導電孔112d，其中第一介電層112a具有相對的第一表面S1及一第二表面S2，第二線路層112c配置於第二表面S2上，各第一導電孔112d位於第一介電層112a內且連接於第一線路層112b與第二線路層112c之間。

承上，增層結構114形成於第二表面S2且包括至少一第二介電層114a、一形成於第二介電層114a上的導電結構C，其中 導電結構C至少包括形成於第二介電層114a中且延伸至第二線路層112c的多個第二導電孔114b以及一形成於第二介電層114a的一部分上的第三線路層114c。在本實施例中，第二介電層114a的數量為多層(繪示為兩層)，第三線路層114c的數量為多層(繪示為兩層)，這些第二介電層114a與這些第三線路層114c交替堆疊，這些第二導電孔114b貫穿這些第二介電層114a且電性連接這些第三線路層114c及第二線路層112c。在其他實施例中，第二介電層114a與第三線路層114c可為其他數量的堆疊層數，本發明不對此加以限制。

以下說明本實施例的感光介電層的製作方式。圖3繪示圖1B的感光介電層的製作方式。請參考圖3，首先，在基材110的相對兩側形成完整的感光介電層120’，使基材110被感光介電層120’覆蓋。接著，藉由曝光顯影製程移除部分感光介電層120’以形成圖1B所示的圖案化之感光介電層120，而使部分第一線路層112b、晶片配置區R1(標示於圖1A)及部分基材110被暴露出。

以下說明本實施例的導電凸塊的詳細製作方式。圖4A及圖4B繪示圖1C的導電凸塊的製作方式。在完成圖1B的感光介電層120之製作之後，如圖4A所示在感光介電層120上及基板110的第一表面S1上形成一電鍍晶種層140。接著，在形成圖1C的這些導電凸塊130之前，如圖4B所示形成一圖案化光阻層150於感光介電層120及晶片配置區R1(標示於圖1A)上的電鍍晶種層140，其中圖案化光阻層150暴露感光介電層120的這些開孔122 處的電鍍晶種層140。然後，藉由電鍍製程在圖案化光阻層140所暴露的這些開孔122處形成這些導電凸塊130，並移除圖案化光阻層150而完成圖1C所示結構。

在完成圖1C所示結構之後，更可如圖1D所示形成一焊罩層160a於基板110之一側的感光介電層120上，並形成一焊罩層160b於基板110的另一側而完成線路載板100的製作。焊罩層160a及焊罩層160b分別暴露導電凸塊130及部分第三線路層114c，以使線路載板100適於透過導電凸塊130及部分第三線路層114c與其他構件進行電性連接。

圖5是圖1D的線路載板於導電凸塊處的局部放大圖。請參考圖5，詳細而言，本實施例的導電凸塊130包括一內埋部分132及一接墊部分134，內埋部分132位於對應的開孔122內，接墊部分134連接於內埋部分132且位於對應的開孔122外。導電凸塊130在接墊部分134具有一頂面134a，頂面134a被焊罩層160a暴露以適於電性連接其他構件。導電凸塊130在內埋部分132具有相對於頂面134a的一底面132a，底面132a用以連接第一線路層112b。導電凸塊130更具有連接於頂面134a與底面132a之間的側面，所述側面由接墊部分134的側面134b及內埋部分132的側面132a構成。感光介電層120覆蓋導電凸塊130的部分側面(即內埋部分132的側面132b)，且焊罩層160a覆蓋導電凸塊130的另一部分側面(即接墊部分134的側面134b)。藉此，導電凸塊130的側面藉由感光介電層120及焊罩層160a的配置而完全被覆 蓋，以進一步降低導電凸塊130被氧化或腐蝕的機率。

在本實施例中，接墊部分134的厚度T1例如小於內埋部分132的厚度T2。具體而言，接墊部分134的厚度T1例如小於30微米。然本發明不以此為限，在其他實施例中，接墊部分134及內埋部分132可具有其他適當厚度。

圖6A及圖6B繪示本發明另一實施例的線路載板的製造流程。在如圖1D所示形成焊罩層160a之前，可先如圖6A所示形成一連接線路170在感光介電層120上，連接線路170連接於兩導電凸塊130之間。接著，在形成焊罩層160a的同時，如圖6B所示藉由焊罩層160a覆蓋連接線路170而完成線路載板100’的製作。在其他實施例中，可依需求形成更多的連接線路170來連接其他導電凸塊130，或是不形成連接線路170，本發明不對此加以限制。

綜上所述，在本發明的線路載板中，係利用感光介電層作為圖案化光阻層，透過感光介電層的多個開孔在基板上一次性地形成高密度及高精度的多個導電凸塊。感光介電層除了可於線路載板的製造過程中作為圖案化光阻層以形成導電凸塊，更在線路載板製作完成後留存於此結構中而作為覆蓋導電凸塊之側面的介電結構。藉此，在導電凸塊具有一定高度的情況下，可避免導電凸塊過度暴露於外界環境，以降低導電凸塊被氧化或腐蝕的機率，進而提升晶片封裝產品的良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧線路載板

110‧‧‧基板

112‧‧‧基層

112a‧‧‧第一介電層

112b‧‧‧第一線路層

112c‧‧‧第二線路層

112d‧‧‧第一導電孔

114‧‧‧增層結構

114a‧‧‧第二介電層

114b‧‧‧第二導電孔

114c‧‧‧第三線路層

120‧‧‧感光介電層

122‧‧‧開孔

130‧‧‧導電凸塊

160a、160b‧‧‧焊罩層

C‧‧‧導電結構

S1‧‧‧第一表面

S2‧‧‧第二表面

Claims (9)

1. 一種線路載板，包括：一基板，具有一第一表面及一第一線路層，其中該第一表面具有一晶片配置區及一圍繞該晶片配置區的電性連接區，該第一線路層嵌埋於該第一表面，其中該基板包括：一基層，包括一第一介電層、該第一線路層、一第二線路層及多個第一導電孔，其中該第一介電層具有相對的該第一表面及一第二表面，該第二線路層配置於該第二表面上，各該第一導電孔位於該第一介電層內且連接於該第一線路層與該第二線路層之間；以及一增層結構，形成於該第二表面且包括至少一第二介電層、一形成於該第二介電層上的導電結構，其中該導電結構至少包括形成於該第二介電層中且延伸至該第二線路層的多個第二導電孔以及一形成於該第二介電層的一部分上的第三線路層；一感光介電層，配置於該電性連接區且具有多個開孔，其中該些開孔暴露部分該第一線路層；以及多個導電凸塊，分別配置於該些開孔且連接該第一線路層，其中該感光介電層覆蓋各該導電凸塊的至少部分側面。
2. 如申請專利範圍第1項所述的線路載板，更包括一焊罩層，配置於該感光介電層上且覆蓋各該導電凸塊的部分側面。
3. 如申請專利範圍第2項所述的線路載板，更包括一連接線路，配置於該感光介電層上且連接於兩該導電凸塊之間，其中該焊罩層覆蓋該連接線路。
4. 如申請專利範圍第1項所述的線路載板，其中各該導電凸塊包括一內埋部分及一接墊部分，該內埋部分位於對應的該開孔內，該接墊部分連接於該內埋部分且位於對應的該開孔外，該接墊部分的厚度小於30微米。
5. 如申請專利範圍第1項所述的線路載板，其中各該導電凸塊包括一內埋部分及一接墊部分，該內埋部分位於對應的該開孔內，該接墊部分連接於該內埋部分且位於對應的該開孔外，該接墊部分的厚度小於該內埋部分的厚度。
6. 一種線路載板的製造方法，包括：提供一基板，具有一第一表面及一第一線路層，其中該第一表面具有一晶片配置區及一電性連接區，該第一線路層嵌埋於該第一表面；形成一感光介電層於該電性連接區，其中該感光介電層具有多個開孔，該些開孔暴露部分該第一線路層；以及透過這些開孔分別形成多個導電凸塊於該電性連接區上，其中各該導電凸塊連接該第一線路層，該感光介電層覆蓋各該導電凸塊的至少部分側面。
7. 如申請專利範圍第6項所述的線路載板的製造方法，更包括： 形成一焊罩層於該感光介電層上，其中該焊罩層覆蓋各該導電凸塊的部分側面。
8. 如申請專利範圍第7項所述的線路載板的製造方法，更包括：在形成該焊罩層之前，形成一連接線路在該感光介電層上，其中該連接線路連接於兩該導電凸塊之間；以及在形成該焊罩層的同時，藉由該焊罩層覆蓋該連接線路。
9. 如申請專利範圍第6項所述的線路載板的製造方法，更包括：在形成該些導電凸塊之前，形成一圖案化光阻層於該感光介電層上及該晶片配置區上，其中該圖案化光阻層暴露該些開孔。