CN213124101U - 多层基板以及多层基板的安装构造 - Google Patents

多层基板以及多层基板的安装构造 Download PDF

Info

Publication number
CN213124101U
CN213124101U CN201890001382.1U CN201890001382U CN213124101U CN 213124101 U CN213124101 U CN 213124101U CN 201890001382 U CN201890001382 U CN 201890001382U CN 213124101 U CN213124101 U CN 213124101U
Authority
CN
China
Prior art keywords
mounting
auxiliary pattern
multilayer substrate
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890001382.1U
Other languages
English (en)
Inventor
伊藤慎悟
乡地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN213124101U publication Critical patent/CN213124101U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本实用新型提供一种多层基板以及多层基板的安装构造。多层基板(101)具备：层叠体(10)，其具有主面(VS1)；以及导体图案(包含在第1主面(VS1)形成的安装电极(P1、P2)、和在第1主面(VS1)形成的第1辅助图案(41A、41B))。层叠体(10)是将以树脂为主材料的多个绝缘基材层(11、12、13、14)进行层叠而成的。第1辅助图案(41A、41B)接近于安装电极(P1、P2)来配置。安装电极(P1、P2)在第1主面(VS1)的俯视观察下(从Z轴方向观察下)，由其他导体图案(安装电极)和第1辅助图案夹着。

Description

多层基板以及多层基板的安装构造
技术领域
本实用新型涉及多层基板，特别地，涉及具备将以树脂为主材料的多个绝缘基材层进行层叠而得的层叠体、和在该层叠体形成的电极的多层基板。此外，本实用新型涉及上述多层基板的安装构造、以及具备上述多层基板的电子设备。
背景技术
以往，已知具备将多个绝缘基材层层叠而成的层叠体、和在层叠体形成的电极的各种多层基板。例如，在专利文献1中公开了一种多层基板，其具备：将以树脂为主材料的多个绝缘基材层进行层叠而得的层叠体、在层叠体形成的线圈、以及在层叠体的表面形成的电极。
在先技术文献
专利文献
专利文献1：国际公开第2015/079773号
实用新型内容
实用新型要解决的课题
然而，当对层叠了的多个绝缘基材层进行加热压制来形成层叠体时，存在以树脂为主材料的绝缘基材层发生流动而产生电极的位置偏移之虞。特别地，层叠体的表层附近在加热压制时容易受到基于压力机的热的影响，在层叠体的表面设置的电极容易引起位置偏移。因此，当在多层基板安装其他安装部件的情况下、或者在其他安装基板安装多层基板的情况下，存在产生接合不良、安装位置的位置偏移之虞。
对此，为了提高在层叠体的表面形成的电极的位置精度，考虑在层叠体的表面形成大的电极，并在层叠体的表面形成抗蚀剂等保护膜，以便仅电极的必要部分露出。然而，该情况下，形成保护膜的工序是必要的，制造工序增加。
本实用新型的目的在于，提供一种在以树脂为主材料的多个绝缘基材层的层叠体的表面设置了电极的结构中，抑制了层叠体的形成时的电极的位置偏移的多层基板及其制造方法。
此外，本实用新型的目的在于，提供一种抑制了因安装电极的位置偏移引起的接合不良、安装位置的位置偏移等的多层基板的安装构造以及安装方法。
用于解决课题的手段
(1)本实用新型的多层基板的特征在于，
具备：
层叠体，其将以树脂为主材料的多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成并接近于所述安装电极来配置的第1辅助图案，
所述安装电极在所述主面的俯视观察下由所述第1辅助图案或者其他导体图案和所述第1辅助图案夹着。
在将以树脂为主材料的多个绝缘基材层进行层叠来形成层叠体的情况下，伴随着加热压制时的绝缘基材层的流动，位于层叠体的表面的安装电极特别容易发生位置偏移。另一方面，根据该结构，由于安装电极由第 1辅助图案和其他导体图案夹着，因此，当加热压制时安装电极近旁的绝缘基材层的过度流动被抑制，加热压制时的安装电极的位置偏移被抑制。
(2)在上述(1)中，优选地，所述第1辅助图案中的与所述安装电极对置的部分是沿着所述安装电极的外形的形状。根据该结构，当加热压制时安装电极近旁的绝缘基材层的流动被有效地抑制，因此，能够有效地抑制当加热压制时安装电极的位置偏移。
(3)在上述(1)或(2)中，优选地，所述第1辅助图案的面积大于所述安装电极的面积。一般地，面积小的导体图案容易因加热压制时的绝缘基材层的流动导致位置偏移发生。因此，根据该结构，能够难以引起当加热压制时第1辅助图案本身的位置偏移。
(4)在上述(1)至(3)的任一项中，优选地，在经过所述安装电极以及所述第1辅助图案的第1方向上的所述第1辅助图案的宽度大于在所述第 1方向上的所述安装电极的宽度。根据该结构，能够难以引起当加热压制时第1辅助图案本身的相对于第1方向的位置偏移。因此，加热压制时的安装电极的位置偏移(特别地，安装电极的相对于第1方向的位置偏移)被抑制。
(5)在上述(1)至(4)的任一项中，优选地，在经过所述安装电极以及所述第1辅助图案的第1方向上的所述安装电极和所述第1辅助图案的间隔，小于在所述第1方向上的所述第1辅助图案的宽度。第1辅助图案越是配置于安装电极的近旁，则当加热压制时绝缘基材层的流动越被抑制，安装电极的位置偏移越被抑制。因此，通过该结构，相比于安装电极和第 1辅助图案的间隔大的情况，能够抑制当加热压制时安装电极的位置偏移。
(6)在上述(1)至(5)的任一项中，优选地，所述安装电极在所述主面的俯视观察下具有仅由所述第1辅助图案包围一部分的部分。相比于由第 1辅助图案和其他导体图案夹着安装电极的结构，通过由与安装电极接近的第1辅助图案彼此夹着安装电极，能够有效地抑制当加热压制时安装电极近旁的绝缘基材层的流动。因此，能够有效地抑制加热压制时的安装电极的位置偏移。
(7)在上述(1)至(6)的任一项中，优选地，所述导体图案包含：内层图案，其形成于所述层叠体的内部；以及第2辅助图案，其形成于所述层叠体的内部，并在所述主面的俯视观察下配置成包围所述内层图案。根据该结构，当加热压制时层叠体内部的绝缘基材层的过度流动被第2辅助图案抑制。因此，加热压制时的内层图案的位置偏移被抑制，并能够抑制因内层图案的位置偏移引起的寄生电容的变化、特性变化。
(8)在上述(7)中，优选地，所述多层基板具备：在所述层叠体的内部形成的层间连接导体，所述第1辅助图案以及所述第2辅助图案经由所述层间连接导体而连接。根据该结构，相比于第1辅助图案和第2辅助图案并未通过层间连接导体连接的情况，当加热压制时第1辅助图案以及第2 辅助图案的位置偏移进一步被抑制。因此，当加热压制时安装电极以及内层图案的位置偏移进一步被抑制。
(9)在上述(1)至(8)的任一项中，还可以是如下结构，所述多层基板具备在所述主面形成的保护层，所述保护层在所述主面的俯视观察下并不与所述第1辅助图案重叠。
(10)在上述(1)至(9)的任一项中，优选地，所述安装电极在所述主面的俯视观察下与从所述安装电极辐射方向正交的所述安装电极的4个方向中的3个方向由所述第1辅助图案包围。根据该结构，加热压制时由第1 辅助图案带来的在安装电极近旁的绝缘基材层的流动的抑制效果进一步提高。因此，能够进一步抑制加热压制时的安装电极的位置偏移。
(11)在上述(10)中，优选地，所述安装电极在所述主面的俯视观察下所述4个方向由所述第1辅助图案包围。根据该结构，相比于安装电极的 4个方向中的3个方向由第1辅助图案包围的情况，加热压制时由第1辅助图案带来的在安装电极近旁的绝缘基材层的流动的抑制效果进一步提高。
(12)在上述(1)至(11)的任一项中，优选地，所述安装电极的数量以及所述第1辅助图案的数量是多个，多个所述第1辅助图案分别接近于不同的安装电极来配置。在一个第1辅助图案接近于多个安装电极的情况下，若一个第1辅助图案和多个安装电极之间分别发生短路，则多个安装电极间发生短路。另一方面，根据上述结构，即使在安装电极和第1辅助图案之间分别发生了短路的情况下，经由第1辅助图案而多个安装电极间发生短路的可能性低。
(13)本实用新型的多层基板的安装构造的特征在于，
具备：
多层基板；以及
安装基板，其安装所述多层基板，并在安装面具有接合电极，
所述多层基板具有：
层叠体，其将以树脂为主材料的多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成并接近于所述安装电极来配置的第1辅助图案，
所述安装电极在所述主面的俯视观察下由所述第1辅助图案或者其他导体图案和所述第1辅助图案夹着，
所述第1辅助图案并不与所述接合电极电连接，
所述安装电极与所述接合电极电连接。
根据该结构，能够实现一种抑制了因安装电极的位置偏移引起的接合不良、安装位置的位置偏移等的多层基板的安装构造。
(14)在上述(13)中，优选地，所述安装基板的所述安装面中的、形成所述接合电极的部分是与其他部分相比突出的凸部，所述安装电极和所述接合电极对置地配置，所述多层基板和所述安装基板夹着绝缘各向异性导电膜而连接。根据该结构，当将安装基板、绝缘各向异性导电膜以及多层基板层叠来加压时，绝缘各向异性导电膜中的由安装电极和接合电极夹着的部分被施加压力而导通。因此，安装电极和接合电极的电连接是容易的。
(15)本实用新型的多层基板的制造方法的特征在于，
所述多层基板具备：
层叠体，其将以树脂为主材料的多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成的第1辅助图案，
所述多层基板的制造方法具有如下工序：
导体图案形成工序，在所述多个绝缘基材层中的成为所述主面的绝缘基材层的表面，形成所述安装电极、和接近于所述安装电极来配置的所述第1辅助图案；以及
层叠体形成工序，在所述导体图案形成工序之后，对所述多个绝缘基材层进行层叠，并对层叠了的所述多个绝缘基材层进行加热压制，由此来形成所述层叠体，
所述安装电极由所述第1辅助图案或者其他导体图案和所述第1辅助图案夹着。
根据该制造方法，能够容易地制造抑制了当层叠体的形成时安装电极的位置偏移的多层基板。
(16)本实用新型的电子设备的制造方法的特征在于，
所述电子设备具备：多层基板、和在安装面具有接合电极的安装基板，
所述多层基板具有：
层叠体，其将以树脂为主材料的多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成并接近于所述安装电极来配置的第1辅助图案，
所述安装电极在所述主面的俯视观察下由所述第1辅助图案或者其他导体图案和所述第1辅助图案夹着，
所述电子设备的制造方法具备如下工序：
各向异性构件配置工序，在所述安装面中的、至少与其他部分相比突出的凸部即所述接合电极的表面，配置绝缘各向异性导电膜；
多层基板配置工序，在所述各向异性构件配置工序之后，在所述安装基板的所述安装面上层叠所述多层基板，以使所述安装电极隔着所述绝缘各向异性导电膜而与所述接合电极对置；以及
加热压制工序，在所述多层基板配置工序之后，将所述多层基板和所述安装基板在层叠的方向上进行加热压制，使所述安装电极和所述接合电极导通。
根据该制造方法，能够容易地实现一种当将多层基板安装于安装基板时，抑制了因安装电极的位置偏移引起的接合不良、安装位置的位置偏移等的电子设备。
实用新型的效果
根据本实用新型，能够实现一种在以树脂为主材料的多个绝缘基材层的层叠体的表面设置了电极的多层基板中，抑制了层叠体的形成时的电极的位置偏移的多层基板。
此外，根据本实用新型，能够实现一种在以树脂为主材料的多个绝缘基材层的层叠体的表面设置了电极的多层基板的对其他基板的安装构造。
附图说明
图1(A)是第1实施方式所涉及的多层基板101的俯视图。
图1(B)是图1(A)中的A-A剖视图。
图2是多层基板101所具备的层叠体10的分解立体图。
图3是表示第1实施方式所涉及的电子设备301中的多层基板101和安装基板201接合的部分的剖视图。
图4(A)是第2实施方式所涉及的多层基板102A的俯视图。
图4(B)是第2实施方式所涉及的多层基板102B的俯视图。
图4(C)是第2实施方式所涉及的多层基板102C的俯视图。
图5(A)是第3实施方式所涉及的多层基板103A的俯视图。
图5(B)是第3实施方式所涉及的多层基板103B的俯视图。
图6(A)是第4实施方式所涉及的多层基板104的俯视图。
图6(B)是图6(A)中的B-B剖视图。
图7是多层基板104所具备的层叠体10的分解立体图。
图8(A)是第5实施方式所涉及的多层基板105A的俯视图。
图8(B)是第5实施方式所涉及的多层基板105B的俯视图。
图9(A)是第6实施方式所涉及的多层基板106的俯视图。
图9(B)是图9(A)中的C-C剖视图。
图10是多层基板106所具备的层叠体10的分解立体图。
具体实施方式
以下，参照附图列举若干个具体示例，来表示用于实施本实用新型的多个方式。在各图中，对于同一部位赋予同一附图标记。考虑到要点的说明或理解的容易性，为了方便，分开地表示实施方式，然而在不同实施方式中示出的结构的部分置换或组合是可能的。在第2实施方式以后，省略了针对与第1实施方式共通的事项的记述，仅说明差异点。特别地，关于基于相同结构的相同作用效果，并未按每个实施方式而逐个言及。
《第1实施方式》
图1(A)是第1实施方式所涉及的多层基板101的俯视图，图1(B)是图1(A)中的A-A剖视图。图2是多层基板101所具备的层叠体10的分解立体图。在图1(A)以及图2中，为了使构造容易理解，利用点图案示出了第1辅助图案41A、41B
多层基板101具备：层叠体10、导体图案(安装电极P1、P2、第1辅助图案41A、41B、线圈导体31、32、33)以及层间连接导体V1、V2、V3、 V4。
层叠体10是长边方向与X轴方向一致的长方体状的绝缘体，具有相互对置的第1主面VS1以及第2主面VS2。安装电极P1、P2是在层叠体 10的第1主面VS1形成的导体图案。第1辅助图案41A、41B是在第1主面VS1形成，并接近于安装电极P1、P2来配置的导体图案。线圈导体31、 32、33是在层叠体10的内部形成的导体图案。安装电极P1、P2、第1辅助图案41A、41B以及线圈导体31、32、33例如是Cu等导体图案。
在本实施方式中，上述线圈导体31、32、33相当于本实用新型中的“内层图案”。此外，在本实用新型中，所谓“接近于安装电极来配置”，是指在第1主面VS1的俯视观察下(从Z轴方向观察)，相比于从安装电极的外形到层叠体10的外缘的最短距离(W0)，第1辅助图案更靠安装电极的附近地配置。即，在第1辅助图案和安装电极的间隔(W1)比从Z轴方向观察从安装电极的外形到层叠体的外缘的最短距离(W0)短的情况(例如，在图1(A)所示的安装电极P1和第1辅助图案41A的间隔W1、与从安装电极P1的外形到层叠体10的外缘的最短距离W0之间，W1＜W0的关系成立的情况)下，是指第1辅助图案“接近于安装电极来配置”。
如图2所示那样，层叠体10是将以树脂为主材料的多个绝缘基材层 14、13、12、11按该顺序层叠而成的。多个绝缘基材层11、12、13、14 分别是具有可挠性的矩形平板。多个绝缘基材层11、12、13、14例如是以液晶聚合物(LCP)或者聚醚醚酮(PEEK)等为主材料的热塑性树脂薄片。
在绝缘基材层11的表面形成有安装电极P1、P2以及第1辅助图案 41A、41B。安装电极P1、P2是长边方向与Y轴方向一致的矩形导体图案。第1辅助图案41A、41B是在Y轴方向上延伸的线状导体图案。安装电极 P1以及第1辅助图案41A配置于绝缘基材层11的第1边(图2中的绝缘基材层11的左边)附近。安装电极P2以及第1辅助图案41B配置于绝缘基材层11的第2边(图2中的绝缘基材层11的右边)附近。此外，第1辅助图案41A、41B是虚拟图案。这里所指的“虚拟图案”是指例如如并未与安装电极电导通的导体图案等那样，在电路上不具有主要功能的图案。
在绝缘基材层12的表面形成有线圈导体31。线圈导体31是沿着绝缘基材层12的外周而卷绕的约0.75匝的矩形圈状导体图案。
在绝缘基材层13的表面形成有线圈导体32。线圈导体32是沿着绝缘基材层13的外周而卷绕的约0.75匝的矩形圈状导体图案。
在绝缘基材层14的表面形成有线圈导体33。线圈导体33是沿着绝缘基材层14的外周而卷绕的约0.75匝的矩形圈状导体图案。
如图2所示那样，安装电极P1经由在绝缘基材层11形成的层间连接导体V1，与线圈导体31的一端连接。线圈导体31的另一端经由在绝缘基材层12形成的层间连接导体V2，与线圈导体32的一端连接。线圈导体 32的另一端经由在绝缘基材层13形成的层间连接导体V3，与线圈导体33 的一端连接。线圈导体33的另一端经由在绝缘基材层11、12、13形成的层间连接导体V4，与安装电极P2连接。
这样，包含线圈导体31、32、33以及层间连接导体V2、V3，形成了约2匝多的矩形螺旋状的线圈3。线圈3形成在层叠体10，并具有沿着多个绝缘基材层11、12、13、14的层叠方向(Z轴方向)的卷绕轴AX。此外，线圈3的一端与安装电极P1连接，线圈3的另一端与安装电极P2连接。
如图1(A)所示那样，第1辅助图案41A、41B分别接近于不同的安装电极来配置。具体地，第1辅助图案41A接近于安装电极P1来配置，第1 辅助图案41B接近于安装电极P2来配置。
此外，第1辅助图案41A中的与安装电极P1对置的部分(图1(A)中的第1辅助图案41A的右边)是沿着安装电极P1的外形的形状。同样地，第 1辅助图案41B中的与安装电极P2对置的部分(图1(A)中的第1辅助图案 41B的左边)是沿着安装电极P2的外形的形状。
此外，本实用新型中的所谓“沿着安装电极的外形的形状”，是指第 1辅助图案中的与安装电极对置的部分(外形)和安装电极的外形是大致相似形状。若具体地说明，则所谓“第1辅助图案中的与安装电极对置的部分是沿着安装电极的外形的形状”，例如是指第1辅助图案中的与安装电极对置的部分(外形)和安装电极的外形所成的角度是-30°到+30°的范围内的情况。
此外，安装电极P1在第1主面VS1的俯视观察下(从Z轴方向观察)，在X轴方向上，由第1辅助图案41A和其他导体图案(第1辅助图案以外的导体图案：安装电极P2)夹着。此外，安装电极P2从Z轴方向观察在X 轴方向上由第1辅助图案41B和其他导体图案(安装电极P1)夹着。
如图1(A)所示那样，在经过安装电极P1以及第1辅助图案41A的第 1方向(例如，X轴方向)上的安装电极P1和第1辅助图案41A的间隔(W1) 小于第1方向(X轴方向)上的第1辅助图案41A的宽度(W2)。此外，第1 方向上的安装电极P2和第1辅助图案41B的间隔小于第1方向上的第1 辅助图案41B的宽度(省略图示)。
根据本实施方式所涉及的多层基板101，起到了如下这样的效果。
(a)在将以树脂为主材料的多个绝缘基材层进行层叠来形成层叠体的情况下，存在因对层叠的多个绝缘基材层进行加热压制时的热导致绝缘基材层流动，在层叠体形成的导体图案会产生位置偏移之虞。特别地，层叠体的表面附近在加热压制时容易受到基于压力机的热的影响，与层叠体的内侧相比，绝缘基材层的流动容易变大。因此，伴随着加热压制时的绝缘基材层的流动，位于层叠体的表面的安装电极特别容易发生位置偏移。另一方面，在本实施方式中，具备接近于安装电极P1、P2来配置的第1辅助图案41A、41B，且安装电极由第1辅助图案和其他导体图案夹着。根据该结构，在加热压制时安装电极P1、P2近旁的绝缘基材层的过剩的流动被抑制，加热压制时的安装电极P1、P2的位置偏移被抑制。因此，在将多层基板安装到安装基板等的情况下，因安装电极的位置偏移而引起的接合不良、安装位置的位置偏移等被抑制。
此外，如本实施方式那样，在分别形成于多个绝缘基材层12、13、14 的内层图案(线圈导体31、32、33)在层叠方向(Z轴方向)上重叠的部分，当加热压制时，应力容易集中。即，在层叠方向上多个内层图案重叠的部分和除此以外的部分，当加热压制时会施加不均匀的应力，因此，容易引起绝缘基材层的流动。因此，如本实施方式那样，当安装电极P1、P2和多个内层图案在层叠方向上重叠的情况下(参照图1(B))，特别容易引起安装电极的位置偏移。因此，基于上述结构的作用效果在安装电极和多个内层图案在层叠方向上重叠的情况下是特别有效的。
(b)此外，在本实施方式中，第1辅助图案41A中的与安装电极P1对置的部分是沿着安装电极P1的外形的形状。此外，第1辅助图案41B中的与安装电极P2对置的部分是沿着安装电极P2的外形的形状。根据该结构，当加热压制时安装电极P1、P2近旁的绝缘基材层的流动被有效地抑制，因此，当加热压制时安装电极P1、P2的位置偏移能够被有效地抑制。
(c)在本实施方式中，第1方向(例如，X轴方向)上的安装电极P1和第1辅助图案41A的间隔(W1)小于第1方向上的第1辅助图案41A的宽度 (W2)。此外，第1方向上的安装电极P2和第1辅助图案41B的间隔小于第1方向上的第1辅助图案41B的宽度。第1辅助图案越是配置于安装电极的近旁，则当加热压制时绝缘基材层的流动越被抑制，安装电极的位置偏移越被抑制。因此，根据该结构，相比于安装电极和第1辅助图案的间隔大的情况，能够抑制当加热压制时安装电极的位置偏移。
此外，在本实施方式中示出了“第1方向”是X轴方向的示例，然而并不限定于该结构。关于本实用新型中的“第1方向”，如果是在直线上经过安装电极以及第1辅助图案的方向，则也可以是X轴方向以外的方向。“第1方向”可以是例如在XY平面上相对于X轴方向倾斜20°的方向，还可以是例如Y轴方向。
(d)在本实施方式中，层叠体10是将由热塑性树脂构成的多个绝缘基材层进行层叠而成的。根据该结构，如后文详述的那样，通过对层叠的多个绝缘基材层进行成批压制，能够容易地形成层叠体10，因此，多层基板 101的制造工序被削减，能够较低地抑制成本。此外，通过该结构，能够实现一种可容易地进行塑性变形，并且能够维持(保持)所期望的形状的多层基板。
(e)此外，在本实施方式中，多个第1辅助图案41A、41B分别接近于不同的安装电极P1、P2来配置。在一个第1辅助图案接近于多个安装电极的情况下(参照后文详述的第4实施方式所涉及的多层基板104、或者第 5实施方式所涉及的多层基板105A)，若一个第1辅助图案和多个安装电极之间发生短路，则多个安装电极间发生短路。另一方面，根据上述结构，即使在安装电极和第1辅助图案分别发生了短路的情况下，经由第1辅助图案而多个安装电极间发生短路的可能性低。
本实施方式所涉及的多层基板101例如通过如下所示的制造方法来制造。
(1)首先，准备以树脂为主材料的多个绝缘基材层11、12、13、14，在多个绝缘基材层11、12、13、14分别形成导体图案(安装电极P1、P2、第1辅助图案41A、41B以及线圈导体31、32、33)。绝缘基材层11、12、 13、14例如是以聚酰亚胺(PI)、液晶聚合物(LCP)等为主材料的热塑性树脂薄片。
具体地，在集合基板状态的绝缘基材层11、12、13、14的单侧主面层压金属箔(例如Cu箔)，利用光刻法将该金属箔图案化。由此，在绝缘基材层11的表面形成安装电极P1、P2以及第1辅助图案41A、41B，在绝缘基材层12的表面形成线圈导体31，在绝缘基材层13的表面形成线圈导体32，并在绝缘基材层14的表面形成线圈导体33。
这样，在绝缘基材层11的表面(成为层叠体的第1主面的绝缘基材层的表面)形成安装电极P1、P2和第1辅助图案41A、41B的这一工序，是本实用新型的“导体图案形成工序”的一例。
此外，在多个绝缘基材层11、12、13分别形成了层间连接导体V1、 V2、V3、V4。利用激光等在绝缘基材层11～13设置了贯通孔之后，配设包含Cu、Sn等中的一者以上或者它们的合金的导电性膏，并利用之后的加热压制使其固化，由此来设置层间连接导体V1、V2、V3、V4。因此，层间连接导体V1～V4设为与之后的加热压制的温度相比熔点(熔融温度)低的材料。
(2)接着，按绝缘基材层14、13、12、11的顺序进行层叠。之后，在多个绝缘基材层11、12、13、14的层叠方向(Z轴方向)上，对层叠的绝缘基材层11～14进行加热压制(成批压制)，由此，来形成集合基板状态的层叠体10。
这样，在“导体图案形成工序”之后，对多个绝缘基材层11～14进行层叠，并对层叠的多个绝缘基材层11～14进行加热压制，由此来形成层叠体10的这一工序，是本实用新型中的“层叠体形成工序”的一例。
根据该制造方法，能够容易地制造当层叠体的形成时抑制了安装电极的位置偏移的多层基板。
此外，根据该制造方法，通过对层叠的多个绝缘基材层11、12、13、14进行成批压制，能够容易地形成层叠体10。因此，多层基板101的制造工序被削减，能够较低地抑制成本。
接下来，参照附图说明多层基板101的安装构造、以及具备多层基板101的电子设备。图3是表示第1实施方式所涉及的电子设备301中的多层基板101和安装基板201接合的部分的剖视图。
电子设备301具备：多层基板101、安装基板201以及绝缘各向异性导电膜1等。在安装基板201的安装面S1安装有多层基板101等。在安装基板201的安装面S1还安装有其他的芯片部件等，然而省略了图示。如图3所示那样，多层基板101的第1主面VS1隔着绝缘各向异性导电膜 1而与安装基板201的安装面S1对置。安装基板201例如是玻璃/环氧基板。
绝缘各向异性导电膜1(Anisotropic Conductive Film：ACF)是将使微细的导电性粒子分散于半固化状态的预浸料树脂薄片后的材料成型为膜状而得的。关于该绝缘各向异性导电膜1，通过当加压时施加了给定压力以上的压力的部位的膜厚变薄，从而在该部位在厚度方向上表现出导电性。
在安装基板201的安装面S1形成有多个接合电极61、62。安装基板 201的安装面S1中的形成接合电极61、62的部分与其他部分相比成为突出的凸部。此外，层叠体10的第1主面VS1中的形成安装电极P1、P2以及第1辅助图案41A、41B的部分与其他部分相比成为突出的凸部。如图3 所示那样，安装电极P1和接合电极61对置地配置，安装电极P2和接合电极62对置地配置。
多层基板101和安装基板201夹着绝缘各向异性导电膜1而连接。具体地，安装电极P1经由连接导体CL1而与接合电极61电连接，安装电极 P2经由连接导体CL2而与接合电极62电连接。连接导体CL1是由安装电极P1(从第1主面VS1突出的部分)和接合电极61(从安装面S1突出的部分)夹着，且绝缘各向异性导电膜1被部分加压从而导通了的部分。连接导体CL2是由安装电极P2和接合电极62夹着，且绝缘各向异性导电膜1 被部分加压从而导通了的部分。
根据本实施方式所涉及的电子设备301(多层基板101的安装构造)，起到了如下这样的效果。
(f)在本实施方式中，能够容易地实现一种当将多层基板安装到安装基板时，抑制了因安装电极P1、P2的位置偏移而引起的接合不良、安装位置的位置偏移等的电子设备301。
(g)在本实施方式中，在第1主面VS1形成的安装电极P1、P2和在安装基板201的安装面S1形成的接合电极61、62经由绝缘各向异性导电膜 1而连接。根据该结构，当将安装基板201、绝缘各向异性导电膜1以及多层基板101层叠来加压时，绝缘各向异性导电膜1中的由安装电极(P1、 P2)和接合电极(61、62)夹着的部分被施加压力而导通，因此，安装电极和接合电极的电连接是容易的。
(h)在安装电极和接合电极经由导电性接合材料(例如，焊料)而连接的情况下，导电性接合材料润湿扩大，安装电极和与安装电极接近的第1 辅助图案发生短路(导通)，存在产生特性变化之虞。另一方面，在本实施方式中，绝缘各向异性导电膜1中仅由安装电极(从第1主面VS1突出的部分)和接合电极(从安装面S1突出的部分)夹着的部分导通，因此，相互接近的安装电极和第1辅助图案之间的绝缘是容易的。
此外，在本实施方式中示出了多层基板101和安装基板201夹着绝缘各向异性导电膜1而连接的示例，然而并不限定于该结构。多层基板101 还可以经由导电性接合材料(例如，焊料)而与安装基板201连接。
此外，还可以在层叠体10的第1主面VS1或者第2主面VS2形成有覆盖膜、阻焊膜等保护层。但是，当在层叠体10的第1主面VS1形成保护膜的情况下，优选地，在第1主面VS1的俯视观察下(从Z轴方向观察)，保护膜与第1辅助图案41A、41B不重叠。这是由于，当保护膜与第1辅助图案重叠的情况下，形成第1辅助图案41A、42B以及保护膜的部分有时会与安装电极P1、P2相比成为突出的凸部，使用了绝缘各向异性导电膜1的多层基板101和安装基板201的连接变得困难。
本实施方式所涉及的电子设备301(多层基板101的安装构造)例如通过如下所示的制造方法来制造。
(1)首先，准备安装基板201，其具有形成了接合电极61、62的安装面S1。形成了接合电极61、62的部分是安装面S1中的与其他部分相比突出的凸部。
(2)接着，在安装基板201的安装面S1上(至少在接合电极61、62上) 层叠绝缘各向异性导电膜1。
在安装面S1中的至少与其他部分相比突出的凸部即接合电极61、62 的表面配置绝缘各向异性导电膜1的这一工序，是本实用新型中的“各向异性构件配置工序”的一例。
(3)接着，准备多层基板101。之后，将多层基板101在安装基板201 的安装面S1上层叠，以使安装电极(P1、P2)隔着绝缘各向异性导电膜1 而与接合电极(61、62)对置。
在“各向异性构件配置工序”之后，在安装基板201的安装面S1上层叠多层基板101以使安装电极隔着绝缘各向异性导电膜1而与接合电极对置的这一工序，是本实用新型中的“多层基板配置工序”的一例。
(4)之后，在将多层基板101和安装基板201层叠的方向(图3中的Z 轴方向)上进行加热压制。由此，绝缘各向异性导电膜1中的仅由安装电极(从第1主面VS1突出的部分)和接合电极(从安装面S1突出的部分)夹着的部分导通。
这样，在“多层基板配置工序”之后，在将多层基板101和安装基板 201层叠的方向上进行加热压制来使安装电极和接合电极导通的这一工序，是本实用新型中的“加热压制工序”的一例。
《第2实施方式》
在第2实施方式中，示出了第1辅助图案的形状以及个数不同的示例。
图4(A)是第2实施方式所涉及的多层基板102A的俯视图，图4(B)是第2实施方式所涉及的多层基板102B的俯视图，图4(C)是第2实施方式所涉及的多层基板102C的俯视图。在图4(A)、图4(B)以及图4(C)中，利用点图案示出了第1辅助图案41A、41B、41C、41D、41E、41F、42A、42B、 42C、42D。
多层基板102A进一步具备第1辅助图案41C、41D，在这一点，与第 1实施方式所涉及的多层基板101不同。以下，说明与第1实施方式所涉及的多层基板101不同的部分。
第1辅助图案41C、41D在层叠体10的第1主面形成，并接近于安装电极P1、P2来配置。第1辅助图案41C、41D是在X轴方向上延伸的线状导体图案。第1辅助图案41C在层叠体10的第3边(图4(A)中的层叠体 10的上边)附近配置；第1辅助图案41D在层叠体10的第4边(图4(A)中的层叠体10的下边)附近配置。
此外，第1辅助图案41C中的与安装电极P1、P2对置的部分(图4(A) 中的第1辅助图案41C的下边)是沿着安装电极P1、P2的外形的形状。同样地，第1辅助图案41D中的与安装电极P1、P2对置的部分(图4(A)中的第1辅助图案41D的上边)是沿着安装电极P1、P2的外形的形状。此外，安装电极P1、P2在从Z轴方向观察下具有在Y轴方向上仅由第1辅助图案41C、41D夹着的部分。
根据本实施方式所涉及的多层基板102A，除了在第1实施方式中描述的效果以外，还起到了如下这样的效果。
(i)在多层基板102A中，安装电极P1在X轴方向上由第1辅助图案 41A和其他导体图案(安装电极P2)夹着，并且在Y轴方向上由第1辅助图案41C、41D夹着。此外，安装电极P2在X轴方向上由第1辅助图案41B 和其他导体图案(安装电极P1)夹着，并且在Y轴方向上由第1辅助图案 41C、41D夹着。因此，加热压制时的安装电极P1、P2的位置偏移进一步被抑制。
(j)此外，如在多层基板102A中所示的那样，优选地，安装电极具有仅由第1辅助图案夹着的部分。相比于由第1辅助图案和其他导体图案夹着安装电极的结构，通过由与安装电极接近的第1辅助图案彼此夹着安装电极，能够有效地抑制当加热压制时安装电极近旁的绝缘基材层的流动。因此，能够有效地抑制加热压制时的安装电极的位置偏移。
接下来，说明多层基板102B。多层基板102B进一步具备第1辅助图案41E、41F，在这一点，与第1实施方式所涉及的多层基板101不同。以下，说明与第1实施方式所涉及的多层基板101不同的部分。
第1辅助图案41E、41F在层叠体10的第1主面形成，并接近于安装电极P1来配置。第1辅助图案41E、41F是在Y轴方向上延伸的线状导体图案。第1辅助图案41E隔着安装电极P1而配置在与第1辅助图案41A 相反侧(安装电极P1的+X方向)。第1辅助图案41F隔着安装电极P2而配置在与第1辅助图案41B相反侧(安装电极P2的-X方向)。
第1辅助图案41E中的与安装电极P1对置的部分(图4(B)中的第1 辅助图案41E的左边)是沿着安装电极P1的外形的形状。第1辅助图案41F 中的与安装电极P2对置的部分(图4(B)中的第1辅助图案41F的右边)是沿着安装电极P2的外形的形状。
安装电极P1在从Z轴方向观察下具有在X轴方向上仅由第1辅助图案41A、41E夹着的部分。此外，安装电极P2在从Z轴方向观察下具有在 Y轴方向上仅由第1辅助图案41B、41F夹着的部分。
在这样的结构中，也起到了与多层基板102A同样的作用效果。
接下来，说明多层基板102C。多层基板102C取代第1辅助图案41A、 41B而具备第1辅助图案42A、42B、42C、42D，在这一点，与第1实施方式所涉及的多层基板101不同。以下，说明与第1实施方式所涉及的多层基板101不同的部分。
第1辅助图案42A、42B接近于安装电极P1来配置，是弯折成L字形的导体图案。第1辅助图案42A在层叠体10的第1角部(图4(C)中的层叠体10的左上角)附近配置；第1辅助图案42B在层叠体10的第2角部(图 4(C)中的层叠体10的左下角)附近配置。
第1辅助图案42C、42D接近于安装电极P2来配置，是弯折成L字形的导体图案。第1辅助图案42C在层叠体10的第3角部(图4(C)中的层叠体10的右上角)附近配置；第1辅助图案42C在层叠体10的第4角部(图 4(C)中的层叠体10的右下角)附近配置。
安装电极P1在从Z轴方向观察下在X轴方向上由第1辅助图案42A、 42B和其他导体图案(安装电极P2)夹着。此外，安装电极P1具有在Y轴方向上仅由第1辅助图案42A、42B夹着的部分。安装电极P2从Z轴方向观察下在X轴方向上由第1辅助图案42C、42D和其他导体图案(安装电极 P1)夹着。此外，安装电极P2具有在Y轴方向上仅由第1辅助图案42C、 42D夹着的部分。
根据本实施方式所涉及的多层基板102C，除了上述效果以外，还起到了如下这样的效果。
(k)在多层基板102C中，具有弯折成L字形的导体图案即第1辅助图案42A、42B、42C、42D。根据该结构，由于第1辅助图案具有弯折的部分 (由于具有在多个方向上延伸的部分)，因此能够难以引起当加热压制时第 1辅助图案本身相对于多个方向的位置偏移。
此外，还可以配置多个第1辅助图案以便包围安装电极。例如，还可以通过在安装电极P1、P2之间配置第1辅助图案(例如，上述的第1辅助图案41E、41F)，来配置多个第1辅助图案以便包围安装电极P1、P2。此外，例如还可以通过在矩形的安装电极P1、P2的各角部分别配置多个第1 辅助图案(例如，在图4(C)所示的安装电极P1的右上角部和右下角部分别配置第1辅助图案，在安装电极P2的左上角部和左下角部分别配置第1 辅助图案)，来配置多个第1辅助图案以便包围安装电极P1、P2。
此外，在多层基板102C中示出了具备弯折成L字形的第1辅助图案 42A、42B、42C、42D的示例，然而，弯折的第1辅助图案的形状并不限定于L字形。例如，弯折的第1辅助图案的形状还可以是C字形、T字形、Y 字形、曲柄形等。
《第3实施方式》
在第3实施方式中，示出了安装电极以及第1辅助图案的形状不同的示例。
图5(A)是第3实施方式所涉及的多层基板103A的俯视图，图5(B)是第3实施方式所涉及的多层基板103B的俯视图。在图5(A)以及图5(B)中利用点图案示出了第1辅助图案43A、43B、43C。
多层基板103A具备安装电极P1A、P2A以及第1辅助图案43A、43B，在这一点，与第1实施方式所涉及的多层基板101不同。以下，说明与第 1实施方式所涉及的多层基板101不同的部分。
安装电极P1A、P2A是在层叠体10的第1主面形成的圆形导体图案。第1辅助图案43A、43B是在层叠体10的第1主面形成的C字形(圆弧状) 导体图案。安装电极P1A以及第1辅助图案43A在层叠体10的第1边(图 5(A)中的层叠体10的左边)附近配置。安装电极P2A以及第1辅助图案43B 在层叠体10的第2边(图5(A)中的层叠体10的右边)附近配置。
此外，第1辅助图案43A中的与安装电极P1A对置的部分(图5(A)中的第1辅助图案43A的右周端)是沿着安装电极P1A的外形的形状。同样地，第1辅助图案43B中的与安装电极P2A对置的部分(图5(A)中的第1 辅助图案43B的左周端)是沿着安装电极P2A的外形的形状。
安装电极P1A从Z轴方向观察下在X轴方向上由第1辅助图案43A和其他导体图案(安装电极P2A)夹着。此外，安装电极P1A具有在Y轴方向上仅由第1辅助图案43A包围一部分的部分。安装电极P2A从Z轴方向观察下在X轴方向上由第1辅助图案43B和其他导体图案(安装电极P1A)夹着。此外，安装电极P2A具有在Y轴方向上仅由第1辅助图案43B包围一部分的部分。
在这样的结构中，多层基板103A的基本结构与第2实施方式所涉及的多层基板102A相同，因此，也起到了与多层基板102A同样的作用效果。此外，在多层基板103A中，从Z轴方向观察下，由安装电极P1A、P2A构成的安装电极形成区域(安装电极P1A、P2A、以及由安装电极P1A和安装电极P2A夹着的部分)由第1辅助图案43A、43B夹着。通过这样的结构，能够抑制当加热压制时安装电极形成区域整体的绝缘基材层的流动。
接下来，说明多层基板103B。多层基板103B取代第1辅助图案43B 而具备第1辅助图案43C，在这一点，与上述的多层基板103A不同。以下，说明与多层基板103A不同的部分。
第1辅助图案43C是在层叠体10的第1主面形成的圆弧状导体图案。第1辅助图案43C在层叠体10的第2边(图5(B)中的层叠体10的右边) 附近配置。第1辅助图案43C中的与安装电极P2A对置的部分(图5(B)中的第1辅助图案43C的右周端)是沿着安装电极P2A的外形的形状。
安装电极P1A从Z轴方向观察下，具有在X轴方向上仅由第1辅助图案43A、43C夹着的部分，并具有在Y轴方向上仅由第1辅助图案43A包围一部分的部分。安装电极P2A从Z轴方向观察下，具有在Y轴方向上仅由第1辅助图案43C包围一部分的部分。
《第4实施方式》
在第4实施方式中，示出了第1辅助图案为一个的示例。
图6(A)是第4实施方式所涉及的多层基板104的俯视图，图6(B)是图6(A)中的B-B剖视图。图7是多层基板104所具备的层叠体10的分解立体图。在图5(A)以及图7中，为了使构造容易理解，利用点图案示出了第1辅助图案44。
多层基板104取代第1辅助图案41A、41B而具备第1辅助图案44，在这一点，与第1实施方式所涉及的多层基板101不同。以下，说明与第1实施方式所涉及的多层基板101不同的部分。
第1辅助图案44沿着层叠体10的第1主面的外周而形成，是配置成包围安装电极P1、P2的环状导体图案。第1辅助图案44接近于安装电极 P1、P2来配置。具体地，第1辅助图案中的与安装电极P1对置的部分(图 6(A)中的第1辅助图案44的左侧的内周端)是沿着安装电极P1的外形的形状。同样地，第1辅助图案44中的与安装电极P2对置的部分(图6(A) 中的第1辅助图案44的右侧的内周端)是沿着安装电极P2的外形的形状。
如图6(A)所示那样，安装电极P1在从Z轴方向观察下，与从安装电极P1辐射方向正交的安装电极P1的4个方向(+X方向、-X方向、+Y方向以及-Y方向)中的3个方向(-X方向、+Y方向以及-Y方向)由第1辅助图案44包围。此外，安装电极P2从Z轴方向观察下，与从安装电极P2辐射方向正交的安装电极P2的4个方向中的3个方向(+X方向、+Y方向以及-Y方向)由第1辅助图案44包围。
此外，本实用新型中所谓“安装电极由第1辅助图案包围”，是指连续的一个第1辅助图案沿着安装电极的外形来配置。即，所谓“与从安装电极辐射方向正交的安装电极的4个方向中的3个方向由第1辅助图案包围”，是指连续的一个第1辅助图案在安装电极的上述3个方向沿着安装电极的外形来配置的状态。
根据本实施方式所涉及的多层基板104，除了上述的效果以外，还起到了如下这样的效果。
(1)关于本实施方式的安装电极P1、P2，与从安装电极P1、P2辐射方向正交的安装电极P1、P2的4个方向中的3个方向由第1辅助图案44包围。根据该结构，加热压制时由第1辅助图案带来的安装电极P1、P2近旁的绝缘基材层的流动的抑制效果进一步提高。因此，通过该结构，能够进一步抑制加热压制时的安装电极P1、P2的位置偏移。在本实施方式中，由于是第1辅助图案44连续地包围安装电极P1、P2的结构，因此，当加热压制时，尤其可抑制安装面(第1主面，安装区域)整体的绝缘基材层的流动。
《第5实施方式》
在第5实施方式中，示出了与从安装电极辐射方向正交的安装电极的4个方向全部由第1辅助图案包围的示例。
图8(A)是第5实施方式所涉及的多层基板105A的俯视图，图8(B)是第5实施方式所涉及的多层基板105B的俯视图。在图8(A)以及图8(B)中，利用点图案示出了第1辅助图案44A、45A、45B。
多层基板105A取代第1辅助图案44而具备第1辅助图案44A，在这一点，与第4实施方式所涉及的多层基板104不同。以下，说明与第4实施方式所涉及的多层基板104不同的部分。
第1辅助图案44A在层叠体10的第1主面的大致整面形成，是配置成包围安装电极P1、P2的平面状导体图案。第1辅助图案44A与安装电极P1、P2接近。第1辅助图案44A在与安装电极P1、P2对应的位置分别具有矩形开口。安装电极P1、P2配置于第1辅助图案44A的上述开口内。
如图8(A)所示那样，安装电极P1从Z轴方向观察下与从安装电极P1 辐射方向正交的安装电极P1的4个方向(+X方向、-X方向、+Y方向以及 -Y方向)全部由第1辅助图案44A包围。此外，安装电极P2从Z轴方向观察下与从安装电极P2辐射方向正交的安装电极P2的4个方向全部由第1 辅助图案44A包围。
此外，如图8(A)所示那样，第1辅助图案44A的面积大于各安装电极 (安装电极P1或者安装电极P2)的面积。此外，在经过安装电极P1以及第 1辅助图案44A的第1方向(X轴方向)上的第1辅助图案44A的宽度(W2) 大于在第1方向(X轴方向)上的安装电极P1的宽度(W3)。此外，在第1 方向上的第1辅助图案44A的宽度大于在第1方向上的安装电极P2的宽度。
根据本实施方式所涉及的多层基板105A，除了在第4实施方式中描述的效果以外，还起到了以下这样的效果。
(m)关于本实施方式的安装电极P1、P2，与从安装电极P1、P2辐射方向正交的安装电极P1、P2的4个方向全部由第1辅助图案44A包围。通过该结构，相比于安装电极P1、P2的4个方向中的3个方向由第1辅助图案包围的情况(参照第4实施方式)，加热压制时由第1辅助图案带来的安装电极P1、P2近旁的绝缘基材层的流动的抑制效果进一步提高。
(n)此外，在本实施方式中，第1辅助图案44A的面积大于各安装电极的面积。一般地，面积小的导体图案容易因加热压制时的绝缘基材层的流动导致位置偏移发生。因此，根据该结构，能够难以引起当加热压制时第1辅助图案本身的位置偏移。
(o)在本实施方式中，在第1方向(X轴方向)上的第1辅助图案44A 的宽度(W2)大于在第1方向(X轴方向)上的安装电极P1的宽度(W3)。此外，在第1方向上的第1辅助图案44A的宽度大于在第1方向上的安装电极P2 的宽度。根据该结构，能够难以引起当加热压制时第1辅助图案本身的相对于第1方向的位置偏移，因此，加热压制时的安装电极P1、P2的位置偏移(特别地，安装电极P1、P2的相对于第1方向的位置偏移)被抑制。
接下来，说明多层基板105B。多层基板105B取代第1辅助图案44 而具备第1辅助图案45A、45B，在这一点，与第4实施方式所涉及的多层基板104不同。以下，说明与第4实施方式所涉及的多层基板104不同的部分。
第1辅助图案45A在层叠体10的第1主面形成，是配置成包围安装电极P1的环状导体图案。第1辅助图案45A接近于安装电极P1来配置。第1辅助图案45B在层叠体10的第1主面形成，是配置成包围安装电极 P2的环状导体图案。第1辅助图案45B接近于安装电极P2来配置。
如图8(B)所示那样，安装电极P1从Z轴方向观察下与从安装电极P1 辐射方向正交的安装电极P1的4个方向(+X方向、-X方向、+Y方向以及 -Y方向)全部由第1辅助图案45A包围。此外，安装电极P2从Z轴方向观察下与从安装电极P2辐射方向正交的安装电极P2的4个方向全部由第1 辅助图案45B包围。包围安装电极P1的第1辅助图案45A和夹着安装电极P2的第1辅助图案45B是电独立的，因此，即使在安装电极P1和第1 辅助图案45A之间、或者安装电极P2和第1辅助图案45B之间非意图地导通的情况下，也难以发生短路。
《第6实施方式》
在第6实施方式中，示出了进一步具备第2辅助图案的多层基板的示例。
图9(A)是第6实施方式所涉及的多层基板106的俯视图，图9(B)是图9(A)中的C-C剖视图。图10是多层基板106所具备的层叠体10的分解立体图。在图9(A)以及图10中，为了使构造容易理解，利用点图案示出了第1辅助图案44以及第2辅助图案51、52、53。
多层基板106进一步具备第2辅助图案51、52、53以及层间连接导体V11、V12、V13，在这一点，与第4实施方式所涉及的多层基板104不同。以下，说明与第4实施方式所涉及的多层基板104不同的部分。
第2辅助图案51、52、53是在层叠体10的内部形成的导体图案。层间连接导体V11、V12、V13是在层叠体10的内部形成的导体。第2辅助图案51、52、53例如是Cu箔等导体图案。此外，第2辅助图案51、52、 53也与第1辅助图案44同样地，并不与安装电极P1、P2导通。
如图10所示那样，层叠体10是将以树脂为主材料的多个绝缘基材层 14、13、12、11按该顺序层叠而成的。
在绝缘基材层11的表面形成有安装电极P1、P2、第1辅助图案44。安装电极P1、P2与在第1实施方式中说明的相同，第1辅助图案44与在第4实施方式中说明的相同。
在绝缘基材层12的表面形成有线圈导体31以及第2辅助图案51。第 2辅助图案51沿着绝缘基材层12的外周而形成，是配置成包围线圈导体 31的环状导体图案。线圈导体31与在第1实施方式中说明的相同。
在绝缘基材层13的表面形成有线圈导体32以及第2辅助图案52。第 2辅助图案52沿着绝缘基材层13的外周而形成，是配置成包围线圈导体 32的环状导体图案。线圈导体32与在第1实施方式中说明的相同。
在绝缘基材层14的表面形成有线圈导体33以及第2辅助图案53。第 2辅助图案53沿着绝缘基材层14的外周而形成，是配置成包围线圈导体 33的环状导体图案。线圈导体33与在第1实施方式中说明的相同。
第1辅助图案44经由层间连接导体V11、V12、V13而与第2辅助图案51、52、53连接。具体地，如图10所示那样，第1辅助图案44经由在绝缘基材层11形成的层间连接导体V11而与第2辅助图案51连接。此外，第2辅助图案51经由在绝缘基材层12形成的层间连接导体V12而与第2辅助图案52连接。此外，第2辅助图案52经由在绝缘基材层13形成的层间连接导体V13而与第2辅助图案53连接。
此外，如图9(B)以及图10等所示那样，第2辅助图案51、52、53 从Z轴方向观察下配置成包围内层图案(线圈导体31、32、33)。
根据本实施方式所涉及的多层基板106，除了在第4实施方式中描述的效果以外，还起到了如下这样的效果。
(p)在本实施方式中，从Z轴方向观察下，配置成包围内层图案(线圈导体31、32、33)的第2辅助图案51、52、53在层叠体10的内部形成。根据该结构，当加热压制时层叠体内部的绝缘基材层的过度流动被第2辅助图案抑制。因此，加热压制时的内层图案的位置偏移被抑制，并能够抑制因内层图案的位置偏移引起的寄生电容的变化、特性变化。
(q)此外，在本实施方式中，在多个绝缘基材层12、13、14分别形成的第2辅助图案51、52、53彼此通过层间连接导体V12、V13而连接。根据该结构，当加热压制时第2辅助图案51、52、53本身的位置偏移被抑制，因此加热压制时的内层图案的位置偏移进一步被抑制。
(r)此外，在本实施方式中，第1辅助图案44和第2辅助图案51、52、 53通过层间连接导体V11、V12、V13而连接。根据该结构，相比于第1 辅助图案和第2辅助图案未通过层间连接导体而连接的情况，当加热压制时第1辅助图案44以及第2辅助图案51、52、53的位置偏移进一步被抑制。因此，当加热压制时安装电极P1、P2以及内层图案的位置偏移进一步被抑制。此外，在对当加热压制时安装电极P1、P2以及内层图案的位置偏移有效地进行抑制这一点，如在本实施方式中所示的那样，配置成包围安装电极P1、P2的第1辅助图案44和配置成包围内层图案的第2辅助图案51、52、53相连接的结构是优选的。
此外，在本实施方式中，示出了第2辅助图案是配置成包围内层图案的环状导体图案的示例，然而第2辅助图案的形状并不限定于该结构。第 2辅助图案的形状在起到本实用新型的作用效果的范围内能够适当进行变更，例如还可以是直线形、C字形、Y字形、T字形、圆形、椭圆形、多边形等。但是，在对当加热压制时内层图案的位置偏移有效地进行抑制这一点，第2辅助图案是配置成包围内层图案的环状导体图案是优选的。
《其他实施方式》
在以上所示的各实施方式中，示出了层叠体10是长方体状的示例，然而并不限定于该结构。层叠体10的形状在起到本实用新型的作用效果的范围内能够适当进行变更。层叠体10的平面形状例如还可以是多边形、圆形、椭圆形、曲柄形、T字形、Y字形等。
此外，在以上所示的各实施方式中，示出了将4个绝缘基材层11、12、 13、14进行层叠而成的层叠体10的示例，然而并不限定于该结构。形成层叠体10的绝缘基材层的层叠数在起到本实用新型的作用效果的范围内能够适当进行变更。
在以上所示的各实施方式中，示出了形成层叠体10的多个绝缘基材层由热塑性树脂构成的示例，然而并不限定于该结构。多个绝缘基材层也可以是热固化性树脂。但是，在多个绝缘基材层是热塑性树脂的情况下，如上述那样，能够通过成批压制来容易地形成层叠体，因此，多层基板的制造工序的工时被削减，并能够较低地抑制成本。
此外，关于安装电极以及第1辅助图案的配置、形状、大小、个数等，并不限定于以上所示的各实施方式中的结构例，在起到本实用新型的作用效果的范围内能够适当进行变更。
在以上所示的各实施方式中，示出了形成在多个绝缘基材层的层叠方向(Z轴方向)上具有卷绕轴AX的、约2匝多的矩形螺旋状的线圈3的示例，然而线圈的形状、匝数等并不限于此。线圈的外形、结构以及匝数在起到本实用新型的作用效果的范围内能够适当进行变更。线圈的外形(从卷绕轴AX方向观察到的线圈的外形)并不限于矩形，例如还可以是圆形、椭圆形等。此外，线圈的卷绕轴不必沿着层叠方向(Z轴方向)，例如还可以沿着X轴方向、Y轴方向。
此外，在以上所示的各实施方式中，示出了在层叠体10形成线圈3 的示例，然而，在层叠体10形成的电路并不限于此。在层叠体10例如还可以形成由导体图案形成的电容器、传输线路(带状线、微带状线、共面线等)、各种滤波器(低通滤波器、高通滤波器、带通滤波器、带阻滤波器) 等。即，本实用新型中的“内层图案”并不仅仅限定于线圈导体。此外，安装电极以及第1辅助图案以外的导体图案还可以形成于层叠体10的表面。
此外，例如，还可以在层叠体10安装芯片型电感器、芯片型电容器等芯片部件。此外，还可以将上述芯片部件埋设于层叠体10的内部。
最后，上述实施方式的说明在所有方面均为例示，并不是限制性的。对本领域技术人员来说能够适当进行变形和变更。本实用新型的范围并不由上述实施方式示出，而是由权利要求书示出。进而，本实用新型的范围中包含从与权利要求书均等的范围内的实施方式进行的变更。
-附图标记说明-
AX…线圈的卷绕轴；
CL1、CL2…连接导体；
P1、P1A、P2、P2A…安装电极；
S1…安装基板的安装面；
V1、V2、V3、V4、V11、V12、V13…层间连接导体；
VS1…层叠体的第1主面；
VS2…层叠体的第2主面；
W0…从安装电极的外形到层叠体的外缘的最短距离；
W1…安装电极和第1辅助图案的间隔；
1…绝缘各向异性导电膜；
3…线圈；
10…层叠体；
11、12、13、14…绝缘基材层；
31、32、33…线圈导体(内层图案)；
41A、41B、41C、41D、41E、41F、42A、42B、42C、42D、43A、43B、 43C、44、44A、45A、45B…第1辅助图案；
51、52、53…第2辅助图案；
61、62…接合电极；
101、102A、102B、102C、103A、103B、104、105A、105B、106…多层基板；
201…安装基板；
301…电子设备。

Claims (13)

1.一种多层基板，其特征在于，
所述多层基板具备：
层叠体，其将多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成并接近于所述安装电极来配置的第1辅助图案，
所述安装电极在所述主面的俯视观察下由所述第1辅助图案或者第1辅助图案以外的导体图案和所述第1辅助图案夹着，与从所述安装电极辐射方向正交的所述安装电极的4个方向中的3个方向由所述第1辅助图案包围。
2.根据权利要求1所述的多层基板，其特征在于，
所述第1辅助图案中的与所述安装电极对置的部分是沿着所述安装电极的外形的形状。
3.根据权利要求1所述的多层基板，其特征在于，
所述第1辅助图案的面积大于所述安装电极的面积。
4.根据权利要求1所述的多层基板，其特征在于，
在经过所述安装电极以及所述第1辅助图案的第1方向上的所述第1辅助图案的宽度大于在所述第1方向上的所述安装电极的宽度。
5.根据权利要求1所述的多层基板，其特征在于，
在经过所述安装电极以及所述第1辅助图案的第1方向上的所述安装电极和所述第1辅助图案的间隔，小于在所述第1方向上的所述第1辅助图案的宽度。
6.根据权利要求1所述的多层基板，其特征在于，
所述安装电极在所述主面的俯视观察下具有仅由所述第1辅助图案包围一部分的部分。
7.根据权利要求1所述的多层基板，其特征在于，
所述导体图案包含：
内层图案，其形成于所述层叠体的内部；以及
第2辅助图案，其形成于所述层叠体的内部，并在所述主面的俯视观察下配置成包围所述内层图案。
8.根据权利要求7所述的多层基板，其特征在于，
所述多层基板具备：在所述层叠体的内部形成的层间连接导体，
所述第1辅助图案以及所述第2辅助图案经由所述层间连接导体而连接。
9.根据权利要求1所述的多层基板，其特征在于，
所述多层基板具备：在所述主面形成的保护层，
所述保护层在所述主面的俯视观察下并不与所述第1辅助图案重叠。
10.根据权利要求1所述的多层基板，其特征在于，
所述安装电极在所述主面的俯视观察下所述4个方向由所述第1辅助图案包围。
11.根据权利要求1至10中任一项所述的多层基板，其特征在于，
所述安装电极的数量以及所述第1辅助图案的数量是多个，
多个所述第1辅助图案分别接近于不同的安装电极来配置。
12.一种多层基板的安装构造，其特征在于，
所述多层基板的安装构造具备：
多层基板；以及
安装基板，其安装所述多层基板，并在安装面具有接合电极，
所述多层基板具有：
层叠体，其将多个绝缘基材层进行层叠而成，并具有主面；以及
导体图案，其包含在所述主面形成的安装电极、和在所述主面形成并接近于所述安装电极来配置的第1辅助图案，
所述安装电极在所述主面的俯视观察下由所述第1辅助图案或者第1辅助图案以外的导体图案和所述第1辅助图案夹着，与从所述安装电极辐射方向正交的所述安装电极的4个方向中的3个方向由所述第1辅助图案包围，
所述第1辅助图案并不与所述接合电极电连接，
所述安装电极与所述接合电极电连接。
13.根据权利要求12所述的多层基板的安装构造，其特征在于，
所述安装基板的所述安装面中的、形成所述接合电极的部分是与其他部分相比突出的凸部，
所述安装电极和所述接合电极对置地配置，
所述多层基板和所述安装基板夹着绝缘各向异性导电膜而连接。
CN201890001382.1U 2017-11-30 2018-11-12 多层基板以及多层基板的安装构造 Active CN213124101U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017230616 2017-11-30
JP2017-230616 2017-11-30
PCT/JP2018/041806 WO2019107131A1 (ja) 2017-11-30 2018-11-12 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法

Publications (1)

Publication Number Publication Date
CN213124101U true CN213124101U (zh) 2021-05-04

Family

ID=66665530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890001382.1U Active CN213124101U (zh) 2017-11-30 2018-11-12 多层基板以及多层基板的安装构造

Country Status (4)

Country Link
US (1) US11540393B2 (zh)
JP (1) JP6705567B2 (zh)
CN (1) CN213124101U (zh)
WO (1) WO2019107131A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
WO2023152838A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023153445A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023228906A1 (ja) * 2022-05-24 2023-11-30 株式会社村田製作所 セラミック電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471208B2 (ja) 1997-12-11 2003-12-02 三菱電機株式会社 電子部品
JP4811233B2 (ja) * 2006-02-27 2011-11-09 パナソニック株式会社 電子部品パッケージ
US7382081B2 (en) 2006-02-27 2008-06-03 Matsushita Electric Industrial Co., Ltd. Electronic component package
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5339928B2 (ja) 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
KR20130039400A (ko) * 2011-10-12 2013-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
JP5585740B1 (ja) 2013-03-18 2014-09-10 株式会社村田製作所 積層型インダクタ素子および通信装置
CN205211518U (zh) 2013-11-28 2016-05-04 株式会社村田制作所 电磁体、相机镜头驱动装置
CN206879237U (zh) 2014-09-26 2018-01-12 株式会社村田制作所 层叠模块用基板以及层叠模块
JP6249135B2 (ja) 2015-04-09 2017-12-20 株式会社村田製作所 インダクタ素子
JP6213698B2 (ja) * 2015-06-11 2017-10-18 株式会社村田製作所 コイル内蔵多層基板およびその製造方法
CN208423168U (zh) 2015-11-11 2019-01-22 株式会社村田制作所 线圈天线、线圈安装基板、记录介质以及电子设备
JP2017103354A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品及び電源回路ユニット
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
WO2017110460A1 (ja) 2015-12-25 2017-06-29 株式会社村田製作所 低背インダクタ

Also Published As

Publication number Publication date
US20200288574A1 (en) 2020-09-10
US11540393B2 (en) 2022-12-27
JPWO2019107131A1 (ja) 2020-06-25
WO2019107131A1 (ja) 2019-06-06
JP6705567B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
CN213124101U (zh) 多层基板以及多层基板的安装构造
JP5924456B2 (ja) 多層基板
US10102960B2 (en) Electronic component
US10796837B2 (en) Electronic component, diaphragm, and electronic device
US10051730B2 (en) Multilayer substrate manufacturing method and multilayer substrate
JP2019016743A (ja) 多層基板
CN211606926U (zh) 内插器以及电子设备
JP6065119B2 (ja) 多層基板
JP6737246B2 (ja) 多層基板
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JPWO2014125988A1 (ja) 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
US10629350B2 (en) Flexible inductor
US11406013B2 (en) Resin multilayer substrate and electronic device
CN210899888U (zh) 多层基板以及电子设备
JP5708903B2 (ja) 回路基板およびその製造方法
JP5641072B2 (ja) 回路基板
JP5787021B2 (ja) 樹脂多層基板
CN215268953U (zh) 树脂多层基板
WO2012132524A1 (ja) フレキシブル多層基板
CN215265794U (zh) 树脂多层基板
CN212034479U (zh) 内插器以及电子设备
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
CN219204859U (zh) 多层基板
JP7095739B2 (ja) 電気素子の製造方法
CN211702527U (zh) 多层基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant