WO2019107131A1 - 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法 - Google Patents

多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法 Download PDF

Info

Publication number
WO2019107131A1
WO2019107131A1 PCT/JP2018/041806 JP2018041806W WO2019107131A1 WO 2019107131 A1 WO2019107131 A1 WO 2019107131A1 JP 2018041806 W JP2018041806 W JP 2018041806W WO 2019107131 A1 WO2019107131 A1 WO 2019107131A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
auxiliary pattern
multilayer substrate
electrode
mounting electrode
Prior art date
Application number
PCT/JP2018/041806
Other languages
English (en)
French (fr)
Inventor
伊藤 慎悟
直樹 郷地
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201890001382.1U priority Critical patent/CN213124101U/zh
Priority to JP2019557120A priority patent/JP6705567B2/ja
Publication of WO2019107131A1 publication Critical patent/WO2019107131A1/ja
Priority to US16/879,815 priority patent/US11540393B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a multilayer substrate, and more particularly to a multilayer substrate including a laminate obtained by laminating a plurality of insulating base layers mainly composed of a resin, and an electrode formed on the laminate. Further, the present invention relates to a mounting structure of the multilayer substrate and an electronic device including the multilayer substrate.
  • Patent Document 1 discloses a laminate formed by laminating a plurality of insulating base layers mainly composed of resin, a coil formed in the laminate, and an electrode formed on the surface of the laminate.
  • a multilayer substrate is disclosed.
  • the insulating substrate layer containing a resin as a main material may flow to cause displacement of the electrodes.
  • the vicinity of the surface layer of the laminate is susceptible to the influence of heat from the press during heating and pressing, and the electrodes provided on the surface of the laminate are likely to be misaligned. Therefore, in the case of mounting another mounting component on the multilayer substrate, or in the case of mounting the multilayer substrate on another mounting substrate, there is a possibility that bonding failure or positional deviation of the mounting position may occur.
  • a large electrode is formed on the surface of the laminate, and a protective film such as a resist is used to expose only the necessary part of the electrode. It is conceivable to form on the surface. However, in that case, a process of forming a protective film is required, and the number of manufacturing processes is increased.
  • An object of the present invention is to provide a multilayer substrate in which an electrode is provided on the surface of a laminate of a plurality of insulating base layers mainly composed of a resin, the displacement of the electrodes during formation of the laminate being suppressed, and the production thereof To provide a way.
  • Another object of the present invention is to provide a mounting structure and a mounting method for a multilayer substrate in which bonding defects due to positional displacement of mounting electrodes and positional displacement at a mounting position are suppressed.
  • the multilayer substrate of the present invention is A laminate having a main surface formed by laminating a plurality of insulating base layers mainly composed of a resin; A conductor pattern including a mounting electrode formed on the main surface, and a first auxiliary pattern formed on the main surface and disposed close to the mounting electrode; Equipped with The mounting electrode is characterized in that it is sandwiched between the first auxiliary pattern or another conductor pattern and the first auxiliary pattern in a plan view of the main surface.
  • the mounting electrodes located on the surface of the laminate are particularly displaced as the insulating substrate layer flows during heating and pressing easily.
  • the mounting electrode is sandwiched between the first auxiliary pattern and the other conductor pattern, excessive flow of the insulating base layer in the vicinity of the mounting electrode at the time of heat pressing is suppressed, and at the time of heat pressing Misalignment of the mounting electrodes is suppressed.
  • the part which opposes the said mounting electrode among said 1st auxiliary patterns is a shape along the external shape of the said mounting electrode. According to this configuration, since the flow of the insulating base layer in the vicinity of the mounting electrode at the time of heat pressing is effectively suppressed, the positional deviation of the mounting electrode at the time of heat pressing can be effectively suppressed.
  • the area of the first auxiliary pattern is preferably larger than the area of the mounting electrode.
  • a conductor pattern with a small area is likely to be misaligned due to the flow of the insulating base layer during heat pressing. Therefore, according to this configuration, positional deviation of the first auxiliary pattern itself at the time of heat pressing can be prevented from occurring easily.
  • the width of the first auxiliary pattern in the first direction across the mounting electrode and the first auxiliary pattern is the width of the mounting electrode in the first direction Larger than is preferable. According to this configuration, it is possible to prevent the occurrence of positional deviation of the first auxiliary pattern itself in the first direction at the time of heat pressing. Therefore, positional deviation of the mounting electrode at the time of heat pressing (in particular, positional deviation of the mounting electrode in the first direction) is suppressed.
  • the distance between the mounting electrode and the first auxiliary pattern in the first direction across the mounting electrode and the first auxiliary pattern is the distance in the first direction
  • the width is smaller than the width of the first auxiliary pattern.
  • the mounting electrode preferably has a portion sandwiched by only the first auxiliary pattern in a plan view of the main surface.
  • the insulating base layer in the vicinity of the mounting electrode during heating press Flow can be effectively suppressed. Therefore, positional deviation of the mounting electrode at the time of heat press can be effectively suppressed.
  • the conductor pattern is formed in the inner layer pattern formed inside the laminate and inside the laminate, and the plan view of the main surface It is preferable that the second auxiliary pattern be disposed to surround the inner layer pattern. According to this configuration, excessive flow of the insulating base layer inside the laminate at the time of heat pressing is suppressed by the second auxiliary pattern. Therefore, positional deviation of the inner layer pattern at the time of heat press is suppressed, and it is possible to suppress change in stray capacitance and characteristic change due to positional deviation of the inner layer pattern.
  • an interlayer connection conductor formed inside the laminate is provided, and the first auxiliary pattern and the second auxiliary pattern be connected via the interlayer connection conductor. .
  • positional deviation of the first auxiliary pattern and the second auxiliary pattern at the time of heat press is further suppressed as compared with the case where the first auxiliary pattern and the second auxiliary pattern are not connected by the interlayer connection conductor. Ru. Therefore, positional deviation of the mounting electrode and the inner layer pattern at the time of heat pressing is further suppressed.
  • a protective layer formed on the main surface is provided, and the protective layer does not overlap the first auxiliary pattern in plan view of the main surface. It may be
  • the mounting electrode in any one of the above (1) to (9), in the planar view of the main surface, the mounting electrode has three out of four orthogonal directions of radiation from the mounting electrode in the first auxiliary pattern. It is preferable to be enclosed. According to this configuration, the effect of suppressing the flow of the insulating base layer in the vicinity of the mounting electrode by the first auxiliary pattern at the time of heat pressing is further enhanced. Therefore, positional deviation of the mounting electrode at the time of heat press can be further suppressed.
  • the mounting electrode is surrounded by the first auxiliary pattern in the plan view of the main surface. According to this configuration, the effect of suppressing the flow of the insulating base layer in the vicinity of the mounting electrode by the first auxiliary pattern at the time of heat pressing is more effective than when three out of four mounting electrodes are surrounded by the first auxiliary pattern. Will further increase.
  • the number of the mounting electrodes and the number of the first auxiliary patterns are plural, and the plurality of first auxiliary patterns are close to different mounting electrodes. Preferably, they are arranged.
  • one first auxiliary pattern is in proximity to a plurality of mounting electrodes, shorting between the one first auxiliary pattern and the plurality of mounting electrodes causes a short circuit between the plurality of mounting electrodes.
  • this configuration even when the mounting electrode and the first auxiliary pattern are short-circuited, the possibility of the shorting between the plurality of mounting electrodes via the first auxiliary pattern is low.
  • the mounting structure of the multilayer board of the present invention is with multilayer substrates, A mounting substrate on which the multilayer substrate is mounted and which has a bonding electrode on the mounting surface; Equipped with The multilayer substrate is A laminate having a main surface formed by laminating a plurality of insulating base layers mainly composed of a resin; A conductor pattern including a mounting electrode formed on the main surface, and a first auxiliary pattern formed on the main surface and disposed close to the mounting electrode; Have The mounting electrode is sandwiched between the first auxiliary pattern or another conductor pattern and the first auxiliary pattern in plan view of the main surface, The first auxiliary pattern is not electrically connected to the bonding electrode, The mounting electrode is electrically connected to the bonding electrode.
  • the portion of the mounting surface of the mounting substrate on which the bonding electrode is formed is a convex portion that protrudes more than the other portions, and the mounting electrode and the bonding electrode face each other It is preferable that the multilayer substrate and the mounting substrate be connected with the insulating anisotropic conductive film interposed therebetween. According to this configuration, a portion of the insulating anisotropic conductive film sandwiched between the mounting electrode and the bonding electrode receives pressure when the mounting substrate, the insulating anisotropic conductive film and the multilayer substrate are stacked and pressurized. Conduct. Therefore, electrical connection between the mounting electrode and the bonding electrode is easy.
  • the method for producing a multilayer substrate of the present invention is A laminate having a main surface formed by laminating a plurality of insulating base layers mainly composed of a resin; A conductor pattern including a mounting electrode formed on the main surface, and a first auxiliary pattern formed on the main surface; A method of manufacturing a multilayer substrate comprising A conductive pattern forming step of forming the mounting electrode and the first auxiliary pattern disposed close to the mounting electrode on the surface of the insulating base layer to be the main surface among the plurality of insulating base layers; , A laminate forming step of laminating the plurality of insulating base layers after the conductive pattern forming step, and heating pressing the plurality of insulating base layers stacked to form the laminated body; Have The mounting electrode may be sandwiched between the first auxiliary pattern or another conductor pattern and the first auxiliary pattern.
  • a method of manufacturing an electronic device comprising: a multilayer substrate; and a mounting substrate having a bonding electrode on a mounting surface
  • the multilayer substrate is A laminate having a main surface formed by laminating a plurality of insulating base layers mainly composed of a resin; A mounting electrode formed on the main surface; a first auxiliary pattern formed on the main surface and disposed close to the mounting electrode; and a conductor pattern including the first auxiliary pattern,
  • the mounting electrode is sandwiched between the first auxiliary pattern or another conductor pattern and the first auxiliary pattern in plan view of the main surface,
  • An anisotropic member disposing step of disposing an insulating anisotropic conductive film on a surface of the junction electrode which is a convex portion which protrudes from at least another portion of the mounting surface; After the anisotropic member disposing step, the multilayer substrate is laminated on the mounting surface of the mounting substrate such that the mounting electrode faces the bonding electrode with the insulating aniso
  • a multilayer substrate in which an electrode is provided on the surface of a laminate of a plurality of insulating base layers mainly composed of resin, it is possible to realize a multilayer substrate in which positional deviation of the electrode at the time of formation of the laminate is suppressed.
  • the present invention it is possible to realize a mounting structure of a multilayer substrate in which an electrode is provided on the surface of a laminate of a plurality of insulating base layers mainly made of resin, to another substrate.
  • FIG. 1 (A) is a plan view of the multilayer substrate 101 according to the first embodiment
  • FIG. 1 (B) is a cross-sectional view taken along the line AA in FIG. 1 (A).
  • FIG. 2 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 101.
  • FIG. 3 is a cross-sectional view showing a portion where the multilayer substrate 101 and the mounting substrate 201 are joined in the electronic device 301 according to the first embodiment.
  • FIG. 4A is a plan view of a multilayer substrate 102A according to the second embodiment
  • FIG. 4B is a plan view of a multilayer substrate 102B according to the second embodiment
  • FIG. 4C is a plan view of the multilayer substrate 102B according to the second embodiment.
  • FIG. 5A is a plan view of a multilayer substrate 103A according to the third embodiment
  • FIG. 5B is a plan view of a multilayer substrate 103B according to the third embodiment
  • FIG. 6 (A) is a plan view of a multilayer substrate 104 according to the fourth embodiment
  • FIG. 6 (B) is a cross-sectional view taken along the line BB in FIG. 6 (A).
  • FIG. 7 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 104.
  • FIG. 8A is a plan view of a multilayer substrate 105A according to the fifth embodiment
  • FIG. 8B is a plan view of a multilayer substrate 105B according to the fifth embodiment.
  • FIG. 9A is a plan view of the multilayer substrate 106 according to the sixth embodiment, and
  • FIG. 9B is a cross-sectional view taken along the line CC in FIG. 9A.
  • FIG. 10 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 106. As shown in FIG.
  • FIG. 1 (A) is a plan view of the multilayer substrate 101 according to the first embodiment
  • FIG. 1 (B) is a cross-sectional view taken along the line AA in FIG. 1 (A).
  • FIG. 2 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 101.
  • assistant pattern 41A, 41B is shown by the dot pattern.
  • the multilayer substrate 101 includes a laminate 10, conductor patterns (mounting electrodes P1, P2, first auxiliary patterns 41A, 41B, coil conductors 31, 32, 33) and interlayer connection conductors V1, V2, V3, V4.
  • the stacked body 10 is a rectangular parallelepiped insulator whose longitudinal direction coincides with the X-axis direction, and has a first main surface VS1 and a second main surface VS2 facing each other.
  • the mounting electrodes P1 and P2 are conductor patterns formed on the first main surface VS1 of the multilayer body 10.
  • the first auxiliary patterns 41A and 41B are conductor patterns which are formed on the first main surface VS1 and arranged in the vicinity of the mounting electrodes P1 and P2.
  • the coil conductors 31, 32, 33 are conductor patterns formed inside the laminate 10.
  • the mounting electrodes P1 and P2, the first auxiliary patterns 41A and 41B, and the coil conductors 31, 32 and 33 are conductor patterns of, for example, Cu.
  • the coil conductors 31, 32, and 33 correspond to the "inner layer pattern" in the present invention.
  • “disposed close to the mounting electrode” means the shortest from the outer shape of the mounting electrode to the outer edge of the laminate 10 in plan view of the first main surface VS1 (viewed from the Z-axis direction) It means that the first auxiliary pattern is disposed closer to the mounting electrode than the distance (W0). That is, if the distance (W1) between the first auxiliary pattern and the mounting electrode is shorter than the shortest distance (W0) from the outer shape of the mounting electrode to the outer edge of the laminate when viewed from the Z-axis direction (for example, FIG.
  • the first auxiliary pattern is said to be “disposed close to the mounting electrode”.
  • the laminate 10 is formed by laminating a plurality of insulating base layers 14, 13, 12, and 11 containing a resin as a main material in this order.
  • Each of the plurality of insulating base layers 11, 12, 13, 14 is a rectangular flat plate having flexibility.
  • the plurality of insulating base layers 11, 12, 13, 14 are thermoplastic resin sheets mainly made of, for example, liquid crystal polymer (LCP) or polyetheretherketone (PEEK).
  • the mounting electrodes P1 and P2 and the first auxiliary patterns 41A and 41B are formed on the surface of the insulating base layer 11.
  • the mounting electrodes P1 and P2 are rectangular conductor patterns whose longitudinal direction coincides with the Y-axis direction.
  • the first auxiliary patterns 41A and 41B are linear conductor patterns extending in the Y-axis direction.
  • the mounting electrode P1 and the first auxiliary pattern 41A are disposed in the vicinity of the first side of the insulating base layer 11 (the left side of the insulating base layer 11 in FIG. 2).
  • the mounting electrode P2 and the first auxiliary pattern 41B are disposed in the vicinity of the second side (the right side of the insulating base layer 11 in FIG. 2) of the insulating base layer 11.
  • the first auxiliary patterns 41A and 41B are dummy patterns.
  • the term "dummy pattern" as used herein refers to, for example, a pattern not having a main function on a circuit, such as a conductor pattern not electrically connected to a mounting electrode.
  • the coil conductor 31 is formed on the surface of the insulating base layer 12.
  • the coil conductor 31 is a rectangular loop conductor pattern of about 0.75 turns wound around the outer periphery of the insulating base layer 12.
  • a coil conductor 32 is formed on the surface of the insulating base layer 13.
  • the coil conductor 32 is a rectangular loop conductor pattern of about 0.75 turns wound around the outer periphery of the insulating base layer 13.
  • a coil conductor 33 is formed on the surface of the insulating base layer 14.
  • the coil conductor 33 is a rectangular loop conductor pattern of about 0.75 turns wound around the outer periphery of the insulating base layer 14.
  • the mounting electrode P ⁇ b> 1 is connected to one end of the coil conductor 31 via the interlayer connection conductor V ⁇ b> 1 formed in the insulating base layer 11.
  • the other end of the coil conductor 31 is connected to one end of the coil conductor 32 via the interlayer connection conductor V2 formed in the insulating base layer 12.
  • the other end of the coil conductor 32 is connected to one end of the coil conductor 33 via the interlayer connection conductor V3 formed in the insulating base layer 13.
  • the other end of the coil conductor 33 is connected to the mounting electrode P2 via the interlayer connection conductor V4 formed in the insulating base layers 11, 12, and 13.
  • the rectangular helical coil 3 of about two turns is formed including the coil conductors 31, 32, 33 and the interlayer connection conductors V2, V3.
  • the coil 3 is formed in the laminate 10, and has a winding axis AX along the stacking direction (Z-axis direction) of the plurality of insulating base layers 11, 12, 13, 14. Further, one end of the coil 3 is connected to the mounting electrode P1, and the other end of the coil 3 is connected to the mounting electrode P2.
  • the first auxiliary patterns 41A and 41B are disposed in proximity to different mounting electrodes. Specifically, the first auxiliary pattern 41A is disposed in proximity to the mounting electrode P1, and the first auxiliary pattern 41B is disposed in proximity to the mounting electrode P2.
  • first auxiliary pattern 41A facing the mounting electrode P1 has a shape along the outer shape of the mounting electrode P1.
  • a portion of the first auxiliary pattern 41B facing the mounting electrode P2 has a shape along the outer shape of the mounting electrode P2.
  • the “shape along the outer shape of the mounting electrode” means that the portion (outer shape) of the first auxiliary pattern facing the mounting electrode and the outer shape of the mounting electrode have substantially similar shapes.
  • a portion of the first auxiliary pattern facing the mounting electrode has a shape along the outer shape of the mounting electrode means, for example, a portion of the first auxiliary pattern facing the mounting electrode ( The case where the angle between the outline) and the outline of the mounting electrode is in the range of -30 ° to + 30 °.
  • the mounting electrode P1 has the first auxiliary pattern 41A and another conductor pattern (conductor patterns other than the first auxiliary pattern: mounting in the X axis direction in plan view of the first main surface VS1 (viewed from the Z axis direction)) And the electrode P2). Further, the mounting electrode P2 is sandwiched between the first auxiliary pattern 41B and another conductor pattern (mounting electrode P1) in the X-axis direction as viewed from the Z-axis direction.
  • the distance (W1) between the mounting electrode P1 and the first auxiliary pattern 41A in the first direction (for example, the X-axis direction) across the mounting electrode P1 and the first auxiliary pattern 41A is It is smaller than the width (W2) of the first auxiliary pattern 41A in one direction (X-axis direction). Further, the distance between the mounting electrode P2 and the first auxiliary pattern 41B in the first direction is smaller than the width of the first auxiliary pattern 41B in the first direction (not shown).
  • the following effects can be obtained.
  • the insulating base layer flows by heat when heat pressing a plurality of laminated insulating base layers
  • the conductor patterns formed on the laminate may be misaligned.
  • the vicinity of the surface of the laminate is susceptible to the influence of heat from the press during heating and pressing, and the flow of the insulating base layer tends to be greater than that of the inside of the laminate. Therefore, with the flow of the insulating base material layer at the time of heat pressing, the mounting electrodes located on the surface of the laminate are particularly likely to be misaligned.
  • the first auxiliary patterns 41A and 41B disposed close to the mounting electrodes P1 and P2 are provided, and the mounting electrode is sandwiched between the first auxiliary pattern and the other conductor pattern.
  • this configuration excessive flow of the insulating base layer in the vicinity of the mounting electrodes P1 and P2 at the time of heat pressing is suppressed, and positional deviation of the mounting electrodes P1 and P2 at the time of heat pressing is suppressed. Therefore, when the multilayer substrate is mounted on a mounting substrate or the like, bonding failure due to positional displacement of mounting electrodes, positional displacement of a mounting position, and the like are suppressed.
  • the portion of the first auxiliary pattern 41A facing the mounting electrode P1 has a shape along the outer shape of the mounting electrode P1.
  • the portion of the first auxiliary pattern 41B facing the mounting electrode P2 has a shape along the outer shape of the mounting electrode P2.
  • the distance (W1) between the mounting electrode P1 and the first auxiliary pattern 41A in the first direction is the width (W2) of the first auxiliary pattern 41A in the first direction Less than. Further, the distance between the mounting electrode P2 and the first auxiliary pattern 41B in the first direction is smaller than the width of the first auxiliary pattern 41B in the first direction.
  • the first auxiliary pattern is disposed in the vicinity of the mounting electrode, the flow of the insulating base layer at the time of heating and pressing is suppressed, and positional deviation of the mounting electrode is suppressed. Therefore, according to this configuration, it is possible to suppress positional deviation of the mounting electrode at the time of heat pressing, as compared with the case where the distance between the mounting electrode and the first auxiliary pattern is large.
  • the “first direction” in the present invention may be a direction other than the X-axis direction as long as the mounting electrode and the first auxiliary pattern are deviated on a straight line.
  • the “first direction” may be, for example, a direction inclined 20 ° on the XY plane with respect to the X-axis direction, and may be, for example, the Y-axis direction.
  • the laminate 10 is formed by laminating a plurality of insulating base layers made of thermoplastic resin. According to this configuration, as will be described in detail later, the laminated body 10 can be easily formed by collectively pressing a plurality of laminated insulating base layers, so that the manufacturing process of the multilayer substrate 101 can be reduced and the cost can be reduced. It can be kept low. Also, with this configuration, it is possible to realize a multilayer substrate which can be easily plastically deformed and can maintain (hold) a desired shape.
  • the plurality of first auxiliary patterns 41A and 41B are arranged in proximity to the different mounting electrodes P1 and P2, respectively.
  • one first auxiliary pattern is close to a plurality of mounting electrodes (see the multilayer substrate 104 according to the fourth embodiment or the multilayer substrate 105A according to the fifth embodiment described in detail later)
  • the mounting electrode and the first auxiliary pattern respectively short-circuit the possibility of shorting between the plurality of mounting electrodes via the first auxiliary pattern is low.
  • the multilayer substrate 101 according to the present embodiment is manufactured, for example, by the following manufacturing method.
  • insulating base layers 11, 12, 13, 14 mainly composed of resin are prepared, and conductor patterns (mounting electrode P1) are respectively formed on the plurality of insulating base layers 11, 12, 13, 14. , P2, first auxiliary patterns 41A, 41B and coil conductors 31, 32, 33).
  • the insulating base layers 11, 12, 13, 14 are thermoplastic resin sheets mainly made of, for example, polyimide (PI) or liquid crystal polymer (LCP).
  • a metal foil for example, Cu foil
  • the metal foil is laminated on one main surface of the insulating base layers 11, 12, 13, 14 in the collective substrate state, and the metal foil is patterned by photolithography.
  • the mounting electrodes P1 and P2 and the first auxiliary patterns 41A and 41B are formed on the surface of the insulating base layer 11, the coil conductor 31 is formed on the surface of the insulating base layer 12, and the surface of the insulating base layer 13 is formed.
  • the coil conductor 32 is formed, and the coil conductor 33 is formed on the surface of the insulating base layer 14.
  • this step of forming the mounting electrodes P1 and P2 and the first auxiliary patterns 41A and 41B on the surface of the insulating base layer 11 is They are an example of the "conductor pattern formation process" of this invention.
  • interlayer connection conductors V1, V2, V3, and V4 are formed in the plurality of insulating base layers 11, 12, and 13, respectively.
  • interlayer connection conductors V1, V2, V3 and V4 after providing a through hole in insulating base layers 11 to 13 with a laser or the like, conductive paste containing one or more of Cu, Sn, etc. or an alloy thereof is disposed And by curing with a later heat press. Therefore, the interlayer connection conductors V1 to V4 are made of a material having a melting point (melting temperature) lower than the temperature of the subsequent heating press.
  • the insulating base layers 14, 13, 12, and 11 are laminated in order. Thereafter, the laminated insulating substrate layers 11 to 14 are heat pressed (collectively pressed) in the laminating direction (Z-axis direction) of the plurality of insulating substrate layers 11, 12, 13, 14 to laminate the aggregate substrate state Form the body 10
  • the plurality of insulating base layers 11 to 14 are stacked, and the stacked insulating base layers 11 to 14 are heat pressed to form the stacked body 10.
  • the process is an example of the “laminate forming process” in the present invention.
  • the laminated body 10 can be easily formed by collectively pressing the plurality of laminated insulating base layers 11, 12, 13, and 14. Therefore, the manufacturing process of the multilayer substrate 101 can be reduced, and the cost can be reduced.
  • FIG. 3 is a cross-sectional view showing a portion where the multilayer substrate 101 and the mounting substrate 201 are joined in the electronic device 301 according to the first embodiment.
  • the electronic device 301 includes the multilayer substrate 101, the mounting substrate 201, the insulating anisotropic conductive film 1, and the like.
  • a multilayer substrate 101 or the like is mounted on the mounting surface S1 of the mounting substrate 201.
  • other chip components and the like are also mounted on the mounting surface S1 of the mounting substrate 201, the illustration is omitted.
  • the first main surface VS ⁇ b> 1 of the multilayer substrate 101 faces the mounting surface S ⁇ b> 1 of the mounting substrate 201 with the insulating anisotropic conductive film 1 interposed therebetween.
  • the mounting substrate 201 is, for example, a glass / epoxy substrate.
  • the insulating anisotropic conductive film 1 (Anisotropic Conductive Film: ACF) is formed by dispersing fine conductive particles in a semi-cured prepreg resin sheet into a film.
  • the insulating anisotropic conductive film 1 exhibits conductivity in the thickness direction at the portion where the film thickness of the portion to which the pressure equal to or higher than the predetermined pressure is applied is reduced at the time of pressurization.
  • a plurality of bonding electrodes 61 and 62 are formed on the mounting surface S1 of the mounting substrate 201.
  • the portion of the mounting surface S1 of the mounting substrate 201 where the bonding electrodes 61 and 62 are formed is a convex portion that protrudes more than the other portions.
  • a portion where the mounting electrodes P1 and P2 and the first auxiliary patterns 41A and 41B are formed is a convex portion that protrudes more than the other portions.
  • the mounting electrode P1 and the bonding electrode 61 are disposed to face each other, and the mounting electrode P2 and the bonding electrode 62 are disposed to face each other.
  • the multilayer substrate 101 and the mounting substrate 201 are connected with the insulating anisotropic conductive film 1 interposed therebetween.
  • the mounting electrode P1 is electrically connected to the bonding electrode 61 via the connection conductor CL1
  • the mounting electrode P2 is electrically connected to the bonding electrode 62 via the connection conductor CL2.
  • the connection conductor CL1 is sandwiched between the mounting electrode P1 (portion protruding from the first main surface VS1) and the bonding electrode 61 (portion protruding from the mounting surface S1), and the insulating anisotropic conductive film 1 is partially pressurized And it is a part which has been conducted.
  • the connection conductor CL2 is a portion which is sandwiched between the mounting electrode P2 and the bonding electrode 62, and is electrically conductive when the insulating anisotropic conductive film 1 is partially pressurized.
  • the electronic device 301 (the mounting structure of the multilayer substrate 101) according to the present embodiment, the following effects can be obtained.
  • the electronic device 301 when the multilayer substrate is mounted on the mounting substrate, the electronic device 301 can be easily realized in which the bonding failure due to the positional displacement of the mounting electrodes P1 and P2 and the positional displacement of the mounting position are suppressed. .
  • the mounting electrodes P1 and P2 formed on the first main surface VS1 and the bonding electrodes 61 and 62 formed on the mounting surface S1 of the mounting substrate 201 are the insulating anisotropic conductive film 1 Connected through.
  • the portion of the insulating anisotropic conductive film 1 sandwiched by the mounting electrodes (P1, P2) and the bonding electrodes (61, 62) is the mounting substrate 201, the insulating anisotropic conductive film 1, and the multilayer
  • pressure is applied to conduct electricity, so electrical connection between the mounting electrode and the bonding electrode is easy.
  • the multilayer substrate 101 and the mounting substrate 201 are connected via the insulating anisotropic conductive film 1, but the present invention is not limited to this configuration.
  • the multilayer substrate 101 may be connected to the mounting substrate 201 via a conductive bonding material (for example, solder).
  • a protective layer such as a coverlay film or a solder resist film may be formed on the first main surface VS1 or the second main surface VS2 of the laminate 10.
  • the protective film has the first auxiliary patterns 41A and 41B in a plan view of the first main surface VS1 (viewed from the Z-axis direction). It is preferable not to overlap.
  • the portion where the first auxiliary patterns 41A and 42B and the protective film are formed may be convex portions protruding from the mounting electrodes P1 and P2, so that the insulating anisotropic conduction This is because the connection between the multilayer substrate 101 and the mounting substrate 201 using the film 1 becomes difficult.
  • the electronic device 301 (mounting structure of the multilayer substrate 101) according to the present embodiment is manufactured by, for example, the following manufacturing method.
  • the mounting substrate 201 having the mounting surface S1 on which the bonding electrodes 61 and 62 are formed is prepared.
  • the portion where the bonding electrodes 61 and 62 are formed is a convex portion that protrudes more than the other portion of the mounting surface S1.
  • the insulating anisotropic conductive film 1 is laminated on the mounting surface S1 of the mounting substrate 201 (at least on the bonding electrodes 61 and 62).
  • This step of disposing the insulating anisotropic conductive film 1 on the surfaces of the bonding electrodes 61 and 62 which are the convex portions protruding at least other portions of the mounting surface S1 corresponds to the “anisotropic member arrangement in the present invention”. It is an example of "process”.
  • the multilayer substrate 101 is prepared. Thereafter, the multilayer substrate 101 is stacked on the mounting surface S1 of the mounting substrate 201 such that the mounting electrodes (P1, P2) face the bonding electrodes (61, 62) with the insulating anisotropic conductive film 1 interposed therebetween.
  • this step is to laminate the multilayer substrate 101 on the mounting surface S1 of the mounting substrate 201 so that the mounting electrode faces the bonding electrode with the insulating anisotropic conductive film 1 interposed therebetween.
  • They are an example of the "multilayer substrate arrangement
  • this step of heating and pressing the multilayer substrate 101 and the mounting substrate 201 in the direction in which the multilayer substrate 101 and the mounting substrate 201 are stacked is conducted. It is an example of "process”.
  • the second embodiment shows an example in which the shape and the number of first auxiliary patterns are different.
  • FIG. 4A is a plan view of a multilayer substrate 102A according to the second embodiment
  • FIG. 4B is a plan view of a multilayer substrate 102B according to the second embodiment
  • FIG. 4C is a plan view of the multilayer substrate 102B according to the second embodiment. It is a top view of 102 C of multilayer substrates which concern on 2nd Embodiment.
  • the first auxiliary patterns 41A, 41B, 41C, 41D, 41E, 41F, 42A, 42B, 42C, 42D are shown by dot patterns.
  • the multilayer substrate 102A is different from the multilayer substrate 101 according to the first embodiment in that the multilayer substrate 102A further includes the first auxiliary patterns 41C and 41D.
  • first auxiliary patterns 41C and 41D portions different from the multilayer substrate 101 according to the first embodiment will be described.
  • the first auxiliary patterns 41C and 41D are formed on the first main surface of the multilayer body 10, and are disposed in proximity to the mounting electrodes P1 and P2.
  • the first auxiliary patterns 41C and 41D are linear conductor patterns extending in the X-axis direction.
  • the first auxiliary pattern 41C is disposed in the vicinity of the third side (the upper side of the laminated body 10 in FIG. 4A) of the laminated body 10, and the first auxiliary pattern 41D is the fourth side of the laminated body 10 (FIG. It is disposed near the lower side of the laminate 10 in A).
  • a portion facing the mounting electrodes P1 and P2 (the lower side of the first auxiliary pattern 41C in FIG. 4A) has a shape along the outer shape of the mounting electrodes P1 and P2.
  • a portion of the first auxiliary pattern 41D facing the mounting electrodes P1 and P2 (the upper side of the first auxiliary pattern 41D in FIG. 4A) has a shape along the outer shape of the mounting electrodes P1 and P2.
  • the mounting electrodes P1 and P2 have a portion sandwiched by only the first auxiliary patterns 41C and 41D in the Y-axis direction as viewed from the Z-axis direction.
  • the following effects can be obtained in addition to the effects described in the first embodiment.
  • the mounting electrode P1 is sandwiched between the first auxiliary pattern 41A and another conductor pattern (mounting electrode P2) in the X-axis direction, and the first auxiliary pattern 41C, in the Y-axis direction It is sandwiched by 41D.
  • the mounting electrode P2 is sandwiched between the first auxiliary pattern 41B and the other conductor pattern (mounting electrode P1) in the X-axis direction and between the first auxiliary patterns 41C and 41D in the Y-axis direction. . Therefore, positional deviation of the mounting electrodes P1 and P2 at the time of heat pressing is further suppressed.
  • the mounting electrode have a portion sandwiched only by the first auxiliary pattern.
  • the insulating base layer in the vicinity of the mounting electrode during heating press Flow can be effectively suppressed. Therefore, positional deviation of the mounting electrode at the time of heat press can be effectively suppressed.
  • the multilayer substrate 102B is different from the multilayer substrate 101 according to the first embodiment in that the multilayer substrate 102B further includes the first auxiliary patterns 41E and 41F.
  • first auxiliary patterns 41E and 41F portions different from the multilayer substrate 101 according to the first embodiment will be described.
  • the first auxiliary patterns 41E and 41F are formed on the first main surface of the stacked body 10, and are disposed in the vicinity of the mounting electrode P1.
  • the first auxiliary patterns 41E and 41F are linear conductor patterns extending in the Y-axis direction.
  • the first auxiliary pattern 41E is disposed on the opposite side (the + X direction of the mounting electrode P1) to the first auxiliary pattern 41A with the mounting electrode P1 interposed therebetween.
  • the first auxiliary pattern 41F is disposed on the opposite side (the ⁇ X direction of the mounting electrode P2) to the first auxiliary pattern 41B with the mounting electrode P2 interposed therebetween.
  • a portion of the first auxiliary pattern 41E facing the mounting electrode P1 (the left side of the first auxiliary pattern 41E in FIG. 4B) has a shape along the outer shape of the mounting electrode P1.
  • a portion of the first auxiliary pattern 41F facing the mounting electrode P2 (right side of the first auxiliary pattern 41F in FIG. 4B) has a shape along the outer shape of the mounting electrode P2.
  • the mounting electrode P1 has a portion sandwiched by only the first auxiliary patterns 41A and 41E in the X-axis direction as viewed from the Z-axis direction. Further, the mounting electrode P2 has a portion sandwiched by only the first auxiliary patterns 41B and 41F in the Y-axis direction as viewed from the Z-axis direction.
  • Such a configuration also exhibits the same effects as the multilayer substrate 102A.
  • the multilayer board 102C is different from the multilayer board 101 according to the first embodiment in that the multilayer board 102C includes first auxiliary patterns 42A, 42B, 42C, 42D instead of the first auxiliary patterns 41A, 41B.
  • first auxiliary patterns 42A, 42B, 42C, 42D instead of the first auxiliary patterns 41A, 41B.
  • the first auxiliary patterns 42A and 42B are conductor patterns which are disposed close to the mounting electrode P1 and bent in an L shape.
  • the first auxiliary pattern 42A is disposed near the first corner of the laminate 10 (the upper left corner of the laminate 10 in FIG. 4C), and the first auxiliary pattern 42B is formed at the second corner of the laminate 10 ( It arrange
  • the first auxiliary patterns 42C and 42D are conductor patterns which are disposed close to the mounting electrode P2 and bent in an L shape.
  • the first auxiliary pattern 42C is disposed in the vicinity of the third corner of the laminate 10 (the upper right corner of the laminate 10 in FIG. 4C), and the first auxiliary pattern 42C is the fourth corner of the laminate 10 ( It arrange
  • the mounting electrode P1 is sandwiched between the first auxiliary patterns 42A and 42B and another conductor pattern (mounting electrode P2) in the X-axis direction as viewed from the Z-axis direction.
  • the mounting electrode P1 has a portion sandwiched by only the first auxiliary patterns 42A and 42B in the Y-axis direction.
  • the mounting electrode P2 is sandwiched between the first auxiliary patterns 42C and 42D and the other conductor pattern (mounting electrode P1) in the X-axis direction as viewed from the Z-axis direction.
  • the mounting electrode P2 has a portion sandwiched by only the first auxiliary patterns 42C and 42D in the Y-axis direction.
  • the following effects can be obtained in addition to the effects described above.
  • the multilayer substrate 102C has first auxiliary patterns 42A, 42B, 42C, 42D which are conductor patterns bent in an L shape. According to this configuration, since the first auxiliary pattern has a bending portion (because it has a portion extending in a plurality of directions), positional deviation of the first auxiliary pattern itself in a plurality of directions occurs during heat pressing. It can be difficult.
  • a plurality of first auxiliary patterns may be arranged to surround the mounting electrode. For example, by arranging a first auxiliary pattern (for example, the above-described first auxiliary patterns 41E and 41F) between the mounting electrodes P1 and P2, a plurality of first auxiliary patterns are arranged so as to surround the mounting electrodes P1 and P2. You may also, for example, by arranging a plurality of first auxiliary patterns at each corner of the rectangular mounting electrodes P1 and P2 (for example, in the upper right corner and the lower right corner of the mounting electrode P1 shown in FIG.
  • a first auxiliary pattern for example, the above-described first auxiliary patterns 41E and 41F
  • the first auxiliary patterns are respectively arranged, the first auxiliary patterns are respectively arranged at the upper left corner and the lower left corner of the mounting electrode P2), and the plurality of first auxiliary patterns are arranged so as to surround the mounting electrodes P1 and P2. It is also good.
  • the shape of the first auxiliary pattern bent is not limited to the L shape.
  • the shape of the bent first auxiliary pattern may be C-shaped, T-shaped, Y-shaped, crank-shaped or the like.
  • the third embodiment shows an example in which the shapes of the mounting electrode and the first auxiliary pattern are different.
  • FIG. 5A is a plan view of a multilayer substrate 103A according to the third embodiment
  • FIG. 5B is a plan view of a multilayer substrate 103B according to the third embodiment.
  • the first auxiliary patterns 43A, 43B, and 43C are shown as dot patterns.
  • the multilayer substrate 103A differs from the multilayer substrate 101 according to the first embodiment in that the mounting electrodes P1A and P2A and the first auxiliary patterns 43A and 43B are provided.
  • the mounting electrodes P1A and P2A and the first auxiliary patterns 43A and 43B are provided.
  • the mounting electrodes P1A and P2A are circular conductor patterns formed on the first main surface of the multilayer body 10.
  • the first auxiliary patterns 43A and 43B are C-shaped (arc-shaped) conductor patterns formed on the first main surface of the multilayer body 10.
  • the mounting electrode P1A and the first auxiliary pattern 43A are disposed in the vicinity of the first side of the multilayer body 10 (the left side of the multilayer body 10 in FIG. 5A).
  • the mounting electrode P2A and the first auxiliary pattern 43B are disposed in the vicinity of the second side of the stack 10 (the right side of the stack 10 in FIG. 5A).
  • a portion of the first auxiliary pattern 43A facing the mounting electrode P1A (the right peripheral end of the first auxiliary pattern 43A in FIG. 5A) has a shape along the outer shape of the mounting electrode P1A.
  • a portion of the first auxiliary pattern 43B facing the mounting electrode P2A (left peripheral end of the first auxiliary pattern 43B in FIG. 5A) has a shape along the outer shape of the mounting electrode P2A.
  • the mounting electrode P1A is sandwiched between the first auxiliary pattern 43A and another conductor pattern (mounting electrode P2A) in the X-axis direction as viewed from the Z-axis direction. Further, the mounting electrode P1A has a portion sandwiched by only the first auxiliary pattern 43A in the Y-axis direction. The mounting electrode P2A is sandwiched between the first auxiliary pattern 43B and another conductor pattern (mounting electrode P1A) in the X-axis direction as viewed from the Z-axis direction. Further, the mounting electrode P2A has a portion sandwiched by only the first auxiliary pattern 43B in the Y-axis direction.
  • the basic configuration of the multilayer substrate 103A is the same as that of the multilayer substrate 102A according to the second embodiment, and therefore, the same function and effect as the multilayer substrate 102A can be obtained.
  • the mounting electrode formation region (mounting electrode P1A, P2A, and a portion sandwiched between the mounting electrode P1A and the mounting electrode P2A) including the mounting electrodes P1A, P2A is viewed from the Z axis direction. It is sandwiched between the auxiliary patterns 43A and 43B. With such a configuration, the flow of the insulating base material layer in the entire mounting electrode formation region at the time of heat pressing can be suppressed.
  • the multilayer substrate 103B is different from the multilayer substrate 103A described above in that the first auxiliary pattern 43C is provided instead of the first auxiliary pattern 43B.
  • portions different from the multilayer substrate 103A will be described.
  • the first auxiliary pattern 43 ⁇ / b> C is an arc-shaped conductor pattern formed on the first main surface of the stacked body 10.
  • the first auxiliary pattern 43C is disposed in the vicinity of the second side of the stack 10 (the right side of the stack 10 in FIG. 5B).
  • a portion of the first auxiliary pattern 43C facing the mounting electrode P2A (the right peripheral end of the first auxiliary pattern 43C in FIG. 5B) has a shape along the outer shape of the mounting electrode P2A.
  • the mounting electrode P1A has a portion sandwiched by only the first auxiliary patterns 43A and 43C in the X-axis direction as viewed from the Z-axis direction, and has a portion sandwiched by only the first auxiliary patterns 43A in the Y-axis direction.
  • the mounting electrode P2A has a portion sandwiched by only the first auxiliary patterns 43C in the Y-axis direction as viewed from the Z-axis direction.
  • the fourth embodiment shows an example in which the number of the first auxiliary patterns is one.
  • FIG. 6 (A) is a plan view of a multilayer substrate 104 according to the fourth embodiment
  • FIG. 6 (B) is a cross-sectional view taken along the line BB in FIG. 6 (A).
  • FIG. 7 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 104. As shown in FIG. In FIG. 5 (A) and FIG. 7, in order to make a structure intelligible, the 1st auxiliary
  • the multilayer substrate 104 is different from the multilayer substrate 101 according to the first embodiment in that a first auxiliary pattern 44 is provided instead of the first auxiliary patterns 41A and 41B.
  • a first auxiliary pattern 44 is provided instead of the first auxiliary patterns 41A and 41B.
  • the first auxiliary pattern 44 is an annular conductor pattern which is formed along the outer periphery of the first main surface of the stacked body 10 and is disposed so as to surround the mounting electrodes P1 and P2.
  • the first auxiliary pattern 44 is disposed in proximity to the mounting electrodes P1 and P2.
  • the portion of the first auxiliary pattern facing the mounting electrode P1 (the inner peripheral end of the left side of the first auxiliary pattern 44 in FIG. 6A) has a shape along the outer shape of the mounting electrode P1 .
  • a portion of the first auxiliary pattern 44 facing the mounting electrode P2 (inner peripheral end of the right side of the first auxiliary pattern 44 in FIG. 6A) has a shape along the outer shape of the mounting electrode P2.
  • the mounting electrode P1 is three out of four directions (+ X direction, ⁇ X direction, + Y direction and ⁇ Y direction) orthogonal to the radiation direction when viewed from the Z axis direction.
  • the first auxiliary pattern 44 surrounds one side (-X direction, + Y direction and -Y direction).
  • the mounting electrode P2 is surrounded by the first auxiliary pattern 44 in three directions (+ X direction, + Y direction and -Y direction) out of four orthogonal directions from the mounting electrode P2 in the Z axis direction. .
  • the mounting electrode is surrounded by the first auxiliary pattern
  • one continuous first auxiliary pattern is disposed along the outer shape of the mounting electrode. That is, “three out of four directions orthogonal to the radiation direction from the mounting electrode are surrounded by the first auxiliary pattern” means that one continuous first auxiliary pattern extends over the three directions of the mounting electrode. , The state of being arranged along the outline of the mounting electrode.
  • the following effects can be obtained in addition to the effects described above.
  • the fifth embodiment shows an example in which all four orthogonal directions from the mounting electrode in the radial direction are surrounded by the first auxiliary pattern.
  • FIG. 8A is a plan view of a multilayer substrate 105A according to the fifth embodiment
  • FIG. 8B is a plan view of a multilayer substrate 105B according to the fifth embodiment.
  • the first auxiliary patterns 44A, 45A, 45B are shown as dot patterns.
  • the multilayer substrate 105A differs from the multilayer substrate 104 according to the fourth embodiment in that a first auxiliary pattern 44A is provided instead of the first auxiliary pattern 44.
  • a first auxiliary pattern 44A is provided instead of the first auxiliary pattern 44.
  • the first auxiliary pattern 44A is a planar conductor pattern which is formed on substantially the entire surface of the first main surface of the multilayer body 10 and disposed so as to surround the mounting electrodes P1 and P2.
  • the first auxiliary pattern 44A is close to the mounting electrodes P1 and P2.
  • the first auxiliary pattern 44A has rectangular openings at positions corresponding to the mounting electrodes P1 and P2.
  • the mounting electrodes P1 and P2 are disposed in the opening of the first auxiliary pattern 44A.
  • all the mounting electrodes P1 in the orthogonal direction (+ X direction, -X direction, + Y direction, and -Y direction) in the radiation direction from the mounting electrode P1 are viewed from the Z-axis direction. 1) It is surrounded by an auxiliary pattern 44A. Further, as viewed in the Z-axis direction, all the mounting electrodes P2 orthogonal to the radiation direction from the mounting electrode P2 are surrounded by the first auxiliary patterns 44A.
  • the area of the first auxiliary pattern 44A is larger than the area of each mounting electrode (mounting electrode P1 or mounting electrode P2). Furthermore, the width (W2) of the first auxiliary pattern 44A in the first direction (X-axis direction) across the mounting electrode P1 and the first auxiliary pattern 44A is the width (W3) of the mounting electrode P1 in the first direction (X-axis direction) Greater than). Further, the width of the first auxiliary pattern 44A in the first direction is larger than the width of the mounting electrode P2 in the first direction.
  • the following effects can be obtained in addition to the effects described in the fourth embodiment.
  • the area of the first auxiliary pattern 44A is larger than the area of each mounting electrode.
  • a conductor pattern with a small area is likely to be misaligned due to the flow of the insulating base layer during heat pressing. Therefore, according to this configuration, positional deviation of the first auxiliary pattern itself at the time of heat pressing can be prevented from occurring easily.
  • the width (W2) of the first auxiliary pattern 44A in the first direction (X-axis direction) is larger than the width (W3) of the mounting electrode P1 in the first direction (X-axis direction). Further, the width of the first auxiliary pattern 44A in the first direction is larger than the width of the mounting electrode P2 in the first direction. According to this configuration, it is possible to prevent positional deviation of the first auxiliary pattern itself in the first direction at the time of heat pressing, so that the positional deviation of the mounting electrodes P1 and P2 at the time of heating pressing (in particular, the first position of the mounting electrodes P1 and P2 Positional displacement in one direction is suppressed.
  • the multilayer board 105B is different from the multilayer board 104 according to the fourth embodiment in that the first auxiliary patterns 45A and 45B are provided instead of the first auxiliary patterns 44.
  • first auxiliary patterns 45A and 45B are provided instead of the first auxiliary patterns 44.
  • the first auxiliary pattern 45A is an annular conductor pattern formed on the first main surface of the stacked body 10 and disposed to surround the mounting electrode P1.
  • the first auxiliary pattern 45A is disposed close to the mounting electrode P1.
  • the first auxiliary pattern 45B is an annular conductor pattern formed on the first main surface of the stacked body 10 and disposed so as to surround the mounting electrode P2.
  • the first auxiliary pattern 45B is disposed close to the mounting electrode P2.
  • all of the mounting electrodes P1 in the four orthogonal directions (+ X direction, -X direction, + Y direction and -Y direction) in the radiation direction are viewed from the Z axis direction. 1) It is surrounded by an auxiliary pattern 45A. Further, as viewed in the Z-axis direction, all the mounting electrodes P2 orthogonal to the radiation direction from the mounting electrode P2 are surrounded by the first auxiliary patterns 45B.
  • the first auxiliary pattern 45A surrounding the mounting electrode P1 and the first auxiliary pattern 45B sandwiching the mounting electrode P2 are electrically independent, the space between the mounting electrode P1 and the first auxiliary pattern 45A or the mounting electrode P2 Even when the connection between the first auxiliary pattern 45B and the first auxiliary pattern 45B is unintentionally conducted, a short circuit hardly occurs.
  • the sixth embodiment shows an example of a multilayer substrate further provided with a second auxiliary pattern.
  • FIG. 9A is a plan view of the multilayer substrate 106 according to the sixth embodiment
  • FIG. 9B is a cross-sectional view taken along the line CC in FIG. 9A
  • FIG. 10 is an exploded perspective view of the laminate 10 provided in the multilayer substrate 106.
  • the first auxiliary pattern 44 and the second auxiliary patterns 51, 52, 53 are shown as dot patterns.
  • the multilayer substrate 106 differs from the multilayer substrate 104 according to the fourth embodiment in that the multilayer substrate 106 further includes second auxiliary patterns 51, 52, 53 and interlayer connection conductors V11, V12, V13.
  • second auxiliary patterns 51, 52, 53 and interlayer connection conductors V11, V12, V13.
  • the second auxiliary patterns 51, 52, 53 are conductor patterns formed inside the laminate 10.
  • the interlayer connection conductors V ⁇ b> 11, V ⁇ b> 12 and V ⁇ b> 13 are conductors formed inside the stacked body 10.
  • the second auxiliary patterns 51, 52, 53 are, for example, conductor patterns such as Cu foil.
  • the second auxiliary patterns 51, 52, 53 are also not electrically connected to the mounting electrodes P1, P2.
  • the laminate 10 is formed by laminating a plurality of insulating base layers 14, 13, 12, and 11 mainly composed of resin in this order.
  • Mounting electrodes P 1 and P 2 and a first auxiliary pattern 44 are formed on the surface of the insulating base layer 11.
  • the mounting electrodes P1 and P2 are the same as those described in the first embodiment, and the first auxiliary patterns 44 are the same as those described in the fourth embodiment.
  • the coil conductor 31 and the second auxiliary pattern 51 are formed on the surface of the insulating base layer 12.
  • the second auxiliary pattern 51 is an annular conductor pattern formed along the outer periphery of the insulating base layer 12 and disposed so as to surround the coil conductor 31.
  • the coil conductor 31 is the same as that described in the first embodiment.
  • the coil conductor 32 and the second auxiliary pattern 52 are formed on the surface of the insulating base layer 13.
  • the second auxiliary pattern 52 is an annular conductor pattern formed along the outer periphery of the insulating base layer 13 and disposed so as to surround the coil conductor 32.
  • the coil conductor 32 is the same as that described in the first embodiment.
  • the coil conductor 33 and the second auxiliary pattern 53 are formed on the surface of the insulating base layer 14.
  • the second auxiliary pattern 53 is an annular conductor pattern formed along the outer periphery of the insulating base layer 14 and disposed so as to surround the coil conductor 33.
  • the coil conductor 33 is the same as that described in the first embodiment.
  • the first auxiliary pattern 44 is connected to the second auxiliary patterns 51, 52, 53 via the interlayer connection conductors V11, V12, V13. Specifically, as shown in FIG. 10, the first auxiliary pattern 44 is connected to the second auxiliary pattern 51 via the interlayer connection conductor V ⁇ b> 11 formed in the insulating base layer 11. Also, the second auxiliary pattern 51 is connected to the second auxiliary pattern 52 via the interlayer connection conductor V12 formed in the insulating base layer 12. The second auxiliary pattern 52 is connected to the second auxiliary pattern 53 via the interlayer connection conductor V13 formed in the insulating base layer 13.
  • the second auxiliary patterns 51, 52, 53 are arranged so as to surround the inner layer patterns (coil conductors 31, 32, 33) as viewed from the Z-axis direction. It is done.
  • the following effects can be obtained in addition to the effects described in the fourth embodiment.
  • the second auxiliary patterns 51, 52, 53 disposed so as to surround the inner layer patterns (coil conductors 31, 32, 33) as viewed from the Z-axis direction It is formed. According to this configuration, excessive flow of the insulating base layer inside the laminate at the time of heat pressing is suppressed by the second auxiliary pattern. Therefore, positional deviation of the inner layer pattern at the time of heat press is suppressed, and it is possible to suppress change in stray capacitance and characteristic change due to positional deviation of the inner layer pattern.
  • the second auxiliary patterns 51, 52, 53 formed on the plurality of insulating base layers 12, 13, 14 are connected to each other by the interlayer connection conductors V12, V13. According to this configuration, since the positional deviation of the second auxiliary patterns 51, 52, 53 themselves at the time of heat pressing is suppressed, the positional deviation of the inner layer pattern at the time of heat pressing is further suppressed.
  • the first auxiliary pattern 44 and the second auxiliary patterns 51, 52, 53 are connected by the interlayer connection conductors V11, V12, V13. According to this configuration, compared with the case where the first auxiliary pattern and the second auxiliary pattern are not connected by the interlayer connection conductor, the first auxiliary pattern 44 and the second auxiliary patterns 51, 52, 53 at the time of heat pressing Misalignment is further suppressed. Therefore, positional deviation of the mounting electrodes P1 and P2 and the inner layer pattern at the time of heat pressing is further suppressed.
  • the first electrode disposed so as to surround the mounting electrodes P1 and P2 in terms of effectively suppressing the positional deviation of the mounting electrodes P1 and P2 and the inner layer pattern during the heat press. It is preferable that the auxiliary pattern 44 be connected to the second auxiliary patterns 51, 52, 53 arranged to surround the inner layer pattern.
  • the second auxiliary pattern is the annular conductor pattern disposed so as to surround the inner layer pattern, but the shape of the second auxiliary pattern is not limited to this configuration. .
  • the shape of the second auxiliary pattern can be changed as appropriate in the range in which the effects of the present invention are exhibited.
  • the shape may be linear, C-shaped, Y-shaped, T-shaped, circular, elliptical, polygonal or the like.
  • the second auxiliary pattern is preferably an annular conductor pattern disposed so as to surround the inner layer pattern.
  • the laminated body 10 showed the example which is rectangular parallelepiped shape in each embodiment shown above, it is not limited to this structure.
  • the shape of the laminated body 10 can be suitably changed in the range which exhibits the effect of this invention.
  • the planar shape of the laminate 10 may be, for example, a polygon, a circle, an ellipse, a crank, a T, a Y, or the like.
  • stacking four insulation base-material layers 11, 12, 13, 14 was shown in each embodiment shown above, it is not limited to this structure.
  • the number of laminations of the insulating base layer forming the laminated body 10 can be appropriately changed in the range in which the effects of the present invention are exhibited.
  • thermoplastic base layers which form layered product 10 consist of thermoplastics
  • the plurality of insulating base layers may be a thermosetting resin.
  • the laminated body can be easily formed by collective pressing, so the number of manufacturing steps of the multilayer substrate is reduced, and the cost is reduced. be able to.
  • the arrangement, shape, size, number, and the like of the mounting electrode and the first auxiliary pattern are not limited to the configuration examples in each embodiment described above, and the effects and advantages of the present invention can be exhibited. It can be changed as appropriate.
  • the rectangular helical coil 3 having a winding axis AX in the stacking direction (Z-axis direction) of the plurality of insulating base layers is formed.
  • the shape of the coil, the number of turns, etc. are not limited to these.
  • the outer shape, the configuration, and the number of turns of the coil can be appropriately changed within the range where the effects of the present invention can be obtained.
  • the outer shape of the coil (the outer shape of the coil viewed from the winding axis AX direction) is not limited to a rectangular shape, and may be, for example, a circle, an oval, or the like.
  • the winding axis of the coil does not have to be along the stacking direction (Z-axis direction), and may be along, for example, the X-axis direction or the Y-axis direction.
  • the circuit formed in the laminated body 10 is not limited to this.
  • conductor patterns other than the mounting electrode and the first auxiliary pattern may be formed on the surface of the laminate 10.
  • chip components such as a chip inductor or a chip capacitor may be mounted on the laminate 10.
  • the chip component may be embedded in the laminate 10.
  • AX winding axis of coil CL1, CL2: connection conductor P1, P1A, P2, P2A: mounting electrode S1: mounting surface of mounting board V1, V2, V3, V4, V11, V12, V13: interlayer connection conductor VS1: lamination First main surface VS2 of the body Second main surface W0 of the laminate Short distance W1 from the outer shape of the mounting electrode to the outer edge of the laminate Distance 1 between the mounting electrode and the first auxiliary pattern 1 Insulation anisotropic conductive film 3 ... coil 10 ... laminated body 11, 12, 13, 14 ... insulating base material layer 31, 32, 33 ...
  • coil conductor inner layer pattern
  • Mounting substrate 301 ... Electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

多層基板(101)は、第1主面(VS1)を有する積層体(10)と、導体パターン(第1主面VS1に形成される実装電極P1,P2と、第1主面VS1に形成される第1補助パターン41A,41Bと、を含む。)と、を備える。積層体(10)は、樹脂を主材料とする複数の絶縁基材層(11,12,13,14)を積層してなる。第1補助パターン(41A,41B)は実装電極(P1,P2)に近接して配置される。実装電極(P1,P2)は、第1主面(VS1)の平面視で(Z軸方向から視て)、他の導体パターン(実装電極)と第1補助パターンとで挟まれる。

Description

多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
 本発明は、多層基板に関し、特に樹脂を主材料とする複数の絶縁基材層を積層した積層体と、この積層体に形成される電極とを備える多層基板に関する。また、本発明は、上記多層基板の実装構造、および上記多層基板を備える電子機器に関する。
 従来、複数の絶縁基材層を積層してなる積層体と、積層体に形成される電極と、を備える各種多層基板が知られている。例えば、特許文献1には、樹脂を主材料とする複数の絶縁基材層を積層してなる積層体と、積層体に形成されるコイルと、積層体の表面に形成される電極と、を備えた多層基板が開示されている。
国際公開第2015/079773号
 しかし、積層した複数の絶縁基材層を加熱プレスして積層体を形成する際に、樹脂を主材料とする絶縁基材層が流動して、電極の位置ずれが生じる虞がある。特に、積層体の表層付近は、加熱プレス時にプレス機による熱の影響を受けやすく、積層体の表面に設けられる電極は位置ずれを起こしやすい。そのため、多層基板に他の実装部品を実装する場合や、別の実装基板に多層基板を実装する場合に、接合不良や実装位置の位置ずれが生じる虞があった。
 これに対して、積層体の表面に形成される電極の位置精度を高めるため、積層体の表面に大きな電極を形成し、電極の必要部分のみ露出するようレジスト等の保護膜を、積層体の表面に形成することが考えられる。しかし、その場合には、保護膜を形成する工程が必要となり、製造工程が増加する。
 本発明の目的は、樹脂を主材料とする複数の絶縁基材層の積層体の表面に電極を設けた構成において、積層体の形成時の電極の位置ずれを抑制した多層基板、およびその製造方法を提供することにある。
 また、本発明の目的は、実装電極の位置ずれに起因する接合不良や実装位置に位置ずれ等を抑制した、多層基板の実装構造および実装方法を提供することにある。
(1)本発明の多層基板は、
 樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
 前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、を含む導体パターンと、
 を備え、
 前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれることを特徴とする。
 樹脂を主材料とする複数の絶縁基材層を積層して積層体を形成する場合、加熱プレス時の絶縁基材層の流動に伴って、積層体の表面に位置する実装電極は特に位置ずれを生じやすい。一方、この構成によれば、実装電極が第1補助パターンと他の導体パターンとで挟まれるため、加熱プレス時における実装電極近傍の絶縁基材層の過剰な流動は抑制され、加熱プレス時の実装電極の位置ずれが抑制される。
(2)上記(1)において、前記第1補助パターンのうち前記実装電極に対向する部分は、前記実装電極の外形に沿った形状であることが好ましい。この構成によれば、加熱プレス時における実装電極近傍の絶縁基材層の流動が効果的に抑制されるため、加熱プレス時における実装電極の位置ずれが効果的に抑制できる。
(3)上記(1)または(2)において、前記第1補助パターンの面積は、前記実装電極の面積よりも大きいことが好ましい。一般に、面積の小さな導体パターンは加熱プレス時の絶縁基材層の流動によって位置ずれが生じやすい。そのため、この構成によれば、加熱プレス時における第1補助パターン自体の位置ずれを起こり難くできる。
(4)上記(1)から(3)のいずれかにおいて、前記実装電極および前記第1補助パターンをよぎる第1方向における前記第1補助パターンの幅は、前記第1方向における前記実装電極の幅よりも大きいことが好ましい。この構成によれば、加熱プレス時における第1補助パターン自体の第1方向に対する位置ずれを起こり難くできる。そのため、加熱プレス時の実装電極の位置ずれ(特に、実装電極の第1方向に対する位置ずれ)が抑制される。
(5)上記(1)から(4)のいずれかにおいて、前記実装電極および前記第1補助パターンをよぎる第1方向における前記実装電極と前記第1補助パターンとの間隔は、前記第1方向における前記第1補助パターンの幅よりも小さいことが好ましい。第1補助パターンが実装電極の近傍に配置されているほど、加熱プレス時における絶縁基材層の流動は抑制され、実装電極の位置ずれが抑制される。したがって、この構成により、実装電極と第1補助パターンとの間隔が大きい場合に比べて、加熱プレス時における実装電極の位置ずれを抑制できる。
(6)上記(1)から(5)のいずれかにおいて、前記実装電極は、前記主面の平面視で、前記第1補助パターンのみで挟まれる部分を有することが好ましい。実装電極に近接する第1補助パターン同士で実装電極を挟むことにより、第1補助パターンと他の導体パターンとで実装電極を挟む構成に比べて、加熱プレス時における実装電極近傍の絶縁基材層の流動を効果的に抑制できる。そのため、加熱プレス時の実装電極の位置ずれを効果的に抑制できる。
(7)上記(1)から(6)のいずれかにおいて、前記導体パターンは、前記積層体の内部に形成される内層パターンと、前記積層体の内部に形成され、前記主面の平面視で、前記内層パターンを囲むように配置される第2補助パターンと、を含むことが好ましい。この構成によれば、加熱プレス時における積層体内部の絶縁基材層の過度な流動が、第2補助パターンによって抑制される。そのため、加熱プレス時の内層パターンの位置ずれが抑制され、内層パターンの位置ずれに起因する浮遊容量の変化や特性変化を抑制できる。
(8)上記(7)において、前記積層体の内部に形成される層間接続導体を備え、前記第1補助パターンおよび前記第2補助パターンは、前記層間接続導体を介して接続されることが好ましい。この構成によれば、第1補助パターンと第2補助パターンとが層間接続導体によって接続されていない場合と比べて、加熱プレス時における第1補助パターンおよび第2補助パターンの位置ずれがさらに抑制される。そのため、加熱プレス時における実装電極および内層パターンの位置ずれがさらに抑制される。
(9)上記(1)から(8)のいずれかにおいて、前記主面に形成される保護層を備え、前記保護層は、前記主面の平面視で、前記第1補助パターンに重ならない構成であってもよい。
(10)上記(1)から(9)のいずれかにおいて、前記実装電極は、前記主面の平面視で、前記実装電極から放射方向の直交4方のうち3方が前記第1補助パターンで囲まれることが好ましい。この構成によれば、加熱プレス時の第1補助パターンによる実装電極近傍での絶縁基材層の流動の抑制効果がさらに高まる。そのため、加熱プレス時の実装電極の位置ずれをさらに抑制できる。
(11)上記(10)において、前記実装電極は、前記主面の平面視で、前記4方が前記第1補助パターンで囲まれることが好ましい。この構成によれば、実装電極の4方のうち3方が第1補助パターンで囲まれる場合よりも、加熱プレス時の第1補助パターンによる実装電極近傍での絶縁基材層の流動の抑制効果がさらに高まる。
(12)上記(1)から(11)のいずれかにおいて、前記実装電極の数および前記第1補助パターンの数は複数であり、複数の前記第1補助パターンは、それぞれ異なる実装電極に近接して配置されることが好ましい。1つの第1補助パターンが複数の実装電極に近接している場合、1つの第1補助パターンと複数の実装電極との間がそれぞれ短絡すると、複数の実装電極間が短絡する。一方、この構成によれば、実装電極と第1補助パターンとの間がそれぞれ短絡した場合でも、第1補助パターンを介して複数の実装電極間が短絡する可能性は低い。
(13)本発明の多層基板の実装構造は、
 多層基板と、
 前記多層基板が実装され、実装面に接合電極を有する実装基板と、
 を備え、
 前記多層基板は、
  樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
  前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、を含む導体パターンと、
  を有し、
  前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれ、
 前記第1補助パターンは、前記接合電極に電気的に接続されず、
 前記実装電極は、前記接合電極に電気的に接続されることを特徴とする。
 この構成によれば、実装電極の位置ずれに起因する接合不良や実装位置の位置ずれ等を抑制した、多層基板の実装構造を実現できる。
(14)上記(13)において、前記実装基板の前記実装面のうち前記接合電極が形成される部分は、他の部分よりも突出した凸部であり、前記実装電極と前記接合電極とは対向して配置され、前記多層基板と前記実装基板とは、絶縁異方性導電膜を挟んで接続されることが好ましい。この構成によれば、絶縁異方性導電膜のうち実装電極と接合電極とで挟まれる部分が、実装基板、絶縁異方性導電膜および多層基板を積層して加圧したときに圧力が掛かって導通する。そのため、実装電極と接合電極との電気的な接続が容易である。
(15)本発明の多層基板の製造方法は、
 樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
 前記主面に形成される実装電極と、前記主面に形成される第1補助パターンと、を含む導体パターンと、
 を備える多層基板の製造方法であって、
 前記複数の絶縁基材層のうち前記主面となる絶縁基材層の表面に、前記実装電極と、前記実装電極に近接して配置される前記第1補助パターンを形成する導体パターン形成工程と、
 前記導体パターン形成工程の後に、前記複数の絶縁基材層を積層し、積層した前記複数の絶縁基材層を加熱プレスすることにより前記積層体を形成する積層体形成工程と、
 を有し、
 前記実装電極は、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれることを特徴とする。
 この製造方法によれば、積層体の形成時に実装電極の位置ずれを抑制した多層基板を容易に製造できる。
(16)本発明の電子機器の製造方法は、
 多層基板と、実装面に接合電極を有する実装基板と、を備える電子機器の製造方法であって、
  前記多層基板は、
  樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
  前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、含む導体パターンと、を有し、
  前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれ、
 前記実装面のうち、少なくとも他の部分よりも突出した凸部である前記接合電極の表面に、絶縁異方性導電膜を配置する、異方性部材配置工程と、
 前記異方性部材配置工程の後に、前記絶縁異方性導電膜を挟んで前記実装電極が前記接合電極に対向するように、前記実装基板の前記実装面上に前記多層基板を積層する、多層基板配置工程と、
 前記多層基板配置工程の後に、前記多層基板と前記実装基板とを積層した方向に加熱プレスして、前記実装電極と前記接合電極とを導通させる、加熱プレス工程と、
 を備えることを特徴とする。
 この製造方法によれば、多層基板を実装基板に実装する際に、実装電極の位置ずれに起因する接合不良や実装位置の位置ずれ等を抑制した電子機器を容易に実現できる。
 本発明によれば、樹脂を主材料とする複数の絶縁基材層の積層体の表面に電極を設けた多層基板において、積層体の形成時の電極の位置ずれを抑制した多層基板を実現できる。
 また、本発明によれば、樹脂を主材料とする複数の絶縁基材層の積層体の表面に電極を設けた多層基板の、他の基板に対する実装構造を実現できる。
図1(A)は第1の実施形態に係る多層基板101の平面図であり、図1(B)は図1(A)におけるA-A断面図である。 図2は、多層基板101が備える積層体10の分解斜視図である。 図3は、第1の実施形態に係る電子機器301のうち、多層基板101と実装基板201とが接合する部分を示す断面図である。 図4(A)は第2の実施形態に係る多層基板102Aの平面図であり、図4(B)は第2の実施形態に係る多層基板102Bの平面図であり、図4(C)は第2の実施形態に係る多層基板102Cの平面図である。 図5(A)は第3の実施形態に係る多層基板103Aの平面図であり、図5(B)は第3の実施形態に係る多層基板103Bの平面図である。 図6(A)は第4の実施形態に係る多層基板104の平面図であり、図6(B)は図6(A)におけるB-B断面図である。 図7は、多層基板104が備える積層体10の分解斜視図である。 図8(A)は第5の実施形態に係る多層基板105Aの平面図であり、図8(B)は第5の実施形態に係る多層基板105Bの平面図である。 図9(A)は第6の実施形態に係る多層基板106の平面図であり、図9(B)は図9(A)におけるC-C断面図である。 図10は、多層基板106が備える積層体10の分解斜視図である。
 以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
 《第1の実施形態》
 図1(A)は第1の実施形態に係る多層基板101の平面図であり、図1(B)は図1(A)におけるA-A断面図である。図2は、多層基板101が備える積層体10の分解斜視図である。図1(A)および図2では、構造を分かりやすくするため、第1補助パターン41A,41Bをドットパターンで示している。
 多層基板101は、積層体10、導体パターン(実装電極P1,P2、第1補助パターン41A,41B、コイル導体31,32,33)および層間接続導体V1,V2,V3,V4を備える。
 積層体10は、長手方向がX軸方向に一致する直方体状の絶縁体であり、互いに対向する第1主面VS1および第2主面VS2を有する。実装電極P1,P2は、積層体10の第1主面VS1に形成される導体パターンである。第1補助パターン41A,41Bは、第1主面VS1に形成され、実装電極P1,P2に近接して配置される導体パターンである。コイル導体31,32,33は、積層体10の内部に形成される導体パターンである。実装電極P1,P2、第1補助パターン41A,41Bおよびコイル導体31,32,33は、例えばCu等の導体パターンである。
 本実施形態では、上記コイル導体31,32,33が本発明における「内層パターン」に相当する。また、本発明において「実装電極に近接して配置される」とは、第1主面VS1の平面視で(Z軸方向から視て)、実装電極の外形から積層体10の外縁までの最短距離(W0)よりも、第1補助パターンが実装電極の近くに配置されていることを言う。すなわち、第1補助パターンと実装電極との間隔(W1)が、Z軸方向から視て実装電極の外形から積層体の外縁までの最短距離(W0)よりも短い場合(例えば、図1(A)に示す実装電極P1と第1補助パターン41Aとの間隔W1と、実装電極P1の外形から積層体10の外縁までの最短距離W0との間に、W1<W0の関係が成り立つ場合)に、第1補助パターンが「実装電極に近接して配置される」と言う。
 図2に示すように、積層体10は、樹脂を主材料とする複数の絶縁基材層14,13,12,11をこの順に積層してなる。複数の絶縁基材層11,12,13,14は、それぞれ可撓性を有する矩形の平板である。複数の絶縁基材層11,12,13,14は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)等を主材料とする熱可塑性樹脂シートである。
 絶縁基材層11の表面には、実装電極P1,P2および第1補助パターン41A,41Bが形成されている。実装電極P1,P2は、長手方向がY軸方向に一致する矩形の導体パターンである。第1補助パターン41A,41Bは、Y軸方向に延伸する線状の導体パターンである。実装電極P1および第1補助パターン41Aは、絶縁基材層11の第1辺(図2における絶縁基材層11の左辺)付近に配置されている。実装電極P2および第1補助パターン41Bは、絶縁基材層11の第2辺(図2における絶縁基材層11の右辺)付近に配置されている。なお、第1補助パターン41A,41Bはダミーパターンである。ここで言う「ダミーパターン」とは、例えば、実装電極と電気的に導通していない導体パターン等のように、回路上主たる機能を有さないパターンを言う。
 絶縁基材層12の表面には、コイル導体31が形成されている。コイル導体31は、絶縁基材層12の外周に沿って巻回される約0.75ターンの矩形ループ状の導体パターンである。
 絶縁基材層13の表面には、コイル導体32が形成されている。コイル導体32は、絶縁基材層13の外周に沿って巻回される約0.75ターンの矩形ループ状の導体パターンである。
 絶縁基材層14の表面には、コイル導体33が形成されている。コイル導体33は、絶縁基材層14の外周に沿って巻回される約0.75ターンの矩形ループ状の導体パターンである。
 図2に示すように、実装電極P1は、絶縁基材層11に形成される層間接続導体V1を介して、コイル導体31の一端に接続されている。コイル導体31の他端は、絶縁基材層12に形成される層間接続導体V2を介して、コイル導体32の一端に接続されている。コイル導体32の他端は、絶縁基材層13に形成される層間接続導体V3を介して、コイル導体33の一端に接続されている。コイル導体33の他端は、絶縁基材層11,12,13に形成される層間接続導体V4を介して、実装電極P2に接続されている。
 このように、コイル導体31,32,33および層間接続導体V2,V3を含んで、約2ターン強の矩形ヘリカル状のコイル3が形成される。コイル3は積層体10に形成され、複数の絶縁基材層11,12,13,14の積層方向(Z軸方向)に沿った巻回軸AXを有する。また、コイル3の一端は実装電極P1に接続され、コイル3の他端は実装電極P2に接続されている。
 図1(A)に示すように、第1補助パターン41A,41Bは、それぞれ異なる実装電極に近接して配置されている。具体的には、第1補助パターン41Aが実装電極P1に近接して配置されており、第1補助パターン41Bが実装電極P2に近接して配置されている。
 また、第1補助パターン41Aのうち実装電極P1に対向する部分(図1(A)における第1補助パターン41Aの右辺)は、実装電極P1の外形に沿った形状である。同様に、第1補助パターン41Bのうち実装電極P2に対向する部分(図1(A)における第1補助パターン41Bの左辺)は、実装電極P2の外形に沿った形状である。
 なお、本発明における「実装電極の外形に沿った形状」とは、第1補助パターンのうち実装電極に対向する部分(外形)と実装電極の外形とが、略相似形であることを言う。具体的に説明すると、「第1補助パターンのうち実装電極に対向する部分が、実装電極の外形に沿った形状である」とは、例えば、第1補助パターンのうち実装電極に対向する部分(外形)と、実装電極の外形とのなす角度が-30°から+30°の範囲内である場合を言う。
 また、実装電極P1は、第1主面VS1の平面視で(Z軸方向から視て)、X軸方向において第1補助パターン41Aと他の導体パターン(第1補助パターン以外の導体パターン:実装電極P2)とで挟まれている。また、実装電極P2は、Z軸方向から視て、X軸方向において第1補助パターン41Bと他の導体パターン(実装電極P1)とで挟まれている。
 図1(A)に示すように、実装電極P1および第1補助パターン41Aをよぎる第1方向(例えば、X軸方向)における実装電極P1と第1補助パターン41Aとの間隔(W1)は、第1方向(X軸方向)における第1補助パターン41Aの幅(W2)よりも小さい。また、第1方向における実装電極P2と第1補助パターン41Bとの間隔は、第1方向における第1補助パターン41Bの幅よりも小さい(図示省略)。
 本実施形態に係る多層基板101によれば、次のような効果を奏する。
(a)樹脂を主材料とする複数の絶縁基材層を積層して積層体を形成する場合、積層した複数の絶縁基材層を加熱プレスする際の熱により絶縁基材層が流動して、積層体に形成される導体パターンは位置ずれを生じる虞がある。特に、積層体の表面付近は、加熱プレス時にプレス機による熱の影響を受けやすく、積層体の内側に比べて絶縁基材層の流動が大きくなりやすい。そのため、加熱プレス時の絶縁基材層の流動に伴って、積層体の表面に位置する実装電極は特に位置ずれを生じやすい。一方、本実施形態では、実装電極P1,P2に近接して配置される第1補助パターン41A,41Bを備え、実装電極が第1補助パターンと他の導体パターンとで挟まれている。この構成によれば、加熱プレス時における実装電極P1,P2近傍の絶縁基材層の過剰な流動は抑制され、加熱プレス時の実装電極P1,P2の位置ずれが抑制される。そのため、多層基板を実装基板等に実装する場合に、実装電極の位置ずれに起因する接合不良や実装位置の位置ずれ等が抑制される。
 また、本実施形態のように、複数の絶縁基材層12,13,14にそれぞれ形成される内層パターン(コイル導体31,32,33)が積層方向(Z軸方向)に重なる部分には、加熱プレス時に応力が集中しやすい。すなわち、積層方向に複数の内層パターンが重なる部分とそれ以外の部分とで加熱プレス時に不均一な応力が掛かるため、絶縁基材層の流動が起こりやすい。そのため、本実施形態のように、実装電極P1,P2と複数の内層パターンとが積層方向に重なる場合(図1(B)を参照)には、実装電極の位置ずれが特に起こりやすい。したがって、上記構成による作用効果は、実装電極と複数の内層パターンとが積層方向に重なる場合に特に有効である。
(b)また、本実施形態では、第1補助パターン41Aのうち実装電極P1に対向する部分が、実装電極P1の外形に沿った形状である。また、第1補助パターン41Bのうち実装電極P2に対向する部分は、実装電極P2の外形に沿った形状である。この構成によれば、加熱プレス時における実装電極P1,P2近傍の絶縁基材層の流動が効果的に抑制されるため、加熱プレス時における実装電極P1,P2の位置ずれが効果的に抑制できる。
(c)本実施形態では、第1方向(例えば、X軸方向)における実装電極P1と第1補助パターン41Aとの間隔(W1)が、第1方向における第1補助パターン41Aの幅(W2)よりも小さい。また、第1方向における実装電極P2と第1補助パターン41Bとの間隔は、第1方向における第1補助パターン41Bの幅よりも小さい。第1補助パターンが実装電極の近傍に配置されているほど、加熱プレス時における絶縁基材層の流動は抑制され、実装電極の位置ずれが抑制される。したがって、この構成によれば、実装電極と第1補助パターンとの間隔が大きい場合に比べて、加熱プレス時における実装電極の位置ずれを抑制できる。
 なお、本実施形態では、「第1方向」がX軸方向である例を示したが、この構成に限定されるものではない。本発明における「第1方向」は、実装電極および第1補助パターンを直線上によぎる方向であれば、X軸方向以外の方向であってもよい。「第1方向」は、例えばX軸方向に対してXY平面上に20°傾いた方向でもよく、例えばY軸方向でもよい。
(d)本実施形態では、積層体10が、熱可塑性樹脂からなる複数の絶縁基材層を積層してなる。この構成によれば、後に詳述するように、積層した複数の絶縁基材層を一括プレスすることにより、積層体10を容易に形成できるため、多層基板101の製造工程が削減され、コストを低く抑えることができる。また、この構成により、容易に塑性変形が可能で、且つ、所望の形状を維持(保持)できる多層基板を実現できる。
(e)また、本実施形態では、複数の第1補助パターン41A,41Bが、それぞれ異なる実装電極P1,P2に近接して配置されている。1つの第1補助パターンが複数の実装電極に近接している場合(後に詳述する第4の実施形態に係る多層基板104、または第5の実施形態に係る多層基板105Aを参照)、1つの第1補助パターンと複数の実装電極との間が短絡すると、複数の実装電極間が短絡する。一方、上記構成によれば、実装電極と第1補助パターンとがそれぞれ短絡した場合でも、第1補助パターンを介して複数の実装電極間が短絡する可能性は低い。
 本実施形態に係る多層基板101は、例えば次に示す製造方法によって製造される。
(1)まず、樹脂を主材料とする複数の絶縁基材層11,12,13,14を準備し、複数の絶縁基材層11,12,13,14に、それぞれ導体パターン(実装電極P1,P2、第1補助パターン41A,41Bおよびコイル導体31,32,33)を形成する。絶縁基材層11,12,13,14は、例えばポリイミド(PI)や液晶ポリマー(LCP)等を主材料とする熱可塑性樹脂シートである。
 具体的には、集合基板状態の絶縁基材層11,12,13,14の片側主面に金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターンニングする。これにより、絶縁基材層11の表面に実装電極P1,P2および第1補助パターン41A,41Bを形成し、絶縁基材層12の表面にコイル導体31を形成し、絶縁基材層13の表面にコイル導体32を形成し、絶縁基材層14の表面にコイル導体33を形成する。
 このように、絶縁基材層11の表面(積層体の第1主面となる絶縁基材層の表面)に、実装電極P1,P2と第1補助パターン41A,41Bとを形成するこの工程が、本発明の「導体パターン形成工程」の一例である。
 また、複数の絶縁基材層11,12,13には、層間接続導体V1,V2,V3,V4がそれぞれ形成される。層間接続導体V1,V2,V3,V4は、絶縁基材層11~13にレーザー等で貫通孔を設けた後、Cu,Sn等のうち1以上もしくはそれらの合金を含む導電性ペーストを配設し、後の加熱プレスで硬化させることによって設けられる。そのため、層間接続導体V1~V4は、後の加熱プレスの温度よりも融点(溶融温度)が低い材料とする。
(2)次に、絶縁基材層14,13,12,11の順に積層する。その後、複数の絶縁基材層11,12,13,14の積層方向(Z軸方向)に、積層した絶縁基材層11~14を加熱プレス(一括プレス)することにより、集合基板状態の積層体10を形成する。
 このように、「導体パターン形成工程」の後に、複数の絶縁基材層11~14を積層し、積層した複数の絶縁基材層11~14を加熱プレスすることにより積層体10を形成するこの工程が、本発明における「積層体形成工程」の一例である。
 この製造方法によれば、積層体の形成時に実装電極の位置ずれを抑制した多層基板を容易に製造できる。
 また、この製造方法によれば、積層した複数の絶縁基材層11,12,13,14を一括プレスすることにより、積層体10を容易に形成できる。そのため、多層基板101の製造工程が削減され、コストを低く抑えることができる。
 次に、多層基板101の実装構造、および多層基板101を備える電子機器について、図を参照して説明する。図3は、第1の実施形態に係る電子機器301のうち、多層基板101と実装基板201とが接合する部分を示す断面図である。
 電子機器301は、多層基板101、実装基板201および絶縁異方性導電膜1等を備える。実装基板201の実装面S1には、多層基板101等が実装されている。実装基板201の実装面S1には他のチップ部品等も実装されているが、図示を省略している。図3に示すように、多層基板101の第1主面VS1は、絶縁異方性導電膜1を挟んで実装基板201の実装面S1に対向する。実装基板201は、例えばガラス/エポキシ基板である。
 絶縁異方性導電膜1(Anisotropic Conductive Film:ACF)は、半硬化状態のプリプレグ樹脂シートに微細な導電性粒子を分散させたものを、膜状に成型したものである。この絶縁異方性導電膜1は、加圧時に所定圧力以上の圧力が掛った箇所の膜厚が薄くなることで、その箇所で厚み方向に導電性を示す。
 実装基板201の実装面S1には、複数の接合電極61,62が形成されている。実装基板201の実装面S1のうち接合電極61,62が形成される部分は、他の部分よりも突出した凸部となっている。また、積層体10の第1主面VS1のうち実装電極P1,P2および第1補助パターン41A,41Bが形成される部分は、他の部分よりも突出した凸部となっている。図3に示すように、実装電極P1と接合電極61とは対向して配置され、実装電極P2と接合電極62とは対向して配置されている。
 多層基板101と実装基板201とは、絶縁異方性導電膜1を挟んで接続される。具体的には、実装電極P1は、接続導体CL1を介して接合電極61に電気的に接続され、実装電極P2は、接続導体CL2を介して接合電極62に電気的に接続されている。接続導体CL1は、実装電極P1(第1主面VS1から突出する部分)と接合電極61(実装面S1から突出する部分)とで挟まれ、絶縁異方性導電膜1が部分的に加圧されて導通した部分である。接続導体CL2は、実装電極P2と接合電極62とで挟まれ、絶縁異方性導電膜1が部分的に加圧されて導通した部分である。
 本実施形態に係る電子機器301(多層基板101の実装構造)によれば、次のような効果を奏する。
(f)本実施形態では、多層基板を実装基板に実装する際に、実装電極P1,P2の位置ずれに起因する接合不良や実装位置の位置ずれ等を抑制した電子機器301を容易に実現できる。
(g)本実施形態では、第1主面VS1に形成された実装電極P1,P2と、実装基板201の実装面S1に形成された接合電極61,62とが、絶縁異方性導電膜1を介して接続される。この構成によれば、絶縁異方性導電膜1のうち実装電極(P1,P2)と接合電極(61,62)とで挟まれる部分が、実装基板201、絶縁異方性導電膜1および多層基板101を積層して加圧したときに圧力が掛かって導通するため、実装電極と接合電極との電気的な接続が容易である。
(h)実装電極と接合電極とが導電性接合材(例えば、はんだ)を介して接続される場合には、導電性接合材が濡れ拡がって、実装電極と実装電極に近接する第1補助パターンとが短絡(導通)し、特性変化が生じる虞がある。一方、本実施形態では、絶縁異方性導電膜1のうち、実装電極(第1主面VS1から突出する部分)と接合電極(実装面S1から突出する部分)とで挟まれる部分のみ導通するため、互いに近接する実装電極と第1補助パターンとの間の絶縁が容易である。
 なお、本実施形態では、多層基板101と実装基板201とが、絶縁異方性導電膜1を挟んで接続される例を示したが、この構成に限定されるものではない。多層基板101は、導電性接合材(例えば、はんだ)を介して実装基板201に接続されていてもよい。
 また、積層体10の第1主面VS1または第2主面VS2には、カバーレイフィルムやソルダーレジスト膜等の保護層が形成されていてもよい。但し、積層体10の第1主面VS1に保護膜が形成される場合には、第1主面VS1の平面視で(Z軸方向から視て)、保護膜が第1補助パターン41A,41Bに重ならないことが好ましい。保護膜が第1補助パターンに重なる場合、第1補助パターン41A,42Bおよび保護膜が形成される部分が、実装電極P1,P2よりも突出した凸部となる場合があり、絶縁異方性導電膜1を用いた多層基板101と実装基板201との接続が困難となるためである。
 本実施形態に係る電子機器301(多層基板101の実装構造)は、例えば次に示す製造方法によって製造される。
(1)まず、接合電極61,62が形成された実装面S1を有する実装基板201を準備する。接合電極61,62が形成された部分は、実装面S1のうち、他の部分よりも突出した凸部である。
(2)次に、実装基板201の実装面S1上(少なくとも接合電極61,62上)に、絶縁異方性導電膜1を積層する。
 実装面S1のうち、少なくとも他の部分よりも突出した凸部である接合電極61,62の表面に、絶縁異方性導電膜1を配置するこの工程が、本発明における「異方性部材配置工程」の一例である。
(3)次に、多層基板101を準備する。その後、絶縁異方性導電膜1を挟んで実装電極(P1,P2)が接合電極(61,62)に対向するように、多層基板101を実装基板201の実装面S1上に積層する。
 「異方性部材配置工程」の後に、絶縁異方性導電膜1を挟んで実装電極が接合電極に対向するように、実装基板201の実装面S1上に多層基板101を積層するこの工程が、本発明における「多層基板配置工程」の一例である。
(4)その後、多層基板101と実装基板201とを積層した方向(図3におけるZ軸方向)に加熱プレスする。これにより、絶縁異方性導電膜1のうち、実装電極(第1主面VS1から突出する部分)と接合電極(実装面S1から突出する部分)とで挟まれる部分のみ導通する。
 このように、「多層基板配置工程」の後に、多層基板101と実装基板201とを積層した方向に加熱プレスして、実装電極と接合電極とを導通させるこの工程が、本発明における「加熱プレス工程」の一例である。
 《第2の実施形態》
 第2の実施形態では、第1補助パターンの形状および個数が異なる例を示す。
 図4(A)は第2の実施形態に係る多層基板102Aの平面図であり、図4(B)は第2の実施形態に係る多層基板102Bの平面図であり、図4(C)は第2の実施形態に係る多層基板102Cの平面図である。図4(A)、図4(B)および図4(C)では、第1補助パターン41A,41B,41C,41D,41E,41F,42A,42B,42C,42Dをドットパターンで示している。
 多層基板102Aは、第1補助パターン41C,41Dをさらに備える点で、第1の実施形態に係る多層基板101と異なる。以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
 第1補助パターン41C,41Dは、積層体10の第1主面に形成され、実装電極P1,P2に近接して配置されている。第1補助パターン41C,41Dは、X軸方向に延伸する線状の導体パターンである。第1補助パターン41Cは、積層体10の第3辺(図4(A)における積層体10の上辺)付近に配置され、第1補助パターン41Dは、積層体10の第4辺(図4(A)における積層体10の下辺)付近に配置されている。
 なお、第1補助パターン41Cのうち実装電極P1,P2に対向する部分(図4(A)における第1補助パターン41Cの下辺)は、実装電極P1,P2の外形に沿った形状である。同様に、第1補助パターン41Dのうち実装電極P1,P2に対向する部分(図4(A)における第1補助パターン41Dの上辺)は、実装電極P1,P2の外形に沿った形状である。また、実装電極P1,P2は、Z軸方向から視て、Y軸方向において第1補助パターン41C,41Dのみで挟まれる部分を有する。
 本実施形態に係る多層基板102Aによれば、第1の実施形態で述べた効果以外に、次のような効果を奏する。
(i)多層基板102Aでは、実装電極P1が、X軸方向において第1補助パターン41Aと他の導体パターン(実装電極P2)とで挟まれた上に、Y軸方向において第1補助パターン41C,41Dで挟まれている。また、実装電極P2は、X軸方向において第1補助パターン41Bと他の導体パターン(実装電極P1)とで挟まれた上に、Y軸方向において第1補助パターン41C,41Dで挟まれている。そのため、加熱プレス時の実装電極P1,P2の位置ずれがさらに抑制される。
(j)また、多層基板102Aで示したように、実装電極は第1補助パターンのみで挟まれる部分を有することが好ましい。実装電極に近接する第1補助パターン同士で実装電極を挟むことにより、第1補助パターンと他の導体パターンとで実装電極を挟む構成に比べて、加熱プレス時における実装電極近傍の絶縁基材層の流動を効果的に抑制できる。そのため、加熱プレス時の実装電極の位置ずれを効果的に抑制できる。
 次に、多層基板102Bについて説明する。多層基板102Bは、第1補助パターン41E,41Fをさらに備える点で、第1の実施形態に係る多層基板101と異なる。以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
 第1補助パターン41E,41Fは、積層体10の第1主面に形成され、実装電極P1に近接して配置されている。第1補助パターン41E,41Fは、Y軸方向に延伸する線状の導体パターンである。第1補助パターン41Eは、実装電極P1を挟んで第1補助パターン41Aとは反対側(実装電極P1の+X方向)に配置されている。第1補助パターン41Fは、実装電極P2を挟んで第1補助パターン41Bとは反対側(実装電極P2の-X方向)に配置されている。
 第1補助パターン41Eのうち実装電極P1に対向する部分(図4(B)における第1補助パターン41Eの左辺)は、実装電極P1の外形に沿った形状である。第1補助パターン41Fのうち実装電極P2に対向する部分(図4(B)における第1補助パターン41Fの右辺)は、実装電極P2の外形に沿った形状である。
 実装電極P1は、Z軸方向から視て、X軸方向において第1補助パターン41A,41Eのみで挟まれる部分を有する。また、実装電極P2は、Z軸方向から視て、Y軸方向において第1補助パターン41B,41Fのみで挟まれる部分を有する。
 このような構成でも、多層基板102Aと同様の作用効果を奏する。
 次に、多層基板102Cについて説明する。多層基板102Cは、多層基板102Cは、第1補助パターン41A,41Bの替わりに第1補助パターン42A,42B,42C,42Dを備える点で、第1の実施形態に係る多層基板101と異なる。以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
 第1補助パターン42A,42Bは、実装電極P1に近接して配置され、L字形に屈曲した導体パターンである。第1補助パターン42Aは、積層体10の第1角部(図4(C)における積層体10の左上角)付近に配置され、第1補助パターン42Bは、積層体10の第2角部(図4(C)における積層体10の左下角)付近に配置されている。
 第1補助パターン42C,42Dは、実装電極P2に近接して配置され、L字形に屈曲した導体パターンである。第1補助パターン42Cは、積層体10の第3角部(図4(C)における積層体10の右上角)付近に配置され、第1補助パターン42Cは、積層体10の第4角部(図4(C)における積層体10の右下角)付近に配置されている。
 実装電極P1は、Z軸方向から視て、X軸方向において第1補助パターン42A,42Bと他の導体パターン(実装電極P2)とで挟まれている。また、実装電極P1は、Y軸方向において第1補助パターン42A,42Bのみで挟まれる部分を有する。実装電極P2は、Z軸方向から視て、X軸方向において第1補助パターン42C,42Dと他の導体パターン(実装電極P1)とで挟まれている。また、実装電極P2は、Y軸方向において第1補助パターン42C,42Dのみで挟まれる部分を有する。
 本実施形態に係る多層基板102Cによれば、上述した効果以外に、次のような効果を奏する。
(k)多層基板102Cでは、L字形に屈曲した導体パターンである第1補助パターン42A,42B,42C,42Dを有する。この構成によれば、第1補助パターンが屈曲する部分を有するため(複数の方向に延伸する部分を有しているため)、加熱プレス時における第1補助パターン自体の複数方向に対する位置ずれを起こり難くできる。
 なお、実装電極を囲むように複数の第1補助パターンを配置してもよい。例えば、実装電極P1,P2間に、第1補助パターン(例えば、上述した第1補助パターン41E,41F)を配置することにより、実装電極P1,P2を囲むように複数の第1補助パターンを配置してもよい。また、例えば、矩形の実装電極P1,P2の各角部に複数の第1補助パターンをそれぞれ配置することにより(例えば、図4(C)に示す実装電極P1の右上角部と右下角部に第1補助パターンをそれぞれ配置し、実装電極P2の左上角部と左下角部に第1補助パターンをそれぞれ配置する)、実装電極P1,P2を囲むように複数の第1補助パターンを配置してもよい。
 また、多層基板102Cでは、L字形に屈曲した第1補助パターン42A,42B,42C,42Dを備える例を示したが、屈曲した第1補助パターンの形状はL字形に限定されるものではない。例えば、屈曲した第1補助パターンの形状は、C字形、T字形、Y字形、クランク形等であってもよい。
 《第3の実施形態》
 第3の実施形態では、実装電極および第1補助パターンの形状が異なる例を示す。
 図5(A)は第3の実施形態に係る多層基板103Aの平面図であり、図5(B)は第3の実施形態に係る多層基板103Bの平面図である。図5(A)および図5(B)では、第1補助パターン43A,43B,43Cをドットパターンで示している。
 多層基板103Aは、実装電極P1A,P2Aおよび第1補助パターン43A,43Bを備える点で、第1の実施形態に係る多層基板101と異なる。以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
 実装電極P1A,P2Aは、積層体10の第1主面に形成される円形の導体パターンである。第1補助パターン43A,43Bは、積層体10の第1主面に形成されるC字形(円弧状)の導体パターンである。実装電極P1Aおよび第1補助パターン43Aは、積層体10の第1辺(図5(A)における積層体10の左辺)付近に配置されている。実装電極P2Aおよび第1補助パターン43Bは、積層体10の第2辺(図5(A)における積層体10の右辺)付近に配置されている。
 なお、第1補助パターン43Aのうち実装電極P1Aに対向する部分(図5(A)における第1補助パターン43Aの右周端)は、実装電極P1Aの外形に沿った形状である。同様に、第1補助パターン43Bのうち実装電極P2Aに対向する部分(図5(A)における第1補助パターン43Bの左周端)は、実装電極P2Aの外形に沿った形状である。
 実装電極P1Aは、Z軸方向から視て、X軸方向において第1補助パターン43Aと他の導体パターン(実装電極P2A)とで挟まれている。また、実装電極P1Aは、Y軸方向において第1補助パターン43Aのみで挟まれる部分を有する。実装電極P2Aは、Z軸方向から視て、X軸方向において第1補助パターン43Bと他の導体パターン(実装電極P1A)とで挟まれている。また、実装電極P2Aは、Y軸方向において第1補助パターン43Bのみで挟まれる部分を有する。
 このような構成でも、多層基板103Aの基本的な構成は第2の実施形態に係る多層基板102Aと同じであることから、多層基板102Aと同様の作用効果を奏する。なお、多層基板103Aでは、Z軸方向から視て、実装電極P1A,P2Aからなる実装電極形成領域(実装電極P1A,P2A、および実装電極P1Aと実装電極P2Aとで挟まれる部分)が、第1補助パターン43A,43Bで挟まれている。このような構成により、加熱プレス時における実装電極形成領域全体の絶縁基材層の流動を抑制できる。
 次に、多層基板103Bについて説明する。多層基板103Bは、第1補助パターン43Bの替わりに第1補助パターン43Cを備える点で、上述した多層基板103Aと異なる。以下、多層基板103Aと異なる部分について説明する。
 第1補助パターン43Cは、積層体10の第1主面に形成される円弧状の導体パターンである。第1補助パターン43Cは、積層体10の第2辺(図5(B)における積層体10の右辺)付近に配置されている。第1補助パターン43Cのうち実装電極P2Aに対向する部分(図5(B)における第1補助パターン43Cの右周端)は、実装電極P2Aの外形に沿った形状である。
 実装電極P1Aは、Z軸方向から視て、X軸方向において第1補助パターン43A,43Cのみで挟まれる部分を有し、Y軸方向において第1補助パターン43Aのみで挟まれる部分を有する。実装電極P2Aは、Z軸方向から視て、Y軸方向において第1補助パターン43Cのみで挟まれる部分を有する。
 《第4の実施形態》
 第4の実施形態では、第1補助パターンが1つである例を示す。
 図6(A)は第4の実施形態に係る多層基板104の平面図であり、図6(B)は図6(A)におけるB-B断面図である。図7は、多層基板104が備える積層体10の分解斜視図である。図5(A)および図7では、構造を分かりやすくするため、第1補助パターン44をドットパターンで示している。
 多層基板104は、第1補助パターン41A,41Bの替わりに第1補助パターン44を備える点で、第1の実施形態に係る多層基板101と異なる。以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
 第1補助パターン44は、積層体10の第1主面の外周に沿って形成され、実装電極P1,P2を囲むように配置される環状の導体パターンである。第1補助パターン44は、実装電極P1,P2に近接して配置されている。具体的には、第1補助パターンのうち実装電極P1に対向する部分(図6(A)における第1補助パターン44の左側の内周端)が、実装電極P1の外形に沿った形状である。同様に、第1補助パターン44のうち実装電極P2に対向する部分(図6(A)における第1補助パターン44の右側の内周端)は、実装電極P2の外形に沿った形状である。
 図6(A)に示すように、実装電極P1は、Z軸方向から視て、実装電極P1から放射方向の直交4方(+X方向、-X方向、+Y方向および-Y方向)のうち3方(-X方向、+Y方向および-Y方向)が第1補助パターン44で囲まれている。また、実装電極P2は、Z軸方向から視て、実装電極P2から放射方向の直交4方のうち3方(+X方向、+Y方向および-Y方向)が第1補助パターン44で囲まれている。
 なお、本発明において「実装電極が、第1補助パターンで囲まれている」とは、連続する1つの第1補助パターンが、実装電極の外形に沿って配置されていることを言う。すなわち、「実装電極から放射方向の直交4方のうち3方が、第1補助パターンで囲まれている」とは、連続する1つの第1補助パターンが、実装電極の上記3方に亘って、実装電極の外形に沿って配置されている状態を言う。
 本実施形態に係る多層基板104によれば、上述した効果以外に、次のような効果を奏する。
(l)本実施形態の実装電極P1,P2は、実装電極P1,P2から放射方向の直交4方のうち3方が、第1補助パターン44で囲まれている。この構成によれば、加熱プレス時の第1補助パターンによる実装電極P1,P2近傍の絶縁基材層の流動の抑制効果がさらに高まる。そのため、この構成により、加熱プレス時の実装電極P1,P2の位置ずれをさらに抑制できる。本実施形態では、第1補助パターン44が連続して実装電極P1,P2を囲んだ構成であるため、加熱プレス時において特に実装面(第1主面。実装領域)全体の絶縁基材層の流動が抑制される。
 《第5の実施形態》
 第5の実施形態では、実装電極から放射方向の直交4方全てが、第1補助パターンで囲まれた例を示す。
 図8(A)は第5の実施形態に係る多層基板105Aの平面図であり、図8(B)は第5の実施形態に係る多層基板105Bの平面図である。図8(A)および図8(B)では、第1補助パターン44A,45A,45Bをドットパターンで示している。
 多層基板105Aは、第1補助パターン44の替わりに第1補助パターン44Aを備える点で、第4の実施形態に係る多層基板104と異なる。以下、第4の実施形態に係る多層基板104と異なる部分について説明する。
 第1補助パターン44Aは、積層体10の第1主面の略全面に形成され、実装電極P1,P2を囲むように配置される平面状の導体パターンである。第1補助パターン44Aは、実装電極P1,P2に近接している。第1補助パターン44Aは、実装電極P1,P2に応じた位置にそれぞれ矩形の開口を有する。実装電極P1,P2は、第1補助パターン44Aの上記開口内に配置される。
 図8(A)に示すように、実装電極P1は、Z軸方向から視て、実装電極P1から放射方向の直交4方(+X方向、-X方向、+Y方向および-Y方向)全てが第1補助パターン44Aで囲まれている。また、実装電極P2は、Z軸方向から視て、実装電極P2から放射方向の直交4方全てが第1補助パターン44Aで囲まれている。
 また、図8(A)に示すように、第1補助パターン44Aの面積は、各実装電極(実装電極P1または実装電極P2)の面積よりも大きい。さらに、実装電極P1および第1補助パターン44Aをよぎる第1方向(X軸方向)における第1補助パターン44Aの幅(W2)は、第1方向(X軸方向)における実装電極P1の幅(W3)よりも大きい。また、第1方向における第1補助パターン44Aの幅は、第1方向における実装電極P2の幅よりも大きい。
 本実施形態に係る多層基板105Aによれば、第4の実施形態で述べた効果以外に、次のような効果を奏する。
(m)本実施形態の実装電極P1,P2は、実装電極P1,P2から放射方向の直交4方全てが、第1補助パターン44Aで囲まれている。この構成により、実装電極P1,P2の4方のうち3方が第1補助パターンで囲まれる場合(第4の実施形態を参照)よりも、加熱プレス時の第1補助パターンによる実装電極P1,P2近傍の絶縁基材層の流動の抑制効果がさらに高まる。
(n)また、本実施形態では、第1補助パターン44Aの面積が、各実装電極の面積よりも大きい。一般に、面積の小さな導体パターンは加熱プレス時の絶縁基材層の流動によって位置ずれが生じやすい。そのため、この構成によれば、加熱プレス時における第1補助パターン自体の位置ずれを起こり難くできる。
(o)本実施形態では、第1方向(X軸方向)における第1補助パターン44Aの幅(W2)が、第1方向(X軸方向)における実装電極P1の幅(W3)よりも大きい。また、第1方向における第1補助パターン44Aの幅は、第1方向における実装電極P2の幅よりも大きい。この構成によれば、加熱プレス時における第1補助パターン自体の第1方向に対する位置ずれを起こり難くできるため、加熱プレス時の実装電極P1,P2の位置ずれ(特に、実装電極P1,P2の第1方向に対する位置ずれ)が抑制される。
 次に、多層基板105Bについて説明する。多層基板105Bは、第1補助パターン44の替わりに第1補助パターン45A,45Bを備える点で、第4の実施形態に係る多層基板104と異なる。以下、第4の実施形態に係る多層基板104と異なる部分について説明する。
 第1補助パターン45Aは、積層体10の第1主面に形成され、実装電極P1を囲む用に配置される環状の導体パターンである。第1補助パターン45Aは実装電極P1に近接して配置されている。第1補助パターン45Bは、積層体10の第1主面に形成され、実装電極P2を囲むように配置される環状の導体パターンである。第1補助パターン45Bは実装電極P2に近接して配置されている。
 図8(B)に示すように、実装電極P1は、Z軸方向から視て、実装電極P1から放射方向の直交4方(+X方向、-X方向、+Y方向および-Y方向)全てが第1補助パターン45Aで囲まれている。また、実装電極P2は、Z軸方向から視て、実装電極P2から放射方向の直交4方全てが第1補助パターン45Bで囲まれている。実装電極P1を囲む第1補助パターン45Aと、実装電極P2を挟む第1補助パターン45Bとが電気的に独立しているため、実装電極P1と第1補助パターン45Aとの間や、実装電極P2と第1補助パターン45Bとの間が意図せず導通した場合でも、短絡が生じ難い。
 《第6の実施形態》
 第6の実施形態では、第2補助パターンをさらに備えた多層基板の例を示す。
 図9(A)は第6の実施形態に係る多層基板106の平面図であり、図9(B)は図9(A)におけるC-C断面図である。図10は、多層基板106が備える積層体10の分解斜視図である。図9(A)および図10では、構造を分かりやすくするため、第1補助パターン44および第2補助パターン51,52,53をドットパターンで示している。
 多層基板106は、第2補助パターン51,52,53および層間接続導体V11,V12,V13をさらに備える点で、第4の実施形態に係る多層基板104と異なる。以下、第4の実施形態に係る多層基板104と異なる部分について説明する。
 第2補助パターン51,52,53は、積層体10の内部に形成される導体パターンである。層間接続導体V11,V12,V13は、積層体10の内部に形成される導体である。第2補助パターン51,52,53は、例えばCu箔等の導体パターンである。なお、第2補助パターン51,52,53も、第1補助パターン44と同様に、実装電極P1,P2と導通していない。
 図10に示すように、積層体10は、樹脂を主材料とする複数の絶縁基材層14,13,12,11をこの順に積層してなる。
 絶縁基材層11の表面には、実装電極P1,P2、第1補助パターン44が形成されている。実装電極P1,P2は第1の実施形態で説明したものと同じであり、第1補助パターン44は第4の実施形態で説明したものと同じである。
 絶縁基材層12の表面には、コイル導体31および第2補助パターン51が形成されている。第2補助パターン51は、絶縁基材層12の外周に沿って形成され、コイル導体31を囲むように配置される環状の導体パターンである。コイル導体31は、第1の実施形態で説明したものと同じである。
 絶縁基材層13の表面には、コイル導体32および第2補助パターン52が形成されている。第2補助パターン52は、絶縁基材層13の外周に沿って形成され、コイル導体32を囲むように配置される環状の導体パターンである。コイル導体32は、第1の実施形態で説明したものと同じである。
 絶縁基材層14の表面には、コイル導体33および第2補助パターン53が形成されている。第2補助パターン53は、絶縁基材層14の外周に沿って形成され、コイル導体33を囲むように配置される環状の導体パターンである。コイル導体33は、第1の実施形態で説明したものと同じである。
 第1補助パターン44は、層間接続導体V11,V12,V13を介して第2補助パターン51,52,53に接続されている。具体的には、図10に示すように、第1補助パターン44は、絶縁基材層11に形成される層間接続導体V11を介して、第2補助パターン51に接続される。また、第2補助パターン51は、絶縁基材層12に形成される層間接続導体V12を介して、第2補助パターン52に接続される。また、第2補助パターン52は、絶縁基材層13に形成される層間接続導体V13を介して、第2補助パターン53に接続される。
 また、図9(B)および図10等に示すように、第2補助パターン51,52,53は、Z軸方向から視て、内層パターン(コイル導体31,32,33)を囲むように配置されている。
 本実施形態に係る多層基板106によれば、第4の実施形態で述べた効果以外に、次のような効果を奏する。
(p)本実施形態では、Z軸方向から視て、内層パターン(コイル導体31,32,33)を囲むように配置される第2補助パターン51,52,53が、積層体10の内部に形成されている。この構成によれば、加熱プレス時における積層体内部の絶縁基材層の過度な流動が、第2補助パターンによって抑制される。そのため、加熱プレス時の内層パターンの位置ずれが抑制され、内層パターンの位置ずれに起因する浮遊容量の変化や特性変化を抑制できる。
(q)また、本実施形態では、複数の絶縁基材層12,13,14にそれぞれ形成された第2補助パターン51,52,53同士が、層間接続導体V12,V13によって接続される。この構成によれば、加熱プレス時における第2補助パターン51,52,53自体の位置ずれが抑制されるため、加熱プレス時の内層パターンの位置ずれがさらに抑制される。
(r)さらに、本実施形態では、第1補助パターン44と第2補助パターン51,52,53とが層間接続導体V11,V12,V13によって接続される。この構成によれば、第1補助パターンと第2補助パターンとが層間接続導体によって接続されていない場合と比べて、加熱プレス時における第1補助パターン44および第2補助パターン51,52,53の位置ずれがさらに抑制される。そのため、加熱プレス時における実装電極P1,P2および内層パターンの位置ずれはさらに抑制される。なお、加熱プレス時における実装電極P1,P2および内層パターンの位置ずれを効果的に抑制するという点では、本実施形態で示したように、実装電極P1,P2を囲むように配置される第1補助パターン44と、内層パターンを囲むように配置される第2補助パターン51,52,53とが接続される構成が好ましい。
 また、本実施形態では、第2補助パターンが、内層パターンを囲むように配置された環状の導体パターンである例を示したが、第2補助パターンの形状はこの構成に限定されるものではない。第2補助パターンの形状は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば直線形、C字形、Y字形、T字形、円形、楕円形、多角形等でもよい。但し、加熱プレス時における内層パターンの位置ずれを効果的に抑制する点では、第2補助パターンが内層パターンを囲むように配置される環状の導体パターンであることが好ましい。
 《その他の実施形態》
 以上に示した各実施形態では、積層体10が直方体状である例を示したが、この構成に限定されるものではない。積層体10の形状は、本発明の作用効果を奏する範囲において適宜変更可能である。積層体10の平面形状は、例えば多角形、円形、楕円形、クランク形、T字形、Y字形等であってもよい。
 また、以上に示した各実施形態では、4つの絶縁基材層11,12,13,14を積層してなる積層体10の例を示したが、この構成に限定されるものではない。積層体10を形成する絶縁基材層の積層数は、本発明の作用効果を奏する範囲において適宜変更可能である。
 以上に示した各実施形態では、積層体10を形成する複数の絶縁基材層が熱可塑性樹脂からなる例を示したが、この構成に限定されるものではない。複数の絶縁基材層は、熱硬化性樹脂であってもよい。但し、複数の絶縁基材層が熱可塑性樹脂である場合には、上述したように、一括プレスにより積層体を容易に形成できるため、多層基板の製造工程の工数が削減され、コストを低く抑えることができる。
 また、実装電極および第1補助パターンの配置、形状、大きさ、個数等については、以上に示した各実施形態での構成例に限定されるものではなく、本発明の作用効果を奏する範囲において適宜変更可能である。
 以上に示した各実施形態では、複数の絶縁基材層の積層方向(Z軸方向)に巻回軸AXを有する約2ターン強の矩形ヘリカル状のコイル3が形成される例を示したが、コイルの形状、ターン数等はこれらに限定されるものではない。コイルの外形、構成およびターン数は、本発明の作用効果を奏する範囲において適宜変更可能である。コイルの外形(巻回軸AX方向から視たコイルの外形)は、矩形に限定されるものではなく、例えば円形、楕円形等であってもよい。また、コイルの巻回軸は、積層方向(Z軸方向)に沿っている必要はなく、例えばX軸方向やY軸方向に沿っていてもよい。
 また、以上に示した各実施形態では、積層体10にコイル3が形成される例を示したが、積層体10に形成される回路はこれに限定されるものではない。積層体10には、例えば導体パターンで形成されるキャパシタ、伝送線路(ストリップライン、マイクロストリップライン、コプレーナライン等)や各種フィルタ(ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ)等が形成されていてもよい。すなわち、本発明における「内層パターン」はコイル導体のみに限定されるものではない。また、実装電極および第1補助パターン以外の導体パターンが、積層体10の表面に形成されていてもよい。
 さらに、例えば、チップ型インダクタやチップ型キャパシタ等のチップ部品が、積層体10に実装されていてもよい。さらに、上記チップ部品が積層体10の内部に埋設されていてもよい。
 最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
AX…コイルの巻回軸
CL1,CL2…接続導体
P1,P1A,P2,P2A…実装電極
S1…実装基板の実装面
V1,V2,V3,V4,V11,V12,V13…層間接続導体
VS1…積層体の第1主面
VS2…積層体の第2主面
W0…実装電極の外形から積層体の外縁までの最短距離
W1…実装電極と第1補助パターンとの間隔
1…絶縁異方性導電膜
3…コイル
10…積層体
11,12,13,14…絶縁基材層
31,32,33…コイル導体(内層パターン)
41A,41B,41C,41D,41E,41F,42A,42B,42C,42D,43A,43B,43C,44,44A,45A,45B…第1補助パターン
51,52,53…第2補助パターン
61,62…接合電極
101,102A,102B,102C,103A,103B,104,105A,105B,106…多層基板
201…実装基板
301…電子機器

Claims (16)

  1.  樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
     前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、を含む導体パターンと、
     を備え、
     前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれる、多層基板。
  2.  前記第1補助パターンのうち前記実装電極に対向する部分は、前記実装電極の外形に沿った形状である、請求項1に記載の多層基板。
  3.  前記第1補助パターンの面積は、前記実装電極の面積よりも大きい、請求項1または2に記載の多層基板。
  4.  前記実装電極および前記第1補助パターンをよぎる第1方向における前記第1補助パターンの幅は、前記第1方向における前記実装電極の幅よりも大きい、請求項1から3のいずれかに記載の多層基板。
  5.  前記実装電極および前記第1補助パターンをよぎる第1方向における前記実装電極と前記第1補助パターンとの間隔は、前記第1方向における前記第1補助パターンの幅よりも小さい、請求項1から4のいずれかに記載の多層基板。
  6.  前記実装電極は、前記主面の平面視で、前記第1補助パターンのみで挟まれる部分を有する、請求項1から5のいずれかに記載の多層基板。
  7.  前記導体パターンは、
     前記積層体の内部に形成される内層パターンと、
     前記積層体の内部に形成され、前記主面の平面視で、前記内層パターンを囲むように配置される第2補助パターンと、
     を含む、請求項1から6のいずれかに記載の多層基板。
  8.  前記積層体の内部に形成される層間接続導体を備え、
     前記第1補助パターンおよび前記第2補助パターンは、前記層間接続導体を介して接続される、請求項7に記載の多層基板。
  9.  前記主面に形成される保護層を備え、
     前記保護層は、前記主面の平面視で、前記第1補助パターンに重ならない、請求項1から8のいずれかに記載の多層基板。
  10.  前記実装電極は、前記主面の平面視で、前記実装電極から放射方向の直交4方のうち3方が前記第1補助パターンで囲まれる、請求項1から9のいずれかに記載の多層基板。
  11.  前記実装電極は、前記主面の平面視で、前記4方が前記第1補助パターンで囲まれる、請求項10に記載の多層基板。
  12.  前記実装電極の数および前記第1補助パターンの数は複数であり、
     複数の前記第1補助パターンは、それぞれ異なる実装電極に近接して配置される、請求項1から11のいずれかに記載の多層基板。
  13.  多層基板と、
     前記多層基板が実装され、実装面に接合電極を有する実装基板と、
     を備え、
     前記多層基板は、
      樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
      前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、を含む導体パターンと、
      を有し、
      前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれ、
     前記第1補助パターンは、前記接合電極に電気的に接続されず、
     前記実装電極は、前記接合電極に電気的に接続される、多層基板の実装構造。
  14.  前記実装基板の前記実装面のうち前記接合電極が形成される部分は、他の部分よりも突出した凸部であり、
     前記実装電極と前記接合電極とは対向して配置され、
     前記多層基板と前記実装基板とは、絶縁異方性導電膜を挟んで接続される、請求項13に記載の多層基板の実装構造。
  15.  樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
     前記主面に形成される実装電極と、前記主面に形成される第1補助パターンと、を含む導体パターンと、
     を備える多層基板の製造方法であって、
     前記複数の絶縁基材層のうち前記主面となる絶縁基材層の表面に、前記実装電極と、前記実装電極に近接して配置される前記第1補助パターンを形成する導体パターン形成工程と、
     前記導体パターン形成工程の後に、前記複数の絶縁基材層を積層し、積層した前記複数の絶縁基材層を加熱プレスすることにより前記積層体を形成する積層体形成工程と、
     を有し、
     前記実装電極は、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれる、多層基板の製造方法。
  16.  多層基板と、実装面に接合電極を有する実装基板と、を備える電子機器の製造方法であって、
      前記多層基板は、
      樹脂を主材料とする複数の絶縁基材層を積層してなり、主面を有する積層体と、
      前記主面に形成される実装電極と、前記主面に形成され、前記実装電極に近接して配置される第1補助パターンと、含む導体パターンと、を有し、
      前記実装電極は、前記主面の平面視で、前記第1補助パターンまたは他の導体パターンと、前記第1補助パターンとで挟まれ、
     前記実装面のうち、少なくとも他の部分よりも突出した凸部である前記接合電極の表面に、絶縁異方性導電膜を配置する、異方性部材配置工程と、
     前記異方性部材配置工程の後に、前記絶縁異方性導電膜を挟んで前記実装電極が前記接合電極に対向するように、前記実装基板の前記実装面上に前記多層基板を積層する、多層基板配置工程と、
     前記多層基板配置工程の後に、前記多層基板と前記実装基板とを積層した方向に加熱プレスして、前記実装電極と前記接合電極とを導通させる、加熱プレス工程と、
     を備える、電子機器の製造方法。
PCT/JP2018/041806 2017-11-30 2018-11-12 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法 WO2019107131A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201890001382.1U CN213124101U (zh) 2017-11-30 2018-11-12 多层基板以及多层基板的安装构造
JP2019557120A JP6705567B2 (ja) 2017-11-30 2018-11-12 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
US16/879,815 US11540393B2 (en) 2017-11-30 2020-05-21 Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017230616 2017-11-30
JP2017-230616 2017-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/879,815 Continuation US11540393B2 (en) 2017-11-30 2020-05-21 Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
WO2019107131A1 true WO2019107131A1 (ja) 2019-06-06

Family

ID=66665530

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/041806 WO2019107131A1 (ja) 2017-11-30 2018-11-12 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法

Country Status (4)

Country Link
US (1) US11540393B2 (ja)
JP (1) JP6705567B2 (ja)
CN (1) CN213124101U (ja)
WO (1) WO2019107131A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152838A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023153445A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023228906A1 (ja) * 2022-05-24 2023-11-30 株式会社村田製作所 セラミック電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ic内蔵回路基板及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259410A (ja) * 2006-02-27 2007-10-04 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2013084871A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014103371A (ja) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
JP2014207432A (ja) * 2013-03-18 2014-10-30 株式会社村田製作所 積層型インダクタ素子および通信装置
WO2016163212A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 インダクタ素子、コイルアンテナ、アンテナ装置、カード型情報媒体および電子機器
WO2016199516A1 (ja) * 2015-06-11 2016-12-15 株式会社村田製作所 コイル内蔵多層基板およびその製造方法
WO2017082017A1 (ja) * 2015-11-11 2017-05-18 株式会社村田製作所 コイルアンテナ、コイル実装基板、記録媒体および電子機器
JP2017103354A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品及び電源回路ユニット
WO2017110460A1 (ja) * 2015-12-25 2017-06-29 株式会社村田製作所 低背インダクタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471208B2 (ja) 1997-12-11 2003-12-02 三菱電機株式会社 電子部品
US7382081B2 (en) 2006-02-27 2008-06-03 Matsushita Electric Industrial Co., Ltd. Electronic component package
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5339928B2 (ja) 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5776867B1 (ja) 2013-11-28 2015-09-09 株式会社村田製作所 電磁石、カメラレンズ駆動装置及び電磁石の製造方法
WO2016047446A1 (ja) 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259410A (ja) * 2006-02-27 2007-10-04 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2013084871A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014103371A (ja) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
JP2014207432A (ja) * 2013-03-18 2014-10-30 株式会社村田製作所 積層型インダクタ素子および通信装置
WO2016163212A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 インダクタ素子、コイルアンテナ、アンテナ装置、カード型情報媒体および電子機器
WO2016199516A1 (ja) * 2015-06-11 2016-12-15 株式会社村田製作所 コイル内蔵多層基板およびその製造方法
WO2017082017A1 (ja) * 2015-11-11 2017-05-18 株式会社村田製作所 コイルアンテナ、コイル実装基板、記録媒体および電子機器
JP2017103354A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品及び電源回路ユニット
WO2017110460A1 (ja) * 2015-12-25 2017-06-29 株式会社村田製作所 低背インダクタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152838A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023153445A1 (ja) * 2022-02-09 2023-08-17 株式会社レゾナック 配線形成用部材、配線形成用部材を用いた配線層の形成方法、及び、配線形成部材
WO2023228906A1 (ja) * 2022-05-24 2023-11-30 株式会社村田製作所 セラミック電子部品

Also Published As

Publication number Publication date
US20200288574A1 (en) 2020-09-10
JP6705567B2 (ja) 2020-06-03
US11540393B2 (en) 2022-12-27
CN213124101U (zh) 2021-05-04
JPWO2019107131A1 (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
WO2019107131A1 (ja) 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
US10102960B2 (en) Electronic component
JP5924456B2 (ja) 多層基板
US10796837B2 (en) Electronic component, diaphragm, and electronic device
JP2019016743A (ja) 多層基板
JP6737246B2 (ja) 多層基板
US10051730B2 (en) Multilayer substrate manufacturing method and multilayer substrate
CN211606926U (zh) 内插器以及电子设备
US11289965B2 (en) Resin multilayer substrate, actuator, and method of manufacturing resin multilayer substrate
WO2015005029A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
WO2019082714A1 (ja) 多層基板、インターポーザおよび電子機器
US11309113B2 (en) Multilayer substrate, actuator, and method of manufacturing multilayer substrate
US10629350B2 (en) Flexible inductor
CN106376173B (zh) 印刷电路板的多层导线结构、磁性元件及其制造方法
US20220151065A1 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
WO2019026819A1 (ja) アクチュエータ
WO2013125559A1 (ja) 樹脂多層基板
CN215265794U (zh) 树脂多层基板
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
CN210837423U (zh) 多层基板以及电子设备
CN111149177B (zh) 电感器及其制造方法
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
WO2018147227A1 (ja) 電気素子
WO2017221647A1 (ja) 多層基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18882386

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019557120

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18882386

Country of ref document: EP

Kind code of ref document: A1