JP2022513526A - リターン信号を低減する突起部を備える多層フィルタ - Google Patents

リターン信号を低減する突起部を備える多層フィルタ Download PDF

Info

Publication number
JP2022513526A
JP2022513526A JP2021535577A JP2021535577A JP2022513526A JP 2022513526 A JP2022513526 A JP 2022513526A JP 2021535577 A JP2021535577 A JP 2021535577A JP 2021535577 A JP2021535577 A JP 2021535577A JP 2022513526 A JP2022513526 A JP 2022513526A
Authority
JP
Japan
Prior art keywords
signal path
edge
conductive layer
multilayer filter
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021535577A
Other languages
English (en)
Inventor
チョイ，クワン
ベロリーニ，マリアンヌ
Original Assignee
エイブイエックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイブイエックス コーポレイション filed Critical エイブイエックス コーポレイション
Publication of JP2022513526A publication Critical patent/JP2022513526A/ja
Priority to JP2023086696A priority Critical patent/JP2023109955A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

多層フィルタが、入力と、出力と、複数の誘電体層のうちの少なくとも１つの上に重なる導電層とを有する信号経路を備えることができる。導電層は、第１の方向に細長くすることができ、第１の方向と位置合わせされた第１の縁部と、第１の縁部と平行な第２の縁部とを有することができる。導電層は、第２の方向に延びる突起部を備えることができ、この突起部は、第１の縁部と平行であり、第２の方向において、第１の縁部から、約５０マイクロメートル（５０ミクロン）よりも大きい突起部長さだけオフセットされた、端縁部を有する。多層フィルタは、第１のロケーションにおいて信号経路と電気的に接続され、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続されたインダクタを備えることができる。

Description

関連出願の相互参照
本出願は、参照によりその全体が本明細書に援用される、２０１８年１２月２０日の出願日を有する米国仮特許出願第６２／７８２，４８２号の出願日の利益を主張する。
電気フィルタは、多くの機能を実行し、多岐にわたる電気デバイスにおいて用いられる。例えば、高周波数無線信号通信等の高周波数信号のフィルタリングが近年ますます一般的になっている。無線接続性のためのデータ送信速度の増大に対する需要により、５Ｇスペクトル周波数を含む高周波数で動作するように構成されたものを含む高周波数コンポーネントに対する需要が駆り立てられた。現行の高周波数フィルタは、導波路またはキャビティの設計を用いる。しかしながら、そのような設計の性能特性は、調整またはカスタマイズするのが困難である。
リターン損失は、フィルタの入力において反射される電気信号の一部分を示す。したがって、パスバンド周波数において（例えば高周波数において）低いリターン損失を呈する多層フィルタが当分野で求められている。
本開示の１つの実施形態によれば、多層フィルタが、第１の方向および第２の方向の各々に垂直であり得るＺ方向において積層された複数の誘電体層を備えることができる。第１の方向は第２の方向に垂直にすることができる。多層フィルタは、入力および出力を有する信号経路を含むことができる。信号経路は、複数の誘電体層のうちの少なくとも１つの上に重なる導電層を含むことができる。信号経路の導電層は、第１の方向に細長くすることができる。信号経路の導電層は、第１の方向と位置合わせされた第１の縁部と、第１の縁部と平行な第２の縁部とを有することができる。信号経路の導電層は、第２の方向に延び、第１の方向において第１の縁部と第２の縁部との間に位置する、突起部（ｐｒｏｔｒｕｓｉｏｎ）を備えることができる。突起部は、第１の縁部と平行であり、第２の方向において、第１の縁部から、約５０マイクロメートル（５０ミクロン）よりも大きい突起部長さだけオフセットされた、端縁部（ｅｎｄ ｅｄｇｅ）を有することができる。多層フィルタは、第１のロケーションにおいて信号経路と電気的に接続され、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続された導電層を備えるインダクタを備えることができる。
本開示の別の実施形態によれば、多層フィルタを形成する方法が、第１の誘電体層の上に重なる導電層を備える信号経路を形成することを含むことができる。信号経路の導電層は、第１の方向に細長くすることができる。信号経路の導電層は、第１の方向と位置合わせされた第１の縁部と、第１の縁部と平行な第２の縁部とを有することができる。信号経路の導電層は、第２の方向に延び、第１の方向において第１の縁部と第２の縁部との間に位置する、突起部を備えることができる。突起部は、第１の縁部と平行であり、第２の方向において、第１の縁部から、約５０マイクロメートル（５０ミクロン）よりも大きい突起部長さだけオフセットされた、端縁部を有することができる。方法は、第２の誘電体層の上に重なる導電層を備えるインダクタを形成することを含むことができる。方法は、インダクタが、第１のロケーションにおいて信号経路と電気的に接続され、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続されるように、第１および第２の誘電体層を積層することを含むことができる。
当業者に対する、本開示の十分で実施可能な開示は、その最良の実施態様を含めて、添付の図面を参照しながら本明細書の残りの部分において、より詳細に記載される。
本開示の態様によるバンドパスフィルタの簡単な概略図である。 本開示の態様による別のバンドパスフィルタの簡単な概略図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 図３Ａおよび図３Ｂのフィルタの側面図である。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａ～図９Ｄの多層フィルタの信号経路および／または図１０Ａ～図１１Ｄの多層フィルタの信号経路と対応することができる信号経路の導電層の平面図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図６Ａおよび図６Ｂのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図８Ａのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図１０Ａのフィルタの側面図である。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのリターン損失のプロットの拡大部分である。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのリターン損失のプロットの拡大部分である。 本開示の態様による、フィルタを含む試験アセンブリの斜視図である。
本明細書および図面における参照符号の繰り返しの使用は、本開示の同じまたは類似の特徴または要素を表すことが意図される。
本考察は例示的な実施形態の説明にすぎず、本開示のより広い態様を限定することは意図されていないことが当業者には理解されるべきであり、このより広い態様は例示的な構造において具体化される。
概して言えば、本開示は、多層フィルタのパスバンド内の周波数において多層フィルタのリターン信号を低減することができる突起部を備える多層フィルタを対象とする。多層フィルタは、第１の方向（例えばＹ方向）および第２の方向（例えばＸ方向）の各々に垂直なＺ方向において積層された複数の誘電体層を備えることができる。第１の方向は、第２の方向に垂直にすることができる。信号経路は、複数の誘電体層のうちの１つの上に重なる導電層を含むことができる。信号経路の導電層は、第１の方向に細長くすることができ、第２の方向に延びる突起部を備えることができる。突起部は、第２の方向において、約５０マイクロメートル（５０ミクロン）よりも大きい長さを有することができる。
突起部は、パスバンド周波数範囲内の多層フィルタのリターン損失を低減することができる。例えば、多層フィルタは、パスバンド周波数範囲内で、－２０ｄＢ未満の周波数においてリターン損失を呈することができる。同様に、いくつかの実施形態では、多層フィルタは、ローパスフィルタとして構成することができ、カットオフ周波数未満の周波数において－２０ｄＢ未満のリターン損失を呈することができる。いくつかの実施形態では、多層フィルタは、ハイパスフィルタとして構成することができ、カットオフ周波数を超える周波数において、－２０ｄＢ未満のリターン損失を呈することができる。
多層フィルタは１つまたは複数の誘電材料を含むことができる。いくつかの実施形態では、１つまたは複数の誘電材料は低い誘電率を有することができる。誘電率は、約１００未満、いくつかの実施形態では約７５未満、いくつかの実施形態では約５０未満、いくつかの実施形態では約２５未満、いくつかの実施形態では約１５未満、およびいくつかの実施形態では約５未満とすることができる。例えば、いくつかの実施形態では、誘電率は、約１．５～１００、いくつかの実施形態では約１．５～約７５、およびいくつかの実施形態では約２～約８の範囲をとることができる。誘電率は、２５℃の動作温度および１ＭＨｚの周波数においてＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定することができる。誘電正接は、約０．００１～約０．０４、いくつかの実施形態では約０．００１５～約０．００２５の範囲をとることができる。
いくつかの実施形態では、１つまたは複数の誘電材料は、有機誘電材料を含むことができる。例示的な有機誘電体は、ＰｏｌｙｃｌａｄのＬＤ６２１およびＰａｒｋ／Ｎｅｌｃｏ ＣｏｒｐｏｒａｔｉｏｎのＮ６０００シリーズ等のポリフェニルエーテル（ＰＰＥ）をベースとする材料、Ｒｏｇｅｒｓ ＣｏｒｐｏｒａｔｉｏｎまたはＷ．Ｌ．Ｇｏｒｅ＆Ａｓｓｏｃｉａｔｅｓ，Ｉｎｃ．の液晶ポリマー（ＬＣＰ）等のＬＣＰ、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ．の４０００シリーズ等の炭化水素複合体、ならびにＰａｒｋ／Ｎｅｌｃｏ Ｃｏｒｐ．のＮ４０００シリーズ等のエポキシ系積層体を含む。例えば、例は、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、およびグラフト樹脂等の他の熱可塑性材料、または類似の低誘電率で低損失の有機材料を含む。
いくつかの実施形態では、誘電材料は、セラミック充填エポキシとすることができる。例えば、誘電材料は、ポリマー（例えば、エポキシ）等の有機化合物を含むことができ、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ、または他の適当なセラミックもしくはガラス接着材料等のセラミック誘電材料の粒子を含有することができる。
しかしながら、Ｎ６０００、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、（Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎの）Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、炭化水素、テフロン、ＦＲ４、エポキシ、ポリアミド、ポリイミド、およびアクリレート、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ＢＴ樹脂化合物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）、熱硬化性樹脂（例えば、Ｈｉｔａｃｈｉ ＭＣＬ－ＬＸ－６７Ｆ）、およびグラフト樹脂等の他の熱可撓性材料、または類似の低誘電率で低損失の有機材料を含む他の材料が利用されてもよい。
加えて、いくつかの実施形態では、限定ではないが、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ等の、セラミック、半導体もしくは絶縁材料、または他の適切なセラミックまたはガラス接着材料を含む非有機誘電材料を用いることができる。代替的に、誘電材料は、回路基板材料して一般的なエポキシ（セラミック混合有りまたはなし、グラスファイバー有りまたはなし）等の有機化合物、または誘電体として普及している他のプラスチック等の有機化合物であってもよい。これらの場合、導体は、通例、パターンを提供するように化学的にエッチングされた銅箔である。また更なる実施形態において、誘電材料は、ＮＰＯ（ＣＯＧ）、Ｘ７Ｒ、Ｘ５Ｒ Ｘ７Ｓ、Ｚ５Ｕ、Ｙ５Ｖおよびチタン酸ストロンチウムのうちの１つ等の比較的高誘電率（Ｋ）を有する材料を含むことができる。そのような例において、誘電材料は、１００を超える、例えば、約１００～約４０００の範囲内の、いくつかの実施形態では、約１０００～約３０００の範囲内の誘電率を有することができる。
いくつかの実施形態では、多層フィルタは、入力および出力を有する信号経路を含むことができる。信号経路は、誘電体層のうちの１つまたは複数の上に重なる１つまたは複数の導電層を含むことができる。導電層は、多岐にわたる導電性材料を含むことができる。例えば、導電層は、銅、ニッケル、金、銀、または他の金属もしくは合金を含むことができる。導電層は、それぞれの誘電体層の上に直接形成することができる。代替的に、１つまたは複数の中間層またはコーティングは、導電層と、それぞれの誘電体層との間に配置することができる。本明細書において用いられるとき、「上に形成される」とは、誘電体層上に直接形成された導電層、または間に中間層もしくはコーティングを有して誘電体層の上に重なる導電層を指すことができる。
導電層は、多岐にわたる適切な技法を用いて形成することができる。サブトラクティブ、セミアディティブ、またはフルアディティブプロセスを、導電性材料のパネルまたはパターン電気めっきと共に用い、その後プリントおよびエッチングステップを行って、パターニングされた導電層を定義することができる。フォトリソグラフィ、めっき（例えば、電解めっき）、スパッタリング、真空蒸着、プリント、または他の技法を用いて、導電層を形成することができる。例えば、導電性材料の薄い層（例えば、箔）を、誘電体層の表面に接着（例えば、積層）することができる。導電性材料の薄い層を、マスクおよびフォトリソグラフィを用いて選択的にエッチングして、誘電材料の表面上の導電性材料の所望のパターンを生成することができる。
いくつかの実施形態では、多層フィルタは、誘電体層のうちの１つまたは複数に形成された１つまたは複数のビアを含むことができる。例えば、ビアは、１つの誘電体層上の導電層を、別の誘電体層上の導電層に電気的に接続することができる。ビアは、銅、ニッケル、金、銀、または他の金属もしくは合金等の多岐にわたる導電性材料を含むことができる。ビアは、貫通孔をドリル加工（例えば、機械的ドリル加工、レーザードリル加工）し、例えば、無電気めっきまたは銅シードを用いて貫通孔に導電性材料をめっきすることによって形成することができる。ビアを導電性材料で充填し、導電性材料の堅柱が形成されるようにすることができる。代替的に、貫通孔の内面は、ビアが中空となるようにめっきすることができる。ビアは、Ｚ方向において、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満の長さを有することができる。
いくつかの実施形態では、誘電体層のうちの少なくともいくつかは、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１２０マイクロメートル（１２０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満、いくつかの実施形態では６０マイクロメートル（６０ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）未満、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）未満、およびいくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満の厚みを有することができる。
多層フィルタは、多層フィルタのパスバンド周波数範囲内の周波数についての低い挿入損失等の優れた性能特性を呈することができる。パスバンド周波数範囲は、連続周波数範囲として定義することができ、この連続周波数範囲内で、多層フィルタは、約－５ｄＢよりも大きい、いくつかの実施形態では約－３ｄＢよりも大きい、およびいくつかの実施形態では約－２ｄＢよりも大きい挿入損失を呈する。
加えて、多層フィルタは、パスバンド周波数範囲からパスバンド外の周波数への急なロールオフを呈することができる。例えば、パスバンド周波数範囲のすぐ外側の周波数について、挿入損失は、約０．１ｄＢ／ＭＨｚ、いくつかの実施形態では、約０．２ｄＢ／ＭＨｚよりも高い、いくつかの実施形態では約０．３ｄＢ／ＭＨｚも高い、およびいくつかの実施形態では約０．４ｄＢ／ＭＨｚよりも高い比率で減少することができる。
多層フィルタは、広範にわたる温度にわたって一定した性能特性（例えば、挿入損失、リターン損失等）を呈することもできる。いくつかの実施形態では、多層フィルタの挿入損失は、大きな温度範囲にわたって５ｄＢ以下未満で変動することができる。例えば、多層フィルタは、約２５℃で、第１の周波数において第１の挿入損失を呈することができる。多層フィルタは、第２の温度で、概ね第１の周波数において第２の挿入損失を呈することができる。第１の温度と第２の温度との間の温度差は、約７０℃以上、いくつかの実施形態では約６０℃以上、いくつかの実施形態では約５０℃以上、いくつかの実施形態では約３０℃以上、およびいくつかの実施形態では約２０℃以上とすることができる。例として、第１の温度は２５℃とすることができ、第２の温度は８５℃とすることができる。別の例として、第１の温度は２５℃とすることができ、第２の温度は－５５℃とすることができる。第２の挿入損失と第１の挿入損失との差は、約５ｄＢ以下、いくつかの実施形態では約２ｄＢ以下、いくつかの実施形態では約１ｄＢ以下、いくつかの実施形態では、約０．７５ｄＢ以下、いくつかの実施形態では約０．５ｄＢ以下、およびいくつかの実施形態では、約０．２ｄＢ以下とすることができる。
いくつかの実施形態では、多層フィルタは、約０．５ｍｍ～約３０ｍｍ、いくつかの実施形態では、約１ｍｍ～約１５ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体長さを有することができる。
いくつかの実施形態では、多層フィルタは、約０．２ｍｍ～約２０ｍｍ、いくつかの実施形態では約０．５ｍｍ～約１５ｍｍ、いくつかの実施形態では約１ｍｍ～約１０ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体幅を有することができる。
多層フィルタは、通常、低プロファイルまたは薄型とすることができる。例えば、いくつかの実施形態では、多層フィルタは、約１００マイクロメートル（１００ミクロン）～約２ｍｍ、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）～約１ｍｍ、およびいくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約３００マイクロメートル（３００ミクロン）の範囲をとる全体厚みを有することができる。
用いられる特定の構成にかかわらず、本発明者らは、信号経路突起部の形状および配置に対する選択的制御を通じて、選択周波数内で（例えばパスバンド周波数範囲内で）低いリターン損失を呈する多層フィルタを達成することができることを発見した。
より詳細には、信号経路は、第１の方向（例えばＹ方向）に細長い導電層を含むことができる。突起部は、第１の方向に垂直な第２の方向（例えばＹ方向）において信号経路から延びることができる。信号経路の導電層は、第１の縁部および第２の縁部を有することができる。第１の縁部および第２の縁部の各々は、第１の方向と平行にすることができる。突起部は、第１の方向において第１の縁部と第２の縁部との間に位置することができる。突起部は、第１の縁部と平行であり、第２の方向において第１の縁部から突起部長さだけオフセットされた端縁部を有することができる。突起部長さは、約５０マイクロメートル（５０ミクロン）～約１２００マイクロメートル（２００ミクロン）、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）～約４００マイクロメートル（４００ミクロン）の範囲をとることができ、例えば約２００マイクロメートル（２００ミクロン）とすることができる。
第１の縁部は、比較的小さな距離だけ第２の縁部から離間させることができる。例えば、距離は、第２の方向（例えばＸ方向）において、第１の縁部と第２の縁部との間に定義することができる。いくつかの実施形態では、距離は、２００マイクロメートル（２００ミクロン）未満、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）未満、いくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満、いくつかの実施形態では約１０マイクロメートル（１０ミクロン）未満とすることができる。
突起部は、入力との１つまたは複数の電気接続部の比較的近くに位置することができる。電気接続部は、ビアまたは他の適切な垂直方向の電気接続部（例えば、キャスタレーション、外部めっき等）を含むことができる。より詳細には、突起部は、第２の方向（例えばＸ方向）と平行な第１の側縁部を有することができる。第１の側縁部は、端縁部と第１の縁部との間に延びることができる。第１の方向（例えばＹ方向）において、第１の側縁部と電気接続部との間に距離を定義することができる。いくつかの実施形態では、距離は、約５００マイクロメートル（５００ミクロン）未満、いくつかの実施形態では約４００マイクロメートル（４００ミクロン）未満、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）未満、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、例えば約５０マイクロメートル（５０ミクロン）とすることができる。
突起部は、突起部長さに垂直な方向における幅を有することができる。例えば、突起部は、第２の方向（例えばＸ方向）と平行な第２の側縁部を有することができる。第２の側縁部は、第１の側縁部とも平行にすることができる。第２の側縁部は、端縁部と第２の縁部との間に延びる（例えば接続する）ことができる。第２の側縁部は、第１の側縁部から突起部幅だけ離間させることができる。いくつかの実施形態では、突起部幅は、約５０マイクロメートル（５０ミクロン）～約１２００マイクロメートル（２００ミクロン）、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）～約４００マイクロメートル（４００ミクロン）の範囲をとることができ、例えば約３００マイクロメートル（３００ミクロン）とすることができる。
長さ対幅比は、突起部長さ対突起部幅の比として定義することができる。長さ対幅比は、約０．２～約２、いくつかの実施形態では約０．３～約１．８、いくつかの実施形態では約０．４～約１．５、およびいくつかの実施形態では約０．５～約１．２の範囲をとることができる。
突起部の第２の縁部は、第１のインダクタの縁部と概ね位置合わせすることができる。第１のインダクタの縁部は、第２の方向（例えばＸ方向）と位置合わせすることができる。第１の方向（例えばＹ方向）における距離は、突起部の第２の縁部と第１のインダクタとの間に定義することができる。距離は、約２００マイクロメートル（２００ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）未満、いくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満、およびいくつかの実施形態では約１０マイクロメートル（１０ミクロン）未満とすることができる。
信号経路は、第１の縁部と第３の縁部との間で第２の方向（例えばＸ方向）に第１の幅を有することができる。第３の縁部は第１の縁部と平行にすることができる。第１の幅は、約１００マイクロメートル（１００ミクロン）～約１２００マイクロメートル（２００ミクロン）、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）～約４００マイクロメートル（４００ミクロン）の範囲をとることができ、例えば約３５０マイクロメートル（５０ミクロン）とすることができる。
信号経路は、第２の方向（例えばＸ方向）に第２の幅を有することができる。第２の幅は、端縁部と第３の縁部との間に定義することができる。第２の幅は、約２００マイクロメートル（２００ミクロン）～約１４００マイクロメートル（４００ミクロン）、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）～約１０００マイクロメートル（１０００ミクロン）、いくつかの実施形態では約４００マイクロメートル（４００ミクロン）～約８００マイクロメートル（８００ミクロン）の範囲をとることができ、例えば約６００マイクロメートル（６００ミクロン）とすることができる。
信号経路は、第２の方向（例えばＸ方向）に第３の幅を有することができる。第３の幅は、第２の縁部と第３の縁部との間に定義することができる。第３の幅は、約１００マイクロメートル（１００ミクロン）～約１２００マイクロメートル（２００ミクロン）、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約８００マイクロメートル（８００ミクロン）、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）～約４００マイクロメートル（４００ミクロン）の範囲をとることができ、例えば約３００マイクロメートル（３００ミクロン）とすることができる。
第２の幅対第１の幅の比は、信号経路の導電層の第１の幅に対する第２の幅の比として定義することができる。第２の幅対第１の幅の比は、約１．０５～約３、いくつかの実施形態では約１．１～約２．５、いくつかの実施形態では約１．２～約２．２、いくつかの実施形態では約１．３～約２、およびいくつかの実施形態では約１．５～約１．７の範囲をとることができる。
突起部は、Ｚ方向において、他の導電層から、少なくとも約３０マイクロメートル（３０ミクロン）、いくつかの実施形態では少なくとも約５０マイクロメートル（５０ミクロン）、いくつかの実施形態では少なくとも約１００マイクロメートル（１００ミクロン）、いくつかの実施形態では少なくとも約１５０マイクロメートル（１５０ミクロン）、いくつかの実施形態では少なくとも約２００マイクロメートル（２００ミクロン）、いくつかの実施形態では少なくとも約３００マイクロメートル（３００ミクロン）だけ離間させることができる。
いくつかの実施形態では、多層フィルタは、バンドパスフィルタとして構成することができ、パスバンド周波数範囲を有することができる。多層フィルタは、パスバンド周波数範囲内の周波数において、－１５ｄＢ未満、いくつかの実施形態では－２０ｄＢ未満、いくつかの実施形態では－２５ｄＢ未満、いくつかの実施形態では約－３０ｄＢ未満、いくつかの実施形態では約－３５ｄＢ未満、およびいくつかの実施形態では約４０ｄＢ未満のリターン損失を呈することができる。
例えば、多層フィルタは、パスバンド周波数範囲内のいくつかまたは全ての周波数にわたって－１０ｄＢ未満のリターン損失値を呈することができる。例えば、第１の周波数範囲を第１の周波数と第２の周波数との間に定義することができ、第１の周波数および第２の周波数の各々が、パスバンド周波数範囲内に入ることができる。第１の周波数範囲の第２の周波数と第１の周波数との差は、約５ＧＨｚ以上、いくつかの実施形態では約４ＧＨｚ以上、いくつかの実施形態では約２ＧＨｚ以上、およびいくつかの実施形態では約１ＧＨｚ以上とすることができる。
例えば、多層フィルタは、パスバンド周波数範囲内のいくつかまたは全ての周波数にわたって－１５ｄＢ未満のリターン損失値を呈することができる。例えば、第２の周波数範囲は、第１の周波数と第２の周波数との間に定義することができ、第１の周波数および第２の周波数の各々が、パスバンド周波数範囲内に入ることができる。第２の周波数範囲の第２の周波数と第１の周波数との差は、３ＧＨｚ以上、いくつかの実施形態では２ＧＨｚ以上、およびいくつかの実施形態では１ＧＨｚ以上とすることができる。
いくつかの実施形態では、多層フィルタは、パスバンド周波数範囲内に入るような第３の周波数範囲にわたって－２０ｄＢ未満のリターン損失値を呈することができる。例えば、第３の周波数範囲は、第１の周波数と第２の周波数との間に定義することができる。第３の周波数範囲の第２の周波数と第１の周波数との差は、１，４００ＭＨｚ以上、いくつかの実施形態では１，０００ＭＨｚ以上、いくつかの実施形態では８００ＭＨｚ以上、およびいくつかの実施形態では４００ＭＨｚ以上とすることができる。
いくつかの実施形態では、多層フィルタは、パスバンド周波数範囲内に入る第４の周波数範囲にわたって－３０ｄＢ未満のリターン損失値を呈することができる。第４の範囲は、第１の周波数と第２の周波数との間に定義することができ、第１の周波数および第２の周波数の各々が、パスバンド周波数範囲内に入ることができる。第４の周波数範囲の第２の周波数と第１の周波数との差は、２００ＭＨｚ以上、およびいくつかの実施形態では１００ＭＨｚ以上とすることができる。
いくつかの実施形態では、多層フィルタは、高周波数における動作のために構成することができる。多層フィルタは、６ＧＨｚよりも高い特性周波数（例えば、ローパス周波数、ハイパス周波数、バンドパス周波数の上限、またはバンドパス周波数の下限）を有することができる。いくつかの実施形態では、フィルタは、約６ＧＨｚよりも高い、いくつかの実施形態では約１０ＧＨｚよりも高い、いくつかの実施形態では約１５ＧＨｚよりも高い、いくつかの実施形態では約２０ＧＨｚよりも高い、いくつかの実施形態では約２５ＧＨｚよりも高い、いくつかの実施形態では約３０ＧＨｚよりも高い、いくつかの実施形態では約３５ＧＨｚよりも高い、いくつかの実施形態では約４０ＧＨｚよりも高い、いくつかの実施形態では約４５ＧＨｚよりも高い、いくつかの実施形態では約５０ＧＨｚよりも高い、いくつかの実施形態では約６０ＧＨｚよりも高い、いくつかの実施形態では約７０ＧＨｚよりも高い、およびいくつかの実施形態では約８０ＧＨｚよりも高い特性周波数を有することができる。
例えば、いくつかの実施形態では、多層フィルタのパスバンド周波数範囲は、約６ＧＨｚよりも大きい、いくつかの実施形態では１０ＧＨｚよりも大きい、いくつかの実施形態では２０ＧＨｚよりも大きい、いくつかの実施形態では３０ＧＨｚよりも大きい、いくつかの実施形態では４０ＧＨｚよりも大きい、いくつかの実施形態では５０ＧＨｚよりも大きい、いくつかの実施形態では約６０ＧＨｚよりも大きい、いくつかの実施形態では約７０ＧＨｚよりも大きい、およびいくつかの実施形態では約８０ＧＨｚよりも大きい下限を有することができる。
Ｉ．多層フィルタ
図１は、本開示の態様による多層フィルタ１００の簡単な概略図である。フィルタ１００は、１つまたは複数のインダクタ１０２、１０４、１０６と、１つまたは複数のコンデンサ１０８、１１０、１１２とを備えることができる。入力電圧（図１においてＶｉによって表される）を、フィルタ１００に入力することができ、出力電圧（図１においてＶｏによって表される）をフィルタ１００によって出力することができる。バンドパスフィルタ１００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ１００を透過することを可能にしながら、低周波数および高周波数を大幅に低減することができる。上記で説明した簡単なフィルタ１００は、バンドパスフィルタの簡単な例にすぎず、本開示の態様を、より複雑なバンドパスフィルタに適用することができることを理解されたい。加えて、本開示の態様は、例えば、ローパスフィルタまたはハイパスフィルタを含む他のタイプのフィルタに適用されてもよい。
図２は、本開示の態様によるバンドパスフィルタ２００の例示的な実施形態の概略図である。フィルタ２００の入力２０２と出力２０４との間に信号経路２０１を定義することができる。フィルタ２００の入力２０２とグラウンド２０６との間で入力電圧（図１においてＶｉによって表される）をフィルタ２００に入力することができる。出力２０４とグラウンド２０６との間で出力電圧（図１においてＶｏによって表される）をフィルタ２００によって出力することができる。
フィルタ２００は、互いに並列に電気的に接続された第１のインダクタ２０８および第１のコンデンサ２１０を備えることができる。第１のインダクタ２０８および第１のコンデンサ２１０は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。フィルタ２００は、互いに並列に電気的に接続された第２のインダクタ２１２および第２のコンデンサ２１４を備えることができる。第２のインダクタ２１２および第２のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第３のインダクタ２１０および第３のコンデンサ２１４を備えることができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第４のインダクタ２２０および第４のコンデンサ２２２を備えることができる。第４のインダクタ２２０および第４のコンデンサ２２２は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。
インダクタ２０８、２１２、２１６、２２０のインダクタンス値、およびコンデンサ２１０、２１４、２１８、２２２の容量値を選択して、バンドパスフィルタ２００の所望のパスバンド周波数範囲を生成することができる。バンドパスフィルタ２００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ２００を透過することを可能にしながら、パスバンド周波数範囲外の周波数を大幅に低減することができる。
図３Ａおよび図３Ｂは、本開示の態様による例示的なバンドパスフィルタ３００の斜視図である。図３Ｃは、図３Ａおよび図３Ｂのフィルタ３００の側面図である。図３Ａ～図３Ｃを参照すると、バンドパスフィルタ３００は、複数の誘電体層（明確にするために透明）を備えることができる。図３Ｃを参照すると、第１の誘電体層３０４、第２の誘電体層３０６、および第３の誘電体層３０８を積層して、一体構造を形成することができる。フィルタ３００は、プリント回路基板等の実装表面３０２に実装することができる。導電層３０３、３０５、３０７、３０９は、誘電体層３０４、３０６、３０８上に形成することができる。導電層３０３は、第１の誘電体層３０４の底面に形成することができる。導電層３０５、３０７は、第２の誘電体層３０６のそれぞれ上面および底面に形成することができる。グラウンドは、フィルタ３００の底面（導電層３０３の底面）に沿って露出および／または終端するグラウンドプレーン３１２を含むことができる。実装表面は、グラウンドプレーン３１２と接続するための１つまたは複数の端子３１０を含むことができる。
図４Ａ～図４Ｅは、フィルタ３００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図４Ａは、実装表面３０２および第１の導電層３０３を示す。図４Ｂは、第１の誘電体層３０４の底面に形成されたグラウンドプレーン３１２を示す。図４Ｃは、第１の誘電体層３０４の上面に形成された導電層３０５を更に示す。図４Ｄは、第２の誘電体層３０６上に形成された導電層３０７を更に示す。図４Ｅは、第３の層３０８上に形成された導電層３０９を示す。誘電体層３０４、３０６、３０８は、様々なパターニングされた導電層３０３、３０５、３０７、３０９の相対的再配置を示すために透明である。
バンドパスフィルタ３００は、入力３１８および出力３２０を有する信号経路３１６を備えることができる。信号経路３１６は、入力３１８および出力３２０を電気的に接続することができる。より詳細には、信号経路３１６は、複数の誘電体層、ならびに／または複数の誘電体層３０４、３０６、３０８内およびこれらの誘電体層上に形成され、入力３１８と出力３２０との間に電気的に接続されたビアを備えることができる。信号経路３１６は、入力３１８を、第１の層３０４と第２の層３０６との間に配設された中間導電層３２４と電気的に接続する１つまたは複数のビア３２２を備えることができる。信号経路３１６は、中間層３２４を第２の誘電体層３０６上に形成された導電層３２８と電気的に接続する１つまたは複数のビア３２６を備えることができる。
第２の層３６０の上面に形成された信号経路３１６の一部分３３６と、誘電材料の第２の層３０６の下面に形成された導電層３３０との間に第１のコンデンサを形成することができる。導電層３３０は、グラウンドプレーン３１２と電気的に接続することができる。フィルタ３００の第１のコンデンサは、図２の回路図２００の第１のコンデンサ２１０と対応することができる。導電層３３０は、信号経路３１６の一部分３３６と容量結合することができる。導電層３３０は、Ｚ方向における信号経路３１６の一部分３３６から離間させることができる。導電層３３０は、１つまたは複数のビア３３４によってグラウンドプレーン３１２と電気的に接続することができる。第１のコンデンサは自己整合することができる。
第１のコンデンサは、第１のコンデンサの電極の相対的ずれに対し影響を受けにくくすることができる。これは「自己整合」として説明することができる。フィルタ３００の第１のインダクタ３４２は、図２の回路図２００の第１のインダクタ２０８と対応することができる。第１のインダクタ３４２は、コネクタ部分３３８によって、第１のコンデンサを形成する信号経路３１６の一部分３３６と接続することができる。第１のインダクタ３４２は、１つまたは複数のビア３４４（図３Ｂに最も良好に見られる）によってグラウンドプレーン３１２と電気的に接続することができる。
フィルタ３００の信号経路３１６は第２のインダクタ３４６を含むことができ、第２のインダクタ３４６は、図２の回路図２００の第２のインダクタ２１２と対応することができる。第２のインダクタ３４６は、第３の層３０８（図３Ｃに最も良好に見られる）上に形成することができる。第２のインダクタ３４６は、第１のロケーション３４９および第２のロケーション３５１の各々において、信号経路３１６と電気的に接続することができる。換言すれば、第２のインダクタ３４６は、入力３１８と出力３２０との間で信号経路３１６の一部分を形成することができる。
１つまたは複数のビア３４８は、第１のロケーション３４９において第２のインダクタ３４６を第２の層３０６（図３Ｂ、図４Ｄおよび図４Ｅに最も良好に見られる）の信号経路３１６の一部分３５４と接続することができる。１つまたは複数のビア３４８が、第２のロケーション３５１において第１の誘導性素子３４６を第２の層３０６の上面の信号経路３１６の一部分３６９の各々、および第２の層３０６の底面の導電層３５２（以下で説明する、信号経路３１６の一部分３５４と共に第２のコンデンサを形成する）と接続することができる。図３Ａおよび図４Ｅにおいて最も良好に見られるように、インダクタ３４６は４つの角部を有することができる。したがって、第１のインダクタ３４６は、半円を超える「ループ」を形成することができる。
第２のコンデンサは、導電層３５２と、信号経路３１６の一部分３５４との間に形成することができる。第２のコンデンサは、図２の回路図２００の第２のコンデンサ２１４と対応することができる。第２のコンデンサは自己整合コンデンサとすることができる。
フィルタ３００の第３のインダクタ３５６は、図２の回路図２００の第３のインダクタ２１６と対応することができる。第３のインダクタ３５６は、第１のロケーション３５７における１つまたは複数のビア３６０によって、第２のインダクタ３４６と接続された信号経路３１６の一部分３６９と接続することができる。第３のインダクタ３５６は、第２のロケーション３５９における１つまたは複数のビア３６０によって、出力３２０と接続された信号経路３１６の一部分３６１と接続することができる。信号経路３１６の一部分３６１は、１つまたは複数のビア３６６および／または中間層３６８によって、出力３２０と電気的に接続することができる。換言すれば、第３のインダクタ３５６は、第２のインダクタ３４６と出力３２０との間で信号経路３１６の一部分を形成することができる。
第３のコンデンサは、第３のインダクタ３５６と並列に形成することができる。第３のコンデンサは、図２の回路図２００の第３のコンデンサ２１４と対応することができる。フィルタ３００の第３のコンデンサは、信号経路３１６の一部分３６９と容量性結合された導電層３６７を含むことができる。
第４のインダクタ３７０は、ビア３７４によって、第１のロケーション３７１において信号経路３１６と、第２のロケーション３７３においてグラウンドプレーン３１２と電気的に接続することができる。ビア３７４は、中間層３７６によって接続することができる。フィルタ３００の第４のインダクタ３７０は、図２の回路図２００の第４のインダクタ２２０と対応することができる。フィルタ３００の第４のインダクタ３７０は、出力３２０と電気的に接続された信号経路３１６の一部分３６１において、信号経路３１６と接続することができる。第４のインダクタ３７０は、３つの角部３７２を有することができ、概ね四分円のループを形成することができる。
第４のコンデンサは、出力３２０と接続された信号経路３１６の一部分３６１と容量性結合された導電層３８０を含むことができる。第４のコンデンサの導電層３８０は、ビア３８２によって、グラウンドプレーン３１２と電気的に接続することができる。第４のコンデンサは、図２の回路図２００の第４のコンデンサ２２２と対応することができる。
図６Ａは、本開示の態様による多層フィルタ６００の別の実施形態の斜視図を示す。図６Ｂは、図６Ａの多層フィルタ６００の別の斜視図を示す。フィルタ６００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ６００は、入力６０２と、出力６０４と、入力６０２および出力６０４を接続する信号経路６０６とを備えることができる。フィルタ６００は、１つまたは複数のグラウンド電極６１０と電気的に接続されたグラウンドプレーン６０８も備えることができる。
フィルタ６００は、グラウンドプレーン６０８と電気的に接続された第１のインダクタ６１２を備えることができる。第１のインダクタ６１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ６００は、グラウンドプレーン６０８と電気的に結合された第１のコンデンサ６１４を備えることができる。第１のコンデンサ６１４は、図２を参照して上記で説明した回路図２００の第１のコンデンサ２１０と対応することができる。
フィルタ６００は、互いに並列に接続された第２のインダクタ６１６および第２のコンデンサ６１８を備えることができる。第２のインダクタ６１６および第２のコンデンサ６１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ６１６および第２のコンデンサ６１８は、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる。フィルタ６００は、互いに並列に接続され、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる第３のインダクタ６２０および第３のコンデンサ６２２を備えることができる。第３のインダクタ６２０および第３のコンデンサ６２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ６００は、互いに並列に接続され、信号経路６０６とグラウンドプレーン６０８との間で接続された第４のインダクタ６２４および第４のコンデンサ６２６を備えることができる。第４のインダクタ６２４および第４のコンデンサ６２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ６１２、６１６、６２０、６２４およびコンデンサ６１４、６１８、６２２、６２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア６２７によって接続することができる。インダクタ６１２、６１６、６２０、６２４の各々は、それぞれの第１のロケーションにおいて信号経路６０６と接続し、それぞれの第２のロケーションにおいて信号経路６０６またはグラウンドプレーン６０８と接続することができる。インダクタ６１２、６１６、６２０、６２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ６１２、６１６、６２０、６２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図６Ｃは、図６Ａおよび図６Ｂのフィルタ６００の側面図である。バンドパスフィルタ６００は、複数の誘電体層（明確にするために図６Ａおよび図６Ｂにおいて透明である）を備えることができる。図６Ｃを参照すると、第１の層６３２、第２の層６３６、および第３の層６４０を積層して、一体構造を形成することができる。誘電体層６３２、６３６、６４０の上に導電層６３０、６３４、６３８、６４２を形成することができる。第１の誘電体層６３２の底面に導電層６３０を形成することができる。第２の誘電体層６３６のそれぞれ上面および底面に導電層６３４、６３８を形成することができる。第３の誘電体層６４０の上面に導電層６４２を形成することができる。
図７Ａ～図７Ｄは、図６Ａ～図６Ｃのフィルタ６００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図７Ａは、プリント回路基板等の実装表面６２８を示す。第１の導電層６３０は、第１の層６３２の底面および上面に形成することができるグラウンドプレーン６０８を含むことができる。図７Ｂは、第１の誘電体層６３２上に形成された第２の導電層６３４を更に示す。第２の導電層６３４は、第１のコンデンサ６１４、第２のコンデンサ６１８、第３のコンデンサ６２２および第４のコンデンサ６２６を備えることができる。図７Ｃは、第２の誘電体層６３６上に形成された第３の導電層６３８を更に示す。第３の導電層６３８は、信号経路６０６の一部分および第１のインダクタ６１２を備えることができる。図７Ｄは、第４の誘電体層６４０上に形成された第４の導電層６４２を示す。第４の導電層６４２は、第２のインダクタ６１６、第３のインダクタ６２２、および第４のインダクタ６２４を備えることができる。誘電体層６３２、６３６、６４０は、様々なパターニングされた導電層６３０、６３４、６３８、６４２の相対的再配置を示すために透明である。
図８Ａは、本開示の態様による多層フィルタ８００の別の実施形態の斜視図を示す。フィルタ８００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ８００は、入力８０２と、出力８０４と、入力８０２および出力８０４を接続する信号経路８０６とを備えることができる。フィルタ８００は、１つまたは複数のグラウンド電極８１０と電気的に接続されたグラウンドプレーン８０８も含むことができる。
フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のインダクタ８１２を備えることができる。第１のインダクタ８１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のコンデンサ８１４を備えることができる。第１のコンデンサ８１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ８００は、互いに並列に接続された第２のインダクタ８１６および第２のコンデンサ８１８を備えることができる。第２のインダクタ８１６および第２のコンデンサ８１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ８１６および第２のコンデンサ８１８は、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる。フィルタ８００は、互いに並列に接続され、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる、第３のインダクタ８２０および第３のコンデンサ８２２を備えることができる。第３のインダクタ８２０および第３のコンデンサ８２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ８００は、互いに並列に接続され、信号経路８０６とグラウンドプレーン８０８との間で接続された第４のインダクタ８２４および第４のコンデンサ８２６を備えることができる。第４のインダクタ８２４および第４のコンデンサ８２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ８１２、８１６、８２０、８２４およびコンデンサ８１４、８１８、８２２、８２６は、図３～図５Ｄを参照して上記で説明したのと同様の方式でビア８２７によって接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、それぞれの第１のロケーションにおいて信号経路８０６と接続し、それぞれの第２のロケーションにおいて信号経路８０６またはグラウンドプレーン８０８と接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ８１２、８１８、８２０、８２４の各々は、そのそれぞれの有効長に沿ってそれぞれの幅を有することができる。
図８Ｂは、図８Ａのフィルタ８００の側面図である。バンドパスフィルタ８００は、複数の誘電体層（明確にするために図８Ａにおいて透明である）を備えることができる。図８Ｂを参照すると、第１の層８３２、第２の層８３６および第３の層８４０を積層して、一体構造を形成することができる。誘電体層８３２、８３６、８４０上に導電層８３０、８３４、８３８、８４２を形成することができる。第１の誘電体層８３２の底面に導電層８３０を形成することができる。それぞれ、第２の誘電体層８３６の上面および底面に導電層８３４、８３８を形成することができる。第３の誘電体層８４０の上面に導電層８４２を形成することができる。
図９Ａ～図９Ｄは、図８Ａおよび図８Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図９Ａは、プリント回路基板等の実装表面８２８を示す。第１の導電層８３０は、第１の層８３２の底面および上面に形成することができるグラウンドプレーン８０８を含むことができる。図９Ｂは、第１の誘電体層８３２上に形成された第２の導電層８３４を更に示す。第２の導電層８３４は、第１のコンデンサ８１４、第２のコンデンサ８１８、第３のコンデンサ８２２および第４のコンデンサ８２６を含むことができる。図９Ｃは、第２の誘電体層８３６上に形成された第３の導電層８３８を更に示す。第３の導電層８３８は、信号経路８０６の一部分と、第１のインダクタ８１２とを含むことができる。図９Ｄは、第４の誘電体層８４０上に形成された第４の導電層８４２を示す。第４の導電層８４２は、第２のインダクタ８１６、第３のインダクタ８２２および第４のインダクタ８２４を含むことができる。誘電体層８３２、８３６、８４０は、様々なパターニングされた導電層８３０、８３４、８３８、８４２の相対的再配置を示すために透明である。
図１０Ａは、本開示の態様による多層フィルタ１０００の別の実施形態の斜視図を示す。図１０Ｂは、図１０Ａの多層フィルタ１０００の別の斜視図を示す。フィルタ１０００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似の方式で構成することができる。フィルタ１０００は、入力１００２と、出力１００４と、入力１００２および出力１００４を接続する信号経路１００６とを含むことができる。フィルタ１０００は、１つまたは複数のグラウンド電極１０１０と電気的に接続されたグラウンドプレーン１００８も含むことができる。
フィルタ１０００は、グラウンドプレーン１００８と電気的に接続された第１のインダクタ１０１２を備えることができる。第１のインダクタ１０１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ１０００は、グラウンドプレーン１００８と電気的に結合された第１のコンデンサ１０１４を含むことができる。第１のコンデンサ１０１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ１０００は、互いに並列に接続された第２のインダクタ１０１６および第２のコンデンサ１０１８を含むことができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる。フィルタ１０００は、互いに並列に接続され、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる第３のインダクタ１０２０および第３のコンデンサ１０２２を備えることができる。第３のインダクタ１０２０および第３のコンデンサ１０２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ１０００は、互いに並列に接続され、信号経路１００６とグラウンドプレーン１００８との間で接続された第４のインダクタ１０２４および第４のコンデンサ１０２６を備えることができる。第４のインダクタ１０２４および第４のコンデンサ１０２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ１０１２、１０１６、１０２０、１０２４およびコンデンサ１０１４、１０１８、１０２２、１０２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア１０２７によって接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、それぞれの第１のロケーションにおいて信号経路１００６と接続し、それぞれの第２のロケーションにおいて信号経路１００６またはグラウンドプレーン１００８と接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ１０１２、１０１１０、１０２０、１０２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図１０Ｂは、図１０Ａおよび図１０Ｂのフィルタ１０００の側面図である。バンドパスフィルタ１０００は、複数の誘電体層（明確にするために図１０Ａにおいて透明である）を備えることができる。図１０Ｂを参照すると、第１の層１０３２、第２の層１０３６、第３の層１０４０を積層して、一体構造を形成することができる。誘電体層１０３２、１０３６、１０４０の上に導電層１０３０、１０３４、１０３８、１０４２を形成することができる。第１の誘電体層１０３２の底面に導電層１０３０を形成することができる。第２の誘電体層１０３６のそれぞれ上面および底面に導電層１０３４、１０３８を形成することができる。第３の誘電体層１０４０の上面に導電層１０４２を形成することができる。
図１１Ａ～図１１Ｄは、図１０Ａおよび図１０Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図１１Ａは、プリント回路基板等の実装表面１０２８を示す。第１の導電層１０３０は、第１の層１０３０の底面および上面に形成することができるグラウンドプレーン１００８を含むことができる。図１１Ｂは、第１の誘電体層１０３２上に形成された第２の導電層１０３４を更に示す。第２の導電層１０３４は、第１のコンデンサ１０１４、第２のコンデンサ１０１８、第３のコンデンサ１０２２および第４のコンデンサ１０２６を備えることができる。図１１Ｃは、第２の誘電体層１０３６上に形成された第３の導電層１０３８を更に示す。第３の導電層１０３８は、信号経路１００６の一部分および第１のインダクタ１０１２を備えることができる。図１１Ｄは、第４の誘電体層１０４０上に形成された第４の導電層１０４２を示す。第４の導電層１０４２は、第２のインダクタ１０１６、第３のインダクタ１０２２、および第４のインダクタ１０２４を備えることができる。誘電体層１０３２、１０３６、１０４０は、様々なパターニングされた導電層１０３０、１０３４、１０３８、１０４２の相対的再配置を示すために透明である。
ＩＩ．リターン損失低減突起部
図５は、本開示の態様による多層フィルタの信号経路の導電層５００の上面図である。信号経路は、図８Ａ～図９Ｄを参照して上記で説明した多層フィルタ８００の信号経路８０６および／または図１０Ａ～図１１Ｄを参照して上記で説明した多層フィルタ１０００の信号経路１００６と対応することができる。加えて、いくつかの実施形態では、図３Ａ～図４Ｅを参照して上記で説明したフィルタ３００および／または図６Ａ～図７Ｄを参照して上記で説明したフィルタ６００は、本明細書において説明した突起部を含むように構成することができる。
信号経路８０６の導電層５００は、第１の方向（例えばＹ方向）に細長くすることができ、第２の方向（例えばＸ方向）に延びる突起部５０２を含むことができる。より詳細には、導電層５００は、第１の縁部５０４および第２の縁部５０６を有することができる。第１の縁部５０４および第２の縁部５０６の各々は、第１の方向（例えばＹ方向）と平行にすることができる。第１の縁部５０４は、第２の縁部５０６と概ね位置合わせすることができる。例えば、距離５０７は、第２の方向（例えばＸ方向）において第１の縁部５０４と第２の縁部５０６との間に定義することができる。いくつかの実施形態では、距離５０７は２００マイクロメートル（２００ミクロン）未満とすることができる。
突起部５０２は、第１の方向（例えばＹ方向）において第１の縁部５０４と第２の縁部５０６との間に位置することができる。突起部５０２は、第１の縁部５０４と平行にすることができる端縁部５０８を有することができる。端縁部５０８は、第２の方向（例えばＸ方向）において第１の縁部５０４から突起部長さ５１０だけオフセットすることができる。突起部長さ５１０は、約５０マイクロメートル（５０ミクロン）よりも大きくすることができる。
突起部５０２は、入力８０２との垂直方向の電気接続部５１２の比較的近くに位置することができる（図８Ａ～図９Ｄに示される）。例えば図８Ａ～図９Ｄを参照して説明したように、垂直方向の電気接続部５１２は、１つまたは複数のビアを含むことができる。例えば、垂直方向の電気接続部５１２は、通常、図３Ａ～図４Ｅを参照して、中間層３２４を第２の誘電体層３０６上に形成された導電層３２８と電気的に接続するビア３２６を参照して上記で説明したように構成することができる。代替的に、他の実施形態では、垂直方向の電気接続部５１２は、キャスタレーションまたは外部端子とするか、またはこれを含むことができる。
突起部５０２は、第２の方向（例えばＸ方向）と平行な第１の側縁部５１４を有することができる。第１の側縁部５１４は、端縁部５０８と第１の縁部５０４との間に延びることができる。距離５１６は、第１の方向（例えばＹ方向）において第１の側縁部５０４と電気接続部５１２との間に定義することができる。いくつかの実施形態では、距離５１６は、約５００マイクロメートル（５００ミクロン）未満とすることができる。
突起部５０２は、第２の方向（例えばＸ方向）と平行な第２の側縁部５１８を有することができる。このため、第２の側縁部５１８は、第１の側縁部５１４と平行にすることができる。第２の側縁部５１８は、端縁部５０８と第２の縁部５０６との間に延びる（例えば接続する）ことができる。第２の側縁部５０６は、第１の側縁部５１４から突起部幅５２０だけ離間させることができる。いくつかの実施形態では、突起部幅５２０は、約１００マイクロメートル（１００ミクロン）よりも大きくすることができる。
突起部５０２の第２の縁部５０６は、第１のインダクタ８１２の縁部５２２と概ね位置合わせすることができる。第１のインダクタ８１２の縁部５２２は、第２の方向（例えばＸ方向）と位置合わせすることができる。第１のインダクタ８１２は、図８Ａ～図９Ｄを参照して上記で説明された。第１の方向（例えばＹ方向）における距離は、突起部の第２の縁部５０６と第１のインダクタ８１２との間に定義することができる。距離は、約２００マイクロメートル（２００ミクロン）未満とすることができる。この例において、距離は約０ミクロンである。
信号経路３１６の導電層５００は、第２の方向（例えばＸ方向）において、第１の縁部５０４と第３の縁部５２６との間に第１の幅５２４を有することができる。第３の縁部５２６は、第１の縁部５０４と平行にすることができる。
信号経路３１６の導電層５００は、第２の方向（例えばＸ方向）における第２の幅５２８を有することができる。第２の幅５２８は、第２の方向（例えばＸ方向）において端縁部５０８と第３の縁部５２６との間に定義することができる。
信号経路３１６の導電層５００は、第２の方向（例えばＸ方向）における第３の幅５３０を有することができる。第３の幅５３０は、第２の方向（例えばＸ方向）において第２の縁部５０６と第３の縁部５２６との間に定義することができる。
信号経路３１６の導電層５００には、突起部５０２における電気接続部をなくすことができる。例えば、導電層５００には、第１の方向（例えばＹ方向）における側縁部５１４、５１８間、および／またはＸ方向（例えばＸ方向）における端縁部５０８と第１の縁部５０４との間の電気接続部をなくすことができる。
いくつかの実施形態では、信号経路３１６の導電層５００は、第１の方向（例えばＹ方向）に対し非対称にすることができる。より詳細には、導電層５００は、第３の縁部５２６から第２の方向（例えばＹ方向）に延びる別の突起部を含まなくてもよい。しかしながら、他の実施形態では、導電層５００は、第１の方向（例えばＹ方向）に対し対称であることを含む任意の適切な配置の複数の突起部を含むことができる。
ＩＩＩ．用途
本明細書において説明したフィルタの様々な実施形態は、任意の適切なタイプの電気コンポーネントにおいて用途を見出すことができる。フィルタは、高周波数無線信号を受信、送信、または他の形で用いるデバイスにおいて特定の用途を見出すことができる。例示的な用途は、スマートフォン、信号中継器（例えば、スモールセル）、中継局およびレーダを含む。
実施例
コンピュータモデルを用いて、本開示の態様による多層フィルタをシミュレートした。加えて、フィルタが構築され、試験された。以下の寸法は単なる例として与えられ、本開示の範囲を制限するものではないことを理解されたい。
以下の寸法を有する突起部を備える導電層を有する信号経路を含む様々な多層フィルタ（上記で説明した多層フィルタ８００、１０００を含む）がモデリングされた。
Figure 2022513526000002
誘電体層の厚みは、通常、約１８０マイクロメートル（「ミクロン」）未満とすることができる。例えば、いくつかの実施形態では、第１の層３０４、６３２、８３２、１０３２は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。第２の層３０６、６３６、８３６、１０３６は、約２０マイクロメートル（２０ミクロン）の厚みとすることができる。第３の層３０８、６４０、８４０、１０４０は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。
いくつかの実施形態では、フィルタの全体長さは、４．３ｍｍとすることができる。全体幅は約４ｍｍとすることができる。全体厚は約２３０マイクロメートル（２３０ミクロン）とすることができる。
図１２～図１７は、様々なフィルタのための試験結果およびシミュレーションデータを表す。図１２を参照すると、本開示の態様による多層フィルタが構築され試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。測定パスバンドは、約１３．２ＧＨｚ～約１５．８ＧＨｚである。
図１３を参照すると、本開示の態様による多層フィルタが構築され、試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１６．１ＧＨｚ～約１８．２ＧＨｚである。
図１４を参照すると、図３Ａ～図４Ｅを参照して上記で説明した多層フィルタ３００のシミュレートおよび構築の双方が行われ、物理的に試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１７．０ＧＨｚ～約２１．２ＧＨｚである。
図１５を参照すると、図６Ａ～図７Ｄを参照して上記で説明した多層フィルタ６００がシミュレートされた。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～５０ＧＨｚでプロットされている。パスバンドは約２４．６ＧＨｚ～約２７．８ＧＨｚである。
図１６Ａを参照すると、図５および図８Ａ～図９Ｄを参照して上記で説明したように、突起部５０２を備える上記で説明した多層フィルタ８００がシミュレートされた。突起部５０２を備えないフィルタ８００の変更バージョンもシミュレートされた。図１６Ａは、フィルタ８００の双方のバージョンについて、０ＧＨｚ～５５ＧＨｚのシミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値を提示する。各バージョンについて、パスバンド周波数範囲は約３４．６ＧＨｚ～約３７．４ＧＨｚである。図１６Ａに示すように、リターン損失（Ｓ１１）値は、パスバンド周波数範囲よりもはるかに低い。
図１６Ｂは、３２ＧＨｚ～４０ＧＨｚのシミュレートされたリターン損失（Ｓ１１）値のプロットである。図１６Ｂに示すように、突起部５０２を含むフィルタ８００のバージョンは、突起部５０２のないフィルタのバージョンよりも低いリターン損失値を呈する。より詳細には、突起部５０２を有するフィルタ８００は、以下の表に列挙するようなリターン損失（Ｓ１１）値を呈する。
Figure 2022513526000003
図１７Ａを参照すると、図５および図８Ａ～図９Ｄを参照して上記で説明したように、突起部５０２を備える上記で説明した多層フィルタ１０００がシミュレートされた。突起部５０２を備えないフィルタ１０００の変更バージョンもシミュレートされた。図１７Ａは、フィルタ１０００の双方のバージョンについて、０ＧＨｚ～５５ＧＨｚのシミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値を呈する。各バージョンについて、パスバンド周波数範囲は約４２．９ＧＨｚ～約４６．６ＧＨｚである。図１７Ａに示すように、リターン損失（Ｓ１１）値は、パスバンド周波数範囲内ではるかに低い。
図１７Ｂは、３２ＧＨｚ～４０ＧＨｚのシミュレートされたリターン損失（Ｓ１１）値のプロットである。図１６Ｂに示すように、突起部５０２を備えるフィルタ８００のバージョンは、突起部５０２のないフィルタのバージョンよりも低いリターン損失値を呈する。より詳細には、突起部５０２を有するフィルタ８００は、以下の表にリストされるリターン損失（Ｓ１１）値を呈する。
Figure 2022513526000004
試験方法
図１８を参照すると、本開示の態様に従って、試験アセンブリ１８００を用いて、多層フィルタ１８０２の挿入損失およびリターン損失等の性能特性を試験することができる。フィルタ１８０２は、試験基板１８０４に実装することができる。入力線１８０６および出力線１８０８は、各々試験基板１８０４に接続された。試験基板１８０４は、入力線１８０６をフィルタ１８０２の入力と電気的に接続し、出力線１８０８をフィルタ１８０２の出力と電気的に接続するマイクロストリップ線１８１０を含むことができる。入力信号が、ソース信号発生器（例えば、１８０６ Ｋｅｉｔｈｌｅｙ ２４００シリーズのソース測定ユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ ２４１０－Ｃ ＳＭＵ）を用いて入力線に適用され、フィルタ１８０２の結果としての出力が、（例えば、ソース信号発生器を用いて）出力線１８１０８において測定された。これは、フィルタの様々な構成について繰り返された。
当業者であれば、本開示の趣旨および範囲から逸脱することなく、本開示のこれらのおよび他の変更および変形を行うことができる。加えて、様々な実施形態の態様は、全体的および部分的の双方で入れ替えることができることを理解されたい。更に、当業者であれば、上記の説明が例示の目的にすぎず、添付の特許請求の範囲において更に記載される本開示を限定することを意図しないことを理解するであろう。
本開示の態様によるバンドパスフィルタの簡単な概略図である。 本開示の態様による別のバンドパスフィルタの簡単な概略図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 図３Ａおよび図３Ｂのフィルタの側面図である。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａ～図９Ｄの多層フィルタの信号経路および／または図１０Ａ～図１１Ｄの多層フィルタの信号経路と対応することができる信号経路の導電層の平面図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図６Ａおよび図６Ｂのフィルタの側面図である。 図６Ａおよび図６Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図８Ａのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図１０Ａのフィルタの側面図である。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのリターン損失のプロットの拡大部分である。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのシミュレーションデータのプロットである。 本開示の態様による突起部を備えるフィルタ、および突起部を備えないフィルタのコンピュータ分析からのリターン損失のプロットの拡大部分である。 本開示の態様による、フィルタを含む試験アセンブリの斜視図である。
突起部５０２は、第２の方向（例えばＸ方向）と平行な第１の側縁部５１４を有することができる。第１の側縁部５１４は、端縁部５０８と第１の縁部５０４との間に延びることができる。距離５１６は、第１の方向（例えばＹ方向）において第１の側縁部５１４と電気接続部５１２との間に定義することができる。いくつかの実施形態では、距離５１６は、約５００マイクロメートル（５００ミクロン）未満とすることができる。
突起部５０２は、第２の方向（例えばＸ方向）と平行な第２の側縁部５１８を有することができる。このため、第２の側縁部５１８は、第１の側縁部５１４と平行にすることができる。第２の側縁部５１８は、端縁部５０８と第２の縁部５０６との間に延びる（例えば接続する）ことができる。第２の側縁部５１８は、第１の側縁部５１４から突起部幅５２０だけ離間させることができる。いくつかの実施形態では、突起部幅５２０は、約１００マイクロメートル（１００ミクロン）よりも大きくすることができる。

Claims (23)

  1. 多層フィルタであって、
    第１の方向および第２の方向の各々に垂直なＺ方向において積層された複数の誘電体層であって、前記第１の方向は前記第２の方向に垂直である、複数の誘電体層と、
    入力および出力を有する信号経路であって、前記信号経路は、前記複数の誘電体層のうちの１つの上に重なる導電層を含み、前記信号経路の前記導電層は、前記第１の方向に細長く、前記信号経路の前記導電層は、前記第１の方向と位置合わせされた第１の縁部と、前記第１の縁部と平行な第２の縁部とを有し、前記信号経路の前記導電層は、前記第２の方向に延び、前記第１の方向において前記第１の縁部と前記第２の縁部との間に位置する、突起部を備え、前記突起部は、前記第１の縁部と平行であり、前記第２の方向において、前記第１の縁部から、約５０マイクロメートル（５０ミクロン）よりも大きい突起部長さだけオフセットされた、端縁部とを有する、信号経路と、
    第１のロケーションにおいて前記信号経路と電気的に接続され、第２のロケーションにおいて前記信号経路またはグラウンドのうちの少なくとも一方と電気的に接続された導電層を備えるインダクタと、
    を備える、多層フィルタ。
  2. 前記第２の方向における前記第２の縁部と前記第１の縁部との間の距離は約２００マイクロメートル（２００ミクロン）未満である、請求項１に記載の多層フィルタ。
  3. 前記突起部は、前記第２の方向と平行であり、前記端縁部と前記第１の縁部との間に延びる、第１の側縁部を有する、請求項１に記載の多層フィルタ。
  4. 前記信号経路の前記導電層は、前記信号経路の前記入力と前記導電層との間に垂直方向の電気接続部を含み、前記第１の方向における、前記垂直方向の電気接続部と、前記突起部の前記第１の側縁部との間の距離は、約５００マイクロメートル（５００ミクロン）未満である、請求項３に記載の多層フィルタ。
  5. 前記垂直方向の電気接続経路はビアを含む、請求項４に記載の多層フィルタ。
  6. 前記突起部は、前記第２の方向に平行であり、前記端縁部と前記第２の縁部との間に延びる第２の側縁部を有する、請求項３に記載の多層フィルタ。
  7. 前記第２の側縁部は、約５０マイクロメートル（５０ミクロン）よりも大きい突起部幅だけ前記第１の側縁部から離間される、請求項６に記載の多層フィルタ。
  8. 前記信号経路突起部の前記導電層には、前記突起部における電気接続部がない、請求項１に記載の多層フィルタ。
  9. 前記突起部の長さ対幅比は、約０．２～約２の範囲をとる、請求項１に記載の多層フィルタ。
  10. 前記突起部の第２の幅対第１の幅の比は、約１．０５～約３の範囲をとる、請求項１に記載の多層フィルタ。
  11. 前記突起部は、前記Ｚ方向において、少なくとも約３０マイクロメートル（３０ミクロン）だけ他の導電層から離間される、請求項１に記載の多層フィルタ。
  12. 前記第１のロケーションにおいて前記インダクタを前記信号経路と電気的に接続するビアを更に備える、請求項１に記載の多層フィルタ。
  13. 前記多層フィルタは、パスバンド周波数範囲を有し、パスバンド周波数範囲内の周波数において－２０ｄＢ未満のリターン損失を呈する、請求項１に記載の多層フィルタ。
  14. 前記パスバンド周波数範囲は、約６ＧＨｚよりも高い下限を有する、請求項１３に記載の多層フィルタ。
  15. 前記多層フィルタは、約６ＧＨｚよりも大きい特性周波数を有する、請求項１に記載の多層フィルタ。
  16. 前記特性周波数は、ローパス周波数、ハイパス周波数、またはバンドパス周波数の上限のうちの少なくとも１つを含む、請求項１５に記載の多層フィルタ。
  17. ２５℃の動作温度および１ＭＨｚの周波数において、ＡＳＴＭ Ｄ２１４９－１３に従って決定される約１００未満の誘電率を有する誘電材料を更に含む、請求項１に記載の多層フィルタ。
  18. ２５℃の動作温度および１ＭＨｚの周波数において、ＡＳＴＭ Ｄ２１４９－１３に従って決定される約１００よりも大きい誘電率を有する誘電材料を更に含む、請求項１に記載の多層フィルタ。
  19. エポキシを含む誘電材料を更に含む、請求項１に記載の多層フィルタ。
  20. 有機誘電材料を更に含む、請求項１に記載の多層フィルタ。
  21. 前記有機誘電材料は、液晶ポリマーまたはポリフェニルエーテルのうちの少なくとも一方を含む、請求項１に記載の多層フィルタ。
  22. 多層フィルタを形成する方法であって、
    第１の誘電体層の上に重なる導電層を備える信号経路を形成するステップであって、前記信号経路の前記導電層は、前記第１の方向に細長く、前記信号経路の前記導電層は、前記第１の方向と位置合わせされた第１の縁部と、前記第１の縁部と平行な第２の縁部とを有し、前記信号経路の前記導電層は、前記第２の方向に延び、前記第１の方向において前記第１の縁部と前記第２の縁部との間に位置する、突起部を備え、前記突起部は、前記第１の縁部と平行であり、前記第２の方向において、前記第１の縁部から、約５０マイクロメートル（５０ミクロン）よりも大きい突起部長さだけオフセットされた、端縁部とを有する、ステップと、
    第２の誘電体層の上に重なる導電層を備えるインダクタを形成するステップと、
    前記インダクタが、第１のロケーションにおいて前記信号経路と電気的に接続され、第２のロケーションにおいて前記信号経路またはグラウンドのうちの少なくとも一方と電気的に接続されるように、前記第１および第２の誘電体層を積層するステップと、
    を含む、方法。
  23. 前記第１の誘電体層に、前記信号経路の入力と前記導電層との間に垂直方向の電気接続部の少なくとも一部を形成するビアを形成するステップを更に含み、前記第１の方向における、前記垂直方向の電気接続部と、前記突起部の前記第１の側縁部との間の距離は、約５００マイクロメートル（５００ミクロン）未満である、請求項２２に記載の方法。
JP2021535577A 2018-12-20 2019-12-18 リターン信号を低減する突起部を備える多層フィルタ Pending JP2022513526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023086696A JP2023109955A (ja) 2018-12-20 2023-05-26 リターン信号を低減する突起部を備える多層フィルタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862782482P 2018-12-20 2018-12-20
US62/782,482 2018-12-20
PCT/US2019/067110 WO2020132025A1 (en) 2018-12-20 2019-12-18 Multilayer filter including a return signal reducing protrusion

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023086696A Division JP2023109955A (ja) 2018-12-20 2023-05-26 リターン信号を低減する突起部を備える多層フィルタ

Publications (1)

Publication Number Publication Date
JP2022513526A true JP2022513526A (ja) 2022-02-08

Family

ID=71097033

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021535577A Pending JP2022513526A (ja) 2018-12-20 2019-12-18 リターン信号を低減する突起部を備える多層フィルタ
JP2023086696A Pending JP2023109955A (ja) 2018-12-20 2023-05-26 リターン信号を低減する突起部を備える多層フィルタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023086696A Pending JP2023109955A (ja) 2018-12-20 2023-05-26 リターン信号を低減する突起部を備える多層フィルタ

Country Status (6)

Country Link
US (1) US11509276B2 (ja)
JP (2) JP2022513526A (ja)
CN (1) CN113196561B (ja)
DE (1) DE112019006352T5 (ja)
TW (1) TWI793389B (ja)
WO (1) WO2020132025A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
CN113228503A (zh) 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
CN113228504A (zh) 2018-12-20 2021-08-06 阿维科斯公司 高频多层滤波器
JP2022138075A (ja) * 2021-03-09 2022-09-22 Tdk株式会社 積層型フィルタ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271502A (ja) * 1987-04-24 1987-11-25 Toshiba Corp マイクロ波装置の整合回路
JPH03209905A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 増幅器とそれを用いた衛星通信用屋外装置
JP2005175803A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 高周波フィルタおよび多層容量回路
JP2007523574A (ja) * 2004-02-23 2007-08-16 ジョージア テック リサーチ コーポレイション 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566145B1 (en) 1992-04-16 1998-08-26 Murata Manufacturing Co., Ltd. High-frequency low-pass filter
JP3395754B2 (ja) 2000-02-24 2003-04-14 株式会社村田製作所 デュアルモード・バンドパスフィルタ
JP3567885B2 (ja) 2000-11-29 2004-09-22 株式会社村田製作所 積層型ｌｃフィルタ
DE10064445A1 (de) 2000-12-22 2002-07-11 Epcos Ag Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement
JP2003068571A (ja) 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
US6734755B2 (en) 2002-05-16 2004-05-11 Corning Incorporated Broadband uniplanar coplanar transition
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
WO2004004061A1 (en) 2002-06-27 2004-01-08 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
JP2004304761A (ja) 2003-03-18 2004-10-28 Murata Mfg Co Ltd チップ型共振部品
DE10335331A1 (de) 2003-08-01 2005-03-03 Epcos Ag Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung
JP3866231B2 (ja) 2003-09-04 2007-01-10 Ｔｄｋ株式会社 積層型バンドパスフィルタ
JP2005109951A (ja) 2003-09-30 2005-04-21 Sony Corp 共振器および誘電体フィルタ
US6970057B2 (en) 2004-04-02 2005-11-29 Chi Mei Communication Systems, Inc. Lowpass filter formed in a multi-layer ceramic
US20080047743A1 (en) 2004-11-19 2008-02-28 Akeyuki Komatsu Multilayer Substrate With Built-In Capacitors, Method For Manufacturing The Same, And Cold-Cathode Tube Lighting Device
JP4539422B2 (ja) 2005-04-27 2010-09-08 株式会社村田製作所 チップ型多段フィルタ装置
JP4523478B2 (ja) 2005-04-28 2010-08-11 京セラ株式会社 帯域通過フィルタ及び高周波モジュール、並びにこれを用いた無線通信機器
JP4246716B2 (ja) 2005-05-02 2009-04-02 Ｔｄｋ株式会社 積層型フィルタ
JPWO2006134916A1 (ja) 2005-06-13 2009-01-08 太陽誘電株式会社 積層フィルタ
US7312676B2 (en) 2005-07-01 2007-12-25 Tdk Corporation Multilayer band pass filter
JP4441886B2 (ja) 2006-03-31 2010-03-31 Ｔｄｋ株式会社 高周波モジュール
JP2008004768A (ja) * 2006-06-22 2008-01-10 Tdk Corp 積層電子部品の製造方法
JP2008017243A (ja) 2006-07-07 2008-01-24 Tdk Corp 電子部品
JP2008099060A (ja) 2006-10-13 2008-04-24 Taiyo Yuden Co Ltd 積層型誘電体帯域通過フィルタ
DE102007020783A1 (de) 2007-05-03 2008-11-06 Epcos Ag Elektrisches Vielschichtbauelement
TW200908430A (en) 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
US20090027141A1 (en) 2007-06-22 2009-01-29 Taiyo Yuden Co., Ltd. Filter circuit, filter circuit device, multilayered circuit board, and circuit module each including the filter circuit
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
WO2009060696A1 (ja) 2007-11-05 2009-05-14 Murata Manufacturing Co., Ltd. チップ型フィルタ部品
EP2068393A1 (en) 2007-12-07 2009-06-10 Panasonic Corporation Laminated RF device with vertical resonators
JP4995231B2 (ja) 2008-05-30 2012-08-08 キヤノン株式会社 光学フィルタ
EP2328270B1 (en) 2008-08-11 2019-11-06 Hitachi Metals, Ltd. Bandpass filter, high-frequency device and communication apparatus
US8446705B2 (en) 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP2010074825A (ja) 2008-08-20 2010-04-02 Panasonic Corp 積層デバイスと、これを用いた電子機器
KR100982018B1 (ko) * 2008-10-02 2010-09-14 한국전자통신연구원 양방향 광송수신 장치
TWI394189B (zh) 2009-06-04 2013-04-21 Ind Tech Res Inst 電容基板結構
JP4968305B2 (ja) 2009-09-29 2012-07-04 Ｔｄｋ株式会社 積層型バンドパスフィルタ
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP5035319B2 (ja) 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
US9142342B2 (en) 2010-05-17 2015-09-22 Ronald Lambert Haner Compact-area capacitive plates for use with spiral inductors having more than one turn
TWI442622B (zh) 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
CN102354777A (zh) 2011-07-18 2012-02-15 西安瓷芯电子科技有限责任公司 一种ltcc低通滤波器
EP2618421A1 (en) 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
JP5618027B2 (ja) 2012-09-28 2014-11-05 株式会社村田製作所 インピーダンス変換回路およびアンテナ装置
KR20140071724A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR20140081360A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
US10014843B2 (en) 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US20150296617A1 (en) 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Interposer frame with polymer matrix and methods of fabrication
US9349788B2 (en) 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US9240392B2 (en) 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
KR102273027B1 (ko) 2014-06-09 2021-07-05 삼성전자주식회사 위치정보를 사용하여 설정된 관심영역을 사용하여 영상데이터를 생성하는 방법 및 장치
KR20160053380A (ko) 2014-11-04 2016-05-13 삼성전기주식회사 적층형 인덕터
KR101640907B1 (ko) 2015-03-17 2016-07-20 주식회사 모다이노칩 적층칩 소자
JP6578719B2 (ja) 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品
KR20170004238A (ko) 2015-07-01 2017-01-11 주식회사 이엠따블유 광대역 모듈 및 이를 포함하는 통신 장치
US10200007B2 (en) 2015-07-17 2019-02-05 Rohm Co., Ltd. Filter chip
JP6380315B2 (ja) 2015-09-26 2018-08-29 株式会社村田製作所 積層型ｌｃフィルタ
JP6504021B2 (ja) * 2015-11-04 2019-04-24 株式会社村田製作所 電子部品
US10063211B2 (en) 2016-02-03 2018-08-28 Qualcomm Incorporated Compact bypass and decoupling structure for millimeter-wave circuits
JP6547707B2 (ja) 2016-07-29 2019-07-24 株式会社村田製作所 積層フィルタ
JP2018067612A (ja) 2016-10-19 2018-04-26 Tdk株式会社 差動伝送回路
US10389329B2 (en) 2017-02-03 2019-08-20 Murata Manufacturing Co., Ltd. Multilayer electronic component and multilayer LC filter
US10283566B2 (en) 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
JP6791107B2 (ja) * 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
JP2019205122A (ja) * 2018-05-25 2019-11-28 ルネサスエレクトロニクス株式会社 半導体装置
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
CN113228504A (zh) 2018-12-20 2021-08-06 阿维科斯公司 高频多层滤波器
CN113228503A (zh) 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
DE112019006351T5 (de) 2018-12-20 2021-08-26 Avx Corporation Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271502A (ja) * 1987-04-24 1987-11-25 Toshiba Corp マイクロ波装置の整合回路
JPH03209905A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 増幅器とそれを用いた衛星通信用屋外装置
JP2005175803A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 高周波フィルタおよび多層容量回路
JP2007523574A (ja) * 2004-02-23 2007-08-16 ジョージア テック リサーチ コーポレイション 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント

Also Published As

Publication number Publication date
US20200204137A1 (en) 2020-06-25
TW202040868A (zh) 2020-11-01
DE112019006352T5 (de) 2021-08-26
JP2023109955A (ja) 2023-08-08
CN113196561A (zh) 2021-07-30
US11509276B2 (en) 2022-11-22
CN113196561B (zh) 2022-08-23
WO2020132025A1 (en) 2020-06-25
TWI793389B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
JP2024056900A (ja) 高周波数多層フィルタ
JP7268161B2 (ja) 低インダクタンスビアアセンブリを備える多層フィルタ
JP2022513526A (ja) リターン信号を低減する突起部を備える多層フィルタ
JP7288055B2 (ja) 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
JP7288056B2 (ja) 高精度インダクタを含む多層電子デバイス
JP7355827B2 (ja) 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230605

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240423