JP2024056900A - 高周波数多層フィルタ - Google Patents

高周波数多層フィルタ Download PDF

Info

Publication number
JP2024056900A
JP2024056900A JP2024021201A JP2024021201A JP2024056900A JP 2024056900 A JP2024056900 A JP 2024056900A JP 2024021201 A JP2024021201 A JP 2024021201A JP 2024021201 A JP2024021201 A JP 2024021201A JP 2024056900 A JP2024056900 A JP 2024056900A
Authority
JP
Japan
Prior art keywords
inductor
filter
layer
high frequency
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024021201A
Other languages
English (en)
Inventor
チョイ，クワン
Kwang Choi
ベロリーニ，マリアンヌ
Berolini Marianne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JP2024056900A publication Critical patent/JP2024056900A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

【課題】高い特性周波数を有する高周波数多層フィルタを提供する。【解決手段】高周波数多層フィルタ３００は、複数の誘電体層と、入力３１８及び出力３２０を有する信号経路３１６と、第１の誘電体層の上に重なる導電層からなるインダクタ３４６と、を含む。インダクタは、第１のロケーション３４９において信号経路と電気的に接続し、第２のロケーション３５１において信号経路又はグラウンドプレーン３１２のうちの少なくとも一方と電気的に接続する。高周波数多層フィルタはまた、第１の電極である導電層３５２と、第１の電極から第２の誘電体層によって離間された第２の電極である信号経路３１６の一部分３５４とを含み形成するコンデンサを備え、約６ＧＨｚよりも高い特性周波数を有する。【選択図】図３Ａ

Description

関連出願の相互参照
本出願は、参照によりその全体が本明細書に援用される、２０１８年１２月２０日の出願日を有する米国仮特許出願第６２／７８２，４６４号の出願日の利益を主張する。
電気フィルタは、多くの機能を実行し、多岐にわたる電気デバイスにおいて用いられる。高周波数無線信号通信等の高周波数信号のフィルタリングが近年ますます一般的になっている。例えば、無線接続性のためのデータ送信速度の増大に対する需要により、５Ｇスペクトル周波数を含む高周波数で動作するように構成されたものを含む高周波数コンポーネントに対する需要が駆り立てられた。現行の高周波数フィルタは、導波路またはキャビティの設計を用いる。しかしながら、そのような設計の性能特性は、調整またはカスタマイズするのが困難である。したがって、当該技術分野において、高周波数多層フィルタが求められている。
本開示の１つの実施形態によれば、高周波数多層フィルタは、複数の誘電体層と、入力および出力を有する信号経路とを備えることができる。多層フィルタは、第１の誘電体層の上に形成される導電層を備えるインダクタを備えることができる。インダクタは、第１のロケーションにおいて信号経路と電気的に接続することができ、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続することができる。多層フィルタは、第１の電極と、第１の電極から第２の誘電体層によって離間された第２の電極とを備えるコンデンサを備えることができる。多層フィルタは、約８ＧＨｚよりも高い特性周波数を有する。
本開示の別の実施形態によれば、高周波数多層フィルタを形成する方法は、第１の誘電体層上に導電層を備えるインダクタ、および、第１の電極と、第１の電極から第２の誘電体層によって離間されたおよび第２の電極とを備えるコンデンサを形成することを含むことができる。方法は、第１のロケーションにおいて、インダクタを信号経路と電気的に接続する第１のビアを形成すること、および、第２のロケーションにおいて、インダクタを信号経路またはグラウンドのうちの少なくとも一方と電気的に接続する第２のビアを形成することを含むことができる。方法は、第１および第２の誘電体層を積層することを含むことができる。多層フィルタは、約８ＧＨｚよりも高い特性周波数を有することができる。
当業者に対する、本開示の十分で実施可能な開示は、その最良の実施態様を含めて、添付の図面を参照しながら本明細書の残りの部分において、より詳細に記載される。
本開示の態様によるバンドパスフィルタの簡単な概略図である。 本開示の態様による別のバンドパスフィルタの簡単な概略図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 本開示の態様による例示的なバンドパスフィルタの斜視図である。 図３Ａおよび図３Ｂのフィルタの側面図である。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 フィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図３Ａ～図３Ｃのフィルタの第１のインダクタの拡大斜視図である。 図３Ａ～図３Ｃのフィルタの第２のインダクタの拡大斜視図である。 図３Ａ～図３Ｃのフィルタの第３のインダクタの拡大斜視図である。 図３Ａ～図３Ｃのフィルタの第４のインダクタの拡大斜視図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図６Ａおよび図６Ｂのフィルタの側面図である。 図６Ａおよび図６Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図６Ａおよび図６Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図６Ａおよび図６Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図６Ａおよび図６Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図８Ａのフィルタの側面図である。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図８Ａおよび図８Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による多層フィルタの別の実施形態の斜視図である。 図１０Ａのフィルタの側面図である。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 図１０Ａおよび図１０Ｂのフィルタの一連の連続平面図であり、各連続図において更なる層が示される。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、構築されたフィルタの測定された挿入損失およびリターン損失の値を含む試験データのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様による、フィルタのコンピュータ分析からの挿入損失およびリターン損失の値を含むシミュレーションデータのプロットである。 本開示の態様によるフィルタを備える試験アセンブリの斜視図である。 本開示の態様による高周波数多層フィルタを形成する方法の流れ図である。
本明細書および図面における参照符号の繰り返しの使用は、本開示の同じまたは類似の特徴または要素を表すことが意図される。
本考察は例示的な実施形態の説明にすぎず、本開示のより広い態様を限定することは意図されていないことが当業者には理解されるべきであり、このより広い態様は例示的な構造において具体化される。
概して言えば、本開示は、高周波数多層フィルタを対象とする。多層フィルタは、入力および出力を有する信号経路を備えることができる。多層フィルタは、入力からの信号をフィルタリングし、出力においてフィルタリングされた出力信号を生成するように構成することができる。複数の誘電体層には、コンデンサおよび／またはインダクタを形成するように選択的に成形またはパターニングされた導電層を形成することができる。
多層フィルタは、第１の誘電体層の上に形成された導電層を備えるインダクタを備えることができる。インダクタは、第１のロケーションにおいて信号経路と電気的に接続することができ、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続することができる。
多層フィルタは、第１の電極と、第１の電極から、第１の誘電体層と別個の第２の誘電体層によって離間された第２の電極とを備えるコンデンサを備えることができる。換言すれば、コンデンサは、垂直のＺ方向において、（例えば１つまたは複数の誘電体層によって、）例えば、少なくとも１０マイクロメートル（１０ミクロン）、いくつかの実施形態では少なくとも約２０マイクロメートル（２０ミクロン）、いくつかの実施形態では少なくとも約３０マイクロメートル（３０ミクロン）、いくつかの実施形態では少なくとも約４０マイクロメートル（４０ミクロン）、いくつかの実施形態では少なくとも約５０マイクロメートル（５０ミクロン）、いくつかの実施形態では少なくとも約６０マイクロメートル（６０ミクロン）、いくつかの実施形態では少なくとも約８０マイクロメートル（８０ミクロン）、およびいくつかの実施形態では少なくとも約１５０マイクロメートル（１５０ミクロン）だけ離間される。
本発明者らは、インダクタと導体電極との間をそのように離間させることにより、高周波数において、干渉が低減され、優れた性能特性が生成されるということを発見した。いくつかの実施形態では、多層フィルタは、約６ＧＨｚよりも高い特性周波数を有することができる。例示的な特性周波数は、ローパス周波数、ハイパス周波数、バンドパス周波数の上限、またはバンドパス周波数の下限を含むことができる。特性周波数は、通常、－３ｄＢ遮断で定義される。
多層フィルタは１つまたは複数の誘電材料を含むことができる。いくつかの実施形態で
は、１つまたは複数の誘電材料は低い誘電率を有することができる。誘電率は、約１００未満、いくつかの実施形態では約７５未満、いくつかの実施形態では約５０未満、いくつかの実施形態では約２５未満、いくつかの実施形態では約１５未満、およびいくつかの実施形態では約５未満とすることができる。例えば、いくつかの実施形態では、誘電率は、約１．５～１００、いくつかの実施形態では約１．５～約７５、およびいくつかの実施形態では約２～約８の範囲をとることができる。誘電率は、２５℃の動作温度および１ＭＨｚの周波数においてＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定することができる。誘電正接は、約０．００１～約０．０４、いくつかの実施形態では約０．００１５～約０．００２５の範囲をとることができる。
いくつかの実施形態では、１つまたは複数の誘電材料は、有機誘電材料を含むことができる。例示的な有機誘電体は、ＰｏｌｙｃｌａｄのＬＤ６２１およびＰａｒｋ／Ｎｅｌｃｏ ＣｏｒｐｏｒａｔｉｏｎのＮ６０００シリーズ等のポリフェニルエーテル（ＰＰＥ）をベースとする材料、Ｒｏｇｅｒｓ ＣｏｒｐｏｒａｔｉｏｎまたはＷ．Ｌ．Ｇｏｒｅ＆Ａｓｓｏｃｉａｔｅｓ，Ｉｎｃ．の液晶ポリマー（ＬＣＰ）等のＬＣＰ、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎの４００シリーズ等の炭化水素複合体、ならびにＰａｒｋ／Ｎｅｌｃｏ Ｃｏｒｐ．のＮ４０００シリーズ等のエポキシ系積層体を含む。例えば、例は、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、およびグラフト樹脂等の他の熱可塑性材料、または類似の低誘電率で低損失の有機材料を含む。
いくつかの実施形態では、誘電材料は、セラミック充填エポキシとすることができる。例えば、誘電材料は、ポリマー（例えば、エポキシ）等の有機化合物を含むことができ、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ、または他の適当なセラミックもしくはガラス接着材料等のセラミック誘電材料の粒子を含有することができる。
しかしながら、Ｎ６０００、エポキシ系Ｎ４０００－１３、ＬＣＰに積層された臭素を用いない材料、高Ｋ材料を有する有機層、未充填高Ｋ有機層、（Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎの）Ｒｏｇｅｒｓ４３５０、Ｒｏｇｅｒｓ４００３材料、ならびに、炭化水素、テフロン、ＦＲ４、エポキシ、ポリアミド、ポリイミド、およびアクリレート、ポリフェニレンスルフィド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンスルフィド樹脂、ポリエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ＢＴ樹脂化合物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）、熱硬化性樹脂（例えば、Ｈｉｔａｃｈｉ ＭＣＬ－ＬＸ－６７Ｆ）、およびグラフト樹脂等の他の熱可撓性材料、または類似の低誘電率で低損失の有機材料を含む他の材料が利用されてもよい。
加えて、いくつかの実施形態では、限定ではないが、チタン酸バリウム、チタン酸カルシウム、酸化亜鉛、低火度ガラス付きのアルミナ等の、セラミック、半導体もしくは絶縁材料、または他の適切なセラミックまたはガラス接着材料を含む非有機誘電材料を用いることができる。代替的に、誘電材料は、回路基板材料して一般的なエポキシ（セラミック混合有りまたはなし、グラスファイバー有りまたはなし）等の有機化合物、または誘電体として普及している他のプラスチック等の有機化合物であってもよい。これらの場合、導体は、通例、パターンを提供するように化学的にエッチングされた銅箔である。また更なる実施形態において、誘電材料は、ＮＰＯ（ＣＯＧ）、Ｘ７Ｒ、Ｘ５Ｒ Ｘ７Ｓ、Ｚ５Ｕ、Ｙ５Ｖおよびチタン酸ストロンチウムのうちの１つ等の比較的高誘電率（Ｋ）を有する
材料を含むことができる。そのような例において、誘電材料は、１００を超える、例えば、約１００～約４０００の範囲内の、いくつかの実施形態では、約１０００～約３０００の範囲内の誘電率を有することができる。
いくつかの実施形態では、高周波数多層フィルタは、入力および出力を有する信号経路を備えることができる。信号経路は、誘電体層のうちの１つまたは複数の上に形成された１つまたは複数の導電層を備えることができる。本明細書において用いられるとき、誘電体層の「上に形成された」導電層は、誘電体層の上に直接形成された導電層を指すことができる。しかしながら、１つまたは複数の薄い中間層またはコーティングが導電層および／または誘電体層間に位置してもよい。
導電層は、多岐にわたる導電性材料を含むことができる。例えば、導電層は、銅、ニッケル、金、銀、または他の金属もしくは合金を含むことができる。
導電層は、多岐にわたる適切な技法を用いて形成することができる。サブトラクティブ、セミアディティブ、またはフルアディティブプロセスを、導電性材料のパネルまたはパターン電気めっきと共に用い、その後プリントおよびエッチングステップを行って、パターニングされた導電層を定義することができる。フォトリソグラフィ、めっき（例えば、電解めっき）、スパッタリング、真空蒸着、プリント、または他の技法を用いて、導電層を形成することができる。例えば、導電性材料の薄い層（例えば、箔）を、誘電体層の表面に接着（例えば、積層）することができる。導電性材料の薄い層を、マスクおよびフォトリソグラフィを用いて選択的にエッチングして、誘電材料の表面上の導電性材料の所望のパターンを生成することができる。
いくつかの実施形態では、高周波数多層フィルタは、誘電体層のうちの１つまたは複数に形成された１つまたは複数のビアを備えることができる。例えば、ビアは、１つの誘電体層上の導電層を、別の誘電体層上の導電層に電気的に接続することができる。ビアは、銅、ニッケル、金、銀、または他の金属もしくは合金等の多岐にわたる導電性材料を含むことができる。ビアは、貫通孔をドリル加工（例えば、機械的ドリル加工、レーザードリル加工）し、例えば、無電気めっきまたは銅シードを用いて貫通孔に導電性材料をめっきすることによって形成することができる。ビアを導電性材料で充填し、導電性材料の堅柱が形成されるようにすることができる。代替的に、貫通孔の内面は、ビアが中空となるようにめっきすることができる。
用いられる特定の構成にかかわらず、本発明者らは、要素の配置および材料の選択に対する選択的制御を通じて、約８ＧＨｚよりも高い特性周波数を有する多層フィルタを達成することができることを発見した。高周波数多層フィルタは、多層周波数が高周波数（例えば、約８ＧＨｚよりも高い）において優れた性能特性を提供するように、コンデンサに非常に低い容量を提供し、かつ／またはインダクタに非常に低いインダクタンスを提供するように構成することができる。理論にとらわれることなく、フィルタ内の要素に適した容量および／またはインダクタンスの大きさは、通常、周波数の増大と共に減少する。本発明者らは、そのような低いインダクタンスおよび容量要素を、構成要素の選択的配置、寸法（例えば誘電体層の厚み）の選択、および／または材料（例えば誘電材料）の選択を通じて達成することができることを発見した。加えて、寄生インダクタンスは、結果として薄い垂直構造（例えばビア）をもたらす薄い誘電体層を用いて、満足のいくレベルまで低減させることができる。
特性周波数の例は、ローパス周波数、ハイパス周波数、バンドパス周波数の上限、またはバンドパス周波数の下限を含む。いくつかの実施形態では、フィルタは、約６ＧＨｚよりも高い、いくつかの実施形態では約８ＧＨｚよりも高い、いくつかの実施形態では約１０ＧＨｚよりも高い、いくつかの実施形態では約１５ＧＨｚよりも高い、いくつかの実施
形態では約２０ＧＨｚよりも高い、いくつかの実施形態では約２５ＧＨｚよりも高い、いくつかの実施形態では約３０ＧＨｚよりも高い、いくつかの実施形態では約３５ＧＨｚよりも高い、いくつかの実施形態では約４０ＧＨｚよりも高い、いくつかの実施形態では約４５ＧＨｚよりも高い、いくつかの実施形態では約５０ＧＨｚよりも高い、いくつかの実施形態では約６０ＧＨｚよりも高い、いくつかの実施形態では約７０ＧＨｚよりも高い、およびいくつかの実施形態では約８０ＧＨｚよりも高い特性周波数を有することができる。
高周波数多層フィルタはインダクタを備えることができる。インダクタは、複数の誘電体層のうちの１つの上に形成された導電層を備えることができる。インダクタは、第１のロケーションにおいて信号経路と電気的に接続することができ、第２のロケーションにおいて信号経路またはグラウンドのうちの少なくとも一方と電気的に接続することができる。例えば、インダクタは、信号経路の一部分を形成することができるか、または信号経路とグラウンドとの間に接続することができる。
いくつかの実施形態では、インダクタは、少なくとも１つの角部を含むことができる。角部は、約１５°よりも大きい、いくつかの実施形態では約３０°よりも大きい、いくつかの実施形態では約４５°よりも大きい、およびいくつかの実施形態では約６０°よりも大きい角度（例えば、約９０°）を有することができる。インダクタは、１つ～９つ以上の角部を有することができ、いくつかの実施形態では、インダクタは６つ未満の角部を有することができ、いくつかの実施形態では４つ未満の角部を有することができ、いくつかの実施形態では３つ未満の角部を有することができ、いくつかの実施形態では２つ未満の角部を有することができる。いくつかの実施形態では、インダクタは、角部を有していなくてもよい。いくつかの実施形態では、インダクタは、全円または部分円の「ループ」を定義することができる。例えば、インダクタは、半円未満の「ループ」を定義することができる。
インダクタは、第１の方向に細長く、第１の幅を有する、第１の細長いセクションと、第２の方向に細長く、第２の幅を有する、第２の細長いセクションとを備えることができる。第１の幅は、第２の幅と概ね等しくすることができる。第１の方向は、第２の方向から約１５°よりも大きく、いくつかの実施形態では約３０°よりも大きく、いくつかの実施形態では約４５°よりも大きく、およびいくつかの実施形態では約６０°よりも大きく（例えば、約９０°）することができる。換言すれば、「角部」は、第１の細長いセクションと第２の細長いセクションとの間の１５°よりも大きい変化として定義することができる。
いくつかの実施形態では、インダクタは、第１のロケーションと第２のロケーションとの間の有効長を有することができる。有効長は、第１のロケーションと第２のロケーションとの間の導電層に沿った長さとして定義することができる。例えば、有効長は、第１のロケーションと第２のロケーションとの間に接続された（例えば、Ｘ－Ｙ平面における）インダクタの様々な直線部分の長さの和に等しくすることができる。インダクタの有効長は、約５ｍｍ未満、いくつかの実施形態では約３ｍｍ未満、いくつかの実施形態では約２ｍｍ未満、いくつかの実施形態では約１ｍｍ未満、いくつかの実施形態では約８００マイクロメートル（８００ミクロン）未満、いくつかの実施形態では約５００マイクロメートル（５００ミクロン）未満、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）未満、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）未満、およびいくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満とすることができる。
いくつかの実施形態では、インダクタの導電層は、約１０００マイクロメートル（１０
００ミクロン）未満、いくつかの実施形態では約５００マイクロメートル（５００ミクロン）未満、いくつかの実施形態では約３００マイクロメートル（３００ミクロン）未満、いくつかの実施形態では約２００マイクロメートル（２００ミクロン）未満、およびいくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満の幅を有することができる。
いくつかの実施形態では、インダクタの導電層の長さ対幅の比は、約０．５～約６０、いくつかの実施形態では約０．８～約５０、およびいくつかの実施形態では約１～約３０の範囲をとることができる。
いくつかの実施形態では、誘電体層のうちの少なくともいくつかは、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１２０マイクロメートル（１２０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、いくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満、いくつかの実施形態では６０マイクロメートル（６０ミクロン）未満、いくつかの実施形態では約５０マイクロメートル（５０ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）未満、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）未満、およびいくつかの実施形態では約２０マイクロメートル（２０ミクロン）未満の厚みを有することができる。例えば、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満の厚みを有するインダクタの導電層を誘電体層の上に形成することができる。
誘電体層に１つまたは複数のビアを形成することができる。ビアは、異なる複数の導電層を電気的に接続することができる。例えば、ビアは誘電体層に形成することができ、この誘電体層上にインダクタの導電層が形成される。そのようなビアは、インダクタを、信号経路の一部分またはグラウンド（例えば、グラウンドプレーン）等のフィルタの別の部分と接続することができる。いくつかの実施形態では、Ｚ方向におけるそのようなビアの長さは、そのようなビアが形成される誘電体層の厚みと等しくすることができる。例えば、そのようなビアは、約１８０マイクロメートル（１８０ミクロン）未満、いくつかの実施形態では約１００マイクロメートル（１００ミクロン）未満、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）未満の長さを有することができる。
いくつかの実施形態では、一連のビアおよび中間層は、インダクタを、グラウンドプレーンまたは信号経路の一部分等の別の導電層と接続するように垂直方向に配列することができる。一連のビアおよび中間層のＺ方向における垂直総長は、約１０ミクロン～約５００マイクロメートル（５００ミクロン）、いくつかの実施形態では約３０マイクロメートル（３０ミクロン）～約３００マイクロメートル（３００ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）～約２００マイクロメートル（２００ミクロン）、およびいくつかの実施形態では約６０マイクロメートル（６０ミクロン）～約１５０マイクロメートル（５０ミクロン）の範囲をとることができる。
ビアは、多岐にわたる適切な幅を有することができる。例えば、いくつかの実施形態では、ビアの幅は、約２０マイクロメートル（２０ミクロン）～約２００マイクロメートル（２００ミクロン）、いくつかの実施形態では約４０マイクロメートル（４０ミクロン）～約１８０マイクロメートル（１８０ミクロン）、いくつかの実施形態では約６０マイクロメートル（６０ミクロン）～約１４０マイクロメートル（４０ミクロン）、およびいくつかの実施形態では約８０マイクロメートル（８０ミクロン）～約１２０マイクロメートル（１２０ミクロン）の範囲をとることができる。
いくつかの実施形態では、フィルタは、小容量性エリア（例えば、電極間の重複エリア）を有するコンデンサを含むことができる。例えば、いくつかの実施形態では、コンデンサの容量性エリアは、約０．０５平方ミリメートル（ｍｍ２）未満、いくつかの実施形態では約０．０４ｍｍ２未満、いくつかの実施形態では約０．０３ｍｍ２未満、いくつかの実施形態では約０．０２ｍｍ２未満、およびいくつかの実施形態では約０．０１５ｍｍ２未満とすることができる。
フィルタは、コンデンサの電極間に第１の誘電材料の第１の層を含むことができる。第１の誘電材料は、セラミック充填エポキシとすることができる。第１の誘電材料は、フィルタの別の層の第２の誘電材料と別個にすることができる。例えば、電極間の第１の誘電材料は、セラミック充填エポキシを含むことができる。第１の誘電材料は、約５～約９、いくつかの実施形態では約６～約８の範囲をとる誘電率を有することができる。第２の誘電材料は、例えば上記で説明した有機誘電材料を含むことができる。第２の誘電材料は、約１～約５、いくつかの実施形態では約２～約４の範囲をとる誘電率を有することができる。
フィルタは、フィルタのパスバンド周波数範囲内の周波数についての低い挿入損失等の優れた性能特性を呈することができる。例えば、パスバンド周波数範囲内の周波数についての平均挿入損失は、－１５ｄＢよりも大きく、いくつかの実施形態では－１０ｄＢよりも大きく、いくつかの実施形態では－５ｄＢよりも大きく、いくつかの実施形態では－２．５ｄＢ以上よりも大きくすることができる。
加えて、フィルタは、パスバンド周波数範囲外の優れた周波数拒絶を呈することができる。いくつかの実施形態では、パスバンド周波数範囲外の周波数についての挿入損失は、約－１５ｄＢ未満、いくつかの実施形態では約－２５ｄＢ未満、いくつかの実施形態では約－３５ｄＢ未満、およびいくつかの実施形態では約－４０ｄＢ未満とすることができる。
加えて、フィルタは、パスバンド周波数範囲からパスバンド外の周波数への急なロールオフを呈することができる。例えば、パスバンド周波数範囲のすぐ外側の周波数について、挿入損失は、約０．１ｄＢ／ＭＨｚ、いくつかの実施形態では、約０．２ｄＢ／ＭＨｚよりも高い、いくつかの実施形態では約０．３ｄＢ／ＭＨｚも高い、およびいくつかの実施形態では約０．４ｄＢ／ＭＨｚよりも高い比率で減少することができる。
フィルタは、広範にわたる温度にわたって一定した性能特性（例えば、挿入損失、リターン損失等）を呈することもできる。いくつかの実施形態では、フィルタの挿入損失は、大きな温度範囲にわたって５ｄＢ以下未満で変動することができる。例えば、フィルタは、約２５℃で、第１の周波数において第１の挿入損失を呈することができる。フィルタは、第２の温度で、概ね第１の周波数において第２の挿入損失を呈することができる。第１の温度と第２の温度との間の温度差は、約７０℃以上、いくつかの実施形態では約６０℃以上、いくつかの実施形態では約５０℃以上、いくつかの実施形態では約３０℃以上、およびいくつかの実施形態では約２０℃以上とすることができる。例として、第１の温度は２５℃とすることができ、第２の温度は８５℃とすることができる。別の例として、第１の温度は２５℃とすることができ、第２の温度は－５５℃とすることができる。第２の挿入損失と第１の挿入損失との差は、約５ｄＢ以下、いくつかの実施形態では約２ｄＢ以下、いくつかの実施形態では約１ｄＢ以下、いくつかの実施形態では、約０．７５ｄＢ以下、いくつかの実施形態では約０．５ｄＢ以下、およびいくつかの実施形態では、約０．２ｄＢ以下とすることができる。
いくつかの実施形態では、フィルタは、約０．５ｍｍ～約３０ｍｍ、いくつかの実施形
態では約１ｍｍ～約１５ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体長さを有することができる。
いくつかの実施形態では、フィルタは、約０．２ｍｍ～約２０ｍｍ、いくつかの実施形態では約０．５ｍｍ～約１５ｍｍ、いくつかの実施形態では約１ｍｍ～約１０ｍｍ、およびいくつかの実施形態では約２ｍｍ～約８ｍｍの範囲をとる全体幅を有することができる。
フィルタは、通常、低プロファイルまたは薄型にすることができる。例えば、いくつかの実施形態では、フィルタは、約１００マイクロメートル（１００ミクロン）～約２ｍｍ、いくつかの実施形態では約１５０マイクロメートル（１５０ミクロン）～約１ｍｍ、およびいくつかの実施形態では約２００マイクロメートル（２００ミクロン）～約３００マイクロメートル（３００ミクロン）の範囲をとる全体厚みを有することができる。
Ｉ．高周波数多層フィルタ
図１は、本開示の態様による高周波数多層フィルタ１００の簡略化された概略図である。フィルタ１００は、１つまたは複数のインダクタ１０２、１０４、１０６と、１つまたは複数のコンデンサ１０８、１１０、１１２とを備えることができる。入力電圧（図１においてＶｉによって表される）を、フィルタ１００に入力することができ、出力電圧（図１においてＶｏによって表される）をフィルタ１００によって出力することができる。バンドパスフィルタ１００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ１００を透過することを可能にしながら、低周波数および高周波数を大幅に低減することができる。上記で説明した簡単なフィルタ１００は、バンドパスフィルタの簡単な例にすぎず、本開示の態様を、より複雑なバンドパスフィルタに適用することができることを理解されたい。加えて、本開示の態様は、例えば、ローパスフィルタまたはハイパスフィルタを含む他のタイプのフィルタに適用されてもよい。
図２は、本開示の態様によるバンドパスフィルタ２００の例示的な実施形態の概略図である。フィルタ２００の入力２０２と出力２０４との間に信号経路２０１を定義することができる。フィルタ２００の入力２０２とグラウンド２０６との間で入力電圧（図１においてＶｉによって表される）をフィルタ２００に入力することができる。出力２０４とグラウンド２０６との間で出力電圧（図１においてＶｏによって表される）をフィルタ２００によって出力することができる。
フィルタ２００は、互いに並列に電気的に接続された第１のインダクタ２０８および第１のコンデンサ２１０を備えることができる。第１のインダクタ２０８および第１のコンデンサ２１０は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。フィルタ２００は、互いに並列に電気的に接続された第２のインダクタ２１２および第２のコンデンサ２１４を備えることができる。第２のインダクタ２１２および第２のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第３のインダクタ２１０および第３のコンデンサ２１４を備えることができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。第３のインダクタ２１０および第３のコンデンサ２１４は、信号経路２０１と直列に接続することができる（例えば、信号経路２０１の一部分を形成することができる）。フィルタ２００は、互いに並列に電気的に接続された第４のインダクタ２２０および第４のコンデンサ２２２を備えることができる。第４のインダクタ２２０および第４のコンデンサ２２２は、信号経路２０１とグラウンド２０６との間に電気的に接続することができる。
インダクタ２０８、２１２、２１６、２２０のインダクタンス値、およびコンデンサ２
１０、２１４、２１８、２２２の容量値を選択して、バンドパスフィルタ２００の所望のバンドパス周波数範囲を生成することができる。バンドパスフィルタ２００は、パスバンド周波数範囲内の周波数が実質的に影響を受けずにフィルタ２００を透過することを可能にしながら、パスバンド周波数範囲外の周波数を大幅に低減することができる。
図３Ａおよび図３Ｂは、本開示の態様による例示的なバンドパスフィルタ３００の斜視図である。図３Ｃは、図３Ａおよび図３Ｂのフィルタ３００の側面図である。図３Ａ～図３Ｃを参照すると、バンドパスフィルタ３００は、複数の誘電体層（明確にするために透明）を備えることができる。図３Ｃを参照すると、第１の誘電体層３０４、第２の誘電体層３０６、および第３の誘電体層３０８を積層して、一体構造を形成することができる。フィルタ３００は、プリント回路基板等の実装表面３０２に実装することができる。導電層３０３、３０５、３０７、３０９は、誘電体層３０４、３０６、３０８上に形成することができる。導電層３０３は、第１の誘電体層３０４の底面上に形成することができる。導電層３０５、３０７は、第２の誘電体層３０６のそれぞれ上面上および底面上に形成することができる。グラウンドは、フィルタ３００の底面（導電層３０３の底面）に沿って露出および／または終端するグラウンドプレーン３１２を含むことができる。実装表面は、グラウンドプレーン３１２と接続するための１つまたは複数の端子３１０を含むことができる。
図４Ａ～図４Ｅは、フィルタ３００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図４Ａは、実装表面３０２および第１の導電層３０３を示す。図４Ｂは、第１の誘電体層３０４の底面上に形成されたグラウンドプレーン３１２を示す。図４Ｃは、第１の誘電体層３０４の上面上に形成された導電層３０５を更に示す。図４Ｄは、第２の誘電体層３０６上に形成された導電層３０７を更に示す。図４Ｅは、第３の層３０８上に形成された導電層３０９を示す。誘電体層３０４、３０６、３０８は、様々なパターニングされた導電層３０３、３０５、３０７、３０９の相対的再配置を示すために透明である。
バンドパスフィルタ３００は、入力３１８および出力３２０を有する信号経路３１６を備えることができる。信号経路３１６は、入力３１８および出力３２０を電気的に接続することができる。より詳細には、信号経路３１６は、複数の誘電体層、ならびに／または複数の誘電体層３０４、３０６、３０８内およびこれらの誘電体層上に形成され、入力３１８と出力３２０との間に電気的に接続されたビアを備えることができる。信号経路３１６は、入力３１８を、第１の層３０４と第２の層３０６との間に配設された中間導電層３２４と電気的に接続する１つまたは複数のビア３２２を備えることができる。信号経路３１６は、中間層３２４を第２の誘電体層３０６上に形成された導電層３２８と電気的に接続する１つまたは複数のビア３２６を備えることができる。
第１のコンデンサは、第２の層３６０の上面上に形成された信号経路３１６の一部分３３６と、誘電材料の第２の層３０６の下面上に形成された導電層３３０との間に形成することができる。第２の層３０６は、他の層３０４、４０８のうちの１つまたは複数と異なる誘電率を有することができる。例えば、第２の層３０６の誘電材料は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って約５～約８の範囲をとる誘電率を有する。他の層３０４、３０８のうちの１つまたは複数は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って約１～約４の範囲をとる誘電率を有することができる。
導電層３３０は、グラウンドプレーン３１２と電気的に接続することができる。フィルタ３００の第１のコンデンサは、図２の回路図２００の第１のコンデンサ２１０と対応することができる。導電層３３０は、信号経路３１６の一部分３３６と容量結合することが
できる。導電層３３０は、Ｚ方向における信号経路３１６の一部分３３６から離間させることができる。導電層３３０は、１つまたは複数のビア３３４によってグラウンドプレーン３１２と電気的に接続することができる。
第１のコンデンサは、第１のコンデンサの電極の相対的ずれに対し影響を受けにくくすることができる。これは「自己整合」として説明することができる。図４Ｄに最も良好に見られるように、信号経路３１６の一部分３３６は、通常、第１のコンデンサの導電層３３０よりも（例えば、Ｘ方向およびＹ方向において）寸法を小さくすることができる。加えて、信号経路３１６の一部分３３６は、Ｘ－Ｙ平面において、信号経路３１６の他の要素および他の部分との接続を定義することができる。そのような接続は、Ｘ方向またはＹ方向における僅かなずれにより、第１のコンデンサの容量性エリアが変化しないようにサイズ設定することができる。より詳細には、導電層３３０と信号経路３１６の一部分３３６との間の（例えば、Ｘ－Ｙ平面における）有効重複エリアのサイズは、第２および第３の層３０４、３０６のＸ方向またはＹ方向における僅かなずれの影響を受けにくくすることができる。
例えば、信号経路３１６の一部分３３６は、一部分３３６の反対側のコネクタ部分３３８の（例えばＹ方向における）幅と等しい（例えばＹ方向における）幅を有する（例えばＸ方向に延びる）タブ３３７を含むことができる。同様に、等しい幅を有することができる接続部３４０が、（例えばＹ方向における）一部分３３６の反対側から延びることができる。結果として、Ｙ方向における相対的ずれにより、導電層３３０と信号経路３１６の一部分３３６との間の重複エリアを変化させないことができる。
フィルタ３００は、信号経路３１６およびグラウンドプレーン３１２と電気的に接続された第１のインダクタ３４２を含むことができる。フィルタ３００の第１のインダクタ３４２は、図２の回路図２００の第１のインダクタ２０８と対応することができる。第１のインダクタ３４２は、コネクタ部分３３８によって、第１のコンデンサを形成する信号経路３１６の一部分３３６と接続することができる。第１のインダクタ３４２は、１つまたは複数のビア３４４（図３Ｂに最も良好に見られる）によってグラウンドプレーン３１２と電気的に接続することができる。
フィルタ３００の信号経路３１６は第２のインダクタ３４６を含むことができ、第２のインダクタ３４６は、図２の回路図２００の第２のインダクタ２１２と対応することができる。第２のインダクタ３４６は、第３の層３０８（図３Ｃに最も良好に見られる）上に形成することができる。第２のインダクタ３４６は、第１のロケーション３４９および第２のロケーション３５１の各々において、信号経路３１６と電気的に接続することができる。換言すれば、第２のインダクタ３４６は、入力３１８と出力３２０との間で信号経路３１６の一部分を形成することができる。
１つまたは複数のビア３４８は、第１のロケーション３４９において第２のインダクタ３４６を第２の層３０６（図３Ｂ、図４Ｄおよび図４Ｅに最も良好に見られる）の信号経路３１６の一部分３５４と接続することができる。１つまたは複数のビア３４８が、第２のロケーション３５１において第１の誘導性素子３４６を第２の層３０６の上面の信号経路３１６の一部分３６９の各々、および第２の層３０６の底面の導電層３５２（以下で説明する、信号経路３１６の一部分３５４と共に第２のコンデンサを形成する）と接続することができる。図３Ａおよび図４Ｅにおいて最も良好に見られるように、インダクタ３４６は４つの角部を有することができる。したがって、第１のインダクタ３４６は、半円を超える「ループ」を形成することができる。
第２のコンデンサは、導電層３５２と、信号経路３１６の一部分３５４との間に形成す
ることができる。第２のコンデンサは、図２の回路図２００の第２のコンデンサ２１４と対応することができる。第２のコンデンサは自己整合コンデンサとすることができる。図４Ｄに最も良好に示すように、信号経路３１６の部分３５４は、導電層３５２と信号経路３１６の一部分との間の容量性エリア（例えば、Ｘ－Ｙ平面における重複エリア）のサイズが、第２の層３０４と第３の層３０６との間の小さなずれの影響を受けにくいように成形することができる。
フィルタ３００の第３のインダクタ３５６は、図２の回路図２００の第３のインダクタ２１６と対応することができる。第３のインダクタ３５６は、第１のロケーション３５７における１つまたは複数のビア３６０によって、第２のインダクタ３４６と接続された信号経路３１６の一部分３６９と接続することができる。第３のインダクタ３５６は、第２のロケーション３５９における１つまたは複数のビア３６０によって、出力３２０と接続された信号経路３１６の一部分３６１と接続することができる。信号経路３１６の一部分３６１は、１つまたは複数のビア３６６および／または中間層３６８によって、出力３２０と電気的に接続することができる。換言すれば、第３のインダクタ３５６は、第２のインダクタ３４６と出力３２０との間で信号経路３１６の一部分を形成することができる。
第３のインダクタ３５６は線幅増加部分３６４を備えることができる。線幅増加部分３６４は、例えば図５Ｃを参照して以下で説明する第３のインダクタ３５６を形成する導電材料の一部分を含むことができる。線幅増加部分３６４は、第３のインダクタ３５６が、線幅増加部分３６４において第３のインダクタ３５６の他の部分よりも大きい幅を有するように、第３のインダクタの少なくとも一部分にわたって延びることができる。
第３のコンデンサは、第３のインダクタ３５６と並列に形成することができる。第３のコンデンサは、図２の回路図２００の第３のコンデンサ２１４と対応することができる。フィルタ３００の第３のコンデンサは、信号経路３１６の一部分３６９（図４Ｄに最も良好に示される）と容量結合された導電層３６７を備えることができる。第３のコンデンサは、容量性エリアのサイズが、第２および第３の誘電体層３０４、３０６間の相対的ずれの影響を受けにくいように、自己整合コンデンサとすることができる。
第４のインダクタ３７０は、ビア３７４によって、第１のロケーション３７１において信号経路３１６と、第２のロケーション３７３においてグラウンドプレーン３１２と電気的に接続することができる。ビア３７４は、中間層３７６によって接続することができる。フィルタ３００の第４のインダクタ３７０は、図２の回路図２００の第４のインダクタ２２０と対応することができる。フィルタ３００の第４のインダクタ３７０は、出力３２０と電気的に接続された信号経路３１６の一部分３６１において、信号経路３１６と接続することができる。第４のインダクタ３７０は、３つの角部３７２を有することができ、概ね四分円のループを形成することができる。
第４のコンデンサは、出力３２０と接続された信号経路３１６の一部分３６１と容量性結合された導電層３８０を含むことができる。第４のコンデンサの導電層３８０は、ビア３８２によって、グラウンドプレーン３１２と電気的に接続することができる。第４のコンデンサは、図２の回路図２００の第４のコンデンサ２２２と対応することができる。第４のコンデンサは、例えば第１のコンデンサを参照して上記で説明したように自己整合することができる。
図５Ａ～図５Ｄは、それぞれ、第１のインダクタ３４２、第２のインダクタ３４６、第３のインダクタ３５６、および第４のインダクタ３７０の拡大斜視図である。図５Ａを参照すると、第１のインダクタ３４２は、コネクタ部分３３８と接続するかまたはコネクタ部分３３８を含むことができ、それによって、第１のインダクタ３４２は、１つまたは複
数のビア３４４および中間導電層３２４の垂直接続によって、第１のロケーション５００において信号経路３１６の部分３３６と接続され、第２のロケーション５０２においてグラウンドプレーン３１２と接続される。第１のインダクタ３４２の有効長５０４は、第１のロケーション５００と第２のロケーション５０２との間に定義することができる。有効長５０４は、第１のインダクタ３４２の所望のインダクタンス値を生成するように選択することができる。
１つまたは複数のビア３２２、３２６および中間導電層３２４によって、第１のインダクタ３４２とグラウンドプレーン３１２との間に垂直接続が形成される。垂直方向の総長５０６は、第２の誘電体層３０４と、第２の誘電体層３０４の上に形成された導電層３０５と、第３の誘電体層３０６（図３Ｃ）の厚みの和に等しくすることができる。
コネクタ部分３３８は、Ｙ方向における幅５０８を有することができる。第１のインダクタ３４２は、Ｙ方向における幅５１０を有することができる。第１のインダクタ３４２のインダクタンスは、コネクタ部分３３８の幅５０８、第１のインダクタ３４２の幅５１０、および／または第１のインダクタ３４２の有効長５０４に依拠することができる。
図５Ｂを参照すると、第２のインダクタ３４６は、第２のインダクタ３４６の導電層に沿って、第１のロケーション３４９と第２のロケーション３５１との間に有効長を有することができる。第２のインダクタ３４６は、それぞれの長さを有する複数の細長いセクションを含むことができる。有効長は、Ｘ－Ｙ平面における第２のインダクタ３４６に沿った長さの和として定義することができる。例えば、第１の長さ５２０は、Ｘ方向において、第１のロケーション３４９と、角部３４７のうちの第１の角部５２２との間に定義することができ、第２の長さ５２４は、Ｙ方向において、第１の角部５２２と第２の角部５２６との間に定義することができ、第３の長さ５２８は、Ｘ方向において、第２の角部５２６と第３の角部５３０との間に定義することができ、第４の長さ５３２は、Ｙ方向において、第３の角部５３０と第４の角部５３４との間に定義することができ、第５の長さ５３６は、Ｘ方向において、第４の角部５３４と第２のロケーション３５１との間に定義することができる。有効長は、第１の長さ５２０、第２の長さ５２４、第３の長さ５２８、第４の長さ５３２、および第５の長さ５３６の和として定義することができる。第２のインダクタ３４６は、第２のインダクタ３４６の有効長に沿った幅５３８を有することができる。換言すれば、インダクタは、各細長いセクション（例えば、第１の長さ５２０、第２の長さ５２４、第３の長さ５２８、および／または第４の長さ５３２）に沿った概ね均一な幅５３８を有することができる。各角部５２２、５２６、５３０、５３４は、Ｘ－Ｙ平面における第２のインダクタ３４６の導電層の方向における、約１５°よりも大きい（例えば、約９０°の）変化として定義することができる。
図５Ｃを参照すると、第３のインダクタ３５６は、第３のインダクタ３５６の導電層に沿って、第３のインダクタ３５６の第１のロケーション３５７と第３のインダクタ３５６の第２のロケーション３５９との間に有効長を有することができる。有効長は、Ｘ－Ｙ平面における第３のインダクタ３５６に沿った長さの和として定義することができる。例えば、第１の長さ５５０は、Ｙ方向において、第１のロケーション３５７と第１の角部５５２との間に定義することができ、第２の長さ５５４は、Ｘ方向において、第１の角部５５２と第２の角部５５６との間に定義することができ、第３の長さ５５６は、Ｙ方向において、第２の角部５５６と第２のロケーション３５９との間に定義することができる。有効長は、第１の長さ５５０、第２の長さ５５２、および第３の長さ５５６の和として定義することができる。
第３のインダクタ３５６は、線幅増加部分３６４において第１の幅５３０を有することができる。第３のインダクタ３５６は、第３のインダクタ３５６の他の部分に沿って第２
の幅５３２を有することができる。
図５Ｄを参照すると、第４のインダクタ３７０は、同様に、Ｘ－Ｙ平面において、第４のインダクタ３７０の長さの和に等しい有効長を有することができる。例えば、第４のインダクタ３７０は、第４のインダクタ３７０の導電層に沿って、第１のロケーション３７１と第２のロケーション３７３との間に有効長を有することができる。有効長は、Ｘ－Ｙ平面における第４のインダクタ３７０に沿った長さの和として定義することができる。例えば、第１の長さ５８０は、Ｘ方向において、第１のロケーション３７１と第１の角部５８２との間に定義することができ、第２の長さ５８４は、Ｙ方向において、第１の角部５８２と第２の角部５８６との間に定義することができ、第３の長さ５８８は、Ｘ方向において、第２の角部５８６と第３の角部５９０との間に定義することができ、第４の長さ５９２は、Ｙ方向において、第３の角部５９０と第２のロケーション３５１との間に定義することができる。有効長は、第１の長さ５８０、第２の長さ５８４、第３の長さ５８８、および第４の長さ５９２の和として定義することができる。第４のインダクタ３７０は、第４のインダクタ３７０の有効長に沿った幅５９４を有することができる。
ＩＩ．更なる例示的な実施形態
図６Ａは、本開示の態様による多層フィルタ６００の別の実施形態の斜視図を示す。図６Ｂは、図６Ａの多層フィルタ６００の別の斜視図を示す。フィルタ６００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ６００は、入力６０２と、出力６０４と、入力６０２および出力６０４を接続する信号経路６０６とを備えることができる。フィルタ６００は、１つまたは複数のグラウンド電極６１０と電気的に接続されたグラウンドプレーン６０８も備えることができる。
フィルタ６００は、グラウンドプレーン６０８と電気的に接続された第１のインダクタ６１２を備えることができる。第１のインダクタ６１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ６００は、グラウンドプレーン６０８と電気的に結合された第１のコンデンサ６１４を備えることができる。第１のコンデンサ６１４は、図２を参照して上記で説明した回路図２００の第１のコンデンサ２１０と対応することができる。フィルタ６００は、互いに並列に接続された第２のインダクタ６１６および第２のコンデンサ６１８を備えることができる。第２のインダクタ６１６および第２のコンデンサ６１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ６１６および第２のコンデンサ６１８は、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる。フィルタ６００は、互いに並列に接続され、入力６０２と出力６０４との間で信号経路６０６の一部分を形成することができる第３のインダクタ６２０および第３のコンデンサ６２２を備えることができる。第３のインダクタ６２０および第３のコンデンサ６２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ６００は、互いに並列に接続され、信号経路６０６とグラウンドプレーン６０８との間で接続された第４のインダクタ６２４および第４のコンデンサ６２６を備えることができる。第４のインダクタ６２４および第４のコンデンサ６２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ６１２、６１６、６２０、６２４およびコンデンサ６１４、６１８、６２２、６２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア６２７によって接続することができる。インダクタ６１２、６１６、６２０、６２４の各々は、それぞれの第１のロケーションにおいて信号経路６０６と接続し、それぞれの第２のロケーションにおいて信号経路６０６またはグラウンドプレーン６０８と接続することができる。
インダクタ６１２、６１６、６２０、６２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ６１２、６１６、６２０、６２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図６Ｃは、図６Ａおよび図６Ｂのフィルタ６００の側面図である。バンドパスフィルタ６００は、複数の誘電体層（明確にするために図６Ａおよび図６Ｂにおいて透明である）を備えることができる。図６Ｃを参照すると、第１の層６３２、第２の層６３６、および第３の層６４０を積層して、一体構造を形成することができる。誘電体層６３２、６３６、６４０の上に導電層６３０、６３４、６３８、６４２を形成することができる。第１の誘電体層６３２の底面に導電層６３０を形成することができる。第２の誘電体層６３６のそれぞれ上面および底面に導電層６３４、６３８を形成することができる。第３の誘電体層６４０の上面上に導電層６４２を形成することができる。
図７Ａ～図７Ｄは、図６Ａ～図６Ｃのフィルタ６００の一連の連続平面図であり、各連続図において更なる層が示される。より詳細には、図７Ａは、プリント回路基板等の実装表面６２８を示す。第１の導電層６３０は、第１の層６３２の底面および上面に形成することができるグラウンドプレーン６０８を含むことができる。図７Ｂは、第１の誘電体層６３２上に形成された第２の導電層６３４を更に示す。第２の導電層６３４は、第１のコンデンサ６１４、第２のコンデンサ６１８、第３のコンデンサ６２２および第４のコンデンサ６２６を備えることができる。図７Ｃは、第２の誘電体層６３６上に形成された第３の導電層６３８を更に示す。第３の導電層６３８は、信号経路６０６の一部分および第１のインダクタ６１２を備えることができる。図７Ｄは、第４の誘電体層６４０上に形成された第４の導電層６４２を示す。第４の導電層６４２は、第２のインダクタ６１６、第３のインダクタ６２２、および第４のインダクタ６２４を備えることができる。誘電体層６３２、６３６、６４０は、様々なパターニングされた導電層６３０、６３４、６３８、６４２の相対的再配置を示すために透明である。
図８Ａは、本開示の態様による多層フィルタ８００の別の実施形態の斜視図を示す。フィルタ８００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似した方式で構成することができる。フィルタ８００は、入力８０２と、出力８０４と、入力８０２および出力８０４を接続する信号経路８０６とを備えることができる。フィルタ８００は、１つまたは複数のグラウンド電極８１０と電気的に接続されたグラウンドプレーン８０８も含むことができる。
フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のインダクタ８１２を備えることができる。第１のインダクタ８１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ８００は、グラウンドプレーン８０８と電気的に接続された第１のコンデンサ８１４を備えることができる。第１のコンデンサ８１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ８００は、互いに並列に接続された第２のインダクタ８１６および第２のコンデンサ８１８を備えることができる。第２のインダクタ８１６および第２のコンデンサ８１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ８１６および第２のコンデンサ８１８は、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる。フィルタ８００は、互いに並列に接続され、入力８０２と出力８０４との間で信号経路８０６の一部分を形成することができる、第３のインダクタ８２０および第３のコンデンサ８２２を備えることができる。第３のインダクタ８２０および第３のコンデンサ８２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３
のコンデンサ２１８と対応することができる。最後に、フィルタ８００は、互いに並列に接続され、信号経路８０６とグラウンドプレーン８０８との間で接続された第４のインダクタ８２４および第４のコンデンサ８２６を備えることができる。第４のインダクタ８２４および第４のコンデンサ８２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ８１２、８１６、８２０、８２４およびコンデンサ８１４、８１８、８２２、８２６は、図３～図５Ｄを参照して上記で説明したのと同様の方式でビア８２７によって接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、それぞれの第１のロケーションにおいて信号経路８０６と接続し、それぞれの第２のロケーションにおいて信号経路８０６またはグラウンドプレーン８０８と接続することができる。インダクタ８１２、８１８、８２０、８２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ８１２、８１８、８２０、８２４の各々は、そのそれぞれの有効長に沿ってそれぞれの幅を有することができる。
図８Ｂは、図８Ａのフィルタ８００の側面図である。バンドパスフィルタ８００は、複数の誘電体層（明確にするために図８Ａにおいて透明である）を備えることができる。図８Ｂを参照すると、第１の層８３２、第２の層８３６および第３の層８４０を積層して、一体構造を形成することができる。誘電体層８３２、８３６、８４０上に導電層８３０、８３４、８３８、８４２を形成することができる。第１の誘電体層８３２の底面に導電層８３０を形成することができる。それぞれ、第２の誘電体層８３６の上面および底面に導電層８３４、８３８を形成することができる。第３の誘電体層８４０の上面上に導電層８４２を形成することができる。
図９Ａ～図９Ｄは、図８Ａおよび図８Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図９Ａは、プリント回路基板等の実装表面８２８を示す。第１の導電層８３０は、第１の層８３２の底面および上面に形成することができるグラウンドプレーン８０８を含むことができる。図９Ｂは、第１の誘電体層８３２上に形成された第２の導電層８３４を更に示す。第２の導電層８３４は、第１のコンデンサ８１４、第２のコンデンサ８１８、第３のコンデンサ８２２および第４のコンデンサ８２６を含むことができる。図９Ｃは、第２の誘電体層８３６上に形成された第３の導電層８３８を更に示す。第３の導電層８３８は、信号経路８０６の一部分と、第１のインダクタ８１２とを含むことができる。図９Ｄは、第４の誘電体層８４０上に形成された第４の導電層８４２を示す。第４の導電層８４２は、第２のインダクタ８１６、第３のインダクタ８２２および第４のインダクタ８２４を含むことができる。誘電体層８３２、８３６、８４０は、様々なパターニングされた導電層８３０、８３４、８３８、８４２の相対的再配置を示すために透明である。
図１０Ａは、本開示の態様による多層フィルタ１０００の別の実施形態の斜視図を示す。図１０Ｂは、図１０Ａの多層フィルタ１０００の別の斜視図を示す。フィルタ１０００は、通常、図３～図５Ｄを参照して上記で説明したフィルタ３００と類似の方式で構成することができる。フィルタ１０００は、入力１００２と、出力１００４と、入力１００２および出力１００４を接続する信号経路１００６とを含むことができる。フィルタ１０００は、１つまたは複数のグラウンド電極１０１０と電気的に接続されたグラウンドプレーン１００８も含むことができる。
フィルタ１０００は、グラウンドプレーン１００８と電気的に接続された第１のインダクタ１０１２を備えることができる。第１のインダクタ１０１２は、図２を参照して上記で説明した回路図２００の第１のインダクタ２０８と対応することができる。フィルタ１
０００は、グラウンドプレーン１００８と電気的に結合された第１のコンデンサ１０１４を含むことができる。第１のコンデンサ１０１４は、図２を参照して上記で説明した回路図２００の第１のインダクタコンデンサ２１０と対応することができる。フィルタ１０００は、互いに並列に接続された第２のインダクタ１０１６および第２のコンデンサ１０１８を含むことができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、それぞれ、図２を参照して上記で説明した回路図２００の第２のインダクタ２１２および第２のコンデンサ２１４と対応することができる。第２のインダクタ１０１６および第２のコンデンサ１０１８は、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる。フィルタ１０００は、互いに並列に接続され、入力１００２と出力１００４との間で信号経路１００６の一部分を形成することができる第３のインダクタ１０２０および第３のコンデンサ１０２２を備えることができる。第３のインダクタ１０２０および第３のコンデンサ１０２２は、それぞれ、図２を参照して上記で説明した回路図２００の第３のインダクタ２１６および第３のコンデンサ２１８と対応することができる。最後に、フィルタ１０００は、互いに並列に接続され、信号経路１００６とグラウンドプレーン１００８との間で接続された第４のインダクタ１０２４および第４のコンデンサ１０２６を備えることができる。第４のインダクタ１０２４および第４のコンデンサ１０２６は、それぞれ、図２を参照して上記で説明した回路図２００の第４のインダクタ２２０および第４のコンデンサ２２２と対応することができる。
インダクタ１０１２、１０１６、１０２０、１０２４およびコンデンサ１０１４、１０１８、１０２２、１０２６は、図３～図５Ｄを参照して上記で説明したのと類似した方式でビア１０２７によって接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、それぞれの第１のロケーションにおいて信号経路１００６と接続し、それぞれの第２のロケーションにおいて信号経路１００６またはグラウンドプレーン１００８と接続することができる。インダクタ１０１２、１０１１０、１０２０、１０２４の各々は、第１のロケーションと第２のロケーションとの間で（例えばＸ－Ｙ平面における）それぞれの有効長を有することができる。加えて、インダクタ１０１２、１０１１０、１０２０、１０２４の各々が、それぞれの有効長に沿ったそれぞれの幅を有することができる。
図１０Ｂは、図１０Ａおよび図１０Ｂのフィルタ１０００の側面図である。バンドパスフィルタ１０００は、複数の誘電体層（明確にするために図１０Ａにおいて透明である）を備えることができる。図１０Ｂを参照すると、第１の層１０３２、第２の層１０３６、第３の層１０４０を積層して、一体構造を形成することができる。誘電体層１０３２、１０３６、１０４０の上に導電層１０３０、１０３４、１０３８、１０４２を形成することができる。第１の誘電体層１０３２の底面に導電層１０３０を形成することができる。第２の誘電体層１０３６のそれぞれ上面および底面に導電層１０３４、１０３８を形成することができる。第３の誘電体層１０４０の上面上に導電層１０４２を形成することができる。
図１１Ａ～図１１Ｄは、図１０Ａおよび図１０Ｂのフィルタ６００の一連の連続平面図であり、各連続図において更なる誘電体層が示される。より詳細には、図１１Ａは、プリント回路基板等の実装表面１０２８を示す。第１の導電層１０３０は、第１の層１０３０の底面および上面に形成することができるグラウンドプレーン１００８を含むことができる。図１１Ｂは、第１の誘電体層１０３２上に形成された第２の導電層１０３４を更に示す。第２の導電層１０３４は、第１のコンデンサ１０１４、第２のコンデンサ１０１８、第３のコンデンサ１０２２および第４のコンデンサ１０２６を備えることができる。図１１Ｃは、第２の誘電体層１０３６上に形成された第３の導電層１０３８を更に示す。第３の導電層１０３８は、信号経路１００６の一部分および第１のインダクタ１０１２を備えることができる。図１１Ｄは、第４の誘電体層１０４０上に形成された第４の導電層１０
４２を示す。第４の導電層１０４２は、第２のインダクタ１０１６、第３のインダクタ１０２２、および第４のインダクタ１０２４を備えることができる。誘電体層１０３２、１０３６、１０４０は、様々なパターニングされた導電層１０３０、１０３４、１０３８、１０４２の相対的再配置を示すために透明である。
ＩＩＩ．高周波数フィルタを形成する方法
図１９を参照すると、本開示のいくつかの態様によれば、例えば上記で説明した高周波数多層フィルタを形成する方法１９００が、（１９０２）において、複数の誘電体層を設けることを含むことができる。例えば、図３Ａ～図１１Ｄを参照して上記で説明した第１、第２および第３の誘電体層と対応する誘電体層を設けることができる。
（１９０４）において、方法１９００は、複数の誘電体層のうちの少なくともいくつかの上に複数の導電層を形成し、入力および出力を有する信号経路を形成することを含むことができる。例えば、方法１９００は、第１の誘電体層上に導電層を備えるインダクタ、および、第１の電極と、第１の電極から、第１の誘電体層と異なる第２の誘電体層によって離間された第２の電極とを備えるコンデンサを形成することを含むことができる。
（１９０６）において、方法１９００は、第１のロケーションにおいて、インダクタを信号経路と電気的に接続する第１のビアを形成することと、第２のロケーションにおいて、インダクタを信号経路またはグラウンドプレーンのうちの少なくとも一方と電気的に接続する第２のビアを形成することとを含むことができる。多層フィルタは、約８ＧＨｚよりも高い特性周波数を有することができる。
第１または第２の誘電体層は、第２の誘電体層に（例えば、上面および／または底面上に）積層されるかまたは他の形で付着した導電材料（例えば、金属膜）の１つまたは複数の薄い層を含むことができる。第２の誘電体層は、導電材料の薄い層がすでに付着した状態で、または代替的には複数の導電層を形成した状態で得ることができる。いくつかの実施形態では、方法１９００は、導電材料の薄い層を第２の誘電体層の表面に付着させることを含むことができる。導電材料の薄い層はマスクおよびフォトリソグラフィを用いて選択的にエッチングし、誘電材料の表面に導電材料の所望のパターンを生成することができる。代替的に、導電層は、適切な堆積技法を用いて誘電体層のうちの１つまたは複数の上に形成されてもよい。
いくつかの実施形態では、様々な誘電体層を積み重ね、互いに連続して付着または積層させることができる。例えば、第３の誘電体層は、第２の誘電体層の上面に導電層が形成された後、第２の誘電体層の上面に付着させることができる。次に、第１の誘電体層は、導電層が第２の誘電体の底面に形成された後に第２の誘電体層に付着させることができる。必要に応じて、このプロセス中、様々な誘電体層にビアを形成することができる。
ＩＶ．用途
本明細書において説明したフィルタの様々な実施形態は、任意の適切なタイプの電気コンポーネントにおいて用途を見出すことができる。フィルタは、高周波数無線信号を受信、送信、または他の形で用いるデバイスにおいて特定の用途を見出すことができる。例示的な用途は、スマートフォン、信号中継器（例えば、スモールセル）、中継局およびレーダを含む。
実施例
本開示の態様に従って、コンピュータモデリングを用いて、多層高周波数フィルタをシミュレートした。加えて、フィルタが構築され、試験された。以下の寸法は単に例として与えられ、本開示の範囲を限定しないことを理解されたい。
様々な多層フィルタ（上記で説明した多層フィルタ３００、６００、８００、１０００
を含む）は、以下のパスバンド周波数範囲、ならびに以下のミクロン単位のそれぞれの有効インダクタ長（「Ｌ」）および幅（「Ｗ」）を有するように構成することができる。
フィルタ３００の第３のインダクタ３５６は、図５Ｃを参照して上記で説明した線幅調整部（ｌｉｎｅ ｗｉｄｔｈ ｅｄｉｔｉｏｎ）３６４を含むことができる。線幅調整部３６４において、第３のインダクタ３５６の幅５３０は約１５２ミクロンとすることができる。
様々な多層フィルタ（上記で説明した多層フィルタ３００、６００、８００、１０００を含む）は、以下のパスバンド周波数範囲、および以下の平方ミリメートル（ｍｍ２）単位のそれぞれの容量性エリアを有するように構成することができる。
誘電体層の厚みは、通常、約１８０マイクロメートル（「ミクロン」）未満とすることができる。例えば、いくつかの実施形態では、第２の層３０４、６３２、８３２、１０３２は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。第３の層３０４、６３６、８３６、１０３６は、約２０マイクロメートル（２０ミクロン）の厚みとすることができる。第４の層３０８、６４０、８４０、１０４０は、約６０マイクロメートル（６０ミクロン）の厚みとすることができる。
いくつかの実施形態では、フィルタの全体長さは、４．３ｍｍとすることができる。全体幅は約４ｍｍとすることができる。全体厚は約２３０マイクロメートル（２３０ミクロン）とすることができる。
図１２～図１７は、様々なフィルタのための試験結果およびシミュレーションデータを表す。図１２を参照すると、本開示の態様による多層フィルタが構築され試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～
４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。測定パスバンドは、約１３．２ＧＨｚ～約１５．８ＧＨｚである。
図１３を参照すると、本開示の態様による多層フィルタが構築され、試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１６．１ＧＨｚ～約１８．２ＧＨｚである。
図１４を参照すると、図３Ａ～図４Ｅを参照して上記で説明した多層フィルタ３００のシミュレートおよび構築の双方が行われ、物理的に試験された。測定された挿入損失（Ｓ２１）値および測定されたリターン損失（Ｓ１１）値が０ＧＨｚ～４５ＧＨｚでプロットされている。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～３５ＧＨｚでプロットされている。パスバンドは約１７．０ＧＨｚ～約２１．２ＧＨｚである。
図１５を参照すると、図６Ａ～図７Ｄを参照して上記で説明した多層フィルタ６００がシミュレートされた。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～５０ＧＨｚでプロットされている。パスバンドは約２４．６ＧＨｚ～約２７．８ＧＨｚである。
図１６を参照すると、図８Ａ～図９Ｄを参照して上記で説明した多層フィルタ８００がシミュレートされた。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～５５ＧＨｚでプロットされている。パスバンドは約３４．６ＧＨｚ～約３７．４ＧＨｚである。
図１７を参照すると、図１０Ａ～図１１Ｄを参照して上記で説明した多層フィルタ１０００がシミュレートされた。シミュレートされた挿入損失（Ｓ２１）値およびシミュレートされたリターン損失（Ｓ１１）値が０ＧＨｚ～７０ＧＨｚでプロットされている。パスバンドは約４２．９ＧＨｚ～約４６．６ＧＨｚである。
試験方法
図１８を参照すると、本開示の態様によれば、試験アセンブリ１８００を用いて、高周波数多層フィルタ１８０２の挿入損失およびリターン損失等の性能特性を試験することができる。フィルタ１８０２は、試験基板１８０４に実装することができる。入力線１８０６および出力線１８０８は、各々試験基板１８０４に接続された。試験基板１８０４は、入力線１８０６をフィルタ１８０２の入力と電気的に接続し、出力線１８０８をフィルタ１８０２の出力と電気的に接続するマイクロストリップ線１８１０を含むことができる。入力信号が、ソース信号発生器（例えば、１８０６ Ｋｅｉｔｈｌｅｙ ２４００シリーズのソース測定ユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ ２４１０－Ｃ ＳＭＵ）を用いて入力線に適用され、フィルタ１８０２の結果としての出力が、（例えば、ソース信号発生器を用いて）出力線１８１０８において測定された。これは、フィルタの様々な構成について繰り返された。
当業者であれば、本開示の趣旨および範囲から逸脱することなく、本開示のこれらのおよび他の変更および変形を行うことができる。加えて、様々な実施形態の態様は、全体的および部分的の双方で入れ替えることができることを理解されたい。更に、当業者であれば、上記の説明が例示の目的にすぎず、添付の特許請求の範囲において更に記載される本開示を限定することを意図しないことを理解するであろう。

Claims (26)

  1. 高周波数多層フィルタであって、
    複数の誘電体層と、
    入力および出力を有する信号経路と、
    第１の誘電体層の上に形成される導電層を備えるインダクタであって、前記インダクタは、第１のロケーションにおいて前記信号経路と電気的に接続され、第２のロケーションにおいて前記信号経路またはグラウンドのうちの少なくとも一方と電気的に接続される、インダクタと、
    第１の電極と、前記第１の電極から第２の誘電体層によって離間されたおよび第２の電極とを備えるコンデンサと、
    を備え、
    前記多層フィルタは、約８ＧＨｚよりも高い特性周波数を有する、高周波数多層フィルタ。
  2. 前記特性周波数は、ローパス周波数、ハイパス周波数、またはバンドパス周波数の上限のうちの少なくとも１つを含む、請求項１に記載の高周波数多層フィルタ。
  3. 前記インダクタの前記導電層は、Ｘ－Ｙ平面と平行であり、前記Ｘ－Ｙ平面に垂直なＺ方向において、前記コンデンサの前記第１の電極および前記第２の電極の各々から、少なくとも１０マイクロメートル（１０ミクロン）だけ離間される、請求項１に記載の高周波数多層フィルタ。
  4. 前記インダクタは、第１の方向に細長く、第１の幅を有する、第１の細長いセクションと、第２の方向に細長く、第２の幅を有する、第２の細長いセクションとを備え、前記第１の方向は、前記第２の方向よりも約１５°大きい、請求項１に記載の高周波数多層フィルタ。
  5. 前記第１の細長いセクションの前記第１の幅は、前記第２の細長いセクションの前記第２の幅と概ね等しい、請求項４に記載の高周波数多層フィルタ。
  6. 前記インダクタは少なくとも２つの角部を含む、請求項１に記載の高周波数多層フィルタ。
  7. 前記インダクタは、半円未満のループを定義する、請求項１に記載の高周波数多層フィルタ。
  8. 前記インダクタは、少なくとも半円のループを定義する、請求項１に記載の高周波数多層フィルタ。
  9. 前記インダクタの前記導電層は、前記第１のロケーションと前記第２のロケーションとの間に、約２ｍｍ未満の有効長を有する、請求項１に記載の高周波数多層フィルタ。
  10. 前記インダクタの前記導電層は、１ｍｍ未満の幅を有する、請求項１に記載の高周波数多層フィルタ。
  11. 前記インダクタの前記導電層が形成される前記誘電体層は、約１００マイクロメートル（１００ミクロン）未満の厚みを有する、請求項１に記載の高周波数多層フィルタ。
  12. 前記インダクタの前記導電層が上に形成される前記誘電体層に形成されたビアであって、前記ビアは前記インダクタおよび前記グラウンドに電気的に接続される、ビアを更に備える、請求項１に記載の高周波数多層フィルタ。
  13. 前記複数の誘電体層のうちの別のものの上に形成された更なる導電層と、
    前記インダクタの前記導電層が上に形成される前記誘電体層に形成されたビアであって、前記ビアは前記インダクタおよび前記更なる導電層に電気的に接続される、ビアと、
    を更に備える、請求項１２に記載の高周波数多層フィルタ。
  14. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定される約１００未満の誘電率を有する誘電材料を更に備える、請求項１に記載の高周波数多層フィルタ。
  15. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って決定される約１００よりも大きい誘電率を有する誘電材料を更に備える、請求項１に記載の高周波数多層フィルタ。
  16. 有機誘電材料を更に備える、請求項１に記載の高周波数多層フィルタ。
  17. 前記有機誘電材料は液晶ポリマーを含む、請求項１６に記載の高周波数多層フィルタ。
  18. 前記有機誘電材料はポリフェニレンエーテルを含む、請求項１６に記載の高周波数多層フィルタ。
  19. セラミック充填エポキシを含む誘電材料を更に備える、請求項１に記載の高周波数多層フィルタ。
  20. 第１の電極と、前記第１の電極から離間された第２の電極とを備えるコンデンサを更に備え、前記多層フィルタは、前記第１の電極と前記第２の電極との間に配設された誘電材
    料を備え、前記誘電材料は、２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ
    ＴＭ－６５０ ２．５．５．３に従って約５～約８の範囲をとる誘電率を有する、請求項１に記載の高周波数多層フィルタ。
  21. ２５℃の動作温度および１ＭＨｚの周波数において、ＩＰＣ ＴＭ－６５０ ２．５．５．３に従って約１～約４の範囲をとる誘電率を有する更なる誘電材料を更に備える、請求項２０に記載の高周波数多層フィルタ。
  22. 自己整合コンデンサを更に備える、請求項１に記載の高周波数多層フィルタ。
  23. 前記信号経路は、第１の方向に細長く、前記第１の方向に垂直な第２の方向における幅を有する、導電層を備え、前記自己整合コンデンサは、Ｚ方向において前記信号経路の前記導電層からオフセットされた導電層を備え、前記Ｚ方向は、前記第１の方向および前記第２の方向の各々に垂直であり、前記自己整合コンデンサの前記導電層は、前記第２の方向に細長く、前記第１の方向における幅を有する、請求項２２に記載の高周波数多層フィルタ。
  24. グラウンドはグラウンドプレーンを備え、前記自己整合コンデンサは、前記グラウンドプレーンに電気的に接続され、前記信号経路と容量結合される、請求項２２に記載の高周波数多層フィルタ。
  25. 約０．０５ｍｍ２未満の容量性エリアを有するコンデンサを更に備える、請求項１に記載の高周波数多層フィルタ。
  26. 高周波数多層フィルタを形成する方法であって、
    第１の誘電体層上に導電層を備えるインダクタを形成するステップと、
    第１の電極と、前記第１の電極から第２の誘電体層によって離間されたおよび第２の電極とを備えるコンデンサを形成するステップと、
    第１のロケーションにおいて、前記インダクタを信号経路と電気的に接続する第１のビアを形成するステップと、
    第２のロケーションにおいて、前記インダクタを前記信号経路またはグラウンドプレーンのうちの少なくとも一方と電気的に接続する第２のビアを形成するステップと、
    を含み、
    前記多層フィルタは、約８ＧＨｚよりも高い特性周波数を有する、方法。
JP2024021201A 2018-12-20 2024-02-15 高周波数多層フィルタ Pending JP2024056900A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862782464P 2018-12-20 2018-12-20
US62/782,464 2018-12-20
JP2021535593A JP2022515134A (ja) 2018-12-20 2019-12-18 高周波数多層フィルタ
PCT/US2019/067083 WO2020132011A1 (en) 2018-12-20 2019-12-18 High frequency multilayer filter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021535593A Division JP2022515134A (ja) 2018-12-20 2019-12-18 高周波数多層フィルタ

Publications (1)

Publication Number Publication Date
JP2024056900A true JP2024056900A (ja) 2024-04-23

Family

ID=71098093

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021535593A Pending JP2022515134A (ja) 2018-12-20 2019-12-18 高周波数多層フィルタ
JP2024021201A Pending JP2024056900A (ja) 2018-12-20 2024-02-15 高周波数多層フィルタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021535593A Pending JP2022515134A (ja) 2018-12-20 2019-12-18 高周波数多層フィルタ

Country Status (6)

Country Link
US (2) US11114993B2 (ja)
JP (2) JP2022515134A (ja)
CN (1) CN113228504A (ja)
DE (1) DE112019006358T5 (ja)
TW (1) TWI799671B (ja)
WO (1) WO2020132011A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020132179A1 (en) 2018-12-20 2020-06-25 Avx Corporation Multilayer filter including a capacitor connected with at least two vias
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
JP2022513526A (ja) 2018-12-20 2022-02-08 エイブイエックス コーポレイション リターン信号を低減する突起部を備える多層フィルタ
CN113228503A (zh) 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
TWI776290B (zh) * 2020-11-27 2022-09-01 財團法人工業技術研究院 電容器以及包含所述電容器的濾波器與重佈線層結構
CN112953455B (zh) * 2021-02-22 2023-11-07 安徽安努奇科技有限公司 滤波器结构
CN113381715B (zh) * 2021-06-21 2024-06-28 安徽安努奇科技有限公司 3d滤波电路与3d滤波器
CN117294269B (zh) * 2023-11-27 2024-03-26 华南理工大学 一种集成电容式带通滤波器

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136644A (ja) * 1991-11-11 1993-06-01 Tdk Corp Ｌｃ共振器
DE69320521T2 (de) 1992-04-16 1999-02-25 Murata Mfg. Co., Ltd., Nagaokakyo, Kyoto Tiefpass-Hochfrequenzfilter
JPH05311010A (ja) * 1992-05-07 1993-11-22 Hitachi Chem Co Ltd 複合高誘電率基板
JP4121550B2 (ja) 1998-07-01 2008-07-23 日本ポリプロ株式会社 ホットメルト接着剤組成物
JP3395754B2 (ja) 2000-02-24 2003-04-14 株式会社村田製作所 デュアルモード・バンドパスフィルタ
JP2001345661A (ja) * 2000-05-31 2001-12-14 Kyocera Corp 高周波回路基板
JP3567885B2 (ja) 2000-11-29 2004-09-22 株式会社村田製作所 積層型ｌｃフィルタ
DE10064445A1 (de) 2000-12-22 2002-07-11 Epcos Ag Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement
JP2002203720A (ja) * 2000-12-28 2002-07-19 Tdk Corp インダクタを含む複合電子部品およびその製造方法
JP2002217667A (ja) * 2001-01-22 2002-08-02 Sumitomo Metal Electronics Devices Inc 積層ｌｃフィルタ
JP2003068571A (ja) 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
JP2003198308A (ja) 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
US6734755B2 (en) 2002-05-16 2004-05-11 Corning Incorporated Broadband uniplanar coplanar transition
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
WO2004004061A1 (en) 2002-06-27 2004-01-08 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
JP2004304761A (ja) 2003-03-18 2004-10-28 Murata Mfg Co Ltd チップ型共振部品
DE10335331A1 (de) 2003-08-01 2005-03-03 Epcos Ag Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung
JP3866231B2 (ja) 2003-09-04 2007-01-10 Ｔｄｋ株式会社 積層型バンドパスフィルタ
JP2005109951A (ja) 2003-09-30 2005-04-21 Sony Corp 共振器および誘電体フィルタ
US7795995B2 (en) * 2004-02-23 2010-09-14 Georgia Tech Research Corporation Liquid crystalline polymer and multilayer polymer-based passive signal processing components for RF/wireless multi-band applications
US6970057B2 (en) 2004-04-02 2005-11-29 Chi Mei Communication Systems, Inc. Lowpass filter formed in a multi-layer ceramic
JP2006121445A (ja) * 2004-10-21 2006-05-11 Ngk Spark Plug Co Ltd 積層型フィルタ
CN101061762A (zh) 2004-11-19 2007-10-24 松下电器产业株式会社 内置电容器的多层基板及其制造方法、冷阴极管点灯装置
US7606184B2 (en) * 2005-01-04 2009-10-20 Tdk Corporation Multiplexers employing bandpass-filter architectures
JP4539422B2 (ja) 2005-04-27 2010-09-08 株式会社村田製作所 チップ型多段フィルタ装置
JP4523478B2 (ja) 2005-04-28 2010-08-11 京セラ株式会社 帯域通過フィルタ及び高周波モジュール、並びにこれを用いた無線通信機器
JP4246716B2 (ja) 2005-05-02 2009-04-02 Ｔｄｋ株式会社 積層型フィルタ
JPWO2006134916A1 (ja) 2005-06-13 2009-01-08 太陽誘電株式会社 積層フィルタ
US7312676B2 (en) 2005-07-01 2007-12-25 Tdk Corporation Multilayer band pass filter
JP4441886B2 (ja) 2006-03-31 2010-03-31 Ｔｄｋ株式会社 高周波モジュール
JP2008004768A (ja) 2006-06-22 2008-01-10 Tdk Corp 積層電子部品の製造方法
JP4505440B2 (ja) * 2006-08-04 2010-07-21 東光株式会社 積層型ハイパスフィルタ
JP2008099060A (ja) * 2006-10-13 2008-04-24 Taiyo Yuden Co Ltd 積層型誘電体帯域通過フィルタ
DE102007020783A1 (de) 2007-05-03 2008-11-06 Epcos Ag Elektrisches Vielschichtbauelement
TW200908430A (en) 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
JP4550915B2 (ja) * 2007-06-22 2010-09-22 太陽誘電株式会社 フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール
US20090027141A1 (en) 2007-06-22 2009-01-29 Taiyo Yuden Co., Ltd. Filter circuit, filter circuit device, multilayered circuit board, and circuit module each including the filter circuit
US8159313B2 (en) 2007-10-22 2012-04-17 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
JP5152192B2 (ja) 2007-11-05 2013-02-27 株式会社村田製作所 チップ型フィルタ部品
EP2068393A1 (en) 2007-12-07 2009-06-10 Panasonic Corporation Laminated RF device with vertical resonators
JP5288903B2 (ja) * 2008-06-26 2013-09-11 京セラ株式会社 バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器
JP4995231B2 (ja) 2008-05-30 2012-08-08 キヤノン株式会社 光学フィルタ
WO2010018798A1 (ja) 2008-08-11 2010-02-18 日立金属株式会社 バンドパスフィルタ、高周波部品及び通信装置
US8446705B2 (en) 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US8106722B2 (en) 2008-08-20 2012-01-31 Panasonic Corporation Multi-layered device and electronic equipment using thereof
JP2010147320A (ja) * 2008-12-19 2010-07-01 Alps Electric Co Ltd 高周波回路モジュール
JP5261258B2 (ja) * 2009-03-30 2013-08-14 京セラ株式会社 バンドパスフィルタ
TWI394189B (zh) 2009-06-04 2013-04-21 Ind Tech Res Inst 電容基板結構
JP5035319B2 (ja) 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
US9142342B2 (en) 2010-05-17 2015-09-22 Ronald Lambert Haner Compact-area capacitive plates for use with spiral inductors having more than one turn
TWI442622B (zh) 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
CN102354777A (zh) 2011-07-18 2012-02-15 西安瓷芯电子科技有限责任公司 一种ltcc低通滤波器
EP2618421A1 (en) 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
WO2014050239A1 (ja) 2012-09-28 2014-04-03 株式会社村田製作所 インピーダンス変換回路およびアンテナ装置
KR20140071724A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR20140081360A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
US9349788B2 (en) 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US20150296617A1 (en) 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Interposer frame with polymer matrix and methods of fabrication
US10014843B2 (en) 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US9240392B2 (en) 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
KR102273027B1 (ko) 2014-06-09 2021-07-05 삼성전자주식회사 위치정보를 사용하여 설정된 관심영역을 사용하여 영상데이터를 생성하는 방법 및 장치
JP6406423B2 (ja) * 2015-02-23 2018-10-17 株式会社村田製作所 電子部品
KR101640907B1 (ko) 2015-03-17 2016-07-20 주식회사 모다이노칩 적층칩 소자
JP6428917B2 (ja) 2015-03-25 2018-11-28 株式会社村田製作所 ダイプレクサ
JP6578719B2 (ja) * 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品
KR20170004238A (ko) 2015-07-01 2017-01-11 주식회사 이엠따블유 광대역 모듈 및 이를 포함하는 통신 장치
JP6380315B2 (ja) * 2015-09-26 2018-08-29 株式会社村田製作所 積層型ｌｃフィルタ
JP6504021B2 (ja) 2015-11-04 2019-04-24 株式会社村田製作所 電子部品
US10063211B2 (en) 2016-02-03 2018-08-28 Qualcomm Incorporated Compact bypass and decoupling structure for millimeter-wave circuits
JP6547707B2 (ja) * 2016-07-29 2019-07-24 株式会社村田製作所 積層フィルタ
JP2018067612A (ja) 2016-10-19 2018-04-26 Tdk株式会社 差動伝送回路
US10389329B2 (en) 2017-02-03 2019-08-20 Murata Manufacturing Co., Ltd. Multilayer electronic component and multilayer LC filter
US10283566B2 (en) 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
JP6791107B2 (ja) 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
JP2019205122A (ja) 2018-05-25 2019-11-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2022513526A (ja) 2018-12-20 2022-02-08 エイブイエックス コーポレイション リターン信号を低減する突起部を備える多層フィルタ
CN113228503A (zh) 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
WO2020132179A1 (en) 2018-12-20 2020-06-25 Avx Corporation Multilayer filter including a capacitor connected with at least two vias
WO2020132022A1 (en) 2018-12-20 2020-06-25 Avx Corporation Multilayer filter including a low inductance via assembly
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置

Also Published As

Publication number Publication date
US11838002B2 (en) 2023-12-05
TW202042502A (zh) 2020-11-16
TWI799671B (zh) 2023-04-21
US20200204141A1 (en) 2020-06-25
US20210391842A1 (en) 2021-12-16
DE112019006358T5 (de) 2021-10-28
WO2020132011A1 (en) 2020-06-25
JP2022515134A (ja) 2022-02-17
US11114993B2 (en) 2021-09-07
CN113228504A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
JP2024056900A (ja) 高周波数多層フィルタ
JP7268161B2 (ja) 低インダクタンスビアアセンブリを備える多層フィルタ
JP7288055B2 (ja) 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
TWI793389B (zh) 包括一減少回傳信號之突出部之多層濾波器
JP7288056B2 (ja) 高精度インダクタを含む多層電子デバイス
JP7355827B2 (ja) 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240215