JP2005175803A - 高周波フィルタおよび多層容量回路 - Google Patents
高周波フィルタおよび多層容量回路 Download PDFInfo
- Publication number
- JP2005175803A JP2005175803A JP2003412166A JP2003412166A JP2005175803A JP 2005175803 A JP2005175803 A JP 2005175803A JP 2003412166 A JP2003412166 A JP 2003412166A JP 2003412166 A JP2003412166 A JP 2003412166A JP 2005175803 A JP2005175803 A JP 2005175803A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- branch
- stub
- circuit
- frequency filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
【解決手段】 線路途中に分岐箇所を有し、伝送線路29a,29b,30a,30b,34a,34bによって構成されるブランチスタブ38a,38bを高周波フィルタ100の並列インダクタンス回路に使用し、伝送線路29a,29b,30a,30b,34a,34bの物理長と特性インピーダンスを調整することにより、反共振周波数fiを設定する。
【選択図】 図1
Description
実施の形態1.
図1は、この発明の実施の形態1による、高周波フィルタ100の回路図である。図に示すように、高周波フィルタ100は、ブランチスタブ(インダクタンス素子、分岐スタブ)38a,38b、容量素子32a,32b,32c、オープンスタブ(インダクタンス素子)33a,33b、入出力端35a,35bを備えている。
伝送線路30a,30bは、先端部が開放端となっており、伝送線路34a,34bは、先端部が短絡端となっている。伝送線路30a,30b,34a,34bは、それぞれブランチスタブ38a,38bの末端を構成する部分(枝スタブ)である。
図1に示すように、高周波フィルタ100の全体回路は、入出力端35a、ブランチスタブ38a、容量素子32a、オープンスタブ33a、容量素子32b、オープンスタブ33b、容量素子32c、ブランチスタブ38b、入出力端35bの順に縦続接続された回路を構成している。ここで、ブランチスタブ38a,38bとオープンスタブ33a,33bは、ある所定の周波数fcにおいて、それぞれ特定のインダクタンス値を持つように調整されている。なお、この調整は主に各スタブの線路方向の物理長、及び特性インピーダンスを調整することにより行われる。
図6は、この発明の実施の形態2による高周波フィルタ200の回路図である。図1と同一の符号は同一の構成要素を表している。高周波フィルタ200は、1つまたは複数の伝送線路からなる並列インダクタンス回路と、直列容量回路がはしご型に縦続接続されて構成されている点では実施の形態1の高周波フィルタ100と同様であるが、ブランチスタブ38a,38bの代わりに、ブランチスタブ38c,38dを備えている。
ブランチスタブ38c,38dを遮断周波数fcにおいて特定のインダクタンス値を持つように調整すれば、実施の形態1と同様に、周波数fcにおける全体回路は図2に示した、並列インダクタンス回路と直列容量回路が7段のはしご型接続された遮断周波数をfcとする高域通過フィルタを構成する。ただし、インダクタンス素子16a,16b,16c,16dは、それぞれブランチスタブ38c、オープンスタブ33a、オープンスタブ33b、ブランチスタブ38dに対応する。
なお、ブランチスタブ38dについても同様に調整することができる。
図8は、この発明の実施の形態3による、高周波フィルタ300の分解図である。図に示すように、高周波フィルタ300は、接地導体1a,1b、誘電体基板2a,2b,2c、ストリップ導体3a,3b,3c,3d、入出力線路4a,4b、多層容量回路7a,7b、容量回路8、オープンスタブ9a,9b、ブランチスタブ(分岐スタブ)12c,12dを備えている。
高周波フィルタ300は、2層の接地導体間に複数の誘電体基板を配置し、それらの誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型フィルタである。ストリップ導体3a,3dは誘電体基板2b上に形成され、ストリップ導体3b,3cは誘電体基板2c上に形成されている。
オープンスタブ9aは、接地導体1a,1b、誘電体基板2a,2b,2c、ストリップ導体3bから構成され、オープンスタブ9bは、接地導体1a,1b、誘電体基板2a,2b,2c、ストリップ導体3cから構成される。
伝送線路10a,10bは、それぞれブランチスタブ12c,12dの線路途中を構成する部分(幹スタブ)に相当する。伝送線路11a,11b,11c,11dは、先端部が開放端となっており、それぞれブランチスタブ12c,12dの末端を構成する部分(枝スタブ)に相当する。
高周波フィルタ300の全体回路は、入出力線路4a、ブランチスタブ12c、多層容量回路7a、オープンスタブ9a、容量回路8、オープンスタブ9b、多層容量回路7b、ブランチスタブ12b、入出力線路4bの順に縦続接続された回路を構成している。ここで、ブランチスタブ12c,12dとオープンスタブ9a,9bは、所定の周波数fcにおいて、それぞれ特定のインダクタンス値を持つように調整されている。また、多層容量回路7a,7bおよび容量回路8は、周波数fcにおいて、それぞれ特定の容量値を有するように調整されている。なお、この調整は主に各スタブの線路方向の物理長、線路幅によって決まる特性インピーダンス、または容量回路の結合度の強さを調整することにより行われる。
実施の形態4では、図8に示した実施の形態3の高周波フィルタ300において、ブランチスタブ12c,12dの遮断周波数fcに対応する波長をλとした場合に、伝送線路10a,10bの電気長を1/2λ以下、伝送線路11a,11bの電気長を1/4λ、伝送線路11c,11dの電気長を1/7λに調整する。その他の構成は実施の形態3と同様である。
図16は、この発明の実施の形態5による、高周波フィルタ500の分解図である。図8と同一の符号は、同一の構成要素を表している。また、図17は、図16に示すB−B’面から下方を見た透過図である。図17において、破線は、誘電体基板2cに配置されたストリップ導体3b,3cの透視図を示している。図17において、破線は、誘電体基板2cに配置されたストリップ導体3b,3cの透視図を示している。さらに、図18は、図16に示す矢印C方向から見た高周波フィルタ500の平面図である。
実施の形態1から実施の形態5では高周波フィルタにブランチスタブを用いたが、多層基板内にこれらの高周波フィルタを構成する場合、一般には図8、図16に示したように多層容量回路7a,7bが用いられる。この場合、積層ずれにより層間の位置ずれが起きると、多層容量回路7a,7bの容量値が変化してしまい、それに伴って高周波フィルタの特性も変化してしまうという問題がある。
スタブ状ストリップ導体(第1、第2のスタブ状ストリップ導体)19a,19bは、接地導体1a,1b、誘電体基板2a,2b,2c、ストリップ導体3a,3b,3c,3dから構成される。スタブ状ストリップ導体19aは、誘電体基板2aと誘電体基板2bとの間において、ストリップ線路25aと対向する位置にて結合ストリップ導体18aに接続される。スタブ状ストリップ導体19bは、誘電体基板2bと誘電体基板2cとの間において、ストリップ線路25bと対向する位置にて結合ストリップ導体18bに接続される。ストリップ線路25a、結合ストリップ導体18a、スタブ状ストリップ導体19aは、それぞれの線路幅が等しく形成されており、入出力線路4aとストリップ線路25aの接続部からスタブ状ストリップ導体19aの端部までは均一な線路幅になっている。また、同様にストリップ線路25b、結合ストリップ導体18b、スタブ状ストリップ導体19bはそれぞれの線路幅が等しく形成されており、入出力線路4bとストリップ線路25bの接続部からスタブ状ストリップ導体19bの端部までは、均一な線路幅になっている。
多層容量回路600において、全体回路は、ストリップ線路25a、スタブ状ストリップ導体19a、容量回路18、スタブ状ストリップ導体19b、ストリップ線路25bの順に縦続接続された回路を構成する。ここで、スタブ状ストリップ導体19a,19bと結合ストリップ導体18a,18bは、接地導体1a,1bとの間に並列容量回路を形成するので、全体回路の等価回路は、図23に示すように、伝送線路22a,22b、並列容量素子21a,21b、直列容量素子20を縦続接続した回路となる。
まず、誘電体基板2cに対して誘電体基板2bが図22における左方向に積層ずれを起こした場合、ストリップ線路25aの線路方向の物理長が増加し、スタブ状ストリップ導体19aの線路方向の物理長が減少することで、スタブ状ストリップ導体19aと結合ストリップ導体18aが形成する並列容量回路の容量値が減少する。この変化は、図24において伝送線路22aの電気長θが増加し、インダクタンス素子23aのインダクタンス値が減少する変化と等価である。また、容量回路18の大きさは変化しないため直列容量素子20の容量値は変化しない。
実施の形態7では、実施の形態6の入出力直交型多層容量回路を、多層基板内に構成された高周波フィルタに適用する。
図27は、実施の形態8による高周波フィルタ800の分解図である。図8および図25と同一の符号は、同一の構成要素を表している。図に示すように、高周波フィルタ800は、2層の接地導体間に複数の誘電体基板を配置し、その中の異なる誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型フィルタとなっている.図に示すように、高周波フィルタ800は、接地導体1a,1bの間に誘電体基板2a,2b,2cを配置し、複数の誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型の多層容量回路となっている。ストリップ導体3a,3dは誘電体基板2b上に配置され、ストリップ導体3b,3cは誘電体基板2c上に配置されている。図28は、図27に示すB−B’面より下を見た透過図である。図28の破線は、誘電体基板2cに配置されたストリップ導体3b,3cの透視図を示している。
実施の形態9の高周波フィルタは、実施の形態8の高周波フィルタ800のブランチスタブ12c,12dに、実施の形態4と同様の調整を施したものである。その他の構成は高周波フィルタ800と同様である。
Claims (9)
- 第1の周波数近傍において誘導性を呈する1つ以上のインダクタンス素子を有する並列インダクタンス回路と、
上記第1の周波数近傍において、容量性を呈する1つ以上の容量素子を有する直列容量回路とを備え、
上記インダクタンス素子と上記容量素子とを交互に縦続接続するとともに、上記縦続接続の両端に外部回路と接続するための入力線路及び出力線路を備えた高周波フィルタにおいて、
上記インダクタンス素子のうちの少なくとも1つは、上記直列容量回路に接続された端部とは反対側に延在する伝送線路の中途に、一つ以上の分岐箇所を有する分岐スタブであることを特徴とする高周波フィルタ。 - 分岐スタブの先端部が、いずれも開放端であることを特徴とする請求項1記載の高周波フィルタ。
- 分岐スタブは、分岐箇所において先端部が開放端である2つの伝送線路に分岐し、
上記分岐スタブの入力サセプタンスが、第1の周波数の半分に相当する第2の周波数の1倍、3倍、4倍の周波数において発散するように、
上記分岐スタブの入力端から上記分岐箇所までを構成する第1の伝送線路区間の電気長と、上記分岐箇所から一方の先端部までを構成する第2の伝送線路区間の電気長と、上記分岐箇所から他方の先端部までを構成する第3の伝送線路区間の電気長が設定されていることを特徴とする請求項2記載の高周波フィルタ。 - 第1の伝送線路区間の電気長を第1の周波数に対応する波長の半波長以下とし、
第2の伝送線路区間の電気長を第1の周波数に対応する波長の5分の1波長とし、
第3の伝送線路区間の電気長を第1の周波数に対応する波長の6分の1波長とすることを特徴とする請求項3記載の高周波フィルタ。 - 分岐スタブは、分岐箇所において先端部が開放端である2つの伝送線路に分岐し、
上記分岐スタブの入力サセプタンスが、第1の周波数の3分の1に相当する第3の周波数の2倍、4倍、6倍の周波数において発散するように、
上記分岐スタブの入力端から上記分岐箇所までを構成する第1の伝送線路区間の電気長と、上記分岐箇所から一方の先端部までを構成する第2の伝送線路区間の電気長と、上記分岐箇所から他方の先端部までを構成する第3の伝送線路区間の電気長が設定されていることを特徴とする請求項2記載の高周波フィルタ。 - 第1の伝送線路区間の電気長を第1の周波数に対応する波長の半波長以下とし、
第2の伝送線路区間の電気長を第1の周波数に対応する波長の4分の1波長とし、
第3の伝送線路区間の電気長を第1の周波数に対応する波長の7分の1波長とすることを特徴とする請求項5記載の高周波フィルタ。 - 分岐スタブ以外のインダクタンス素子のうち少なくとも一つは、貫通VIAを備えた先端部が短絡端のスタブであることを特徴とする請求項1から請求項6のうちのいずれか1項記載の高周波フィルタ。
- 第1の接地導体および第2の接地導体と、
上記第1および第2の接地導体の間に積層された、第1の誘電体基板、第2の誘電体基板、および第3の誘電体基板と、
上記第1の誘電体基板と上記第2の誘電体基板との間に配置された第1の結合ストリップ導体と、
上記第1の結合ストリップ導体に接続された第1のストリップ線路と、
上記第1のストリップ線路と対向する位置で上記第1の結合ストリップ導体と接続するよう配置された第1のスタブ状ストリップ導体と、
上記第2の誘電体基板と上記第3の誘電体基板との間に配置され、上記第1の結合ストリップ導体と略同じ形状を有する第2の結合ストリップ導体と、
上記第2の結合ストリップ導体に接続された第2のストリップ線路と、
上記第2のストリップ線路と対向する位置で上記第2の結合ストリップ導体と接続するよう配置された第2のスタブ状ストリップ導体とを備え、
上記第1の結合ストリップ導体と上記第2の結合ストリップ導体とが、上記第2の誘電体基板を挟んで重なり合い、かつ上記第1のストリップ線路と上記第2のストリップ線路の線路方向が互いに直交するように配置されていることを特徴とする多層容量回路。 - 少なくとも一つの容量素子に、請求項8記載の多層容量回路を用いることを特徴とする請求項1から請求項7のうちのいずれか1項記載の高周波フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412166A JP4251974B2 (ja) | 2003-12-10 | 2003-12-10 | 高周波フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412166A JP4251974B2 (ja) | 2003-12-10 | 2003-12-10 | 高周波フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175803A true JP2005175803A (ja) | 2005-06-30 |
JP4251974B2 JP4251974B2 (ja) | 2009-04-08 |
Family
ID=34732695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003412166A Expired - Fee Related JP4251974B2 (ja) | 2003-12-10 | 2003-12-10 | 高周波フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4251974B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007074274A (ja) * | 2005-09-06 | 2007-03-22 | National Institute Of Information & Communication Technology | マルチバンド超広帯域バンドパスフィルタ |
JP2008113402A (ja) * | 2006-05-09 | 2008-05-15 | Mitsubishi Electric Corp | 増幅器 |
JP2009260698A (ja) * | 2008-04-17 | 2009-11-05 | Mitsubishi Electric Corp | 高周波結合線路および高周波フィルタ |
US8717858B2 (en) | 2005-07-29 | 2014-05-06 | Kabushiki Kaisha Toshiba | Write-once type information storage medium (disk structure of recording type information storage medium having structure in which recording layer formed on transparent susbstrate is defined as inside), and information reproducing method or information recording method as well as storage medium manufacturing |
JP2021536145A (ja) * | 2019-08-06 | 2021-12-23 | 株式会社アドバンテスト | 電気フィルタ構造 |
JP2022513526A (ja) * | 2018-12-20 | 2022-02-08 | エイブイエックス コーポレイション | リターン信号を低減する突起部を備える多層フィルタ |
-
2003
- 2003-12-10 JP JP2003412166A patent/JP4251974B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8717858B2 (en) | 2005-07-29 | 2014-05-06 | Kabushiki Kaisha Toshiba | Write-once type information storage medium (disk structure of recording type information storage medium having structure in which recording layer formed on transparent susbstrate is defined as inside), and information reproducing method or information recording method as well as storage medium manufacturing |
JP2007074274A (ja) * | 2005-09-06 | 2007-03-22 | National Institute Of Information & Communication Technology | マルチバンド超広帯域バンドパスフィルタ |
JP4565146B2 (ja) * | 2005-09-06 | 2010-10-20 | 独立行政法人情報通信研究機構 | マルチバンド超広帯域バンドパスフィルタ |
JP2008113402A (ja) * | 2006-05-09 | 2008-05-15 | Mitsubishi Electric Corp | 増幅器 |
JP2009260698A (ja) * | 2008-04-17 | 2009-11-05 | Mitsubishi Electric Corp | 高周波結合線路および高周波フィルタ |
JP2022513526A (ja) * | 2018-12-20 | 2022-02-08 | エイブイエックス コーポレイション | リターン信号を低減する突起部を備える多層フィルタ |
US11509276B2 (en) | 2018-12-20 | 2022-11-22 | KYOCERA AVX Components Corporation | Multilayer filter including a return signal reducing protrusion |
JP2021536145A (ja) * | 2019-08-06 | 2021-12-23 | 株式会社アドバンテスト | 電気フィルタ構造 |
JP7076540B2 (ja) | 2019-08-06 | 2022-05-27 | 株式会社アドバンテスト | 電気フィルタ構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4251974B2 (ja) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3506501B1 (en) | Notch filters based on coupled acoustic resonators | |
US7323955B2 (en) | Narrow-band absorptive bandstop filter with multiple signal paths | |
KR100828948B1 (ko) | 인터디지털 커패시터, 인덕터, 및 이들을 이용한 전송 선로및 결합기 | |
US9270007B2 (en) | Power divider | |
EP2254195A1 (en) | Tunable bandpass filter | |
KR20200131528A (ko) | 체적 음향 공진기를 포함하는 필터 | |
KR20120114729A (ko) | 대역통과 필터 및 전자 장치 | |
US6597259B1 (en) | Selective laminated filter structures and antenna duplexer using same | |
US11095010B2 (en) | Bandpass filter with induced transmission zeros | |
JP4251974B2 (ja) | 高周波フィルタ | |
JP4176752B2 (ja) | フィルタ | |
US8018305B2 (en) | Electronic component | |
JP4550915B2 (ja) | フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール | |
JP5094524B2 (ja) | 高周波結合線路および高周波フィルタ | |
US8729980B2 (en) | Band-pass filter based on CRLH resonator and duplexer using the same | |
JP4501729B2 (ja) | 高周波フィルタ | |
US20050046512A1 (en) | Demultiplexer | |
JP6866454B2 (ja) | 信号の位相バランスを最小化するためのpcb構造の広帯域フィルタ | |
Abdalla et al. | A compact SIW metamaterial coupled gap zeroth order bandpass filter with two transmission zeros | |
JP2004147300A5 (ja) | ||
KR101726540B1 (ko) | 인공전송선로를 이용한 링 공진기 대역통과필터 | |
US7256666B2 (en) | Band rejection filter with attenuation poles | |
JP7219852B2 (ja) | フィルタ回路 | |
JP4757809B2 (ja) | 低域通過フィルタ | |
KR101192518B1 (ko) | 0차 공진기 요소간의 3극 교차결합형 전달 영점에 의한 우수한 주파수 선택도를 가지는 3차, 5차, 9차 첨소형 대역통과 여파기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |