CN111952243A - 一种凹槽芯片嵌入工艺 - Google Patents

一种凹槽芯片嵌入工艺 Download PDF

Info

Publication number
CN111952243A
CN111952243A CN202010855312.6A CN202010855312A CN111952243A CN 111952243 A CN111952243 A CN 111952243A CN 202010855312 A CN202010855312 A CN 202010855312A CN 111952243 A CN111952243 A CN 111952243A
Authority
CN
China
Prior art keywords
metal
silicon wafer
passivation layer
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010855312.6A
Other languages
English (en)
Other versions
CN111952243B (zh
Inventor
冯光建
黄雷
高群
郭西
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010855312.6A priority Critical patent/CN111952243B/zh
Publication of CN111952243A publication Critical patent/CN111952243A/zh
Application granted granted Critical
Publication of CN111952243B publication Critical patent/CN111952243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种凹槽芯片嵌入工艺，包括以下步骤：(a)提供硅片，并在硅片上表面刻蚀多个TSV孔，形成TSV区，然后形成第一钝化层，在第一钝化层和种子层；(b)电镀金属，使金属充满TSV孔形成金属柱；(c)将硅片下表面做减薄处理，刻蚀凹槽；(d)在硅片下表面形成第三钝化层，在第三钝化层上涂布光刻胶；(e)去除金属柱表面第三钝化层、金属柱和光刻胶；(f)在凹槽底部填焊锡，嵌入芯片，拆临时键合得到芯片嵌入结构。本发明的技术方案通过在铜柱腐蚀的时候在铜柱表面增加金属层，做硬罩幕层，在铜柱底部增加保护介质做高度控制层，使铜柱被腐蚀后能停在保护介质中，去除保护介质，使铜柱露出，精确控制铜柱的高度。

Description

一种凹槽芯片嵌入工艺
技术领域
本发明涉及半导体技术领域，尤其涉及一种凹槽芯片嵌入工艺。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业，新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上，占用面积大，可靠性差，不能满足封装系统越来越小型化的趋势，而基于标准硅工艺的三维异构封装技术（系统级封装SIP）运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起，能在较小的区域内实现芯片的堆叠和互联，大大减小了功能件的面积并增加了其可靠性，越来越成为该产业未来发展的方向。
射频芯片需要对其底部进行散热和接地互联，这样就要求芯片底部需要有TSV金属柱做接触，但是对于要把射频芯片埋入到硅空腔的结构来讲，如果先做TSV，则需要在转接板的背部做空腔，TSV的底部做空腔的底部，然后做互联，TSV深度会有差异，这样做出来的底部会不平，不利于芯片的接地互联；如果是把TSV做长柱子，然后通过干法刻蚀的方式把TSV金属柱露出，最后通过湿法腐蚀的方式把金属柱去除，只留下底部金属柱，则可以不必考虑TSV平整性的问题，是未来此类结构的主要实现方式，但是在实际应用中，因为金属柱的腐蚀是一种各向同性的行为，因此如果空腔底部的金属柱被腐蚀掉，那么金属柱周边先被腐蚀掉的部分就会深入到空腔底部，这样不利于后续的底部互联和散热。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种凹槽芯片嵌入工艺，其具有占用面积小，可靠性高，可精确控制金属柱的高度。本发明采用的技术方案是：
一种凹槽芯片嵌入工艺，其中，包括以下步骤：
(a)、提供硅片，并在硅片上表面刻蚀多个TSV孔，形成TSV区，然后在硅片上表面形成第一钝化层，在第一钝化层上形成至少一层种子层；
(b)、在种子层上电镀金属，使金属充满TSV孔形成金属柱，抛光去除硅片表面的金属和种子层，在设置TSV孔的硅片上表面临时键合载片，保护硅片的TSV区；
(c)、将硅片下表面做减薄处理，使得金属柱在硅片下表面露出，并在硅片下表面形成第二钝化层，抛光使得硅片下表面的金属柱露出，在硅片下表面刻蚀凹槽，其中凹槽设置在TSV区，使金属柱竖立在凹槽内；
(d)、去除金属柱表面的第一钝化层，然后在硅片下表面形成第三钝化层，在第三钝化层上涂布光刻胶，曝光显影，使金属柱顶部露出；
(e)、去除金属柱表面第三钝化层，并去除金属柱，然后去除上一步第三钝化层上涂布的光刻胶；
(f)、在凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在凹槽和芯片之间的缝隙填充材料，然后在硅片下表面形成第四钝化层和RDL,使芯片信号PAD引出，拆临时键合得到芯片嵌入结构。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（a）TSV孔的直径范围为1um～1000um，深度为10um～1000um；所述第一钝化层、第二钝化层、第三钝化层的材质均为氧化硅或氮化硅，厚度为0.01um～100um；所述种子层厚度为0.001um～100um，所述种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（b）金属充满TSV孔形成金属后还包括将硅片在200～500°密化的步骤。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（c）减薄厚度为0.1um～700um，所述凹槽宽度为1um～1000um，深度为10um～1000um。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（c）凹槽设置在TSV区域，金属柱露出凹槽底面距离为1um～50um。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（d）还包括在第三钝化层上形成至少一层金属层的步骤，然后在金属层上涂布光刻胶，所述金属层的厚度为0.001um～100um，所述金属层的材质选自钛、铜、铝、银、钯、金、铊、锡、镍中的一种；所述光刻胶的厚度为1um～100um。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（e）去除金属柱表面第三钝化层前还包括去除金属柱表面金属层的步骤。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（f）凹槽底部填焊锡的厚度为1um～50um；所述材料为光刻胶或环氧树脂，在凹槽和芯片之间的缝隙填充材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内材料硬化。
优选的是，所述的凹槽芯片嵌入工艺，其中，所述步骤（f）第四钝化层的材质是氧化硅或聚酰亚胺。
本发明的优点在于：本发明的技术方案通过在铜柱腐蚀的时候在铜柱表面增加金属层，做硬罩幕层，然后在铜柱底部增加保护介质做高度控制层，使铜柱被腐蚀后能停在保护介质中，然后去除保护介质，使铜柱露出，此种方式能精确控制铜柱的高度，提高后续的底部互联和散热。
附图说明
图1为本发明的硅片刻蚀TSV孔示意图。
图2为本发明的铜充满TSV孔形成铜柱的示意图。
图3为本发明的载片和硅片正面粘结示意图。
图4为本发明的硅片下表面刻蚀凹槽示意图。
图5为本发明的实施例1硅片下表面沉积第三钝化层示意图。
图6为本发明的实施例1在硅片下表面沉积光刻胶示意图。
图7为本发明的实施例1去除金属柱表面第三钝化层示意图。
图8为本发明的实施例1去除金属柱示意图。
图9为本发明的凹腔底部填焊锡示意图。
图10为本发明的嵌入芯片示意图。
图11为本发明的凹槽剩余缝隙填充其他材料示意图。
图12为本发明的芯片嵌入结构示意图。
图13为本发明的实施例2的硅片下表面沉积第三钝化层示意图。
图14为本发明的实施例2第三钝化层表面沉积金属层示意图。
图15为本发明的实施例2的去除金属柱表面金属层示意图。
图16为本发明的实施例2的去除金属柱表面钝化层示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一；
本实施例提供的凹槽芯片嵌入工艺，包括以下步骤：
如图1所示，
(a)、提供硅片，并在硅片表面刻蚀多个TSV孔，形成TSV区，然后在硅片表面沉积第一钝化层，在第一钝化层上沉积至少一层种子层；
通过光刻，刻蚀工艺在底座硅片101表面制作TSV孔102，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等第一钝化层，或者直接热氧化，第一钝化层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在第一钝化层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
如图2和3所示，
(b)、在种子层上电镀铜，使铜充满TSV孔形成铜柱，抛光去除晶圆表面铜和种子层，在设置TSV孔的硅片上表面临时键合载片，保护硅片的TSV区；
如图2所示，电镀铜103，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP工艺（化学机械抛光）使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；或者硅片表面绝缘层也可以保留；
如图3所示，用临时键合的工艺把载片跟硅片正面粘结在一起，用载片保护住硅片的TSV面；
此步骤的硅片和载片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
如图3和4所示，
(c)、将硅片下表面做减薄处理，使得铜柱在硅片下表面露出，并在硅片下表面形成第二钝化层，抛光使硅片下表面的铜柱底部铜露出，在硅片下表面干法刻蚀凹槽，其中凹槽设置在TSV区，使金属柱竖立在凹槽内；
如图3所示，以载片做支撑减薄硅片下表面；减薄厚度在100nm到700um，减薄可以是直接在硅片背部做减薄处理，使铜柱下表面露头，对其下表面进行第二钝化层覆盖，然后化学机械抛光使铜柱的铜金属露出；
如图4所示，用光刻和干法刻蚀工艺在芯片下方的硅片下表面刻蚀凹槽104，凹槽宽度在1um到1000um，深度在10um到1000um；凹槽开在TSV区域，使TSV竖立在凹槽内部，TSV露出凹槽底面距离1um到50um；
如图5～6所示，
(d)、去除金属柱表面的第一钝化层，然后在硅片下表面沉积第三钝化层，在第三钝化层上涂布光刻胶，曝光显影，使金属柱顶部露出；
如图5所示，首先用干法刻蚀或者湿法腐蚀的工艺去除金属柱表面的钝化层，然后用气相沉积的方式再覆盖一层钝化层，钝化层为氧化硅或者氮化硅材质，厚度在10nm到10um之间；
如图6所示，用旋涂工艺或者喷胶工艺在硅片下表面沉积光刻胶，光刻胶厚度在1um到100um之间，曝光显影，使TSV顶部露出；
如图7～8所示，
(e)、去除金属柱表面第三钝化层，并去除金属柱，然后去除上一步第三钝化层上涂布的光刻胶；
如图7所示，用干法刻蚀或者湿法腐蚀工艺去除金属柱表面第三钝化层，如图8所示，然后通过湿法腐蚀工艺去除金属柱，最后去除晶圆表面和凹槽底部光刻胶；
如图9～12所示，
(f)、在凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在凹槽和芯片之间的缝隙填充材料，然后在硅片下表面形成第四钝化层和RDL,使芯片信号PAD引出，拆临时键合得到芯片嵌入结构。
如图9所示，在凹腔底部用点胶或者喷涂的工艺填焊锡或者导热导电胶体，厚度在1um到50um之间；
如图10所示，嵌入芯片，回流完成芯片焊接；
如图11所示，在凹槽剩余缝隙填充其他材料，可以用旋涂工艺或者喷涂工艺，材料可以是光刻胶，也可以使环氧树脂类材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内胶体硬化；
如图12所示，在硅片下表面制作第四钝化层108和RDL109，使芯片信号PAD引出，拆临时键合得到芯片嵌入结构；此处钝化层可以是氧化硅也可以是PI胶等；
实施例2：
本实施例提供的凹槽芯片嵌入工艺，包括以下步骤：
如图1所示，
(a)、提供硅片，并在硅片表面刻蚀多个TSV孔，形成TSV区，然后在硅片表面沉积第一钝化层，在第一钝化层上沉积至少一层种子层；
通过光刻，刻蚀工艺在底座硅片101表面制作TSV孔102，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等第一钝化层，或者直接热氧化，第一钝化层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在第一钝化层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
如图2和3所示，
(b)、在种子层上电镀铜，使铜充满TSV孔形成铜柱，抛光去除晶圆表面铜和种子层，在设置TSV孔的硅片上表面临时键合载片，保护硅片的TSV区；
如图2所示，电镀铜103，使铜金属充满TSV，200到500度温度下密化使铜更致密，铜CMP工艺（化学机械抛光）使硅片表面铜去除，使硅片表面只剩下填铜，硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；或者硅片表面绝缘层也可以保留；
如图3所示，用临时键合的工艺把载片跟硅片正面粘结在一起，用载片保护住硅片的TSV面；
此步骤的硅片和载片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
如图3和4所示，
(c)、将硅片下表面做减薄处理，使得铜柱在硅片下表面露出，并在硅片下表面形成第二钝化层，抛光使硅片下表面的铜柱底部铜露出，在硅片下表面干法刻蚀凹槽，其中凹槽设置在TSV区，使金属柱竖立在凹槽内；
如图3所示，以载片做支撑减薄硅片下表面，减薄厚度在100nm到700um，减薄可以是直接在硅片背部做减薄处理，使铜柱下表面露头，对其下表面进行第二钝化层覆盖，然后化学机械抛光使铜柱的铜金属露出；
如图4所示，用光刻和干法刻蚀工艺在芯片下方的硅片下表面刻蚀凹槽104，凹槽宽度在1um到1000um，深度在10um到1000um，凹槽开在TSV区域，使TSV竖立在凹槽内部，TSV露出凹槽底面距离1um到50um；
如图13～14所示，
(d)、去除金属柱表面第一钝化层，然后在硅片下表面再沉积第三钝化层，在第三钝化层表面沉积金属层，硅片下表面涂布光刻胶，曝光显影，使铜柱顶部露出；
如图13所示，首先用干法刻蚀或者湿法腐蚀的工艺去除金属柱表面的第一钝化层，然后用气相沉积的方式再覆盖一层第三钝化层105，第三钝化层为氧化硅或者氮化硅材质，厚度在10nm到10um之间；
如图14所示，在第三钝化层表面沉积金属层，厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
用旋涂工艺或者喷胶工艺在硅片下表面沉积光刻胶，光刻胶厚度在1um到100um之间，曝光显影，使铜柱顶部露出；
如图15～16和图8所示，
(e)、去除铜柱表面金属层，去除凹槽内金属柱表面第三钝化层，腐蚀金属去除金属柱，去除光刻胶；
如图15所示，用干法刻蚀或湿法腐蚀工艺去除金属柱表面金属层；
如图16所示，用干法刻蚀或者湿法腐蚀工艺去除金属柱表面钝化层，如图8所示，然后通过湿法腐蚀工艺去除金属柱；
最后去除晶圆表面和凹槽底部光刻胶；
如图9～12所示，
(f)、在凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在凹槽和芯片之间的缝隙填充材料，然后在硅片下表面形成第四钝化层和RDL,使芯片信号PAD引出，拆临时键合得到芯片嵌入结构。
如图9所示，在凹槽底部用点胶或者喷涂的工艺填焊锡或者导热导电胶体，厚度在1um到50um之间；
如图10所示，嵌入芯片，回流完成芯片焊接；
如图11所示，在凹槽剩余缝隙填充其他材料，可以用旋涂工艺或者喷涂工艺，材料可以是光刻胶，也可以使环氧树脂类材料，然后通过抛光或者光刻显影的方式去除芯片和硅片下表面胶体，固化使缝隙内胶体硬化；
如图12所示，在硅片下表面制作钝化层和RDL，使芯片信号PAD引出，拆临时键合得到芯片嵌入结构，此处第四钝化层可以是氧化硅或PI胶。
本发明提供的技术方案，其特点在于，通过在铜柱腐蚀的时候在铜柱表面增加金属层，做硬罩幕层，然后在铜柱底部增加保护介质做高度控制层，使铜柱被腐蚀后能停在保护介质中，然后去除保护介质，使铜柱露出，此种方式能精确控制铜柱的高度，提高后续的底部互联和散热。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种凹槽芯片嵌入工艺，其特征在于，包括以下步骤：
(a)、提供硅片，并在硅片上表面刻蚀多个TSV孔，形成TSV区，然后在硅片上表面形成第一钝化层，在第一钝化层上形成至少一层种子层；
(b)、在种子层上电镀金属，使金属充满TSV孔形成金属柱，抛光去除硅片表面的金属和种子层，在设置TSV孔的硅片上表面临时键合载片，保护硅片的TSV区；
(c)、将硅片下表面做减薄处理，使得金属柱在硅片下表面露出，并在硅片下表面形成第二钝化层，抛光使得硅片下表面的金属柱露出，在硅片下表面刻蚀凹槽，其中凹槽设置在TSV区，使金属柱竖立在凹槽内；
(d)、去除金属柱表面的第一钝化层，然后在硅片下表面形成第三钝化层，在第三钝化层上涂布光刻胶，曝光显影，使金属柱顶部露出；
(e)、去除金属柱表面第三钝化层，并去除金属柱，然后去除上一步第三钝化层上涂布的光刻胶；
(f)、在凹槽底部填焊锡，嵌入芯片，回流完成芯片焊接，在凹槽和芯片之间的缝隙填充材料，然后在硅片下表面形成第四钝化层和RDL,使芯片信号PAD引出，拆临时键合得到芯片嵌入结构。
2.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（a）TSV孔的直径范围为1um～1000um，深度为10um～1000um；所述第一钝化层、第二钝化层、第三钝化层的材质均为氧化硅或氮化硅，厚度为0.01um～100um；所述种子层厚度为0.001um～100um，所述种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
3.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（b）金属充满TSV孔形成金属后还包括将硅片在200～500°密化的步骤。
4.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（c）减薄厚度为0.1um～700um，所述凹槽宽度为1um～1000um，深度为10um～1000um。
5.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（c）凹槽设置在TSV区域，金属柱露出凹槽底面距离为1um～50um。
6.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（d）还包括在第三钝化层上形成至少一层金属层的步骤，然后在金属层上涂布光刻胶，所述金属层的厚度为0.001um～100um，所述金属层的材质选自钛、铜、铝、银、钯、金、铊、锡、镍中的一种；所述光刻胶的厚度为1um～100um。
7.如权利要求6所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（e）去除金属柱表面第三钝化层前还包括去除金属柱表面金属层的步骤。
8.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（f）凹槽底部填焊锡的厚度为1um～50um；所述材料为光刻胶或环氧树脂，在凹槽和芯片之间的缝隙填充材料，然后通过抛光或者光刻显影的方式去除芯片和晶圆表面胶体，固化使缝隙内材料硬化。
9.如权利要求1所述的凹槽芯片嵌入工艺，其特征在于，所述步骤（f）第四钝化层的材质是氧化硅或聚酰亚胺。
CN202010855312.6A 2020-08-24 2020-08-24 一种凹槽芯片嵌入工艺 Active CN111952243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010855312.6A CN111952243B (zh) 2020-08-24 2020-08-24 一种凹槽芯片嵌入工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010855312.6A CN111952243B (zh) 2020-08-24 2020-08-24 一种凹槽芯片嵌入工艺

Publications (2)

Publication Number Publication Date
CN111952243A true CN111952243A (zh) 2020-11-17
CN111952243B CN111952243B (zh) 2023-04-07

Family

ID=73359367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010855312.6A Active CN111952243B (zh) 2020-08-24 2020-08-24 一种凹槽芯片嵌入工艺

Country Status (1)

Country Link
CN (1) CN111952243B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066781A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113174620A (zh) * 2021-04-22 2021-07-27 浙江集迈科微电子有限公司 一种镀液流速加强型tsv金属柱的电镀方法
CN113345836A (zh) * 2021-06-01 2021-09-03 浙江集迈科微电子有限公司 一种tsv电镀工艺
CN113691233A (zh) * 2021-08-27 2021-11-23 中国电子科技集团公司第二十六研究所 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法
CN116247404A (zh) * 2023-02-20 2023-06-09 中国电子科技集团公司第三十八研究所 微同轴传输结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340315A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体装置の製造方法
CN103390580A (zh) * 2013-08-20 2013-11-13 华进半导体封装先导技术研发中心有限公司 一种tsv背面露头方法
CN104143525A (zh) * 2013-05-09 2014-11-12 盛美半导体设备（上海）有限公司 穿透硅通孔背面金属平坦化方法
CN104966695A (zh) * 2015-07-14 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种tsv背部露头的形成方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN110010547A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种底部带tsv结构的硅空腔结构的制作方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111341668A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种射频芯片在硅空腔中的嵌入方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340315A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体装置の製造方法
CN104143525A (zh) * 2013-05-09 2014-11-12 盛美半导体设备（上海）有限公司 穿透硅通孔背面金属平坦化方法
CN103390580A (zh) * 2013-08-20 2013-11-13 华进半导体封装先导技术研发中心有限公司 一种tsv背面露头方法
CN104966695A (zh) * 2015-07-14 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种tsv背部露头的形成方法
CN105140253A (zh) * 2015-08-03 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN110010547A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种底部带tsv结构的硅空腔结构的制作方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111341668A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种射频芯片在硅空腔中的嵌入方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066781A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113066781B (zh) * 2021-03-23 2024-01-26 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113174620A (zh) * 2021-04-22 2021-07-27 浙江集迈科微电子有限公司 一种镀液流速加强型tsv金属柱的电镀方法
CN113174620B (zh) * 2021-04-22 2022-05-03 浙江集迈科微电子有限公司 一种镀液流速加强型tsv金属柱的电镀方法
CN113345836A (zh) * 2021-06-01 2021-09-03 浙江集迈科微电子有限公司 一种tsv电镀工艺
CN113691233A (zh) * 2021-08-27 2021-11-23 中国电子科技集团公司第二十六研究所 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法
CN116247404A (zh) * 2023-02-20 2023-06-09 中国电子科技集团公司第三十八研究所 微同轴传输结构及其制备方法
CN116247404B (zh) * 2023-02-20 2024-04-30 中国电子科技集团公司第三十八研究所 微同轴传输结构及其制备方法

Also Published As

Publication number Publication date
CN111952243B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN111952243B (zh) 一种凹槽芯片嵌入工艺
US11705411B2 (en) Chip package with antenna element
CN111952196B (zh) 凹槽芯片嵌入工艺
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
KR100594669B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기
US20020001922A1 (en) Wafer level fabrication and assembly of chip scale packages
US20050205977A1 (en) Methods and apparatus for packaging integrated circuit devices
US20010028105A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN111968944A (zh) 一种射频模组超薄堆叠工艺
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN111341665B (zh) 一种芯片嵌入转接板凹槽制作方法
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN111653534B (zh) 一种基于石墨烯做散热涂层的三维异构模组的制作方法
CN112992851B (zh) 转接板及其制备方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN110010499B (zh) 一种具有电磁屏蔽功能的射频芯片系统级封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant