CN113035797B - 封装结构及其制造方法 - Google Patents
封装结构及其制造方法 Download PDFInfo
- Publication number
- CN113035797B CN113035797B CN202110240263.XA CN202110240263A CN113035797B CN 113035797 B CN113035797 B CN 113035797B CN 202110240263 A CN202110240263 A CN 202110240263A CN 113035797 B CN113035797 B CN 113035797B
- Authority
- CN
- China
- Prior art keywords
- layer
- holes
- seed crystal
- silicon substrate
- isolation medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 238000002955 isolation Methods 0.000 claims abstract description 77
- 239000013078 crystal Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 250
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 17
- 230000009286 beneficial effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 229910016507 CuCo Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种封装结构，包括：硅衬底，间隔设有若干通孔；隔离介质，设于硅衬底的上表面、硅衬底的下表面和通孔的内侧面；扩散阻挡层，设于通孔内，扩散阻挡层覆盖隔离介质；第一籽晶层，覆盖扩散阻挡层；导电层覆盖第一籽晶层且隔离介质、扩散阻挡层、第一籽晶层和导电层依次层叠将若干通孔填充，本发明通过将芯片与若干所述通孔内的导电层一端都电连接，将基板与若干所述通孔内的导电层的另一端都电连接，从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。另外，本发明还提供了封装结构的制造方法。
Description
技术领域
本发明涉及集成电路领域，尤其涉及一种封装结构及其制造方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。
其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(Through Silicon Via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出若干垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而目前的TSV结构仍然存在着可靠性问题，比如当垂直互连上下两个芯片的TSV结构出现断裂或开路，从而导致上下两个芯片之间的通信出现中断。由于TSV结构嵌在硅衬底内部，无法进行检修，一旦出现开路问题，该TSV结构所经过的路径全部失效，将导致整个系统面临着全部失效的风险。
公开号为CN112234143A的专利申请公开了一种片上集成IPD封装结构及其封装方法、三维封装结构，片上集成IPD封装结构包括硅基板层，设置在硅基板层上下表面并通过贯穿硅基板层的硅通孔连通的第一金属布线层，设置在位于硅基板层上表面的第一金属布线层表面的介质层，设置在第一介质层的表面并与介质层和第一金属布线层依次层叠构成片上集成IPD的第二金属布线层，及集成在硅基板层上的芯片。将硅基板作为集成封装基板，在基板上集成无源元器件，采用封装基板一体化制作的集成方式将元器件制作与系统集成在同一个工艺流程下完成，无需单独加工制作元器件，加工集成简单，易于实现3D集成，且具有精度高、一致性好的优点，节省了电路面积，设计更加灵活。但是仍然无法保障硅通孔结构的可靠性。
因此，有必要提供一种封装结构的制造方法，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种封装结构及其制造方法，增加了封装结构的可靠性，保障了封装结构的稳定性。
为实现上述目的，本发明提供的技术方案如下：
一种封装结构，包括：
硅衬底，所述硅衬底间隔设有若干通孔；
隔离介质，设于所述硅衬底的上表面、所述硅衬底的下表面和所述通孔的内侧面；
扩散阻挡层，设于所述通孔内，所述扩散阻挡层覆盖所述隔离介质；
第一籽晶层，设于所述通孔内，且覆盖所述扩散阻挡层；
导电层，覆盖所述第一籽晶层，且所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠将若干所述通孔填充；
芯片，与若干所述通孔内的所述导电层的一端均电连接；
基板，与若干所述通孔内的所述导电层的另一端均电连接。
本发明提供的封装结构有益效果：所述硅衬底上间隔设有若干所述通孔，且在若干所述通孔内设置所述隔离介质、所述阻挡层、所述第一籽晶层和所述导电层从而形成可上下导电的硅通孔结构，通过将所述芯片与若干所述通孔内的导电层一端都电连接，将所述基板与若干所述通孔内的导电层的另一端都电连接，从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接，所以，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。
优选地，还包括限流单元，所述限流单元设于所述基板，且所述导电层的另一端通过所述限流单元与所述基板电连接。其有益效果在于：采用所述限流单元设置在所述导电层和所述基板之间，当若干所述通孔内的线路出现损坏时，为保障电流稳定的流通，通过所述限流单元的电流控制功能，从而有效的保障了所述通孔内电流的稳定输出。
优选地，还包括第一粘附层、第二籽晶层和第一金属凸部；
所述第一粘附层设于若干所述通孔的一端，且覆盖所述扩散阻挡层、所述第一籽晶层和所述导电层；
所述第二籽晶层设于若干所述第一粘附层；
所述第一金属凸部设于所述第二籽晶层，所述第一粘附层、所述第二籽晶层和所述第一金属凸部依次层叠形成若干上凸台；
所述芯片设于若干所述上凸台。其有益效果在于：通过将所述第一粘附层、所述第二籽晶层和所述第一金属凸部依次层叠形成若干上凸台，所述芯片与若干所述上凸台均电连接，所以所述芯片被平稳的支撑在所述硅衬底上，且相邻的所述上凸台之间留有间隙，可有效对所述芯片进行散热，提高所述芯片的使用寿命。
优选地，还包括第二粘附层、第三籽晶层和第二金属凸部；
所述第二粘附层与所述第一粘附层分别位于所述硅衬底的两侧边，且所述第二粘附层覆盖若干所述通孔的另一端的所述扩散阻挡层、所述第一籽晶层和所述导电层；
所述第三籽晶层设于若干所述第二粘附层；
所述第二金属凸部设于所述第三籽晶层，所述第二粘附层、所述第三籽晶层和所述第二金属凸部依次层叠形成若干下凸台；
所述限流单元设于若干所述下凸台，所述限流单元分别与若干所述下凸台和所述基板电连接。其有益效果在于：通过所述第二粘附层、所述第三籽晶层和所述第二金属凸部依次层叠形成若干下凸台，且将所述限流单元设于若干所述下凸台，所述限流单元分别与若干所述下凸台和所述基板电连接，从而所述限流单元和所述基板平稳均匀的与若干所述下凸台设置在一起，且若干所述下凸台之间存在间隙，可有效对所述限流单元进行散热，提高所述限流单元的使用寿命。
优选地，所述第二粘附层设有第一凹部，所述第三籽晶层一侧面设有与所述第一凹部适配的第一凸部，所述第三籽晶层另一侧面设有第二凹部，所述第二金属凸部设有与所述第二凹部适配的第二凸部。其有益效果在于：通过设置的所述第一凹部、所述第一凸部、所述第二凹部和所述第二凸部从而使得所述第二粘附层、所述第三籽晶层和所述第二金属凸部的组合结构更加牢固可靠。
优选地，所述隔离介质包括第一隔离介质和第二隔离介质，所述第一隔离介质设于所述硅衬底的上表面和若干所述通孔的侧面，所述第二隔离介质设于所述硅衬底的下表面。其有益效果在于：所述隔离介质包括第一隔离介质和第二隔离介质，且分别将所述第一隔离介质设于所述硅衬底的上表面和若干所述通孔的侧面，将所述第二隔离介质设于所述硅衬底的下表面，便于实现所述隔离介质的设置，且保证通孔结构内不会出现短路的情况，进一步提高了封装结构的可靠性。
一种封装结构的制造方法，包括以下步骤：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干通孔，且所述隔离介质设于所述硅衬底的上表面、所述硅衬底的下表面和所述通孔的内侧面，所述扩散阻挡层、所述第一籽晶层和所述导电层依次设于所述通孔内，并将所述通孔填充；
S03：设置所述芯片，所述芯片与若干所述通孔内的所述导电层的一端电连接；
S04：设置所述基板，所述芯片与若干所述通孔内的所述导电层的另一端电连接。
本发明提供的封装结构的制造方法有益效果：通过在所述硅衬底上间隔设有若干所述通孔，且在若干所述通孔内设置所述隔离介质、所述阻挡层、所述第一籽晶层和所述导电层从而形成可上下导电的硅通孔结构，通过将所述芯片与若干所述通孔内的导电层一端都电连接，将所述基板与若干所述通孔内的导电层的另一端都电连接，从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接，所以，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。
优选地，所述步骤S02中，预先在所述硅衬底上开设若干安装孔；
所述隔离介质包括第一隔离介质和第二隔离介质，将所述第一隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次设于所述安装孔内和所述硅衬底的上表面直至将所述安装孔填充；
接着去除所述第一隔离介质水平面上的所述扩散阻挡层、所述第一籽晶层和所述导电层，形成若干所述通孔的一端；
然后去除所述硅衬底的底面和所述安装孔底端内的所述第一隔离介质、所述扩散阻挡层和所述第一籽晶层，直至显露出所述导电层，形成所述通孔的另一端；
最后所述第二隔离介质设于所述硅衬底的下表面。其有益效果在于：通过在所述安装孔内设置所述第一隔离介质，保障了所述安装孔内导电层的导通的可靠性，避免了所述安装孔之间可能存在的电连接导致短路，通过将所述第二隔离介质设置在所述硅衬底的下表面，使所述硅衬底结构的表面具有绝缘的效果，保障了封装结构的可靠性。
优选地，在形成所述通孔的一端后，预先在若干所述通孔的一端依次设置所述第一粘附层、所述第二籽晶层和所述第一金属凸部，并形成若干所述上凸台；
最后在若干所述通孔的另一端面依次设置第二粘附层、所述第三籽晶层和所述第二金属凸部，形成若干所述下凸台；
所述步骤S03中，所述芯片设置于所述上凸台，与所述上凸台电连接。其有益效果在于：通过将所述芯片设置于所述上凸台，所述芯片与若干所述上凸台均电连接，所以所述芯片被平稳的支撑在所述硅衬底上，且相邻的所述上凸台之间留有间隙，可有效对所述芯片进行散热，提高所述芯片的使用寿命。
优选地，所述步骤S04中，所述基板上设有所述限流单元，所述限流单元与所述下凸台电连接。其有益效果在于：采用限流单元设置在所述下凸台和所述基板之间，当若干所述通孔内的线路出现损坏时，为保障电流稳定的流通，通过所述限流单元的电流控制功能，从而有效的保障了所述通孔内电流的稳定输出。
附图说明
图1为本发明的封装结构一个实施例的结构示意图；
图2为本发明封装结构的制造方法流程示意图；
图3为本发明封装结构制造方法中的硅衬底的结构示意图；
图4为本发明封装结构制造方法中的填充安装孔后形成的结构示意图；
图5为本发明封装结构制造方法中制备通孔一端后形成的结构示意图；
图6为本发明封装结构制造方法中的设置第一粘附层和第二籽晶层后形成的结构示意图；
图7为本发明封装结构制造方法中制备容纳槽后形成的结构示意图；
图8为本发明封装结构制造方法中制备第一金属凸部后形成的结构示意图；
图9为本发明封装结构制造方法中得到上凸台后形成的结构示意图；
图10为本发明封装结构制造方法中制备出通孔的另一端后形成的结构示意图；
图11为本发明封装结构制造方法中得到下凸台后形成的结构示意图；
图12是本发明封装结构一实施例的俯视图。
附图标号说明：
硅衬底200、第一隔离介质201、扩散阻挡层202、第一籽晶层203、导电层204、第一粘附层205、第二籽晶层206、Ni薄膜207、第一金属凸部208、第二隔离介质209、第二粘附层210、第三籽晶层211、第二金属凸部212、限流单元213、基板214、芯片215。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明公开了一个实施例的封装结构，具体参考图1所示，图1所示的封装结构，包括：硅衬底200，所述硅衬底200上间隔设有若干通孔，隔离介质，所述隔离介质设于所述硅衬底200的上表面，所述硅衬底200的下表面和所述通孔的内侧面，从而实现了对所述硅衬底200表面的隔离，扩散阻挡层202设于若干通孔内，且所述扩散阻挡层202设置在所述通孔内的所述隔离介质，且覆盖所述隔离介质，第一籽晶层203，设于所述通孔内，且所述第一籽晶层203覆盖所述扩散阻挡层202，导电层204，覆盖在所述第一籽晶层203上，所述隔离介质、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204依次层叠将若干所述通孔填充。
通过将芯片215与若干所述通孔内的所述导电层204的一端都电连接，并且将基板214与若干所述通孔内的所述导电层204的另一端都电连接，从而所述基板214和所述芯片215通过若干所述通孔内的导电层204并联的方式实现连接。所以，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。
需要说明的是，在本实施例中，导电层204采用铜，另外，所述扩散阻挡层202可选用TiN、TaN、ZrN、TiWN或MnSiO3五种材料的任意一种制备。所述第一籽晶层203可选用Cu、Ru、Co、RuCo、CuRu或CuCo六种材料的任意一种制备。
优选地，还包括限流单元213，所述限流单元213设于所述基板214，与所述基板214电连接，且所述导电层204的另一端与所述限流单元213电连接。采用所述限流单元213设置在所述导电层204和所述基板214之间，当若干所述通孔内的线路出现损坏时，为保障电流稳定的流通，通过所述限流单元213的电流控制功能，从而有效的保障了所述通孔内电流的稳定输出。
在本发明公开的另一个实施例中，在上述实施例的基础上，还包括第一粘附层205、第二粘附层210和第一金属凸部208。其中，所述第一粘附层205设于若干所述通孔的一端，且覆盖所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，所述第二籽晶层206设于所述第一粘附层205，所述第一金属凸部208设于所述第二籽晶层206，值得说明的是，所述第一粘附层205、所述第二籽晶层206和所述第一金属凸部208依次层叠设置在所述通孔的一端形成若干上凸台，所述芯片215设于若干所述上凸台。
通过将所述第一粘附层205、所述第二籽晶层206和所述第一金属凸部208依次层叠形成若干所述上凸台，所述芯片215与若干所述上凸台均电连接，所以所述芯片215被平稳的支撑在所述硅衬底200上，且相邻的所述上凸台之间留有间隙，可有效对所述芯片215进行散热，提高所述芯片215的使用寿命。
优选地，还包括第二粘附层210、第三籽晶层211和第二金属凸部212，需要说明的是，所述第二粘附层210与所述第一粘附层205分别位于所述硅衬底200的两侧边，且所述第二粘附层210覆盖若干所述通孔的另一端的所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，所述第三籽晶层211设于若干所述第二粘附层210；所述第二金属凸部212设于所述第三籽晶层211，所述第二粘附层210、所述第三籽晶层211和所述第二金属凸部212依次层叠形成若干下凸台，所述限流单元213设于若干所述下凸台，所述限流单元213分别与若干所述下凸台和所述基板214电连接。
通过所述第二粘附层210、所述第三籽晶层211和所述第二金属凸部212依次层叠形成若干下凸台，且将所述限流单元213设于若干所述下凸台，所述限流单元213分别与若干所述下凸台和所述基板214电连接，从而所述限流单元213和所述基板214平稳均匀的与若干所述下凸台设置在一起，且若干所述下凸台之间存在间隙，可有效对所述限流单元213进行散热，提高所述限流单元213的使用寿命。
进一步优选地，所述第二粘附层210设有第一凹部，所述第三籽晶层211一侧面设有与所述第一凹部适配的第一凸部，所述第三籽晶层211另一侧面设有第二凹部，所述第二金属凸部212设有与所述第二凹部适配的第二凸部，通过设置的所述第一凹部、所述第一凸部、所述第二凹部和所述第二凸部使得所述第二粘附层210、所述第三籽晶层211和所述第二金属凸部212的组合结构更加牢固可靠。
优选地，所述隔离介质包括第一隔离介质201和第二隔离介质209，所述第一隔离介质201设于所述硅衬底200的上表面和若干所述通孔的侧面，所述第二隔离介质209设于所述硅衬底200的下表面，保证通孔结构内不会出现短路的情况，进一步提高了封装结构的可靠性。
在本发明公开的另一个实施例中，一种封装结构的制造方法，参考图2所示，包括以下步骤：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干通孔，且所述隔离介质设于所述硅衬底的上表面、所述硅衬底的下表面和所述通孔的内侧面，所述扩散阻挡层202、所述第一籽晶层和所述导电层依次设于所述通孔内，并将所述通孔填充；
S03：设置所述芯片，所述芯片与若干所述通孔内的所述导电层204的一端电连接；
S04：设置所述基板，所述芯片与若干所述通孔内的所述导电层204的另一端电连接。
通过在所述硅衬底200上间隔设有若干所述通孔，且在若干所述通孔内设置所述隔离介质、所述阻挡层、所述第一籽晶层203和所述导电层204从而形成可上下导电的硅通孔结构，通过将所述芯片215与若干所述通孔内的导电层204一端都电连接，将所述基板214与若干所述通孔内的导电层204的另一端都电连接，从而所述基板214和所述芯片215通过若干所述通孔内的导电层204并联的方式实现连接，所以，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。
优选地，所述步骤S02中，预先在所述硅衬底200上开设若干安装孔；所述隔离介质包括第一隔离介质201和第二隔离介质209，将所述第一隔离介质201、所述扩散阻挡层202、所述第一籽晶层203和所述导电层204依次设于所述安装孔内和所述硅衬底200的上表面直至将所述安装孔填充；接着去除所述第一隔离介质201水平面上的所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，形成若干所述通孔的一端，需要说明的是，所述第一隔离介质201水平面指设置在所述硅衬底200上的所述第一隔离介质201的表面，不包括所述安装孔内的所述第一隔离介质201；然后去除所述硅衬底200的底面和所述安装孔底端内的所述第一隔离介质201、所述扩散阻挡层202和所述第一籽晶层203，直至显露出所述导电层204，形成所述通孔的另一端；最后所述第二隔离介质209设于所述硅衬底200的下表面。
进一步优选地，在形成所述通孔的一端后，预先在若干所述通孔的一端依次设置所述第一粘附层205、所述第二籽晶层206和所述第一金属凸部208，并形成若干所述上凸台；最后在若干所述通孔的另一端面依次设置第二粘附层210、所述第三籽晶层211和所述第二金属凸部212，形成若干所述下凸台；所述芯片215设置于所述上凸台，与所述上凸台电连接。最后，在所述步骤S04中，所述基板214上设有所述限流单元213，所述限流单元213与所述下凸台电连接，构成封装结构。
具体的，在所述步骤S02中，参考图3所示，首先在硅衬底200一面旋涂光刻胶，并通过曝光和显影工艺形成多个相邻的所述安装孔图案，然后以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在硅衬底200正面形成多个相邻的所述安装孔。
参考图4所示，然后采用化学气相沉积工艺在所述安装孔内的表面和所述硅衬底200的表面沉积第一隔离介质201；接着采用物理气相沉积工艺在所述第一隔离介质201表面依次沉积所述扩散阻挡层202和所述第一籽晶层203；随后在所述第一籽晶层203表面设置所述导电层204，所述导电层204完全填充所述安装孔，在本实施例中，所述导电层204采用铜材料电镀在所述第一籽晶层203。
参考图5所示，首先采用化学机械抛光的方法去除所述第一隔离介质201水平面上的所述扩散阻挡层202、所述第一籽晶层203和所述导电层204，形成所述通孔的一端。
参考图6所示，然后采用物理气相沉积工艺在上述结构的上表面依次沉积所述第一粘附层205和所述第二籽晶层206。
参考图7所示，进一步，采用物理气相沉积工艺在所述第二籽晶层206表面生长一层Ni薄膜207；接着采用光刻和刻蚀工艺在所述Ni薄膜207形成容纳槽。
参考图8所示，进一步，在所述容纳槽内，采用电镀工艺电镀铜材料形成所述第一金属凸部208。
参考图9所示，随后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除所述Ni薄膜207，部分第二籽晶层206和部分第一粘附层205，从而形成所述上凸台。
参考图10所示，首先采用机械磨削加化学机械抛光的方法去除所述硅衬底200底面、部分所述第一隔离介质201、部分所述扩散阻挡层202、部分所述第一籽晶层203、部分所述金属层，直至获得所需厚度的所述硅衬底200，并显露出所述导电层204，形成所述通孔的另一端。
参考图11所示，然后采用化学气相沉积工艺在加工后的所述硅衬底200的底面设置所述第二隔离介质209，然后采用光刻和刻蚀工艺显露出所述通孔的另一端。最后在所述通孔的另一端依次沉积设置所述第二粘附层210、所述第三籽晶层211和所述第二金属凸部212，形成若干所述下凸台。
在所述步骤S03中，参考图1所示，首先将若干所述第一金属凸部208焊接到芯片215的同一引脚上，即实现了所述芯片215与所述上凸台电连接。所述步骤S04中，所述基板214上设有所述限流单元213，然后将若干所述第二金属凸部212焊接到限流单元213上，即实现了所述限流单元213与所述下凸台电连接。为进一步理解封装结构，可查看图12，图12为封装结构一实施例的俯视图。
需要说明的是，可选择SiO2、Si3 N4、SiON、SiCOH或SiCOFH中的任一一种材料制备所述第一隔离介质201和所述第二隔离介质209；可以选择Ti或Ta材料作为所述第二粘附层210和所述第二粘附层210；可以选择Cu、Ru、Co、RuCo、CuRu或CuCo中的任一一种材料制备所述第一籽晶层203、所述第二籽晶层206和所述第三籽晶层211。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (8)
1.一种封装结构,其特征在于，包括：
硅衬底，所述硅衬底间隔设有若干通孔；
隔离介质，设于所述硅衬底的上表面、所述硅衬底的下表面和所述通孔的内侧面；
扩散阻挡层，设于所述通孔内，所述扩散阻挡层覆盖所述隔离介质；
第一籽晶层，设于所述通孔内，且覆盖所述扩散阻挡层；
导电层，覆盖所述第一籽晶层，且所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠将若干所述通孔填充；
芯片，与若干所述通孔内的所述导电层的一端均电连接；
基板，与若干所述通孔内的所述导电层的另一端均电连接；
还包括限流单元，所述限流单元设于所述基板，且所述导电层的另一端通过所述限流单元与所述基板电连接；
还包括第一粘附层、第二籽晶层和第一金属凸部；
所述第一粘附层设于若干所述通孔的一端，且覆盖所述扩散阻挡层、所述第一籽晶层和所述导电层；
所述第二籽晶层设于若干所述第一粘附层；
所述第一金属凸部设于所述第二籽晶层，所述第一粘附层、所述第二籽晶层和所述第一金属凸部依次层叠形成若干上凸台；
所述芯片设于若干所述上凸台。
2.根据权利要求1所述的封装结构，其特征在于：
还包括第二粘附层、第三籽晶层和第二金属凸部；
所述第二粘附层与所述第一粘附层分别位于所述硅衬底的两侧边，且所述第二粘附层覆盖若干所述通孔的另一端的所述扩散阻挡层、所述第一籽晶层和所述导电层；
所述第三籽晶层设于若干所述第二粘附层；
所述第二金属凸部设于所述第三籽晶层，所述第二粘附层、所述第三籽晶层和所述第二金属凸部依次层叠形成若干下凸台；
所述限流单元设于若干所述下凸台，所述限流单元分别与若干所述下凸台和所述基板电连接。
3.根据权利要求2所述的封装结构，其特征在于：
所述第二粘附层设有第一凹部，所述第三籽晶层一侧面设有与所述第一凹部适配的第一凸部，所述第三籽晶层另一侧面设有第二凹部，所述第二金属凸部设有与所述第二凹部适配的第二凸部。
4.根据权利要求1所述的封装结构，其特征在于：
所述隔离介质包括第一隔离介质和第二隔离介质，所述第一隔离介质设于所述硅衬底的上表面和若干所述通孔的侧面，所述第二隔离介质设于所述硅衬底的下表面。
5.一种如权利要求1-4中任一项所述的封装结构的制造方法，其特征在于，包括：
S01：提供所述硅衬底；
S02：在所述硅衬底上间隔设置若干通孔，且所述隔离介质设于所述硅衬底的上表面、所述硅衬底的下表面和所述通孔的内侧面，然后所述扩散阻挡层、所述第一籽晶层和所述导电层依次设于所述通孔内，并将所述通孔填充；
S03：设置所述芯片，所述芯片与若干所述通孔内的所述导电层的一端电连接；
S04：设置所述基板，所述芯片与若干所述通孔内的所述导电层的另一端电连接。
6.根据权利要求5所述的封装结构的制造方法，其特征在于：
所述S02中，预先在所述硅衬底上开设若干安装孔；
所述隔离介质包括第一隔离介质和第二隔离介质，将所述第一隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次设于所述安装孔内和所述硅衬底的上表面直至将所述安装孔填充；
接着去除所述第一隔离介质水平面上的所述扩散阻挡层、所述第一籽晶层和所述导电层，形成若干所述通孔的一端；
然后去除所述硅衬底的底面和所述安装孔底端内的所述第一隔离介质、所述扩散阻挡层和所述第一籽晶层，直至显露出所述导电层，形成所述通孔的另一端；
最后所述第二隔离介质设于所述硅衬底的下表面。
7.根据权利要求6所述的封装结构的制造方法，其特征在于：
在形成所述通孔的一端后，预先在若干所述通孔的一端依次设置所述第一粘附层、所述第二籽晶层和所述第一金属凸部，并形成若干所述上凸台；
最后在若干所述通孔的另一端面依次设置第二粘附层、第三籽晶层和第二金属凸部，形成若干下凸台；
所述S03中，所述芯片设置于所述上凸台，与所述上凸台电连接。
8.根据权利要求7所述的封装结构的制造方法，其特征在于：
所述S04中，所述基板上设有所述限流单元，所述限流单元与所述下凸台电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110240263.XA CN113035797B (zh) | 2021-03-04 | 2021-03-04 | 封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110240263.XA CN113035797B (zh) | 2021-03-04 | 2021-03-04 | 封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035797A CN113035797A (zh) | 2021-06-25 |
| CN113035797B true CN113035797B (zh) | 2022-09-27 |
Family
ID=76467562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110240263.XA Active CN113035797B (zh) | 2021-03-04 | 2021-03-04 | 封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035797B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118073273A (zh) * | 2022-11-11 | 2024-05-24 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413768A (zh) * | 2013-08-26 | 2013-11-27 | 江阴长电先进封装有限公司 | 一种用于电子器件封装的硅基转接板的制备方法 |
| CN104143544A (zh) * | 2014-05-29 | 2014-11-12 | 中国科学院微电子研究所 | 一种晶圆硅通孔结构及其制备方法 |
| CN104576585A (zh) * | 2013-10-11 | 2015-04-29 | 台湾积体电路制造股份有限公司 | 形成连接至多个穿透硅通孔(tsv)的图案化金属焊盘的机制 |
| CN111769097A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维互连的硅通孔结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008059504B4 (de) * | 2008-11-28 | 2018-02-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen |
| CN110875244A (zh) * | 2018-09-03 | 2020-03-10 | 长鑫存储技术有限公司 | 金属互连结构及其形成方法、半导体器件的形成方法 |
-
2021
- 2021-03-04 CN CN202110240263.XA patent/CN113035797B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413768A (zh) * | 2013-08-26 | 2013-11-27 | 江阴长电先进封装有限公司 | 一种用于电子器件封装的硅基转接板的制备方法 |
| CN104576585A (zh) * | 2013-10-11 | 2015-04-29 | 台湾积体电路制造股份有限公司 | 形成连接至多个穿透硅通孔(tsv)的图案化金属焊盘的机制 |
| CN104143544A (zh) * | 2014-05-29 | 2014-11-12 | 中国科学院微电子研究所 | 一种晶圆硅通孔结构及其制备方法 |
| CN111769097A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维互连的硅通孔结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035797A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6743149B2 (ja) | 導電性バリアのダイレクトハイブリッドボンディング | |
| US9570429B2 (en) | Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package | |
| KR101501739B1 (ko) | 반도체 패키지 제조 방법 | |
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US8110477B2 (en) | Semiconductor device and method of forming high-frequency circuit structure and method thereof | |
| JP2902937B2 (ja) | 高性能コンピュータ用の３次元パッケージおよび構造 | |
| US5196377A (en) | Method of fabricating silicon-based carriers | |
| JP2012253392A (ja) | モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法 | |
| WO2002089197A1 (en) | Method for bonding wafers to produce stacked integrated circuits | |
| US7700410B2 (en) | Chip-in-slot interconnect for 3D chip stacks | |
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| KR102573010B1 (ko) | 컴퓨팅 시스템 패키지를 위한 아키텍처 | |
| CN114023718A (zh) | 半导体器件及其形成方法 | |
| CN113035797B (zh) | 封装结构及其制造方法 | |
| US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
| CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
| WO2024021356A1 (zh) | 高深宽比tsv电联通结构及其制造方法 | |
| CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
| CN113035809B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| CN113035829B (zh) | Tsv无源转接板及其制造方法 | |
| CN113035810B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| CN113035811B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| TWI854732B (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| US20230387078A1 (en) | Semiconductor structure with integrated passive device having opposed solder bumps | |
| WO2024198589A1 (zh) | 芯片堆叠结构及其形成方法、芯片封装结构、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |