JPH0574952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0574952A JPH0574952A JP23272591A JP23272591A JPH0574952A JP H0574952 A JPH0574952 A JP H0574952A JP 23272591 A JP23272591 A JP 23272591A JP 23272591 A JP23272591 A JP 23272591A JP H0574952 A JPH0574952 A JP H0574952A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- semiconductor chip
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体チップのコーナー部分で温度サイクル試
験時に金属配線層がずれて不良になることを防止し、高
信頼性デバイスを提供する。 【構成】金属配線層５−１，５−２は、半導体チップの
コーナーで少なくとも１ケ所で下位にある配線層あるい
はＮ+ 拡散層３などの導電層とコンタクトホール６を介
して接続されている。
験時に金属配線層がずれて不良になることを防止し、高
信頼性デバイスを提供する。 【構成】金属配線層５−１，５−２は、半導体チップの
コーナーで少なくとも１ケ所で下位にある配線層あるい
はＮ+ 拡散層３などの導電層とコンタクトホール６を介
して接続されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
金属配線層に関する。
金属配線層に関する。
【０００２】
【従来の技術】従来の半導体装置の金属配線層は、電源
配線，ＧＮＤ配線，種々の信号配線を目的の回路部へ接
続する為チップ周辺に何本も配置されている。長いもの
で半導体チップ周囲の半分を巡るような長い金属配線層
がある間隔で平行に配置されていた。従って半導体チッ
プのコーナー部に於いても同様にある間隔で平行に配置
された金属配線層が数本〜１０本と配置されていた。し
かしその金属配線層の中で半導体チップのコーナー部に
おかれた回路に接続されるものは少なく、ほとんどの金
属配線層はただ単にコーナー部を通過するだけで、その
直下部に層次の低い配線層を設けて接続することは行な
われていなかった。
配線，ＧＮＤ配線，種々の信号配線を目的の回路部へ接
続する為チップ周辺に何本も配置されている。長いもの
で半導体チップ周囲の半分を巡るような長い金属配線層
がある間隔で平行に配置されていた。従って半導体チッ
プのコーナー部に於いても同様にある間隔で平行に配置
された金属配線層が数本〜１０本と配置されていた。し
かしその金属配線層の中で半導体チップのコーナー部に
おかれた回路に接続されるものは少なく、ほとんどの金
属配線層はただ単にコーナー部を通過するだけで、その
直下部に層次の低い配線層を設けて接続することは行な
われていなかった。
【０００３】
【発明が解決しようとする課題】前述したように従来の
半導体装置の金属配線層は、ただ単に配置されているだ
けであって、温度サイクルテストと呼ばれる−６５℃〜
１５０℃の環境試験時に、半導体チップのコーナー部で
封止樹脂，カバー膜、金属配線層、下地の膨張係数が各
々違うので熱による応力ストレスで、金属配線層５−２
と下地の密着力との関係でその本来の位置９からチップ
外側へずれて変形部位１０が隣りの金属配線層５−１と
短絡してしまうという問題点があった。
半導体装置の金属配線層は、ただ単に配置されているだ
けであって、温度サイクルテストと呼ばれる−６５℃〜
１５０℃の環境試験時に、半導体チップのコーナー部で
封止樹脂，カバー膜、金属配線層、下地の膨張係数が各
々違うので熱による応力ストレスで、金属配線層５−２
と下地の密着力との関係でその本来の位置９からチップ
外側へずれて変形部位１０が隣りの金属配線層５−１と
短絡してしまうという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は半
導体チップのコーナー部に設けられた導電層と、前記導
電層上に少なくとも一つのコンタクトホールを有する絶
縁膜を介して設けられた金属配線層とを有するというも
のである。
導体チップのコーナー部に設けられた導電層と、前記導
電層上に少なくとも一つのコンタクトホールを有する絶
縁膜を介して設けられた金属配線層とを有するというも
のである。
【０００５】
【実施例】次に本発明について図面を参照して詳細に説
明する。
明する。
【０００６】図１（ａ）は本発明の第１の実施例の半導
体チップの平面図であり、図１（ｂ）は図１（ａ）のＡ
−Ａ線拡大断面図である。
体チップの平面図であり、図１（ｂ）は図１（ａ）のＡ
−Ａ線拡大断面図である。
【０００７】図に於いて本発明と関係のない部分は省略
してある。半導体チップのコーナー部に於いて、アルミ
ニウムなどの金属配線層５−１，５−２の直下にＮ+ 拡
散層３が平行して配置されコンタクト６を介して金属配
線層とＮ+ 拡散層が接続されている。コンタクトホール
６部で金属配線層は固定される為移動し難くなる。又、
たとえ２つのコンタクトホールの間ではやや移動し易い
としても隣の金属配線層と短絡する可能性は従来例に比
べて少なくなることは明らかである。
してある。半導体チップのコーナー部に於いて、アルミ
ニウムなどの金属配線層５−１，５−２の直下にＮ+ 拡
散層３が平行して配置されコンタクト６を介して金属配
線層とＮ+ 拡散層が接続されている。コンタクトホール
６部で金属配線層は固定される為移動し難くなる。又、
たとえ２つのコンタクトホールの間ではやや移動し易い
としても隣の金属配線層と短絡する可能性は従来例に比
べて少なくなることは明らかである。
【０００８】次に本発明の第２の実施例について説明す
る。
る。
【０００９】第２の実施例では図２に示すように金属配
線層５−１，５−２がＮ+ 拡散層３もしくはポリシリコ
ンなどの下位配線層８と１本おきに接続されている。こ
の実施例では第１の実施例に比べて金属配線層間の寄生
容量を少なくできる利点がある。
線層５−１，５−２がＮ+ 拡散層３もしくはポリシリコ
ンなどの下位配線層８と１本おきに接続されている。こ
の実施例では第１の実施例に比べて金属配線層間の寄生
容量を少なくできる利点がある。
【００１０】第３の実施例は、図３に示すように、金属
配線層５−１，５−２と接続されるコンタクトホール６
とその近傍にのみ座布団状の下位配線層８ａもしくはＮ
+ 拡散層３ａか設けられている。金属配線層の移動防止
は第２の実施例と同じであるが寄生容量は一層小さくな
る。
配線層５−１，５−２と接続されるコンタクトホール６
とその近傍にのみ座布団状の下位配線層８ａもしくはＮ
+ 拡散層３ａか設けられている。金属配線層の移動防止
は第２の実施例と同じであるが寄生容量は一層小さくな
る。
【００１１】以上の実施例において、Ｎ+ 拡散層には正
または零の電圧が印加される。従ってＰ型シリコン基板
１との絶縁は確保される。又、このＮ+ 拡散層は、３Ｍ
ＯＳトランジスタのソース・ドレイン拡散層やＮＰＮ縦
型トランジスタのエミッタ拡散層と同時に形成可能であ
る。また、図示した金属配線の外側には、実際にはボン
ディングパットが配置されていることはいうまでもな
い。
または零の電圧が印加される。従ってＰ型シリコン基板
１との絶縁は確保される。又、このＮ+ 拡散層は、３Ｍ
ＯＳトランジスタのソース・ドレイン拡散層やＮＰＮ縦
型トランジスタのエミッタ拡散層と同時に形成可能であ
る。また、図示した金属配線の外側には、実際にはボン
ディングパットが配置されていることはいうまでもな
い。
【００１２】
【発明の効果】以上説明したように本発明の半導体装置
は、半導体チップのコーナー部において金属配線層が下
位にあるＮ+ 拡散層あるいは下位配線層などの導電層と
層間絶縁膜に設けられたコンタクトホールを介して接続
され固定されるので、温度サイクル等の環境試験時に熱
による応力ストレスがあっても金属配線層が移動し変形
することを防止でき、高信頼性の半導体装置を提供でき
るという効果を有する。
は、半導体チップのコーナー部において金属配線層が下
位にあるＮ+ 拡散層あるいは下位配線層などの導電層と
層間絶縁膜に設けられたコンタクトホールを介して接続
され固定されるので、温度サイクル等の環境試験時に熱
による応力ストレスがあっても金属配線層が移動し変形
することを防止でき、高信頼性の半導体装置を提供でき
るという効果を有する。
【図１】本発明の第１の実施例を示す平面図（図１
（ａ））および拡大断面図（図１（ｂ））である。
（ａ））および拡大断面図（図１（ｂ））である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す平面図である。
【図４】従来技術の説明に使用する平面図である。
１ Ｐ型シリコン基板 ２ 素子分離絶縁膜 ３，３ａ Ｎ+ 拡散層 ４ 層間絶縁膜 ５−１，５−２ 金属配線層 ６ コンタクトホール ７ カバー膜 ８，８ａ 下位配線層 ９ 本来の位置 １０ 変形部位
Claims (1)
- 【請求項１】 半導体チップのコーナー部に設けられた
導電層と、前記導電層上に少なくとも一つのコンタクト
ホールを有する絶縁膜を介して設けられた金属配線層と
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23272591A JP3216161B2 (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23272591A JP3216161B2 (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574952A true JPH0574952A (ja) | 1993-03-26 |
| JP3216161B2 JP3216161B2 (ja) | 2001-10-09 |
Family
ID=16943811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23272591A Expired - Fee Related JP3216161B2 (ja) | 1991-09-12 | 1991-09-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216161B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110677A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | 半導体装置 |
| US7301241B2 (en) | 2002-07-31 | 2007-11-27 | Fujitsu Limited | Semiconductor device for preventing defective filling of interconnection and cracking of insulating film |
| CN103377990A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构 |
-
1991
- 1991-09-12 JP JP23272591A patent/JP3216161B2/ja not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110677A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | 半導体装置 |
| US8872347B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8633594B2 (en) | 2002-07-31 | 2014-01-21 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US7906851B2 (en) | 2002-07-31 | 2011-03-15 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US7932609B2 (en) | 2002-07-31 | 2011-04-26 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US9082771B2 (en) | 2002-07-31 | 2015-07-14 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns that include two bent portions |
| US10403543B2 (en) | 2002-07-31 | 2019-09-03 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US8633595B2 (en) | 2002-07-31 | 2014-01-21 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| EP2863431A3 (en) * | 2002-07-31 | 2015-07-22 | Socionext Inc. | Semiconductor device |
| US8791576B2 (en) | 2002-07-31 | 2014-07-29 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| EP2863430A3 (en) * | 2002-07-31 | 2015-07-22 | Socionext Inc. | Semiconductor device |
| US8841775B2 (en) | 2002-07-31 | 2014-09-23 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8847403B2 (en) | 2002-07-31 | 2014-09-30 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns |
| US8853861B2 (en) | 2002-07-31 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8872352B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8872353B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US7301241B2 (en) | 2002-07-31 | 2007-11-27 | Fujitsu Limited | Semiconductor device for preventing defective filling of interconnection and cracking of insulating film |
| US8410613B2 (en) | 2002-07-31 | 2013-04-02 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped pattern |
| US7446418B2 (en) | 2002-07-31 | 2008-11-04 | Fujitsu Limited | Semiconductor device for preventing defective filling of interconnection and cracking of insulating film |
| US8829681B2 (en) | 2002-07-31 | 2014-09-09 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US9105640B2 (en) | 2002-07-31 | 2015-08-11 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns |
| US9224689B2 (en) | 2002-07-31 | 2015-12-29 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9224690B2 (en) | 2002-07-31 | 2015-12-29 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406613B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406612B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406611B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406610B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412699B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412697B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412696B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412698B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9502353B2 (en) | 2002-07-31 | 2016-11-22 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| EP3208846A1 (en) * | 2002-07-31 | 2017-08-23 | Socionext Inc. | Semiconductor device |
| US9972531B2 (en) | 2002-07-31 | 2018-05-15 | Socionext Inc. | Method of manufacturing a semiconductor device having groove-shaped via-hole |
| CN103377990A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3216161B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101281893A (zh) | 半导体装置 | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| JPH09139471A (ja) | オンサーキット・アレイ・プロービング用の補助パッド | |
| US3517278A (en) | Flip chip structure | |
| KR100712517B1 (ko) | 에어 갭 구조를 갖는 반도체 소자의 인터포저 | |
| JP3216161B2 (ja) | 半導体装置 | |
| JPS61194747A (ja) | 樹脂封止型半導体集積回路装置 | |
| JPH0410744B2 (ja) | ||
| JPH0653219A (ja) | 半導体装置 | |
| JPH0669211A (ja) | 樹脂封止型半導体装置 | |
| JPS62183134A (ja) | 半導体装置 | |
| JPS62245655A (ja) | 半導体装置 | |
| JPH0458696B2 (ja) | ||
| JPH02216862A (ja) | 半導体装置 | |
| JPS601859A (ja) | 樹脂封止型半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPS6298633A (ja) | 半導体装置 | |
| JPH11297782A (ja) | テスト回路 | |
| JP2855884B2 (ja) | 半導体装置 | |
| JP4082154B2 (ja) | 電子デバイス | |
| JPS62122238A (ja) | 半導体装置 | |
| JPS6384136A (ja) | 半導体集積回路配線構造 | |
| JPS63143836A (ja) | 半導体装置 | |
| JPH05121559A (ja) | 半導体装置 | |
| JPH04342137A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010703 |
|
| LAPS | Cancellation because of no payment of annual fees |