JPH0669211A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0669211A JPH0669211A JP24590092A JP24590092A JPH0669211A JP H0669211 A JPH0669211 A JP H0669211A JP 24590092 A JP24590092 A JP 24590092A JP 24590092 A JP24590092 A JP 24590092A JP H0669211 A JPH0669211 A JP H0669211A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring conductor
- layer wiring
- semiconductor chip
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型半導体装置において、樹脂により
発生する応力が原因とされる半導体チップの周辺部にお
ける上層の配線用導体膜のスライドや層間絶縁膜のクラ
ックを防止して配線構造の信頼性を改善する。 【構成】 半導体チップの周辺部に下層の配線用導体膜
１６、層間絶縁膜１７、上層の配線用導体膜１８ａ，１
８ｂを有する樹脂封止型の半導体装置において、上層の
配線用導体膜１８ａ，１８ｂの下側に、下層配線用導体
膜１６と同層でかつこれとは非接触で幅の狭い複数本の
ダミー用導体膜２１を形成する。このダミー用導体膜２
１により生じる表面凹凸により、上層配線用導体１８
ａ，１８ｂの摩擦抵抗を大きくし、そのスライドを防止
し、層間絶縁膜のクラックの発生を防止する。
発生する応力が原因とされる半導体チップの周辺部にお
ける上層の配線用導体膜のスライドや層間絶縁膜のクラ
ックを防止して配線構造の信頼性を改善する。 【構成】 半導体チップの周辺部に下層の配線用導体膜
１６、層間絶縁膜１７、上層の配線用導体膜１８ａ，１
８ｂを有する樹脂封止型の半導体装置において、上層の
配線用導体膜１８ａ，１８ｂの下側に、下層配線用導体
膜１６と同層でかつこれとは非接触で幅の狭い複数本の
ダミー用導体膜２１を形成する。このダミー用導体膜２
１により生じる表面凹凸により、上層配線用導体１８
ａ，１８ｂの摩擦抵抗を大きくし、そのスライドを防止
し、層間絶縁膜のクラックの発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に半導体チップの周辺部における配線構造の信
頼性を改善した半導体装置に関する。
関し、特に半導体チップの周辺部における配線構造の信
頼性を改善した半導体装置に関する。
【０００２】
【従来の技術】従来、樹脂封止型半導体装置は、図５
（ａ）及び（ｂ）に半導体チップ周辺部の平面図とＢ−
Ｂ線断面図を示すように、半導体チップ１１の一主面に
選択的に形成されたフィールド酸化膜１２で区画された
半導体素子領域１３を有する。また、この上には第１の
層間絶縁膜１４を介して半導体チップ内部の配線用アル
ミニウム膜１５、及び半導体チップ周辺部の幅広の低層
配線用アルミニウム膜１６を形成し、更にこの上に第２
の層間絶縁膜１７を介して半導体チップ周辺部幅広の第
１，第２の配線用アルミニウム膜１８ａ，１８ｂをボン
ディングパッド部１９を含めて形成している。また、そ
の上をリンシリケートガラス膜，シリコンナイトライド
膜等の保護用絶縁膜２０で覆った後、ボンディングパッ
ド部１９上のみの保護用絶縁膜２０を選択的にエッチン
グして露出させる構造となっている。
（ａ）及び（ｂ）に半導体チップ周辺部の平面図とＢ−
Ｂ線断面図を示すように、半導体チップ１１の一主面に
選択的に形成されたフィールド酸化膜１２で区画された
半導体素子領域１３を有する。また、この上には第１の
層間絶縁膜１４を介して半導体チップ内部の配線用アル
ミニウム膜１５、及び半導体チップ周辺部の幅広の低層
配線用アルミニウム膜１６を形成し、更にこの上に第２
の層間絶縁膜１７を介して半導体チップ周辺部幅広の第
１，第２の配線用アルミニウム膜１８ａ，１８ｂをボン
ディングパッド部１９を含めて形成している。また、そ
の上をリンシリケートガラス膜，シリコンナイトライド
膜等の保護用絶縁膜２０で覆った後、ボンディングパッ
ド部１９上のみの保護用絶縁膜２０を選択的にエッチン
グして露出させる構造となっている。
【０００３】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置は、例えば＋ 150℃〜−６５℃の温度サイク
ル試験を行った場合、樹脂の伸び縮みにより応力が発生
し、半導体チップの周辺部、特にチップ四隅のコーナ部
には大きい応力が加わる。このとき、半導体チップのコ
ーナ部に第１，第２の配線用アルミニウム膜１８ａ，１
８ｂが配置されていると、図３の矢印のように応力が加
わり、保護用絶縁膜２０にクラックが生じ、或いは第
１，第２のアルミニウム膜１８ａ，１８ｂのスライド
（移動）が発生し、配線の信頼性を低下させることにな
る。
半導体装置は、例えば＋ 150℃〜−６５℃の温度サイク
ル試験を行った場合、樹脂の伸び縮みにより応力が発生
し、半導体チップの周辺部、特にチップ四隅のコーナ部
には大きい応力が加わる。このとき、半導体チップのコ
ーナ部に第１，第２の配線用アルミニウム膜１８ａ，１
８ｂが配置されていると、図３の矢印のように応力が加
わり、保護用絶縁膜２０にクラックが生じ、或いは第
１，第２のアルミニウム膜１８ａ，１８ｂのスライド
（移動）が発生し、配線の信頼性を低下させることにな
る。
【０００４】また、第１，第２の配線用アルミニウム膜
１８ａ，１８ｂのスライドが進行すると、特に周辺部の
外側に配設された第１の配線用アルミニウム膜１８ａの
スライドが大きいため、このスライドによって発生する
応力を受けて下層のアルミニウム膜１６と第１のアルミ
ニウム膜１８ａの交差部Ｘにおける第２の層間絶縁膜１
７にクラックが発生する。このため、例えば電源線とし
て使用される第２のアルミニウム膜１８ｂと、グランド
線として使用されて下層のアルミニウム膜１６に接続さ
れている第１のアルミニウム膜１８ａとが下層アルミニ
ウム膜１６を介して短絡してしまうという問題がある。
本発明の目的は、半導体チップの周辺部における配線構
造の信頼性を改善した半導体装置を提供することにあ
る。
１８ａ，１８ｂのスライドが進行すると、特に周辺部の
外側に配設された第１の配線用アルミニウム膜１８ａの
スライドが大きいため、このスライドによって発生する
応力を受けて下層のアルミニウム膜１６と第１のアルミ
ニウム膜１８ａの交差部Ｘにおける第２の層間絶縁膜１
７にクラックが発生する。このため、例えば電源線とし
て使用される第２のアルミニウム膜１８ｂと、グランド
線として使用されて下層のアルミニウム膜１６に接続さ
れている第１のアルミニウム膜１８ａとが下層アルミニ
ウム膜１６を介して短絡してしまうという問題がある。
本発明の目的は、半導体チップの周辺部における配線構
造の信頼性を改善した半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
の周辺部に下層の配線用導体膜、層間絶縁膜、上層の配
線用導体膜を有する樹脂封止型の半導体装置において、
上層の配線用導体膜の下側に、下層配線用導体膜と同層
で下層配線用導体膜とは非接触で幅の狭い複数本のダミ
ー用導体膜を形成する。
の周辺部に下層の配線用導体膜、層間絶縁膜、上層の配
線用導体膜を有する樹脂封止型の半導体装置において、
上層の配線用導体膜の下側に、下層配線用導体膜と同層
で下層配線用導体膜とは非接触で幅の狭い複数本のダミ
ー用導体膜を形成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１本発明の第１実施例を示しており、同図（ａ）
は半導体チップのコーナ部の平面図、（ｂ）はそのＡ−
Ａ線断面図である。この半導体装置は、半導体チップ１
１の一主面に、例えば膜厚１.0μｍのフィールド酸化膜
１２を選択的に形成して半導体素子領域１３を区画し、
その上に膜厚１.0μｍのリンシリケートガラス膜等の第
１の層間絶縁膜１４を介して膜厚０.5μｍの第１層アル
ミニウム膜１５と、半導体チップ周辺部の下層アルミニ
ウム膜１６と、幅の狭い複数本の下層ダミー用アルミニ
ウム膜２１を形成する。第１層アルミニウム膜１５はス
ルーホール２２により素子に接続される。
る。図１本発明の第１実施例を示しており、同図（ａ）
は半導体チップのコーナ部の平面図、（ｂ）はそのＡ−
Ａ線断面図である。この半導体装置は、半導体チップ１
１の一主面に、例えば膜厚１.0μｍのフィールド酸化膜
１２を選択的に形成して半導体素子領域１３を区画し、
その上に膜厚１.0μｍのリンシリケートガラス膜等の第
１の層間絶縁膜１４を介して膜厚０.5μｍの第１層アル
ミニウム膜１５と、半導体チップ周辺部の下層アルミニ
ウム膜１６と、幅の狭い複数本の下層ダミー用アルミニ
ウム膜２１を形成する。第１層アルミニウム膜１５はス
ルーホール２２により素子に接続される。
【０００７】また、この上に膜厚１.0μｍのプラズマＣ
ＶＤ酸化シリコン膜で形成した第２層間絶縁膜１７を介
して膜厚１.0μｍの第２層アルミニウム膜を形成する。
この第２層アルミニウム膜は、半導体チップ周辺部の第
１のアルミニウム膜１８ａ及び第２のアルミニウム膜１
８ｂであり、その一部にボンディングパッド部１９を含
んでいる。更に、この上をリンシリケートガラス膜，シ
リコン窒化膜等の保護用絶縁膜２０で覆った後、ボンデ
ィングパッド部１９上の保護用絶縁膜２０を選択エッチ
ングして露出させることにより所望の構造を得る。な
お、前記下層アルミニウム膜１６はスルーホール２３
ａ，２３ｂを介してそれぞれ第２のアルミニウム膜１８
ｂ，ボンディングパッド部１９ａの第２アルミニウム膜
と接続されている。
ＶＤ酸化シリコン膜で形成した第２層間絶縁膜１７を介
して膜厚１.0μｍの第２層アルミニウム膜を形成する。
この第２層アルミニウム膜は、半導体チップ周辺部の第
１のアルミニウム膜１８ａ及び第２のアルミニウム膜１
８ｂであり、その一部にボンディングパッド部１９を含
んでいる。更に、この上をリンシリケートガラス膜，シ
リコン窒化膜等の保護用絶縁膜２０で覆った後、ボンデ
ィングパッド部１９上の保護用絶縁膜２０を選択エッチ
ングして露出させることにより所望の構造を得る。な
お、前記下層アルミニウム膜１６はスルーホール２３
ａ，２３ｂを介してそれぞれ第２のアルミニウム膜１８
ｂ，ボンディングパッド部１９ａの第２アルミニウム膜
と接続されている。
【０００８】この構成によれば、半導体チップ周辺部に
配置される第１，第２のアルミニウム膜１８ａ，１８ｂ
のそれぞれの下に、下層アルミニウム膜１６には接触せ
ずに幅の狭い複数本の下層ダミー用アルミニウム２１が
設けられているため、その上に形成される第２の層間絶
縁膜１７及び第１，第２のアルミニウム膜１８ａ，１８
ｂの表面に凹凸が形成されることになる。したがって、
この表面凹凸によって第２の層間絶縁膜１７と第１，第
２のアルミニウム膜１８ａ，１８ｂの表面摩擦抵抗が増
大され、応力が加えられた場合でも第１，第２のアルミ
ニウム膜１８ａ，１８ｂがスライドすることを抑制し、
このスライドに起因する前記した問題を防止することが
できる。
配置される第１，第２のアルミニウム膜１８ａ，１８ｂ
のそれぞれの下に、下層アルミニウム膜１６には接触せ
ずに幅の狭い複数本の下層ダミー用アルミニウム２１が
設けられているため、その上に形成される第２の層間絶
縁膜１７及び第１，第２のアルミニウム膜１８ａ，１８
ｂの表面に凹凸が形成されることになる。したがって、
この表面凹凸によって第２の層間絶縁膜１７と第１，第
２のアルミニウム膜１８ａ，１８ｂの表面摩擦抵抗が増
大され、応力が加えられた場合でも第１，第２のアルミ
ニウム膜１８ａ，１８ｂがスライドすることを抑制し、
このスライドに起因する前記した問題を防止することが
できる。
【０００９】前記した下層ダミー用アルミニウム膜２１
によるスライド防止の効果を説明する。図２（ａ）は下
層ダミー用アルミニウム膜２１が存在しない実験パター
ンの平面図、図２（ｂ）は下層ダミー用アルミニウム膜
２１が存在する実験パターンの平面図である。ここで、
チップサイズは14.8×14.8mm□、第１のアルミニウム膜
１８ａの幅は 200μｍ、第２のアルミニウム膜１８ｂの
幅は 150μｍ、下層アルミニウム膜１６の幅は60μｍ、
下層ダミー用アルミニウム膜２１の幅は５μｍで、間隔
５μｍで下層アルミニウム膜１６の両端に各１本づつ設
けてある。
によるスライド防止の効果を説明する。図２（ａ）は下
層ダミー用アルミニウム膜２１が存在しない実験パター
ンの平面図、図２（ｂ）は下層ダミー用アルミニウム膜
２１が存在する実験パターンの平面図である。ここで、
チップサイズは14.8×14.8mm□、第１のアルミニウム膜
１８ａの幅は 200μｍ、第２のアルミニウム膜１８ｂの
幅は 150μｍ、下層アルミニウム膜１６の幅は60μｍ、
下層ダミー用アルミニウム膜２１の幅は５μｍで、間隔
５μｍで下層アルミニウム膜１６の両端に各１本づつ設
けてある。
【００１０】図３は図２（ａ）及び（ｂ）に示した下層
ダミーアルミニウム膜２１の有無による第１，第２のア
ルミニウム膜１８ａ，１８ｂのスライドの半導体チップ
のコーナ部からの発生距離を示したものである。この場
合、温度サイクル試験は＋ 150℃〜−65℃で１０８回で
ある。第１，第２のアルミニウム膜１８ａ，１８ｂのス
ライドのコーナからの発生距離はいずれも下層ダミー用
アルミニウム膜２１の有る方が短く、30〜40％ほど発生
距離が短くなっている。下層ダミー用アルミニウム膜２
１は下層アルミニウム膜１６の両端に各１本ずつ設けた
だけで、その効果が大きいことが判る。下層ダミー用ア
ルミニウム膜２１の本数をもっと増やせば、その効果が
更に上がることは明白である。
ダミーアルミニウム膜２１の有無による第１，第２のア
ルミニウム膜１８ａ，１８ｂのスライドの半導体チップ
のコーナ部からの発生距離を示したものである。この場
合、温度サイクル試験は＋ 150℃〜−65℃で１０８回で
ある。第１，第２のアルミニウム膜１８ａ，１８ｂのス
ライドのコーナからの発生距離はいずれも下層ダミー用
アルミニウム膜２１の有る方が短く、30〜40％ほど発生
距離が短くなっている。下層ダミー用アルミニウム膜２
１は下層アルミニウム膜１６の両端に各１本ずつ設けた
だけで、その効果が大きいことが判る。下層ダミー用ア
ルミニウム膜２１の本数をもっと増やせば、その効果が
更に上がることは明白である。
【００１１】前記実施例では、第１，第２のアルミニウ
ム膜１８ａ，１８ｂのそれぞれの下を横切るように、ま
た第１のアルミニウム膜１８ａの曲設部においてはＬ字
型の幅の狭い複数本の下層ダミー用アルミニウム膜２１
を敷き詰めたもので、図２（ｂ）に示したパターンより
もより高い効果が得られることが判る。また、実際に形
成される下層ダミー用アルミニウム膜２１と下層アルミ
ニウム膜１６との間隔、及び下層ダミー用アルミニウム
膜２１同士の間隔及び幅は各々５〜10μｍ程度が適当で
効果も大きい。
ム膜１８ａ，１８ｂのそれぞれの下を横切るように、ま
た第１のアルミニウム膜１８ａの曲設部においてはＬ字
型の幅の狭い複数本の下層ダミー用アルミニウム膜２１
を敷き詰めたもので、図２（ｂ）に示したパターンより
もより高い効果が得られることが判る。また、実際に形
成される下層ダミー用アルミニウム膜２１と下層アルミ
ニウム膜１６との間隔、及び下層ダミー用アルミニウム
膜２１同士の間隔及び幅は各々５〜10μｍ程度が適当で
効果も大きい。
【００１２】図４は本発明の第２実施例の半導体チップ
コーナ部の平面図である。この実施例においては、第１
のアルミニウム膜１８ａの曲設部において応力に対して
垂直方向に下層ダミー用アルミニウム膜２１を設けたも
のであり、第１のアルミニウム膜１８ａのスライドの発
生をより効果的に防止することができる。以上、半導体
チップのコーナ部を例にとって説明したが、15mm□を越
えるような大きなチップを樹脂封止した場合、チップの
周辺部においても前記したのと同様な問題が発生し、本
発明がチップ周辺部においても適用できることは言うま
でもない。
コーナ部の平面図である。この実施例においては、第１
のアルミニウム膜１８ａの曲設部において応力に対して
垂直方向に下層ダミー用アルミニウム膜２１を設けたも
のであり、第１のアルミニウム膜１８ａのスライドの発
生をより効果的に防止することができる。以上、半導体
チップのコーナ部を例にとって説明したが、15mm□を越
えるような大きなチップを樹脂封止した場合、チップの
周辺部においても前記したのと同様な問題が発生し、本
発明がチップ周辺部においても適用できることは言うま
でもない。
【００１３】
【発明の効果】以上説明したように本発明は、樹脂封止
型半導体装置の半導体チップに設けた上層の配線用導体
膜の下側に、下層配線用導体膜と同層で下層配線用導体
膜とは非接触で幅の狭い複数本のダミー用導体膜を形成
しているので、上層の配線用導体膜のスライドを防止す
ることができるとともに、上層の配線用導体膜と下層の
配線用導体膜の交差部における層間絶縁膜のクラックを
防止でき、半導体チップの周辺部における配線構造の信
頼性を改善することができる効果がある。
型半導体装置の半導体チップに設けた上層の配線用導体
膜の下側に、下層配線用導体膜と同層で下層配線用導体
膜とは非接触で幅の狭い複数本のダミー用導体膜を形成
しているので、上層の配線用導体膜のスライドを防止す
ることができるとともに、上層の配線用導体膜と下層の
配線用導体膜の交差部における層間絶縁膜のクラックを
防止でき、半導体チップの周辺部における配線構造の信
頼性を改善することができる効果がある。
【図１】本発明の第１実施例を示し、（ａ）は半導体チ
ップのコーナ部の平面図、（ｂ）はそのＡ−Ａ線断面図
である。
ップのコーナ部の平面図、（ｂ）はそのＡ−Ａ線断面図
である。
【図２】ダミー用アルミニウム膜の効果を実験するため
の平面パターン図である。
の平面パターン図である。
【図３】図２の平面パターンに対応するスライド発生距
離を示す図である。
離を示す図である。
【図４】本発明の第２実施例の半導体チップのコーナ部
の平面図である。
の平面図である。
【図５】従来の半導体チップを示し、（ａ）はコーナ部
の平面図、（ｂ）はそのＢ−Ｂ線断面図である。
の平面図、（ｂ）はそのＢ−Ｂ線断面図である。
１１ 半導体チップ １４ 層間絶縁膜 １５，１６ 下層の配線用導体膜 １７ 層間絶縁膜 １８ａ，１８ｂ 上層の配線用導体膜 １９ ボンディングパッド ２１ ダミー用導体膜
Claims (1)
- 【請求項１】 半導体チップの周辺部に形成された下層
の配線用導体膜と、この下層の配線用導体膜を覆う層間
絶縁膜上に形成された上層の配線用導体膜とを備え、前
記半導体チップを樹脂封止してなる半導体装置におい
て、前記上層の配線用導体膜の下側に、前記下層配線用
導体膜と同層で下層配線用導体膜とは非接触で幅の狭い
複数本のダミー用導体膜を形成したことを特徴とする樹
脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590092A JPH0669211A (ja) | 1992-08-22 | 1992-08-22 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590092A JPH0669211A (ja) | 1992-08-22 | 1992-08-22 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669211A true JPH0669211A (ja) | 1994-03-11 |
Family
ID=17140495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24590092A Pending JPH0669211A (ja) | 1992-08-22 | 1992-08-22 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669211A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0707341A1 (en) * | 1994-10-06 | 1996-04-17 | Altera Corporation | Integrated circuit die comprising of metal patterns at the corners |
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
| US6091520A (en) * | 1997-01-14 | 2000-07-18 | Fuji Xerox Co., Ltd. | Color image forming device |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
-
1992
- 1992-08-22 JP JP24590092A patent/JPH0669211A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0707341A1 (en) * | 1994-10-06 | 1996-04-17 | Altera Corporation | Integrated circuit die comprising of metal patterns at the corners |
| US5572067A (en) * | 1994-10-06 | 1996-11-05 | Altera Corporation | Sacrificial corner structures |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US6091520A (en) * | 1997-01-14 | 2000-07-18 | Fuji Xerox Co., Ltd. | Color image forming device |
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751065A (en) | Integrated circuit with active devices under bond pads | |
| JP2001156209A (ja) | 半導体装置 | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| US9041160B2 (en) | Semiconductor integrated circuit device | |
| JP2015023121A (ja) | 半導体ウェハー、半導体ｉｃチップ及びその製造方法 | |
| JPH0669211A (ja) | 樹脂封止型半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH07201855A (ja) | 半導体装置 | |
| JPS6156608B2 (ja) | ||
| JPWO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JPH0677223A (ja) | 樹脂封止型半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| US20090096107A1 (en) | Semiconductor integrated circuit device | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH05283540A (ja) | 半導体装置 | |
| JPH0373558A (ja) | 半導体装置 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 | |
| JPH05206137A (ja) | 樹脂封止型半導体装置 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| TW202143432A (zh) | 封裝環結構 | |
| JPH01143237A (ja) | 半導体装置 |