JPH03196627A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH03196627A JPH03196627A JP33960389A JP33960389A JPH03196627A JP H03196627 A JPH03196627 A JP H03196627A JP 33960389 A JP33960389 A JP 33960389A JP 33960389 A JP33960389 A JP 33960389A JP H03196627 A JPH03196627 A JP H03196627A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- semiconductor chip
- film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 230000004224 protection Effects 0.000 abstract 4
- 230000001788 irregular Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置に関し、特に半導体装
置のコーナー周辺部における配線用導体膜の構造に関す
る。
置のコーナー周辺部における配線用導体膜の構造に関す
る。
従来この種の樹脂封止型半導体装置は、第４図（ａ）、
（ｂ）に示すとおり、半導体基板１０の一生面に半導体
素子領域１１が形成され、眉間絶縁膜１６を介してアル
ミなどの配線用導体膜１２．１４をポンディングパッド
部１３を含めて形成し、リンシリケートガラス、シリコ
ンナイトライド膜等の保護用絶縁膜１７で覆った後、ポ
ンデイグパッド部１３のみをエツチングして露出させる
構造となっている。
（ｂ）に示すとおり、半導体基板１０の一生面に半導体
素子領域１１が形成され、眉間絶縁膜１６を介してアル
ミなどの配線用導体膜１２．１４をポンディングパッド
部１３を含めて形成し、リンシリケートガラス、シリコ
ンナイトライド膜等の保護用絶縁膜１７で覆った後、ポ
ンデイグパッド部１３のみをエツチングして露出させる
構造となっている。
上述した従来の樹脂封止型半導体装置は、例えば＋１５
０℃〜−６５℃の温度サイクル試験を行った場合、封止
樹脂の伸び縮みにより応力２０が発生し、特に半導体チ
ップのコーナ一部には大きい応力が加わり、半導体チッ
プ周辺部の配線用導体１１１１２を囲む保護用絶縁膜１
７や導体膜の下層となる眉間絶縁膜１６にクラックが発
生したり、さらには、前記配線用導体膜１２にずれが発
生するなどして、配線の信頼性を低下させるという欠点
があった。
０℃〜−６５℃の温度サイクル試験を行った場合、封止
樹脂の伸び縮みにより応力２０が発生し、特に半導体チ
ップのコーナ一部には大きい応力が加わり、半導体チッ
プ周辺部の配線用導体１１１１２を囲む保護用絶縁膜１
７や導体膜の下層となる眉間絶縁膜１６にクラックが発
生したり、さらには、前記配線用導体膜１２にずれが発
生するなどして、配線の信頼性を低下させるという欠点
があった。
本発明の樹脂封止型半導体装置は、半導体装置上に絶縁
膜を介して配線用導体膜が形成された樹脂封止型半導体
装置において、半導体チップのコーナー周辺部に配置さ
れた前記配線用導体腰下の絶縁膜に複数のスリット又は
孔を設けたものである。
膜を介して配線用導体膜が形成された樹脂封止型半導体
装置において、半導体チップのコーナー周辺部に配置さ
れた前記配線用導体腰下の絶縁膜に複数のスリット又は
孔を設けたものである。
次に、本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）は本発明の第１の実施例を示す平
面図及びＡ−Ａ’線断面図である。
面図及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）において、半導体基板１０上に形
成されたフィールド絶縁膜２０上には５ｉ０２等からな
る眉間絶縁膜１６とアルミ等からなる周辺部の配線用導
体１１１１２と内部の配線用導体膜１４とが形成されて
いる。そして特に、コーナー周辺部に形成された配線用
導体膜１２の下部の眉間絶縁膜１６には複数のスリット
１５が設けられている。
成されたフィールド絶縁膜２０上には５ｉ０２等からな
る眉間絶縁膜１６とアルミ等からなる周辺部の配線用導
体１１１１２と内部の配線用導体膜１４とが形成されて
いる。そして特に、コーナー周辺部に形成された配線用
導体膜１２の下部の眉間絶縁膜１６には複数のスリット
１５が設けられている。
本箱１の実施例の製造にあたっては、特に新しい製造技
術は必要とせず、周知の従来技術をもって実現しうるち
のであり、第１図（ａ）におけるコンタクトホール１８
の形成時に同時に眉間絶縁膜にスリット１５が形成でき
る為工程数も増加しない。
術は必要とせず、周知の従来技術をもって実現しうるち
のであり、第１図（ａ）におけるコンタクトホール１８
の形成時に同時に眉間絶縁膜にスリット１５が形成でき
る為工程数も増加しない。
樹脂で封止された半導体チップは、半導体チップのコー
ナーから中心へ向って応力２０が発生する。しかし第１
図のごとく、半導体チップのコーナ一部に配置される配
線用導体膜１２の下の層間絶縁膜１６に例えば、スリッ
ト幅５μｍ、スリット間隔１０μｍのスリット１５を複
数設け、配線用導体膜１２及び保護用絶縁膜１７に複数
の凹凸形状を持たせることにより、応力２０をこの複数
の凸部に分散して受けることができるため、耐応力性が
向上し、保護用絶縁膜１７や層間絶縁膜１６へのクラッ
クの発生を防止することができ、更に半導体チップ周辺
部の配線用導体膜１２のずれの発生も防止できる。
ナーから中心へ向って応力２０が発生する。しかし第１
図のごとく、半導体チップのコーナ一部に配置される配
線用導体膜１２の下の層間絶縁膜１６に例えば、スリッ
ト幅５μｍ、スリット間隔１０μｍのスリット１５を複
数設け、配線用導体膜１２及び保護用絶縁膜１７に複数
の凹凸形状を持たせることにより、応力２０をこの複数
の凸部に分散して受けることができるため、耐応力性が
向上し、保護用絶縁膜１７や層間絶縁膜１６へのクラッ
クの発生を防止することができ、更に半導体チップ周辺
部の配線用導体膜１２のずれの発生も防止できる。
第２図は本発明の第２の実施例の平面図である。
この第２の実施例においては、半導体チップのコーナー
から中心へ向って発生する、樹脂による応力２０の方向
を考慮し、その方向に対して垂直となるように層間絶縁
膜のスリット１５Ａを複数設けたものであり、より効果
的に耐応力性を向上できる利点がある。
から中心へ向って発生する、樹脂による応力２０の方向
を考慮し、その方向に対して垂直となるように層間絶縁
膜のスリット１５Ａを複数設けたものであり、より効果
的に耐応力性を向上できる利点がある。
第３図は本発明の第３の実施例の平面図である。
この第３の実施例においては、スリットのかわりに例え
ば１０Ｘ １０ｔｔｍの大きさの孔１９の列を眉間絶縁
膜に設けたものであり、スリットと同様の耐応力性が得
られる。
ば１０Ｘ １０ｔｔｍの大きさの孔１９の列を眉間絶縁
膜に設けたものであり、スリットと同様の耐応力性が得
られる。
以上説明したように本発明は、半導体チップのコーナ一
部に配置される配線用導体膜下の絶縁膜に、複数のスリ
ット又は孔を設け、凹凸の形状をこの配線用導体膜及び
保護用絶縁膜に設けることにより、樹脂による応力をそ
の複数の凸部に分散して受けることができるため、耐応
力性を向上させることができる。また配線用導体膜をと
りまく保護用絶縁膜や層間絶縁膜にクラックがはいるこ
と及び配線用導体膜のずれを防止できるため、配線の信
頼性を著しく向上させることができるという効果がある
。
部に配置される配線用導体膜下の絶縁膜に、複数のスリ
ット又は孔を設け、凹凸の形状をこの配線用導体膜及び
保護用絶縁膜に設けることにより、樹脂による応力をそ
の複数の凸部に分散して受けることができるため、耐応
力性を向上させることができる。また配線用導体膜をと
りまく保護用絶縁膜や層間絶縁膜にクラックがはいるこ
と及び配線用導体膜のずれを防止できるため、配線の信
頼性を著しく向上させることができるという効果がある
。
第１図（ａ）、（ｂ）は本発明の第１の実施例を示す平
面図及びＡ−Ａ’線の断面図、第２図は本発明の第２の
実施例を示す平面図、第３図は本発明の第３の実施例を
示す平面図、第４図（ａ）、（ｂ）は従来例を示す平面
図及びＢ−Ｂ’線の断面図である。 １０・・・半導体基板、１１・・・半導体素子領域、１
２・・・配線用導体膜、１３・・・ポンディングパッド
部、１４・・・配線用導体膜、１５・・・スリット、１
６・・・層間絶縁膜、１７・・・保護用絶縁膜、１８・
・・コンタクトホール、１９・・・孔、２０・・・応力
。
面図及びＡ−Ａ’線の断面図、第２図は本発明の第２の
実施例を示す平面図、第３図は本発明の第３の実施例を
示す平面図、第４図（ａ）、（ｂ）は従来例を示す平面
図及びＢ−Ｂ’線の断面図である。 １０・・・半導体基板、１１・・・半導体素子領域、１
２・・・配線用導体膜、１３・・・ポンディングパッド
部、１４・・・配線用導体膜、１５・・・スリット、１
６・・・層間絶縁膜、１７・・・保護用絶縁膜、１８・
・・コンタクトホール、１９・・・孔、２０・・・応力
。
Claims (1)
- 半導体基板上に絶縁膜を介して配線用導体膜が形成され
た樹脂封止型半導体装置において、半導体チップのコー
ナー周辺部に配置された前記配線用導体膜下の絶縁膜に
複数のスリット又は孔を設けたことを特徴とする樹脂封
止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33960389A JPH03196627A (ja) | 1989-12-26 | 1989-12-26 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33960389A JPH03196627A (ja) | 1989-12-26 | 1989-12-26 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196627A true JPH03196627A (ja) | 1991-08-28 |
Family
ID=18329049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33960389A Pending JPH03196627A (ja) | 1989-12-26 | 1989-12-26 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
-
1989
- 1989-12-26 JP JP33960389A patent/JPH03196627A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763936A (en) * | 1995-04-27 | 1998-06-09 | Yamaha Corporation | Semiconductor chip capable of supressing cracks in insulating layer |
| US5885857A (en) * | 1995-04-27 | 1999-03-23 | Yamaha Corporation | Semiconductor chip capable of suppressing cracks in the insulating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
| JP3287346B2 (ja) | 半導体装置 | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JPH07201855A (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPS62193263A (ja) | 樹脂封止型半導体装置 | |
| JPH0669211A (ja) | 樹脂封止型半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH05283540A (ja) | 半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPS6245150A (ja) | 半導体装置 | |
| JPH06196478A (ja) | 半導体装置 | |
| JP2666186B2 (ja) | 半導体素子の製造方法 | |
| JPH01140655A (ja) | 半導体集積回路 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPH065781A (ja) | 半導体装置 | |
| JPS60239035A (ja) | 半導体集積回路 | |
| JPH0373558A (ja) | 半導体装置 | |
| JPS6234442Y2 (ja) |