JP3206035B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP3206035B2 JP3206035B2 JP26018991A JP26018991A JP3206035B2 JP 3206035 B2 JP3206035 B2 JP 3206035B2 JP 26018991 A JP26018991 A JP 26018991A JP 26018991 A JP26018991 A JP 26018991A JP 3206035 B2 JP3206035 B2 JP 3206035B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring conductor
- conductor film
- wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に半導体チップのコーナー部における幅広の配
線用導体膜交差部の層間短絡防止構造に関するものであ
る。
関し、特に半導体チップのコーナー部における幅広の配
線用導体膜交差部の層間短絡防止構造に関するものであ
る。
【０００２】
【従来の技術】従来、この種の樹脂封止型半導体装置
は、図２（ａ），（ｂ）に示すように、半導体チップ１
１の一主面に選択的に形成されたフィールド酸化膜１２
で区画された半導体素子領域１３を有し、第１の層間絶
縁膜１４を介して半導体チップ内部の配線用導体膜１５
（例えば第１層アルミニウム膜からできている）及び、
半導体チップ周辺部の幅広の低層次配線用導体膜１６
（同じく第１層アルミニウム膜からできている）を形成
し、次に、第２の層間絶縁膜１７を介して半導体チップ
周辺部幅広の第１，第２の配線用導体膜１８−１，１８
−２（第２層アルミニウム膜よりできている）をボンデ
ィングパッド部１９（第２層アルミニウム膜でできてい
る）と含めて形成し、リンシリケートガラス膜，シリコ
ンナイトライド膜等の保護用絶縁膜２０で覆った後、ボ
ンディングパッド部１９のみをエッチングして露出させ
る構造となっていた。
は、図２（ａ），（ｂ）に示すように、半導体チップ１
１の一主面に選択的に形成されたフィールド酸化膜１２
で区画された半導体素子領域１３を有し、第１の層間絶
縁膜１４を介して半導体チップ内部の配線用導体膜１５
（例えば第１層アルミニウム膜からできている）及び、
半導体チップ周辺部の幅広の低層次配線用導体膜１６
（同じく第１層アルミニウム膜からできている）を形成
し、次に、第２の層間絶縁膜１７を介して半導体チップ
周辺部幅広の第１，第２の配線用導体膜１８−１，１８
−２（第２層アルミニウム膜よりできている）をボンデ
ィングパッド部１９（第２層アルミニウム膜でできてい
る）と含めて形成し、リンシリケートガラス膜，シリコ
ンナイトライド膜等の保護用絶縁膜２０で覆った後、ボ
ンディングパッド部１９のみをエッチングして露出させ
る構造となっていた。
【０００３】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置は、例えば＋１５０℃〜−６５℃の温度サイ
クル試験を行った場合、樹脂の伸び縮みにより応力が発
生し、特に半導体装置周辺の４隅には大きい応力が加わ
り、半導体チップ周辺部に配置された半導体装置周辺部
の低層次配線用導体膜１６と半導体チップ周辺部の幅広
の第１の配線用導体膜１８−１との交差部（図２
（ａ），（ｂ）中のＡ部）において第２の層間絶縁膜１
７にクラックが発生し、例えば、電源線として使用され
る第２の配線用導体膜１８−２と、例えばグランド線と
して使用される第１の配線用導体膜１８−１とが低層次
配線用導体膜１６を介して短絡してしまうという問題点
があった。
半導体装置は、例えば＋１５０℃〜−６５℃の温度サイ
クル試験を行った場合、樹脂の伸び縮みにより応力が発
生し、特に半導体装置周辺の４隅には大きい応力が加わ
り、半導体チップ周辺部に配置された半導体装置周辺部
の低層次配線用導体膜１６と半導体チップ周辺部の幅広
の第１の配線用導体膜１８−１との交差部（図２
（ａ），（ｂ）中のＡ部）において第２の層間絶縁膜１
７にクラックが発生し、例えば、電源線として使用され
る第２の配線用導体膜１８−２と、例えばグランド線と
して使用される第１の配線用導体膜１８−１とが低層次
配線用導体膜１６を介して短絡してしまうという問題点
があった。
【０００４】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体チップの周辺部に配置された所定層次
の第１の配線用導体膜と、前記第１の配線用導体膜より
前記半導体チップの内側に配置された前記所定層次の第
２の配線導体膜と、前記第２の配線導体膜と前記第１の
配線用導体膜の外側に配置されたボンディングパッドと
を接続する低層次配線用導体膜とを有し、前記低層次配
線導体膜は、前記第１の配線用導体膜の下部で前記第１
の配線用導体膜より幅の狭い複数本の導体膜に分れてお
り、前記複数本の導体膜のうち一群の導体膜は第１の方
向から前記第２の配線導体膜下に入り込み、前記複数本
の導体膜のうち残りの一群の導体膜は前記第１の方向と
は直角の第２の方向から前記第２の配線導体膜下に入り
込んでいるというものである。
体装置は、半導体チップの周辺部に配置された所定層次
の第１の配線用導体膜と、前記第１の配線用導体膜より
前記半導体チップの内側に配置された前記所定層次の第
２の配線導体膜と、前記第２の配線導体膜と前記第１の
配線用導体膜の外側に配置されたボンディングパッドと
を接続する低層次配線用導体膜とを有し、前記低層次配
線導体膜は、前記第１の配線用導体膜の下部で前記第１
の配線用導体膜より幅の狭い複数本の導体膜に分れてお
り、前記複数本の導体膜のうち一群の導体膜は第１の方
向から前記第２の配線導体膜下に入り込み、前記複数本
の導体膜のうち残りの一群の導体膜は前記第１の方向と
は直角の第２の方向から前記第２の配線導体膜下に入り
込んでいるというものである。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１（ａ）は、本発明の一実施例の半導体
チップコーナー部の平面図、図１（ｂ）は図１（ａ）の
Ｘ−Ｘ線断面図である。
チップコーナー部の平面図、図１（ｂ）は図１（ａ）の
Ｘ−Ｘ線断面図である。
【０００７】この実施例について、製造工程に沿って説
明すると、まず、半導体チップ１１の一主面に、例えば
膜厚１．０μｍのフィールド酸化膜１２を選択的に形成
して半導体素子領域１３を区画し、次に、例えば膜厚
１．０μｍのリンシリケートガラス膜などの第１の層間
絶縁膜１４を介して、例えば膜厚０．５μｍの第１層ア
ルミニウム膜などの半導体装置内部の配線用導体膜１５
及び複数本の幅の狭い導体膜（低層次配線用導体膜の枝
２１）を形成する。
明すると、まず、半導体チップ１１の一主面に、例えば
膜厚１．０μｍのフィールド酸化膜１２を選択的に形成
して半導体素子領域１３を区画し、次に、例えば膜厚
１．０μｍのリンシリケートガラス膜などの第１の層間
絶縁膜１４を介して、例えば膜厚０．５μｍの第１層ア
ルミニウム膜などの半導体装置内部の配線用導体膜１５
及び複数本の幅の狭い導体膜（低層次配線用導体膜の枝
２１）を形成する。
【０００８】次に、例えば膜厚１．０μｍのプラズマＣ
ＶＤ法で形成した酸化シリコン膜などの第２の層間絶縁
膜１７を介して、例えば、膜厚１．０μｍの第２層アル
ミニウム膜などの半導体チップ周辺部の第１の配線用導
体膜１８−１，第２の配線用導体膜１８−２をボンディ
ングパッド部１９を含めて形成し、例えば膜厚１．０μ
ｍのリンシリケートガラス膜，シリコンナイトライド膜
などの保護用絶縁膜２０で覆った後、ボンディングパッ
ド部１９のみをエッチングして露出させることにより所
望の構造を得るものである。なお、低層次配線用導体膜
２１はそれぞれスルーホール２３−１，２３−２を介し
て第２の配線用導体膜１８−２およびボンディングパッ
ド部１９ａの第２層アルミニウム膜と接続されている。
ＶＤ法で形成した酸化シリコン膜などの第２の層間絶縁
膜１７を介して、例えば、膜厚１．０μｍの第２層アル
ミニウム膜などの半導体チップ周辺部の第１の配線用導
体膜１８−１，第２の配線用導体膜１８−２をボンディ
ングパッド部１９を含めて形成し、例えば膜厚１．０μ
ｍのリンシリケートガラス膜，シリコンナイトライド膜
などの保護用絶縁膜２０で覆った後、ボンディングパッ
ド部１９のみをエッチングして露出させることにより所
望の構造を得るものである。なお、低層次配線用導体膜
２１はそれぞれスルーホール２３−１，２３−２を介し
て第２の配線用導体膜１８−２およびボンディングパッ
ド部１９ａの第２層アルミニウム膜と接続されている。
【０００９】樹脂で封止された半導体チップは、そのコ
ーナーから半導体チップの中心へ何って応力が発生す
る。このとき図２（ａ）のごとく半導体チップのコーナ
ー部に低層次配線用導体膜１６及び第１，第２の配線用
導体膜１８−１，１８−２が置かれた場合、図２（ｂ）
中に示した矢印のごとく応力が加わり、第１の配線用導
体膜１８−１と低層次配線用導体膜１６の交差部である
Ａ部において第２の層間絶縁膜１７にクラックを生じ、
層間短絡が発生する。
ーナーから半導体チップの中心へ何って応力が発生す
る。このとき図２（ａ）のごとく半導体チップのコーナ
ー部に低層次配線用導体膜１６及び第１，第２の配線用
導体膜１８−１，１８−２が置かれた場合、図２（ｂ）
中に示した矢印のごとく応力が加わり、第１の配線用導
体膜１８−１と低層次配線用導体膜１６の交差部である
Ａ部において第２の層間絶縁膜１７にクラックを生じ、
層間短絡が発生する。
【００１０】この層間短絡の発生は低層次配線用導体膜
１６の配線幅Ｗに依存性があり、その関係を次の各実験
によって示す。
１６の配線幅Ｗに依存性があり、その関係を次の各実験
によって示す。
【００１１】図３は、配線幅Ｗを変化させた時の温度サ
イクル数と層間短絡累積不良率の関係を示したものであ
る。この場合、チップサイズは１４．８×１４．８ｍｍ
2 ，温度サイクル試験は＋１５０℃〜−６５℃，第１の
配線用導体膜１８−１の幅は２００μｍである。配線幅
Ｗが、Ｗ＝６０μｍ以上になると温度サイクル数が３０
〜６０回で層間短絡が発生しだし、配線幅Ｗが広い程累
積不良率が高い傾向にある。一方、配線幅Ｗ＝４５μｍ
以下では温度サイクル数４００回においても層間短絡の
発生は無いことが確認された。
イクル数と層間短絡累積不良率の関係を示したものであ
る。この場合、チップサイズは１４．８×１４．８ｍｍ
2 ，温度サイクル試験は＋１５０℃〜−６５℃，第１の
配線用導体膜１８−１の幅は２００μｍである。配線幅
Ｗが、Ｗ＝６０μｍ以上になると温度サイクル数が３０
〜６０回で層間短絡が発生しだし、配線幅Ｗが広い程累
積不良率が高い傾向にある。一方、配線幅Ｗ＝４５μｍ
以下では温度サイクル数４００回においても層間短絡の
発生は無いことが確認された。
【００１２】これにより配線幅Ｗ＝４５μｍ以下であれ
ば層間短絡は防止できるが、配線抵抗の増大があり、こ
れらを防止するために、先に説明した本実施例のごとく
複数本の幅の狭い導体膜から半導体チップ周辺部の低層
次配線用導体膜２１を形成するものである。
ば層間短絡は防止できるが、配線抵抗の増大があり、こ
れらを防止するために、先に説明した本実施例のごとく
複数本の幅の狭い導体膜から半導体チップ周辺部の低層
次配線用導体膜２１を形成するものである。
【００１３】図４は、従来及び本実施例の構造における
温度サイクル数の層間短絡累積不良率の関係を示したも
のである。この場合、チップサイズは７．４×７．４ｍ
ｍ2 温度サイクル試験は＋１５０℃〜−６５℃，第１の
配線用導体膜１８−１，１８−２の幅は２００μｍ，２
低層次配線用導体膜幅は、従来構造（１６）が１４０μ
ｍ，本実施例構造が２０μｍ幅の低層次配線用導体膜の
枝２１が７本で配線間隔は２０μｍである。従来構造に
おいては温度サイクル数が１００回で層間短絡が発生し
だし、それ以降大幅に増加しているが、本実施例の構造
においては温度サイクル数４００回においても層間短絡
の発生は無く、本実施例の構造を採用することにより層
間短絡の発生を著しく低下させることができる。なお、
半導体チップ周辺部の低層次配線用導体膜の枝の幅及び
間隔は、それぞれ４５μｍ以下及び１０μｍ以上が適当
であり、本数は、必要に応じて任意に設定できるもので
ある。
温度サイクル数の層間短絡累積不良率の関係を示したも
のである。この場合、チップサイズは７．４×７．４ｍ
ｍ2 温度サイクル試験は＋１５０℃〜−６５℃，第１の
配線用導体膜１８−１，１８−２の幅は２００μｍ，２
低層次配線用導体膜幅は、従来構造（１６）が１４０μ
ｍ，本実施例構造が２０μｍ幅の低層次配線用導体膜の
枝２１が７本で配線間隔は２０μｍである。従来構造に
おいては温度サイクル数が１００回で層間短絡が発生し
だし、それ以降大幅に増加しているが、本実施例の構造
においては温度サイクル数４００回においても層間短絡
の発生は無く、本実施例の構造を採用することにより層
間短絡の発生を著しく低下させることができる。なお、
半導体チップ周辺部の低層次配線用導体膜の枝の幅及び
間隔は、それぞれ４５μｍ以下及び１０μｍ以上が適当
であり、本数は、必要に応じて任意に設定できるもので
ある。
【００１４】
【発明の効果】以上説明したように本発明は、半導体チ
ップコーナー部に配置される低層次配線用導体膜が、複
数本の幅の狭い枝に分れて上層の配線用導体膜下を横切
っているので、両導体膜の交差部における層間絶縁膜の
クラック、及び層間短絡の発生を防止でき、樹脂封止型
半導体装置の歩留り及び信頼性を改善できる効果を有す
る。
ップコーナー部に配置される低層次配線用導体膜が、複
数本の幅の狭い枝に分れて上層の配線用導体膜下を横切
っているので、両導体膜の交差部における層間絶縁膜の
クラック、及び層間短絡の発生を防止でき、樹脂封止型
半導体装置の歩留り及び信頼性を改善できる効果を有す
る。
【図１】本発明の一実施例の半導体チップコーナー部の
平面図（図１（ａ））及び、断面図（図１（ｂ））であ
る。
平面図（図１（ａ））及び、断面図（図１（ｂ））であ
る。
【図２】従来例の半導体チップコーナー部の平面図（図
２（ａ））及び、断面図（図２（ｂ））である。
２（ａ））及び、断面図（図２（ｂ））である。
【図３】図２における配線幅Ｗを変化させた時の温度サ
イクル数と層間短絡累積不良率の関係を示す特性図であ
る。
イクル数と層間短絡累積不良率の関係を示す特性図であ
る。
【図４】従来例及び、本実施例の構造における温度サイ
クル数と層間短絡累積不良率の関係図を示す特性図であ
る。
クル数と層間短絡累積不良率の関係図を示す特性図であ
る。
１１ 半導体チップ １２ フィールド酸化膜 １３ 半導体素子領域 １４ 第１の層間絶縁膜 １５ 半導体チップ内部の配線用導体膜 １６ 半導体チップ周辺部の低層次配線用導体膜 １７ 第２の層間絶縁膜 １８−１ 半導体チップ周辺部の第１配線用導体膜 １８−２ 第２の配線用導体膜 １９ ボンディングパッド部 ２０ 保護用絶縁膜 ２１ 半導体装置周辺部の第１の配線用導体膜 ２２ コンタクトホール ２３ スルーホール
Claims (2)
- 【請求項１】 半導体チップの周辺部に配置された所定
層次の第１の配線用導体膜と、前記第１の配線用導体膜
より前記半導体チップの内側に配置された前記所定層次
の第２の配線導体膜と、前記第２の配線導体膜と前記第
１の配線用導体膜の外側に配置されたボンディングパッ
ドとを接続する低層次配線用導体膜とを有し、前記低層
次配線導体膜は、前記第１の配線用導体膜の下部で前記
第１の配線用導体膜より幅の狭い複数本の導体膜に分れ
ており、前記複数本の導体膜のうち一群の導体膜は第１
の方向から前記第２の配線導体膜下に入り込み、前記複
数本の導体膜のうち残りの一群の導体膜は前記第１の方
向とは直角の第２の方向から前記第２の配線導体膜下に
入り込んでいることを特徴とする樹脂封止型半導体装
置。 - 【請求項２】 複数本に分れた導体膜の幅は高高４５μ
ｍの所定値を有している請求項１記載の樹脂封止型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26018991A JP3206035B2 (ja) | 1991-10-08 | 1991-10-08 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26018991A JP3206035B2 (ja) | 1991-10-08 | 1991-10-08 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102327A JPH05102327A (ja) | 1993-04-23 |
| JP3206035B2 true JP3206035B2 (ja) | 2001-09-04 |
Family
ID=17344569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26018991A Expired - Fee Related JP3206035B2 (ja) | 1991-10-08 | 1991-10-08 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206035B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005369B2 (en) * | 2003-08-21 | 2006-02-28 | Intersil American Inc. | Active area bonding compatible high current structures |
| US8274160B2 (en) | 2003-08-21 | 2012-09-25 | Intersil Americas Inc. | Active area bonding compatible high current structures |
-
1991
- 1991-10-08 JP JP26018991A patent/JP3206035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102327A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432284B2 (ja) | 半導体装置 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US6313540B1 (en) | Electrode structure of semiconductor element | |
| US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
| JP3287310B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| KR20030055171A (ko) | 양면접속형 반도체장치 | |
| JP2948018B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| JP2522837B2 (ja) | ウエハ・スケ―ル半導体装置 | |
| JPS6041861B2 (ja) | 半導体装置 | |
| JPS59222952A (ja) | 半導体装置 | |
| JPH0567689A (ja) | 多層配線部材及び半導体装置の製造方法 | |
| JPH0669211A (ja) | 樹脂封止型半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH05206137A (ja) | 樹脂封止型半導体装置 | |
| JPH065781A (ja) | 半導体装置 | |
| JP2990322B2 (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH0878467A (ja) | 半導体ウェーハとその切断方法と半導体装置 | |
| JPH05175198A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| LAPS | Cancellation because of no payment of annual fees |