TW201941335A - 積體電路製造方法及設備 - Google Patents

積體電路製造方法及設備 Download PDF

Info

Publication number
TW201941335A
TW201941335A TW108103583A TW108103583A TW201941335A TW 201941335 A TW201941335 A TW 201941335A TW 108103583 A TW108103583 A TW 108103583A TW 108103583 A TW108103583 A TW 108103583A TW 201941335 A TW201941335 A TW 201941335A
Authority
TW
Taiwan
Prior art keywords
substrate
carrier
flexible substrate
units
channel
Prior art date
Application number
TW108103583A
Other languages
English (en)
Inventor
理查大衛 普萊斯
布萊恩 柯伯
尼爾 戴維斯
Original Assignee
英商務實印刷有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商務實印刷有限公司 filed Critical 英商務實印刷有限公司
Publication of TW201941335A publication Critical patent/TW201941335A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供用於在一載體上製造複數個離散式積體電路(ICs)之方法，該方法包括以下步驟：提供用於一撓性基板之一載體；於該載體上沉積均勻厚度之一撓性基板；自該IC連接區域之至少一部分移除該撓性基板之厚度之至少一部分，以在該撓性基板中形成通道及複數個IC基板單元，該等IC基板單元在該載體上藉由該等通道彼此隔開；在該等IC基板單元之至少一者上形成一積體電路。

Description

積體電路製造方法及設備
本發明係關於用於製造積體電路(ICs)之方法及設備，及包括複數個積體電路之載體。本發明特別係關於用於在撓性基板上製造複數個離散ICs之方法及設備，及包括在撓性基板上之複數個離散ICs之載體。
目前晶圓製程技術涉及在大晶圓框架上之黏著膜上置放晶圓，其一般為結晶矽及其上包括複數個積體電路(ICs)。晶圓被置放於整合機器前，在張力下被切方，以在相鄰晶粒間產生空間，每一晶粒均具一IC。在製程所得積體電路(IC)期間，接著可拾取或自黏著膜移出單一晶粒，且或者可在形成電子電路期間直接將之置放於具對應接觸墊之第一支撐體上，或者視需要在置放於具對應接觸墊之該支撐體前將之倒置於第二拾取工具上。
在使用與矽晶圓相對之撓性塑膠基板之方法中，可採用相同方法，額外步驟在於自初始載體(例如玻璃、聚碳酸酯或石英)之釋放方法；在將撓性塑膠基板傳 送至整合設備中的傳送手段前支撐該撓性塑膠基板。此自玻璃載體移除之方法造成切方撓性ICs陣列，其形式使得在玻璃載體上運送及製程時具充分黏著性，同時允許真空頭在後續製程期間自玻璃載體移除個別撓性ICs。
將其上置有電子元件(例如積體電路)之撓性塑膠基板自載體(例如玻璃、聚碳酸酯或石英)釋放之方法，一般涉及具電磁輻射源(例如雷射、閃光燈、高功率LED、紅外線輻射源等)之載體背側製程。該機制將有賴於電磁輻射源是否顯著導致光子消融(透過吸收)或熱製程(例如放熱)。可於載體與撓性塑膠基板間選用黏著/釋放材料。雷射在整個表面之固定離散區間處掃描。雷射藉由薄基板層之局部消融或降低接合強度，將撓性塑膠基板(例如膜)與玻璃載體間的介面改質。對於窄製程窗而言，已證實用雷射控制不易以均勻方式達成平衡釋放。
在習知方法中，藉由「切方」達成撓性或剛性基板(晶圓)上ICs之單體化，此係在已知為「背端製程」之方法中形成ICs後，沿著ICs間直線切割基板，且若晶圓係撓性的，則接續釋放離散ICs以形成單體化ICs。在切方撓性基板時，常係由雷射或磨料水噴射執行此習知方法。此類方法費時且會產生「髒的」廢棄材料，須自所完成之基板(晶圓)移除。此外，該等方法可使局部基板顯著加熱且可在每一單體化IC周圍造成不良邊緣品質。再者，切方方法在離散ICs之每一者間形成的割劃線寬度可為至少10μm，該寬度浪費貴重的基板。
因此，本發明之特定實施例之一目的在於提供用於製造複數個積體電路之方法及設備，其至少部分克服與先前技術相關之一個以上的問題。
本發明之態樣及實施例提供用以製造複數個離散積體電路之方法，用以製造複數個離散積體電路及載體之設備，該載體包括在隨附申請專利範圍中所主張的撓性基板上之複數個離散積體電路。
依本發明之第一態樣，提供一種用於在一載體上製造複數個離散式積體電路(ICs)之方法，該方法包括以下步驟：提供用於一撓性基板之一載體；於該載體上沉積均勻厚度之一撓性基板；圖案化該均勻厚度撓性基板以界定複數個IC基板區域，該等IC基板區域由複數個IC連接區域彼此隔開；自該IC連接區域之至少一部分移除該撓性基板之厚度之至少一部分，以在該撓性基板中形成通道及複數個IC基板單元，該等IC基板單元在該載體上藉由該等通道彼此隔開；在該等IC基板單元之至少一者上形成一積體電路。
依本發明之第二態樣，提供一種用於在一載體上製造複數個離散式積體電路(ICs)之方法，該方法包括以下步驟：提供用於一撓性基板之一載體；於該載體上沉積均勻厚度之一撓性基板；圖案化該均勻厚度撓性基板以界定複數個IC基板 區域，該等IC基板區域由複數個IC連接區域彼此隔開；在該等IC基板區域之至少一者上形成一積體電路之一部分；自該等IC連接區域之至少一部分移除該撓性基板之厚度之至少一部分，以在該撓性基板中形成通道及複數個IC基板單元，該等IC基板單元在該載體上藉由該等通道彼此隔開；及在該等IC基板區域之至少一者上完成該積體電路之形成。
除非另言，下列實施例係本發明之第一態樣與第二態樣兩者。
在特定實施例中，本方法包括預處理載體(或基板下方的其他層)的步驟，以避免撓性基板接合至IC連接區中的載體。詳言之，載體(或基板下方的其他層)可以在將成為IC連接區之區域經電漿處理。在特定實施例中，可在將成為IC連接區之區域中沉積材料。在特定實施例中，在將成為IC連接區之區域中以一圖案沉積材料於載體(或基板下方的其他層)上。載體(或基板下方的其他層)可按此方法經預處理，以避免撓性基板接合至那些預處理區中的載體(或基板下方的其他層)。在沉積基板於載體(或基板下方的其他層)之前進行預處理。
在特定實施例中，沉積均勻厚度撓性基板於該載體上及圖案化該均勻厚度撓性基板以界定彼此由複數個IC連接區隔開之複數個IC基板區之步驟係單一步驟，包括選擇性沉積一均勻厚度的撓性基板圖案於該載 體上。
在特定實施例中，沉積時之撓性基板厚度介於約0.5μm與約20μm間。詳言之，撓性基板厚度介於約1μm與約10μm間。在特定實施例中，沉積時之撓性基板厚度約為5μm。
在特定實施例中，本方法包括在IC基板單元之每一者上形成積體電路。
在特定實施例中，每一IC基板單元包括均勻厚度撓性基板。
在特定實施例中，本方法包括自IC連接區之每一者之全部移除撓性基板之整個厚度的步驟，以在載體上的每一相鄰IC基板單元間形成複數個無基板通道。
在特定實施例中，本方法包括自IC連接區之每一者之一部分移除撓性基板之整個厚度的步驟，以在載體上形成複數個圖案化通道，其中在IC基板單元之每一者間形成至少一個通道。
在特定實施例中，本方法包括自IC連接區之之每一者移除撓性基板部分厚度，以在載體上形成複數個通道，其中每一通道包括相鄰IC基板單元間基板互連部分。
在特定實施例中，連接在通道中相鄰IC基板單元之撓性基板互連部分厚約100nm至約200nm，及IC基板單元厚度介於約0.5μm與約20μm間。詳言之，每一撓性IC基板單元厚度介於約1μm與約10μm間。在特定實施例中，沉積時之每一撓性IC基板單元厚度約 5μm。按此方式，基板互連部分形成相鄰IC基板單元間的橋。其優點在於當自載體釋放基板時，IC基板單元藉由互連部分而維持連接直到開始IC整合時。
在特定實施例中，本方法包括自IC連接區之每一者之第一部分移除撓性基板之厚度之第一部分及自IC連接區之每一者之第二部分移除撓性基板之厚度之第二部分。
在特定實施例中，第一部分的厚度大於第二部分的厚度。
在特定實施例中，本方法包括藉由沿著該等IC連接區域之每一者依序移除及留下該撓性基板之整個厚度而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，以在該載體上形成複數個經圖案化通道，其中在該等IC基板單元之每一者之間形成至少一個通道。
在特定實施例中，本方法包括藉由依序自該IC連接區域之每一者之厚度之一第一部分移除該撓性基板之一第一部分及自該IC連接區域之每一者之不同的一第二部分移除該撓性基板之厚度之一第二部分而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，其中該第一部分之厚度大於該第二部分。
在特定實施例中，本方法包括藉由沿著該等IC連接區域之每一者依序移除該撓性基板之整個厚度及該撓性基板之部分厚度而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，以在該載體上形成複數個經圖案化通道，其中在該等IC基板單元之每一者之間形 成至少一個通道。
在特定實施例中，本方法包括藉由自該等IC連接區域之每一者之一部分移除該撓性基板之整個厚度而在該等IC連接區域中形成至少一個結構，以形成一通道，在該通道中具有撓性基板之至少一個結構，該結構與鄰近該通道之該等IC基板單元隔開。
在特定實施例中，該結構係一測試結構。按此方式，可在形成基板及/或一個以上IC層期間測試及校驗圖案對齊及/或蝕刻，以確保每一層均經圖案化且與先前沉積層對齊形成。在特定實施例中，測試結構可用以蒐集方法、裝置及/或電路之任何所要態樣相關資訊。
在特定實施例中，本方法包括沉積填充物於無基板或經圖案化之通道中。
在特定實施例中，該填充物係可移除式沉積於通道(例如無基板或經圖案化)中。
在特定實施例中，該填充物係沉積於通道(例如無基板或經圖案化)中，以填充通道。按此方式，將通道完全填充至與IC基板單元上表面等高，使得IC基板單元(或其上形成之IC)與通道中填充物上表面大體上共面。按此方式，可改善IC製造期間之後續製程(例如較易施行)。
因此，在隨著沉積層而形成IC期間，可將經圖案化IC基板單元(後續其上沉積有ICs)間之通道或「巷道」圖案化，且可視需要移除，重複之。在一替代方法中，在基板初始圖案化及IC基板單元形成後，例如在IC 單體化階段，可以易於移除之材料填充IC基板單元間通道。此方法適用於完全移除IC基板單元間通道之方法及僅自IC連接區部分移除基板者，例如留下一些連接相鄰IC基板單元之基板。
在特定實施例中，一完成積體電路之形成後，即以材料填充通道且可藉由化學處理如濕或乾蝕刻移除沉積於其上的任何層。
在特定實施例中，藉由微影或選擇性沉積而圖案化撓性基板以形成IC基板單元。
在特定實施例中，沉積於IC基板單元間通道中的填充物係金屬。詳言之，金屬填充物係鎳、銅、銀、金及鈀之一種以上。
在特定實施例中，藉由無電鍍如鎳、銅、銀、金、鈀或任何合適的替代物而施加填充物。此致使得以後續將包括撓性基板及填充物的晶圓平坦化。按此方式，可降低IC製造中的後續沉積與蝕刻步驟造成的不利影響。一但完成IC製造後，即可利用適當的化學方法如濕或乾蝕刻選擇性分離其上沉積的通道填充物(例如金屬)及層而將載體(例如玻璃)上的IC單體化。本技術中已知許多適合的化學方法，例如對銅及鎳之選擇性蝕刻劑，不會蝕刻鋁。
在特定實施例中，若通道深寬比不會過高且通道不會過窄，則通道底部不會有填充物。詳言之，在通道寬超過約1微米時，通道底部不會有填充物。
在特定實施例中，具有遮罩以保護至少一個 IC基板單元之積體電路。在例如乾蝕刻製程，其具優點。
在特定實施例中，填充物係聚合物。詳言之，聚合物填充物異於撓性基板之聚合物。
在特定實施例中，撓性基板係自PEN(聚萘二甲酸乙二醇酯)及PI(聚酰亞胺)之一者形成。在這些實施例中，通道可填充有不同聚合物，如PMMA(聚甲基丙烯酸甲酯)及PVA(聚乙酸乙烯酯)之一者。
在特定實施例中，在IC基板單元上形成積體電路後，可利用適合方法如溶解法或濕或乾蝕刻法來選擇性移除填充通道之聚合物以將IC基板單元單體化。在特定實施例中，視用以形成IC基板單元上積體電路之方法而定，可能需要以罩蓋層保護填充通道之聚合物，以避免在積體電路形成期間被移除。可將任何此類罩蓋層圖案化以僅對齊IC基板單元間通道，或可額外大體上覆蓋IC基板單元上表面。在特定實施例中，可在積體電路單體化前的適當時間移除填充通道之聚合物之罩蓋層。
在特定實施例中，在沉積撓性基板於載體前或後，本方法可包括施加金屬種層之步驟。
在特定實施例中，利用任何合適的沉積技術施加金屬種層。在特定實施例中，利用濺鍍施加金屬種層。應知可利用任何其他適當的圖案化及沉積技術施加金屬種層。
在特定實施例中，利用微影或蝕刻圖案化金屬種層。
在特定實施例中，以一圖案施加金屬種層。 詳言之，以符合或大體上符合IC連接區圖案知圖案施加金屬種層。按此方式，藉由完全移除IC連接區中的基板而形成通道將暴露金屬種層。或者，以IC基板單元間通道中的圖案施加金屬種層。詳言之，在沉積撓性基板且在基板中形成通道後，施加金屬種層。
因此，一旦已施加金屬種層圖案後，即沉積撓性基板(若未先做)且將之圖案化以形成通道，亦即將沉積於金屬種層上的撓性基板蝕刻出通道，或選擇性沉積撓性基板於金屬種通道間。
在以藉由撓性基板圖案化及通道移除形成IC基板單元後，在金屬種層上長成另一(較厚)金屬層，以填充IC基板單元間通道。此可藉由任何適當的已知技術執行，諸如化學氣相沉積、物理氣相沉積、電鍍、無電鍍等。
在特定實施例中，可形成穿越晶片通孔及/或底側積體電路接觸墊。詳言之，除了或取代在IC基板單元間通道中之任何圖案化，初始金屬層圖案化可包含在接續形成之IC基板單元邊界內施加金屬層或金屬種層。
或者，在特定實施例中，可在已形成IC基板單元及其內部特徵件(例如內部通孔)後，施加藉由電鍍、氣相沉積等沉積之金屬層如金屬種層或其他金屬層。詳言之，除了或取代如先前關於金屬種及/或金屬填充步驟所述通道特徵件，可形成及填充IC基板單元之內部特徵件。若執行金屬種，則一旦已圖案化撓性基板及 金屬種層，則在金屬種層上長成一厚層金屬，以大體上填充IC基板單元之內部特徵件。
在特定實施例中，金屬層可長成或沉積至高達IC基板單元的上表面。
在特定實施例中，在IC基板單元上形成IC之接續方法期間，IC接線(例如金屬軌道)可連接至沉積於內部特徵件上之金屬。在完成(可包含沉積另一層)及單體化IC及其自載體之分離後，內部特徵件形成IC下側上的接觸墊(底側接點)。接觸墊可連接至應用電路如天線，無需反轉IC，使得總成方法簡化。
藉由在金屬填充之內部特徵件上建立另一金屬層，可產生「穿越晶片通孔」其係行經IC上表面與IC下表面間之傳導特徵件。此允許在相同實體區或重疊區中的IC及/或其他構件「堆疊」於應用基板上。此會節省面積且減少互連件之金屬軌道，僅藉由縮減面積及軌道而減少應用電路成本，或在一些情況下，藉由去除應用電路上金屬軌道「交叉」需求，可減少所需製造步驟數。
在特定實施例中，可在沉積撓性基板前，藉由施加金屬層至載體而產生接觸墊。或者，在特定實施例中，可藉由先沉積撓性基板繼而金屬層而產生接觸墊。
在特定實施例中，藉由以離散圖案施加金屬層於載體上，直接在載體(或玻璃)上圖案化金屬接觸墊。撓性基板大體上係沉積於金屬層上。
在特定實施例中，接著蝕刻穿越撓性基板層 造成通孔(例如藉由對聚酰亞胺膜之氧氣電漿乾蝕刻)，製成對上層之連接。在特定實施例中，這些連接係藉由施加上金屬層至撓性基板而製成。在此等實施例中，上金屬層路由於圍繞經蝕刻通孔之正斜率側壁上，或填充通孔(利用方法如電鍍/無電鍍技術)。在此方法中，在撓性基板中連接至底部墊之通孔可能面積有限，其中有墊延伸超過通孔。
在特定實施例中，在載體(例如玻璃)上沉積撓性基板(例如塑膠膜)，接著蝕刻穿越撓性基板之通孔。在特定實施例中，底部通孔較頂部窄(亦即通孔向底部漸縮)。繼而沉積金屬層，允許在通孔邊緣處無斷裂，因而路由金屬使之向下接觸載體且上至基板層頂部。以此方法之底部接觸墊面積係由通孔大小界定，導致撓性基板的大蝕刻區域。換言之，在沉積IC基板單元前視需要沉積金屬接觸墊，允許接觸墊面積較接續於其上形成且以連接至其之金屬填充之內部特徵件(例如內部通孔)大。相對地，僅在沉積IC基板單元後形成之底側接點面積可受限於內部特徵件的面積。
在特定實施例中，為確保金屬接觸墊區域自載體之適當釋放，可在金屬接觸墊下施加一釋放層。釋放層經設計與釋放用之雷射交互作用，造成金屬接觸墊區域完全自載體釋放。
在特定實施例中，釋放層包括在鋁接觸墊下之鈦中介層。
在特定實施例中，載體上的IC基板單元具均 勻形狀。詳言之，IC基板為多邊形。按此方式，可在載體上形成大量IC基板單元而無大面積基板浪費情況。
或者，IC基板單元具不規則形狀。按此方式，IC基板單元及其上形成之IC的形狀可形成產品之保全且可回溯特徵。
在特定實施例中，載體上IC基板單元之至少一者之至少一個邊緣包括至少一個凹口。
在特定實施例中，邊緣包括一系列凹口。按此方式，至少一個IC基板單元之邊緣輪廓提供一識別碼，藉此可在製造過程及之後追蹤載體，尤其是其上形成之基板與IC。
在特定實施例中，載體係剛性的。詳言之，載體係玻璃、聚碳酸酯或石英。
在特定實施例中，載體係撓性的。詳言之，載體係撓性釋放帶。
在特定實施例中，自IC連接區移除撓性基板的至少一部分，以便以載體上預定位置處之圖案形成通道。
在特定實施例中，該圖案係由在載體邊緣間延伸之一系列交叉通道形成。
在特定實施例中，通道之圖案在該載體各處係均勻的。
在特定實施例中，通道之圖案在該載體各處係非均勻的。
在特定實施例中，撓性基板係由單一層形 成。
在特定實施例中，撓性基板材料係聚合物。
在特定實施例中，撓性基板材料包括聚酰亞胺、聚對苯二甲酸乙二醇酯(PET)、聚對二甲苯、苯並環丁烯；非晶含氟聚合物如CytopTM(AGC Chemicals Europe)；負性環氧樹脂光阻如SU-8(MicrChem)、氫倍半矽氧烷(HSQ)及聚醚醚酮(PEEK)中之一種以上。
在特定實施例中，撓性基板材料包括一層狀結構，其包括彼此被一中間層隔開之兩聚合物基板層(例如，無機層如矽氮化物、二氧化矽或鋁氧化物)。按此方式，可緩解或避免撓性基板捲曲。
在特定實施例中，撓性基板材料包括金屬氧化物、金屬磷酸鹽、金屬硫酸鹽、金屬亞硫酸鹽、金屬氮化物、金屬氮氧化物、無機絕緣體及可紡玻璃中之一種以上。
在特定實施例中，載體與撓性基板間介面係由撓性基板對載體之直接黏合形成。
在特定實施例中，介面包括一中間層。
在特定實施例中，中間層包括黏著劑。
在特定實施例中，中間層包括鈦金屬。
在特定實施例中，中間層經圖案化。
在特定實施例中，本方法包括在IC基板單元上完成IC形成方法後，藉由將IC基板單元之每一者自載體釋放而將其單體化的步驟。
依第三態樣，本發明提供一種用於在載體上 製造複數個離散積體電路(ICs)之方法，該方法包括以下步驟：提供撓性基板用之載體；於該載體上沉積均勻厚度的撓性基板之圖案，其中該均勻厚度撓性基板之該圖案界定彼此被複數個IC連接區隔開之複數個IC基板區；在IC基板單元之至少一者上形成積體電路。
在特定實施例中，本方法包括在每一IC基板單元上形成積體電路。
在特定實施例中，在載體上的IC基板單元具均勻形狀。
在特定實施例中，IC基板單元係多邊形。
在特定實施例中，IC基板單元形狀不規則。
在特定實施例中，載體上IC基板單元之至少一個之至少一邊緣包括至少一個凹口。
在特定實施例中，邊緣包括一系列凹口。
在特定實施例中，載體係剛性的。
在特定實施例中，該載體係玻璃、聚碳酸酯或石英。
在特定實施例中，載體係撓性的。
在特定實施例中，載體係撓性釋放帶。
在特定實施例中，以一圖案沉積撓性基板之至少一部分，以便以在該載體上之一或多個預定位置處之一圖案提供呈通道形式之IC連接區。
在特定實施例中，該圖案係由在載體邊緣間 延伸之一系列交叉通道形成。
在特定實施例中，通道之圖案在該載體各處係均勻的。
在特定實施例中，通道之圖案在該載體各處係非均勻的。
在特定實施例中，撓性基板係由單一層形成。
在特定實施例中，撓性基板材料係聚合物。
在特定實施例中，撓性基板材料包括聚酰亞胺、聚對苯二甲酸乙二醇酯(PET)、聚對二甲苯、苯並環丁烯；非晶含氟聚合物如CytopTM(AGC Chemicals Europe)；負性環氧樹脂光阻如SU-8(MicrChem)、氫倍半矽氧烷(HSQ)及聚醚醚酮(PEEK)中之一種以上。
在特定實施例中，撓性基板材料包括一層狀結構，其包括彼此被一中間層隔開之兩聚合物基板層(例如無機層如矽氮化物、二氧化矽或鋁氧化物)。
除有另言，在本發明之第一與第二態樣中所述實施例係本發明之第三態樣之實施例。
依一進一步態樣，本發明提供一種設備，其經配置以施行依本發明之方法。
依一進一步態樣，本發明提供一種載體，其包括依本發明之方法形成之複數個離散IC。
依尚一進一步態樣，本發明提供一種載體，其包括複數個離散ICs，其中該複數個離散ICs之至少一者包括一第一電接觸墊，至少一個第二電接觸墊，及一 絕緣構件，其包括一橋接絕緣部及自該橋接絕緣部延伸之一橫向延伸絕緣墊。因此，第一電接觸墊與第二電接觸墊電隔離，使得第一與第二電接觸墊之每一者均連接至應用電路軌道，其中端部彼此電隔開。
在特定實施例中，橫向延伸絕緣體部大體上自橋接絕緣部之一端延伸。
在特定實施例中，絕緣構件係由撓性基板形成。
在特定實施例中，橋接絕緣部使得第一電接觸單元與第二電接觸單元彼此電隔離。
在特定實施例中，第一電接觸墊與至少一個第二電接觸墊之至少一者位於橫向延伸絕緣體部上。
在特定實施例中，第一電接觸墊與至少一個第二電接觸墊之至少一者之另一者位於橋接絕緣部遠離橫向延伸絕緣體部之一端。按此方式，第一電接觸墊與第二電接觸墊彼此隔開，允許IC橋接跨越較大距離。
在特定實施例中，絕緣構件係以下形狀之任一種：Z形、L形、I形、C形、T形或W形。因此，會根據施加IC於其上之應用電路軌道組態或應用電路接點的配置選擇符合所需應用之IC的形狀。例如，IC之施加可能由於例如電路系統足跡面積或最小接觸墊隔離而受限。
在特定實施例中，橋接絕緣部寬度小於橫向延伸絕緣體部。因此，IC足跡進一步減少，使得製造期間的有效載體足跡覆蓋最大化，且使IC成本縮減的可能 性最大化。
在特定實施例中，橋接絕緣部具均勻寬度。
在特定實施例中，橋接絕緣部具不均勻寬度。
在特定實施例中，第一電接觸墊與至少第二電接觸墊均位於基板上。
在特定實施例中，橫向延伸絕緣體部自橋接絕緣部延伸角度為1°至179°。
在特定實施例中，橫向延伸絕緣體部大體上自橋接絕緣部垂直延伸。按此方式，可便於ICs設計或施加於電路系統，其係設計在垂直閘格上。這些閘格具有經設計用以產生IC設計自動化及總成工具之共用圖案。
在特定實施例中，IC包括第二橫向延伸部。
在特定實施例中，電路包括在積體電路之第一電接觸墊與至少第二電接觸墊處電連接至應用電路之IC。
在特定實施例中，應用電路包括第一電路接點與第二電路接點。
在特定實施例中，第一電路接點經調適以電接觸IC之一電接觸墊。
在特定實施例中，第二電路接點經調適以電接觸IC之一第二電接觸墊。
在特定實施例中，應用電路進一步包括介於第一電路接點與第二電路接點間之至少一個應用電路特 徵件。按此方式，IC接觸墊會接觸第一與第二電路接點，允許IC橋接跨越第一電路接點與第二電路接點間之至少一個應用電路特徵件而不與至少一個應用電路特徵件電接觸。
在特定實施例中，第一電路接點與第二電路接點之至少一者可操作而與電接觸墊之至少一者成夾角。按此方式，IC形狀可經調適以接觸彼此非平行之應用電路軌道，增加IC應用範圍。
在特定實施例中，積體電路總成包括複數個ICs。
在特定實施例中，載體包括以重複圖案配置之複數個ICs。在特定實施例中，圖案係鑲嵌圖案。因此，ICs覆蓋之載體足跡可最大化，允許更有效利用載體表面面積。
1‧‧‧載體
3‧‧‧基板材料
5‧‧‧基板單元
7‧‧‧IC連接區
9‧‧‧積體電路
10‧‧‧聚碳酸酯載體
11‧‧‧通道
50‧‧‧聚酰亞胺基板單元
51‧‧‧通道
53‧‧‧互連部
70‧‧‧IC連接區
71‧‧‧貼片
100‧‧‧玻璃載體
111a‧‧‧通道
111b‧‧‧通道
211a‧‧‧通道
211b‧‧‧通道
271‧‧‧測試結構
311a‧‧‧通道
311b‧‧‧通道
359‧‧‧IC基板單元
371‧‧‧測試結構
411a‧‧‧通道
411b‧‧‧通道
471‧‧‧測試結構
459‧‧‧IC基板單元
500‧‧‧IC基板單元
559‧‧‧IC基板單元
601‧‧‧載體
603‧‧‧凹口
611a‧‧‧通道
611b‧‧‧通道
659‧‧‧IC基板單元
704a‧‧‧應用電路接點
704b‧‧‧應用電路接點
759‧‧‧IC基板單元
804a‧‧‧應用電路接點
804b‧‧‧應用電路接點
859‧‧‧IC基板單元
959a‧‧‧不規則或非習知形狀
959b‧‧‧不規則或非習知形狀
959c‧‧‧不規則或非習知形狀
959d‧‧‧不規則或非習知形狀
959e‧‧‧不規則或非習知形狀
959f‧‧‧不規則或非習知形狀
959g‧‧‧不規則或非習知形狀
959h‧‧‧不規則或非習知形狀
959i‧‧‧不規則或非習知形狀
959j‧‧‧不規則或非習知形狀
959k‧‧‧不規則或非習知形狀
959l‧‧‧不規則或非習知形狀
959m‧‧‧不規則或非習知形狀
959n‧‧‧不規則或非習知形狀
959o‧‧‧不規則或非習知形狀
959p‧‧‧不規則或非習知形狀
959q‧‧‧不規則或非習知形狀
959r‧‧‧不規則或非習知形狀
959s‧‧‧Z形
959t‧‧‧L形
959u‧‧‧I形
959v‧‧‧C形
1001‧‧‧玻璃載體
1001’‧‧‧玻璃載體
1003‧‧‧孔徑
1003’‧‧‧孔徑
1005‧‧‧黏著劑
1005’‧‧‧黏著劑
1007‧‧‧上面
1009‧‧‧下面
1011‧‧‧撓性IC基板單元
1013‧‧‧電連接
1013’‧‧‧電連接
1021‧‧‧槽
1059‧‧‧積體電路
1059’‧‧‧積體電路
1101‧‧‧載體
1103‧‧‧基板
1109‧‧‧積體電路
1181‧‧‧內部特徵件
1183‧‧‧厚金屬層
1193‧‧‧另一金屬層
1252‧‧‧橋接絕緣部
1254‧‧‧第一橫向延伸段
1256‧‧‧第二橫向延伸段
1262‧‧‧電接觸墊
1272‧‧‧應用電路
1500‧‧‧應用電路障礙
現將參考以下隨附圖式描述本發明之實施例：圖1a至1d顯示在依本發明之方法之一實施例形成之載體上形成圖案化基板上之複數個離散ICs；圖1e至1f顯示在依本發明之方法之一實施例形成之載體上形成圖案化基板上之複數個離散ICs；圖2顯示在依本發明之方法之一實施例形成之載體上形成複數個離散ICs用之圖案化基板之代表圖；圖3顯示在依本發明之方法之一實施例形成之載體上形成複數個離散ICs用之圖案化基板之代表圖； 圖4a至4c顯示依本發明之方法之一實施例之複數個離散基板單元及相鄰基板單元間之一個以上通道中之一個以上結構，每一離散基板單元上具有形成於載體上的IC；圖5顯示在一載體上由兩相交通道隔開的四離散基板單元，其中之一包括一邊緣輪廓；圖6a至6e顯示該等離散基板單元之形狀之各實施例；圖7a及7b顯示一載體，其包括在一離散基板單元上形成之一IC；圖7c及7d顯示在本發明之一實施例中之一載體，其包括在一離散基板單元上形成之一IC，該離散基板單元包括穿過IC層及基板層至載體上之電連接；圖8a至8e顯示用以圖案化金屬種層中通道之方法；及圖9a至9d顯示施加於不同組態之應用電路之IC。
現參考圖1a至1d，顯示在依本發明之方法之實施例形成之載體上之圖案化基板上形成複數個離散ICs。
如圖1a與1b所示，具有一平坦玻璃載體，其上沉積了一層聚酰亞胺基板3。玻璃載體1各處的聚酰亞胺基板層厚度均勻。利用微影印刷技術圖案化聚酰亞胺基板3(見圖1c)以界定彼此被複數個IC連接區7隔開的複數個IC基板區5。自基板3橫向與縱向邊緣至邊 緣各處的IC連接區7形成相交線7與複數個均勻IC基板區5的圖案。
接著藉由蝕刻移除基板3，例如顯影移除IC連接區7內所含基板3之暴露部分，暴露載體1及形成撓性基板3中的通道。載體1上的複數個IC基板單元5彼此被通道隔開。
如圖1d所示，接著在每一IC基板單元5上形成積體電路9層，以在基板3上形成彼此被通道隔開之複數個離散積體電路9。
接著可藉由自載體1移除離散IC 9及其基板單元5而將每一離散IC 9單體化(未顯示)。
在本方法之一變體中(未顯示)，在沉積及圖案化撓性聚酰亞胺基板層以界定彼此被IC連接區隔開之複數個IC基板區後，在每一IC基板區上形成積體電路的一部份。而後藉由自載體蝕刻基板而將撓性基板自IC連接區移除，形成撓性基板中的通道及在載體上彼此被該等通道隔開之複數個離散、部分形成之IC基板單元。一旦已在基板中形成通道，即完成IC基板單元上積體電路之形成。
如圖1a至1f所例示，在基板單元5上完成IC 9之形成前，IC基板單元5係形成為載體1上的離散單元。在IC製造之不只一個階段中，微影界定之圖案化及接續的蝕刻大體上移除所有材料層，包含在暴露IC基板單元5間的通道(見圖1e與1f中的11)中載體1之階段中，位在每一IC基板單元5邊界外的基板層3。此可 在沉積基板層3於載體1上之後執行，在此情況下，每一IC 9的邊界及其間與其內之任何空間及/或結構，均界定於基板層3中。接著可緊接在沉積基板3之後的製程步驟中(圖1a至1d)，或再利用適當技術如基板3敏感之蝕刻技術在任何後續材料移除步驟中，按此方式圖案化基板層3。後續在IC製程期間沉積於IC基板單元5上的材料如半導體、導體或絕緣材料，可在不只一個後續蝕刻步驟中，自IC基板單元5邊界外及其間或其內的任何空間或結構移除。按此方式，在IC形成製程中的任何適合步驟中，利用相容材料圖案化及/或移除技術，將位在IC基板單元5邊界外的絕緣、導體及半導體材料移除。
可以任一蝕刻步驟移除超過一層材料，使得以在製程期間界定IC基板單元邊界較少次。
將知需測量以維持IC基板單元間，亦即通道之小距離，尤其是在單一步驟中蝕刻IC材料厚層時。例如，若在單一步驟中以蝕刻移除數微米(例如0.25微米至10微米，較佳0.5微米至2微米)，則氧氣電漿蝕刻可在短時間內產生相對垂直於基板平面之IC基板單元邊界。此可使達成小於10微米寬之刻劃線。小於10微米寬的通道造成在載體上形成複數個離散ICs期間較少材料浪費。在特定配置中，可將蝕刻處理最佳化至大幅各向異性(主要為z軸)。
如圖1e與1f所示，用於在載體上製造複數個離散積體電路(ICs)之方法之一實施例，包括提供玻璃載體1及在玻璃載體1上印刷均勻厚度之離散撓性聚酰 亞胺基板單元5的圖案。離散聚酰亞胺基板單元5的圖案彼此被複數個通道11隔開，該等通道暴露基板單元5間的玻璃載體1。如圖1f所示，接著藉由沉積包括裝置及/或電互連網路之層而在離散聚酰亞胺基板單元5之每一者上形成積體電路9，以在基板單元5上形成IC 9。在圖1e及1f中所示實施例中，每一聚酰亞胺基板單元5上形成有IC 9。在替代實施例中(未顯示)，可在一些而非所有聚酰亞胺基板單元上形成ICs。
離散撓性聚酰亞胺基板單元圖案係由不只一個選擇性沉積(例如藉由印刷)基板層形成，使得載體1上的離散基板單元5之初始形成無需微影界定圖案。在其他變體中，選擇性沉積其他層IC(例如導體、絕緣體、半導體)於基板單元5上，以減少為維持其上之基板單元及ICs為離散單元所需之微影圖案化步驟的數量。
圖2顯示替代基板單元形成，其中在聚碳酸酯載體10上形成聚酰亞胺基板單元50。先將均勻厚度的基板3沉積於載體10上且藉由微影圖案化將之圖案化，如圖1b與1c所示。藉由自IC連接區(圖1c中的7)移除(例如蝕刻)部分厚度的基板材料3而形成離散聚酰亞胺基板單元50以形成通道51，其中聚酰亞胺基板3的互連部53維持在相鄰基板單元50間。此或可藉由上述正光阻製程達成，但在暴露後具欠顯影以確保維持一些經暴露通道。
基板材料3之互連部53厚度為「y」，形成相鄰IC基板單元50間的一個以上實體連接。按此方式， 圖案化及蝕刻第一基板層3使得位在IC基板單元50邊界外之基板3較位在IC基板單元50邊界內者薄。在通道51中連接相鄰IC基板單元之基板53約為100-200nm厚，而沉積時之IC基板單元約5微米。此薄連接材料53被留在原地以改善撓性基板之製程，例如在將IC基板單元50自載體10移除而之將單體化及整合ICs前，將包括ICs(未顯示)之IC基板單元50保持在適當的位置。
在圖3所示之替代實施例中，沉積均勻聚酰亞胺基板於玻璃載體100上。利用微影圖案化界定聚酰亞胺IC基板區500與IC連接區70，其初始具有與IC基板區500相同的均勻基板厚度。利用蝕刻自一系列貼片71移除聚酰亞胺基板的整個厚度以暴露下方載體100。按此方式，在IC連接區中的基板中形成一系列凹口，使得通道111a、111b包括序列基板與暴露載體區。按此方式，位在IC基板單元500邊界外之聚酰亞胺材料經圖案化而具有孔或其他特徵以形成離散IC基板單元，其可自載體100釋放產生其上包括一IC之單一IC基板單元(未顯示)。此圖案可呈凹口形式，以確保當需要時在需要處隔開ICs。可至少部分藉由撕開通道111a、111b中的基板材料，達成以部分移除連接相鄰ICs之基板材料而形成單體化ICs。圍繞貼片71之IC連接區70中的基板可與IC基板區500中基板厚度相同。或者，可移除在IC連接區70中部分基板厚度，例如藉由參考圖2所述蝕刻。
當利用微影圖案化基板時，可以異於習知晶圓切方技術界定IC邊界間的小距離(例如通道)。通道線寬可低於10微米，減少基板浪費且增加可在一載體上之一共用基板上形成之ICs數。例如通道11、51寬度可介於0.1微米與20微米間，0.5微米與15微米間，或5微米與10微米間。
此外，本發明之方法較習知晶圓形成及切方法快且乾淨。
如圖4a至4c所示，IC連接區本身可經圖案化以包含測試結構271、371、471(例如用於對齊遮罩之基準)或其他特徵件(例如電阻器、電容器、電晶體或其等之組合或電路如環形振盪器)。因此，當蝕刻步驟自IC連接區移除基板材料以形成其上包括ICs(559、359、459)之IC基板單元間的通道211a、211b、311a、311b及411a、411b時，測試結構或其他特徵件維持在IC基板單元間的通道內。可接續將此等測試結構及其他特徵件單體化，或可在自載體移除ICs時將之留在載體上。
測試結構271、371、471或其他特徵件可位於矩形IC基板單元559角落間(圖4a)或經塑形之IC基板單元角落間，該塑形得以在IC基板單元359、459上形成之IC中之IC表面積損失最低下容納測試結構271、371、471或其他特徵件(圖4b、4c)。
在進一步實施例中(未顯示)，其上形成ICs之IC基板單元間之特徵件(例如電阻器、電容器、電晶體或其等之組合或電路如環形振盪器)，可在基板上或基 板下方層上形成，例如在絕緣層上或玻璃載體本身上。
ICs及其形成於其上之基板單元所具邊界幾何形狀(例如邊緣)可能非矩形。如圖5所示，IC及其形成於其上之基板單元659之邊界輪廓可具凹口(凹處)603。輪廓化邊緣可係專屬於單一載體601上之基板單元659，或可係與承載IC基板單元之一批載體共用之共用邊緣輪廓。按此方式，邊緣(邊界)輪廓化可用以專門識別一載體或一批載體之特徵。
參考圖6a、6b、6c、6d及6e，IC基板單元5、50、500、559、359、459、659及其上形成的ICs的形狀，可製成配合任何應用需求。如圖6c與6d之最佳顯示，IC及IC基板單元759(圖6c)及859(圖6d)經塑形使得其兩個以上的電接點分別與具寬隔離之應用電路接點704a、704b及804a、804b接觸。應用電路接點704a、704b及804a、804b之寬隔離可分別容納最小IC表面積。
如圖6a所示，任何鑲嵌形狀均可用以保持基板面積之有效利用。按此方式，當IC基板單元被製程在載體上因形成相鄰基板單元間的通道而離散時，基板浪費最少。IC基板單元之直側幾何形狀包含規則或不規則三角形、五邊形、六邊形、正方形、矩形等。
如圖6b之最佳顯示，IC基板單元及其上形成之ICs之邊緣可呈曲線、凹狀或凸狀。依圖5所示實施例，IC基板單元及其上形成之ICs之邊緣(邊界)可併入保全或可回溯特徵如經編碼邊緣輪廓。利用IC基板單元及其上形成之IC之不規則或非習知形狀959a-i(圖6a) 及959j-r(圖6b)，提供額外且易於識別之保全及可回溯特性。
圖6e顯示IC基板單元及其上形成之ICs之額外直邊非矩形形狀，包含Z形959s、L形959t、I形959u及C形959v。IC基板單元及其上形成之ICs之形狀959s-v可製成符合任何應用電路連接需求。設想IC基板單元及其上形成之ICs亦可呈替代直側形狀如W形、T形或任何其他任意形狀，以適配應用電路需求，諸如但不限於應用電路的組態布局。
現參考圖9a、9b、9c及9d，圖6e之IC基板單元及其上形成之ICs 959s-v經選擇以適配不同組態之應用電路1272。ICs 959s-v經塑形使的兩個以上的其電接觸墊1262接觸具寬隔離之應用電路1272接點。由於如所述之IC 959s-v經塑形為非矩形，故電接觸墊1262接觸應用電路1272接點，其中應用電路1272以任意或非習知方式定向，諸如應用電路1272係：彼此不平行(圖9c與9d)、彼此不相鄰(圖9a-9d)、長及/或寬不同(圖9a-9c)、彼此被額外應用電路隔開(圖9a-9c)及/或由應用電路障礙1500阻隔(圖9d)。與連接至等效應用電路1272之矩形IC相較，此等形狀之ICs 959s-v移除應用電路1272設計限制、促進新應用且減少IC足跡大小。按此方式，每一IC使用較少載體面積，允許在每一載體上生產更多ICs。因此，隨著IC本身成本降低而使製造成本降低。在製造期間可調整經塑形IC 959s-v的大小以利有效載體足跡覆蓋，增加IC成本降低潛力。一實例係提供 鑲嵌圖案之IC形狀，以提供載體上高封裝密度。鑲嵌本身可針對封裝密度及/或易於自載體移除而最佳化。
圖9a顯示I形IC 959u，其包括一絕緣橋接部1252，其在一端具有第一橫向延伸段1254且在另一端具有第二橫向延伸段1256。第一及第二段1252、1254之每一者包括一接觸墊1262。接觸墊1262被主體部之絕緣橋接部1252電隔離。第一段1254自橋接絕緣部1252兩側橫向延伸。第二段1256亦類似自橋接絕緣部1252兩側橫向延伸。兩接觸墊1262與兩應用電路1272軌道(例如端部)電接觸。兩中介應用電路軌道位於應用電路1272軌道間，接觸接觸墊1262。IC 959u藉由接觸接觸墊1262而形成電氣連接應用電路1272軌道(例如端部)之橋，允許無法彼此緊鄰之應用電路之連接。在此實例中，IC 959u具有兩個接觸墊1262，一接觸墊1262位於主部之每一端處，在第一1254與第二段1256上接觸被兩中介應用電路軌道隔開之應用電路軌道，但應知一IC可具有彼此電隔離之兩個以上接觸墊1262，且可依本揭示橋接任意數量之中介應用電路。在此實例中，絕緣橋接部1252寬度小於主部其他部分之寬度，亦即第一與第二段1254與1256，以減少IC足跡及節省成本。此實例中的橋接絕緣部1252具均勻形狀，但橋接絕緣部1252亦可依本揭示而具不均勻形狀，諸如橋接絕緣部1252具沙漏形狀。
圖9b顯示Z形IC 959s，其包括一主部，其一端上具第一段1254且另一端上具第二段1256，第一 及第二段之每一者定位一接觸墊1262。接觸墊1262被主部之絕緣橋接部1252電隔離。第一段1254自橋接絕緣部1252之一側橫向延伸，且第二段1256自橋接絕緣部1252之另一側橫向延伸，形成Z形IC 959s。兩接觸墊1262接觸兩應用電路1272軌道。兩中介應用電路軌道位於應用電路1272軌道間，接觸接觸墊1262。IC 959s藉由接觸接觸墊1262而形成電氣連接應用電路1272軌道之橋，允許無法彼此緊鄰之應用電路之連接。Z形IC 959s以一對齊方式位於應用電路1272上，該對齊可轉動以進一步減少IC大小，同時允許接點彼此位置盡可能遠離。應用電路1272軌道具寬度及隔離。就盡可能多ICs擠在晶圓上之限制與需求而言，此尤其具優勢。
圖9c顯示L形IC 959t，其具有自橋接絕緣部1252之一端橫向延伸之第一段1254。在此實例中之L形IC 959t具有四個接觸墊1262。兩個接觸墊1262位於第一段1254上，第三接觸墊1262位於橋接絕緣部1252與第一段1254的接面處，及第四接觸墊位於與橋接絕緣部1252與第一段1254的接面相對之橋接絕緣部1252之一端上。藉由塑形IC為L形IC 959t，與矩形IC 1274連接至等效應用電路1272所需之IC足跡大小相較較小，允許在每一晶圓上產生更多ICs。L形IC 959t充作四個應用電路1272軌道用之足跡縮減橋。
圖9d顯示圖9c中所示之一替代L形IC 959t，具有較短橋接絕緣部1252(在此特殊實例中，已知橋接係應用電路軌道1272或接點間的「橋」，不論有無 應用電路特徵件(亦即接點間之軌道、組件、障礙)均然)。在IC 959t上的四個接觸墊1262接觸四個不同應用電路軌道1272。兩個接觸墊1262位於第一段1254上，第三接觸墊1262位於橋接絕緣部1252與第一段1254的接面處，及第四接觸墊位於與橋接絕緣部1252與第一段1254的接面相對之橋接絕緣部1252之一端上。L形IC足跡與矩形IC 1274橋接等效應用電路1272所需之IC足跡大小相較較小。IC之L形狀允許IC避免接觸應用電路障礙1500，以移除對具有此類障礙1500(造成等效矩形IC 1274在應用點路設計之其他態樣上不可行或需妥協)之應用電路之設計限制。在此實例中，應用電路設計限制係應用電路障礙1500，但已知另一IC或一電子組件、顯示器或電路基板邊緣亦可能或可替代，只要經塑形ICs克服了設計限制。經塑形IC可配置於主體上的鑲嵌圖案中，使得在製造期間因有效載體覆蓋而使單一載體上產生的ICs數最大化，進而最大化IC成本降低可能性。
在圖9a至9d所述實例中，絕緣橋接部1252及IC主體部的其他部分，亦即第一與第二段1254及1256形成90度角，但應知亦可形成其他角度，諸如大於0且小於180度。
在所有實例中，積體電路ICs可位於橋接部1252與第一及第二段1254及1256之任何一個以上位置，且ICs可電連接至接觸墊1262。
此經塑形ICs可藉由本文所述基板圖案化方法製造。或者，可利用任何習知製造方法在載體或撓性 支撐體(例如UV釋放「晶圓框」)上產生經塑形ICs，且接著藉由方法如雷射切方或機械切割/切方(例如「餅乾切割機」沖壓)單體化。
圖7a及7b之每一者顯示在基板(未顯示)上形成之IC 1059、1059’，其包括呈孔徑1003、1003’形式之內部邊界，在蝕刻步驟期間自該等孔徑移除基板材料。孔徑1003、1003’形成在IC 1059、1059’及下方基板中的一個以上穿孔，以暴露玻璃載體1001、1001’。可視功能或美觀目的將每一IC中的孔徑單體化或圖案化。圖7c顯示四個此類穿孔1003、1003’，其在所示實施例中允許黏著劑1005、1005’流經IC 1059接觸電連接1015、1015’之上面1007與其下面1009間，流過撓性IC基板單元1011且與嵌於玻璃載體1001中的電連接1013、1013’接觸。按此方式，IC 1059可附接至應用電路或其他表面。例如在形成IC 1059後，可自玻璃載體1001移除撓性IC基板單元1011及IC 1059且將之置於應用電路上，使得穿孔1003及/或1003’與嵌於應用電路中的電連接對齊。接著可在接近穿孔1003及/或1003’上端處施加導電黏著劑1005及/或1005’，以流經IC 1059接觸電連接1015、1015’之上面1007與其下面1009間，流過撓性IC基板單元1011且與嵌於下方應用電路中的電連接1013、1013’接觸。此附接提供用以連接IC之上面上之電連接至應用電路中的電連接之便利方式，無須反轉IC。
在圖7d之實施例中，在穿孔1003中的導電黏著劑1005允許製作IC 1059上面1007上的電接點1015 與IC基板單元1011下面上的電接點1013間的電連接。導電黏著劑經定位以做成與IC在載體1001上之附接表面之電接點之進一步電連接。在所示實施例中，電接點1013嵌於IC基板單元1011中，且玻璃載體1001包括黏著劑流入其中之槽1021。類似於以上實例，IC 1059可按此方式附接至應用電路或其他表面而非玻璃載體1001，使得電接點1015(在IC 1059之上面1007上)及1013(在IC基板單元1011之下面上)彼此連接且經由應用電路或其他表面中的槽具進一步電連接。
如前圖1a-1f中所示實施例之描述，在完成IC 9在基板單元上之形成前，將IC基板單元5形成為載體1上的離散單元。在此實施例中，利用微影印刷技術圖案化聚酰亞胺基板3，以界定彼此被複數個IC連接區7隔開之複數個IC基板區5。接著藉由蝕刻移除基板3，以暴露載體1及在基板3中形成通道11。複數個IC基板單元5被通道11將彼此在載體1上隔開。積體電路9之層係在每一IC基板單元5上形成，以在基板3上形成彼此被通道11隔開之複數個離散積體電路9。接著可單體化每一離散IC 9。
如此即需測量以維持IC基板單元5間，亦即通道11之小距離，尤其是在單一步驟中蝕刻IC材料厚層時。
在特定實施例中，在初始圖案化IC基板單元5後，以易於在IC單體化階段移除之材料填充於IC基板單元邊界間的通道11中。此方式適用之製程係IC基 板單元5間通道11係在撓性基板完全移除時形成者，亦適用之製程係僅部分移除撓性基板以形成通道11者，諸如當連接相鄰IC基板單元5之撓性基板材料被留下來時，如前述及圖2所示。通道11被完全填充，亦即至與基板單元5上表面等高，使得基板3與通道11大體上共面。按此方式，可改善IC製造期間之後續製程。一但完成ICs，即可藉由化學處理如濕或乾蝕刻移除用以填充通道11之材料及其上沉積層。在此描述此替代方式的三個實例。
在第一實例中，在以藉由蝕刻或選擇性沉積基板而圖案化及界定基板單元5後，藉由無電鍍鎳填充IC基板單元5間的通道11。在此實例中，以鎳填充通道11，但應知可以替代材料填充通道，諸如但不限於銅、銀、金、鈀及其他替代物。此致使晶圓得以大體上平坦化，使得在IC製造中因後續沉積及蝕刻步驟所致之任何損壞效應降低或完全消除。一但完成了IC製造，即可利用濕蝕刻、乾蝕刻或其他適合的化學處理來選擇性移除金屬通道填充物及其上沉積層，將載體1上的ICs單體化。在此實例中，可利用蝕刻劑蝕刻無電鍍鎳，但應知可針對其他材料使用蝕刻劑，或蝕刻特定材料而不蝕刻他者之蝕刻劑，諸如針對銅與鎳之選擇性蝕刻劑，不蝕刻鋁。按此方式，只要通道11深寬比不過高且通道11不過窄，則可清淨通道11底部。
在另一實例中，以異於用以形成基板單元5之聚合物的聚合物填充IC基板單元5間通道11。例如， 若基板單元5係由聚萘二甲酸乙二醇酯(NAP)或聚酰亞胺(PI)形成，則以不同的聚合物如聚甲基丙烯酸甲酯(PMMA)或聚乙酸乙烯酯(PVA)填充通道11。應之可依本揭示採用其他材料組合。一旦已在IC基板單元5上形成ICs，即可利用濕蝕刻、乾蝕刻或其他適合的化學處理將之單體化，已選擇性移除填充通道之聚合物。視用以形成IC基板單元5上ICs之製程，可需要以罩蓋層(未顯示)保護填充通道之聚合物，以避免在IC形成期間被移除。若有所需，任何此類罩蓋層均可經圖案化以僅與基板單元5間通道11對齊，或可額外大體上覆蓋基板單元5之上表面。可在單體化前的適當時間自填充通道之聚合物移除罩蓋層。
在一進一步實例中，通道11經圖案化於載體1上之一金屬種層如銅種層中(未顯示)。在此實例中，通道11經圖案化於載體1上之一金屬種層中，但應知可依本揭示使用其他金屬。此步驟可在基板3沉積於載體1前或後發生，且可利用圖案化沉積技術(諸如但不限於微影、濺鍍或任何其他適合的技術)為之。若前未為之，則接著沉積基板3，且在通道11間形成圖案，使得以在沉積於金屬種層上之基板層中蝕刻通道11。在此實例中，在沉積於金屬種層上之基板層中蝕刻通道11，但基板3可係選擇性沉積於金屬種層間。在已於載體上圖案化IC基板單元5後，在金屬種層上長成一厚金屬層，以填充IC基板單元5間的通道11。此係由化學氣相沉積技術或替代技術(諸如但不限於物理氣相沉積、電鍍或無電鍍) 執行。
圖8a至8e例示非採前述用於圖案化通道並以金屬填充之技術，而係形成底側接點或穿越晶片垂直互連通路(通孔)。在此替代中，金屬層或金屬種層1181之初始圖案化包含在後續形成之IC基板單元邊界內之內部特徵件。金屬種或金屬層沉積可替代地在已形成基板單元及其內部特徵件之後執行。在此實例中，為簡潔之故，僅顯示內部特徵件，不含通道特徵件。一旦已圖案化基板1103及金屬或金屬種層1181且已清除內部特徵件之任何基板材料，則在金屬或種層1181上長成或沉積厚金屬層1183，以大體上填充這些特徵件(亦即通道特徵件或內部特徵件)至高達基板單元上表面。在IC 1109形成之後續製程期間，呈金屬軌道形式之IC用接線(未顯示)可連接至沉積於內部特徵件上之金屬1183。在此(及視需要額外沉積其他層、單體化及隔開)已完成後，內部特徵件形成IC下側上的「底部側接點」。
參考圖8a，金屬或金屬種層1181經圖案化且形成內部特徵件。接著沉積及圖案化基板層1103，且自金屬或種層1181上方移除之，示如圖8b。接續在金屬種層1181頂部上沉積或長成厚金屬層1183，以大體上填充內部特徵件至高達基板1103上表面，示如圖8c。現參考圖8d，在基板1103與金屬層1183表面頂部上形成積體電路1109。此提供IC 1109與金屬內部特徵件1181間之電連接。雖未顯示，但墊連接至應用電路如天線，且可在無需反轉IC 1109下達成，簡化整個總成製 程。
如圖8e中可見，可於內部特徵件1181頂部建立一個以上進一步金屬層1193。藉此可產生「穿越晶片通孔」，其係延行於IC 1109上表面與IC 1109下表面間之傳導特徵件。此允許在應用電路上之相同實體區或重疊區中「堆疊」ICs 1109及/或其他組件，此可節省面積且減少金屬互連軌道且降低應用電路成本。亦無需在應用電路上的金屬軌道「相交」，此減少了所需製造步驟。可以兩不同方式製造墊，亦即上述的金屬優先或基板優先。
對於金屬優先方式，在旋塗基板1103前，直接在玻璃載體1101上沉積及圖案化金屬接觸墊1181。接著利用適當製程如對聚酰亞胺之氧氣電漿乾蝕刻來蝕刻穿越膜之面積可小於或等於接觸墊之通孔，且製作對上IC層1109之連接。所製之連接1183、1193具有上金屬層，其行進於經蝕刻通孔周圍之正斜率側壁上方而形成連接，或者藉由方法如電/無電鍍技術填充通孔。在此特殊實例中，基板中連接至底部墊之通孔面積有限，墊1181延伸超過該等通孔。
或者，在採用基板優先方式中，沉積基板1103於玻璃載體上，並蝕刻通孔而具有正側壁。接著沉積金屬1183，使得在通孔邊緣處無斷裂。金屬1183向下行進以接觸玻璃載體1101且上至基板層頂部，且最終至IC 1109上表面。以此方法之底部墊面積係由通孔大小界定，故較佳係基板具相對大蝕刻區域。
為確保自載體適當釋放金屬接觸墊區，金屬墊下方具有一釋放層，且其經設計與用於釋放之雷射交互作用，造成金屬墊區之完全釋放。在此實例中，金屬墊包括鋁且釋放層包括鈦，但設想可依本揭示使用替代材料。
在實施例中，在IC基板單元中的內部邊界及其上形成之IC的圖案可進一步形成保全及/或可回溯特徵。
可藉由將離散IC基板單元及其上形成的ICs自載體釋放而將之單體化。釋放方法可為紅外線電磁輻射釋放方法、熱釋放或機械剝離釋放方法。
在載體上的離散IC基板單元及其上形成的ICs，可個別自載體釋放，或連結至一個以上相鄰離散IC基板單元及其上形成的ICs。
遍及本說明書之描述及申請專利範圍，字眼「包括」及「包含」及其變體係指「含括而不限於」，且非欲(且不)排除其他部分、添加、組件、整數或步驟。遍及本說明書之描述及申請專利範圍，除非額外要求，否則單數含括複數。尤其是在採用不定冠詞處，除非額外要求，否則應理解為本說明書考量複數及單數。
已知併同本發明之特殊態樣、實施例或實例描述之特徵、整數、特性、化合物、化學部分或基團，除非不相容，否則即適用於任何其他態樣、實施例或實例。本說明書(包含任何隨附申請專利範圍、摘要及圖式)中所揭之所有特徵，及/或所揭示方法或製程之所有步 驟，除非此類特徵及/或步驟之至少一些相斥，否則均可以任何組合方式組合。本發明不限於任何前述實施例之細節。本發明延伸於本說明書(包含任何隨附申請專利範圍、摘要及圖式)中所揭特徵之任何新穎特徵或任何新穎組合，或所揭之任何方法或製程之步驟之任何新穎步驟或任何新穎組合。
讀者請注意同時或先前申請與本說明書在本申請案相關之所有文件與文獻，且與本說明書一起開放公開檢視之所有文件與文獻，並且所有此類文件與文獻之內容均以參照方式併入本文。

Claims (36)

  1. 一種用於在一載體上製造複數個離散式積體電路(ICs)之方法，該方法包括以下步驟：提供用於一撓性基板之一載體；於該載體上沉積均勻厚度之一撓性基板；圖案化該均勻厚度撓性基板以界定複數個IC基板區域，該等IC基板區域由複數個IC連接區域彼此隔開；自該IC連接區域之至少一部分移除該撓性基板之厚度之至少一部分，以在該撓性基板中形成通道及複數個IC基板單元，該等IC基板單元在該載體上藉由該等通道彼此隔開；在該等IC基板單元之至少一者上形成一積體電路。
  2. 一種用於在一載體上製造複數個離散式積體電路(ICs)之方法，該方法包括以下步驟：提供用於一撓性基板之一載體；於該載體上沉積均勻厚度之一撓性基板；圖案化該均勻厚度撓性基板以界定複數個IC基板區域，該等IC基板區域由複數個IC連接區域彼此隔開；在該等IC基板區域之至少一者上形成一積體電路之一部分；自該等IC連接區域之至少一部分移除該撓性基板之厚度之至少一部分，以在該撓性基板中形成通道及複數個IC基板單元，該等IC基板單元在該載體上藉 由該等通道彼此隔開；及在該等IC基板區域之至少一者上完成該積體電路之形成。
  3. 如請求項1或請求項2之方法，其包括在該等IC基板單元之每一者上形成積體電路。
  4. 如請求項1至3中任一項之方法，其中每一IC基板單元均包括均勻厚度之撓性基板。
  5. 如請求項1至4中任一項之方法，其包括以下步驟：自該等IC連接區域之每一者之全部移除該撓性基板之整個厚度，以在該載體上之該等IC基板單元之每一者之間在該載體上形成複數個無基板通道。
  6. 如請求項1至4中任一項之方法，其包括自該等IC連接區域之每一者之一部分移除該撓性基板之整個厚度，以在該載體上形成複數個經圖案化通道，其中在該等IC基板單元之每一者之間形成至少一個通道。
  7. 如請求項1至4中任一項之方法，其包括自該等IC連接區域之每一者之一第一部分移除該撓性基板之厚度之一第一部分，且自該等IC連接區域之每一者之不同的一第二部分移除該撓性基板之厚度之一第二部分，其中該第一部分之厚度大於該第二部分。
  8. 如請求項6或請求項7之方法，其包括藉由沿著該等IC連接區域之每一者依序移除及留下該撓性基板之整個厚度而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，以在該載體上形成複數個經圖案化通道，其中在該等IC基板單元之每一者之間形成至少一個通道。
  9. 如請求項6或請求項7之方法，其包括藉由依序自該IC連接區域之每一者之厚度之一第一部分移除該撓性基板之一第一部分及自該IC連接區域之每一者之不同的一第二部分移除該撓性基板之厚度之一第二部分而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，其中該第一部分之厚度大於該第二部分。
  10. 如請求項6或請求項7之方法，其包括藉由沿著該等IC連接區域之每一者依序移除該撓性基板之整個厚度及該撓性基板之部分厚度而在該等IC連接區域中之相鄰IC基板單元之間形成穿孔線，以在該載體上形成複數個經圖案化通道，其中在該等IC基板單元之每一者之間形成至少一個通道。
  11. 如請求項1至4及請求項6中任一項之方法，其包括藉由自該等IC連接區域之每一者之一部分移除該撓性基板之整個厚度而在該等IC連接區域中形成至少一個結構，以形成一通道，在該通道中具有撓性基板之至少一個結構，該結構與鄰近該通道之該等IC基板單元隔開。
  12. 如請求項之11之方法，其中該基板係一測試結構。
  13. 如請求項1至12中任一項之方法，其中該載體上之該等IC基板單元具均勻形狀。
  14. 如請求項14之方法，其中該等IC基板單元係多邊形。
  15. 如請求項1至13中任一項之方法，其中該等IC基板單元具不規則形狀。
  16. 如請求項1至15中任一項之方法，其中該載體上之該等IC基板單元之至少一者之至少一個邊緣包括至少 一個凹口。
  17. 如請求項16之方法，其中該邊緣包括一系列凹口。
  18. 如請求項1至17中任一項之方法，其中該載體係剛性的。
  19. 如請求項18之方法，其中該載體係玻璃、聚碳酸酯或石英。
  20. 如請求項1至18中任一項之方法，其中該載體係撓性的。
  21. 如請求項20之方法，其中該載體係一撓性釋放帶。
  22. 如請求項1至21中任一項之方法，其中自該等IC連接區域移除該撓性基板之至少一部分，以便以在該載體上之一或多個預定位置處之一圖案來形成通道。
  23. 如請求項之22之方法，其中該圖案係由在該載體之該等邊緣之間延伸之一系列交叉通道形成。
  24. 如請求項22或請求項23之方法，其中通道之圖案在該載體各處係均勻的。
  25. 如請求項22或請求項23之方法，其中通道之圖案在該載體各處係非均勻的。
  26. 如請求項1至25中任一項之方法，其中該撓性基板係由一單一層形成。
  27. 如請求項1至26中任一項之方法，其中該撓性基板材料係聚合物。
  28. 如請求項1至26之任一項之方法，其中該撓性基板材料包括聚酰亞胺、聚對苯二甲酸乙二醇酯(PET)、聚對二甲苯、苯並環丁烯、Cytop TM、負性環氧樹脂光阻、氫倍半矽氧烷(HSQ)及聚芳醚醚酮(PEEK)中之一種以 上。
  29. 如請求項1至25中任一項之方法，其中該撓性基板包括一層狀結構，其包括彼此被一中間層隔開之兩聚合物基板層。
  30. 如請求項1至26中任一項之方法，其中該撓性基板材料包括金屬氧化物、金屬磷酸鹽、金屬硫酸鹽、金屬亞硫酸鹽、金屬氮化物、金屬氮氧化物、無機絕緣體及可紡玻璃中之一種以上。
  31. 如請求項1至30中任一項之方法，其中該載體與該撓性基板之間之介面係由該撓性基板對該載體之直接黏合形成。
  32. 如請求項1至30中任一項之方法，其中該介面包括一中間層。
  33. 如請求項32之方法，其中該中間層包括黏著劑。
  34. 如請求項32或請求項33之方法，其中該中間層包括鈦金屬。
  35. 如請求項32至34中任一項之方法，其中該中間層係經圖案化。
  36. 如請求項1至35中任一項之方法，在該等IC基板單元上完成IC形成方法後，該方法包括以下步驟：藉由將該等IC基板單元之每一者自該載體釋放而將該等IC基板單元單體化。
TW108103583A 2018-01-30 2019-01-30 積體電路製造方法及設備 TW201941335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1801457.1A GB201801457D0 (en) 2018-01-30 2018-01-30 Integrated circuit manufacturing process and apparatus
GB1801457.1 2018-01-30

Publications (1)

Publication Number Publication Date
TW201941335A true TW201941335A (zh) 2019-10-16

Family

ID=61558315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103583A TW201941335A (zh) 2018-01-30 2019-01-30 積體電路製造方法及設備

Country Status (8)

Country Link
US (2) US11462575B2 (zh)
EP (1) EP3747062B1 (zh)
JP (1) JP7442194B2 (zh)
KR (1) KR102579734B1 (zh)
CN (1) CN111937172A (zh)
GB (3) GB201801457D0 (zh)
TW (1) TW201941335A (zh)
WO (1) WO2019150093A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2566030B (en) * 2017-08-30 2023-01-04 Pragmatic Printing Ltd Integrated circuit handling process and apparatus
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
CN116314041A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 承载基板、应用其的封装结构及封装元件

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6075280A (en) 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
US6214703B1 (en) 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
AU7991400A (en) * 1999-10-19 2001-04-30 American Calcar, Inc. Technique for effective navigation based on user preferences
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006114574A (ja) 2004-10-13 2006-04-27 Nitto Denko Corp 配線回路基板の製造方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
JP2008268666A (ja) 2007-04-23 2008-11-06 Fujifilm Corp 素子の製造方法及びそれを用いた表示装置の製造方法
TWI377880B (en) 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
PL2392198T3 (pl) 2009-01-30 2019-09-30 Imec Vzw Rozciągliwe urządzenie elektroniczne oraz sposób jego wytwarzania
WO2010086416A1 (en) 2009-01-30 2010-08-05 Imec Stretchable electronic device
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
EP2717307A1 (en) 2012-10-04 2014-04-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Releasable substrate on a carrier
JP6194233B2 (ja) 2013-01-08 2017-09-06 株式会社ジャパンディスプレイ 表示装置の製造方法
US9196688B2 (en) * 2013-03-05 2015-11-24 Infineon Technologies Americas Corp. Delamination and crack prevention in III-nitride wafers
WO2015008658A1 (ja) * 2013-07-16 2015-01-22 東洋紡株式会社 フレキシブル電子デバイスの製造方法
US9257423B2 (en) * 2013-11-26 2016-02-09 Stmicroelectronics Pte. Ltd. Method to provide the thinnest and variable substrate thickness for reliable plastic and flexible electronic device
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9423345B2 (en) * 2014-06-24 2016-08-23 International Business Machines Corporation Chemical sensors based on plasmon resonance in graphene
US9681558B2 (en) * 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US9811588B1 (en) * 2015-03-31 2017-11-07 EMC IP Holding Company LLC Methods and apparatus for generating causality matrix and impacts using graph processing
KR20180057573A (ko) 2015-04-13 2018-05-30 로욜 코포레이션 플렉서블 기판의 지지 및 분리
DE102015109186A1 (de) * 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
US20170053873A1 (en) * 2015-08-19 2017-02-23 Huilong Zhu Flexible integrated circuit devices and methods for manufacturing the same
KR101674629B1 (ko) * 2015-11-13 2016-11-09 광주과학기술원 태양전지 제조 방법
CN108966693B (zh) * 2016-03-10 2020-08-04 鸿海精密工业股份有限公司 可挠性电子设备的制造方法
JP6550034B2 (ja) * 2016-12-06 2019-07-24 矢崎総業株式会社 コネクタ
KR102354871B1 (ko) * 2016-12-21 2022-01-21 니치아 카가쿠 고교 가부시키가이샤 발광 장치의 제조 방법
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus

Also Published As

Publication number Publication date
US11462575B2 (en) 2022-10-04
KR102579734B1 (ko) 2023-09-20
EP3747062A1 (en) 2020-12-09
GB201801457D0 (en) 2018-03-14
US20210036034A1 (en) 2021-02-04
JP7442194B2 (ja) 2024-03-04
GB202206332D0 (en) 2022-06-15
JP2021512485A (ja) 2021-05-13
GB2571203B (en) 2022-07-06
GB2603735B (en) 2022-12-14
US11990484B2 (en) 2024-05-21
CN111937172A (zh) 2020-11-13
GB201901234D0 (en) 2019-03-20
WO2019150093A1 (en) 2019-08-08
EP3747062B1 (en) 2024-08-21
US20220359579A1 (en) 2022-11-10
GB2571203A (en) 2019-08-21
KR20200112920A (ko) 2020-10-05
GB2603735A (en) 2022-08-10

Similar Documents

Publication Publication Date Title
US11990484B2 (en) Integrated circuit on flexible substrate manufacturing process
CN105514038B (zh) 切割半导体晶片的方法
US9018094B2 (en) Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
KR102218926B1 (ko) 패키지 내의 격리막으로서의 릴리스막
KR101901988B1 (ko) 반도체 패키지의 제조 방법
US10163854B2 (en) Package structure and method for manufacturing thereof
US20180337137A1 (en) Integrated Fan-Out Structure with Rugged Interconnect
CN102629601B (zh) 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
US12080653B2 (en) Formation method of chip package with fan-out structure
US10840111B2 (en) Chip package with fan-out structure
US20240234368A1 (en) Package structure with cavity substrate
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
US20220093498A1 (en) Hybrid Dielectric Scheme in Packages
KR102684456B1 (ko) 다중 캡슐화된 기판 블록들을 갖는 패키지들
CN114496727A (zh) 集成电路组件及其制作方法
KR100280068B1 (ko) 반도체 장치 및 그 제조 방법
US9728509B1 (en) Laser scribe structures for a wafer
JP4410068B2 (ja) 半導体ウエハ支持板及び半導体装置の製造方法
US11948876B2 (en) Package structure with through vias
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR100864430B1 (ko) 듀얼 반도체 소자를 가진 양면 기판의 제조 방법들 및그것에 의해 제조된 양면 기판들