JP7442194B2 - フレキシブル基板上の集積回路の製造プロセス - Google Patents

フレキシブル基板上の集積回路の製造プロセス Download PDF

Info

Publication number
JP7442194B2
JP7442194B2 JP2020539740A JP2020539740A JP7442194B2 JP 7442194 B2 JP7442194 B2 JP 7442194B2 JP 2020539740 A JP2020539740 A JP 2020539740A JP 2020539740 A JP2020539740 A JP 2020539740A JP 7442194 B2 JP7442194 B2 JP 7442194B2
Authority
JP
Japan
Prior art keywords
substrate
carrier
flexible substrate
units
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020539740A
Other languages
English (en)
Other versions
JP2021512485A (ja
Inventor
リチャード プライス
ブライアン コブ
ネイル デーヴィス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pragmatic Semiconductor Ltd
Original Assignee
Pragmatic Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pragmatic Semiconductor Ltd filed Critical Pragmatic Semiconductor Ltd
Publication of JP2021512485A publication Critical patent/JP2021512485A/ja
Application granted granted Critical
Publication of JP7442194B2 publication Critical patent/JP7442194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、集積回路（ＩＣ）を製造するプロセスおよび装置、ならびに複数の集積回路を備えるキャリアに関する。特に、本発明は、フレキシブル基板上に複数の個別ＩＣを製造するプロセスおよび装置、ならびにフレキシブル基板上の複数の個別集積回路を備えるキャリアに関する。
現在のウェハ処理技術は、一般的には結晶化シリコン製であって複数の集積回路（ＩＣ）をその上に備えるウェハを、大きいウェハ・フレーム上の接着フィルムに載せることを伴う。ウェハは、ダイシングされてから、ＩＣをそれぞれ備える隣接したダイ間に空間が作られるように張力下で、集積機械に入れられる。結果として得られる集積回路（ＩＣ）を扱う間、次に単一のダイが接着フィルムから取り上げられるかもしくは移動させられ、電子回路を形成する間、対応する導体パッドを有する第１の支持体に直接載せられるか、または向きを反転させる必要がある場合、第２のピック・ツールに載せてから、対応する導体パッドを有する前記支持体に載せられるかのいずれかが行われる。
シリコン・ウェハではなくフレキシブル・プラスチック基板を使用するプロセスでは、プラスチック基板を集積装置の移送手段に移す前に、フレキシブル・プラスチック基板を支持している最初のキャリア（例えば、ガラス、ポリカーボネート、もしくは石英）から剥離するプロセスのステップを追加して、同じプロセスを遂行することができる。このガラス・キャリアからの除去プロセスにより、ガラス・キャリアに載せた状態で配送し処理するのに十分な接着を有する一方で、続く処理の間に、真空ヘッドによって個々のフレキシブルＩＣをガラス・キャリアから除去することが可能な形で、ダイシングしたフレキシブルＩＣのアレイが得られる。
電子部品（例えば、集積回路）が配置されたフレキシブル・プラスチック基板をキャリア（例えば、ガラス、ポリカーボネート、もしくは石英）から剥離するプロセスは、一般的に、電磁放射源（例えば、レーザー、フラッシュランプ、高出力ＬＥＤ、赤外放射源など）を用いてキャリアの裏面から処理することを伴う。そのメカニズムは、電磁放射源が主にフォトニック・アブレーション（吸収による）または熱プロセス（例えば、放熱）のどちらをもたらすかに応じて決まる。任意に、接着／剥離材料を、キャリアとフレキシブル・プラスチック基板との間に用いることができる。レーザーは、表面全体にわたって固定の離散的間隔でスキャンされる。レーザーは、基板の薄層の局所的アブレーションによって、または結合強度を低減させることによってのいずれかで、フレキシブル・プラスチック基板（例えば、フィルム）とガラス・キャリアとの間の境界面を改質する。この均衡した剥離を均一な形で達成するようにレーザーを制御することは、狭いプロセス・ウィンドウでは困難なことが実証されている。
従来のプロセスでは、フレキシブルまたは剛性である基板（ウェハ）上のＩＣの個片化は、「バック・エンド処理」として知られるプロセスでＩＣを形成した後にＩＣ間の直線に沿って基板を切断し、ウェハがフレキシブルである場合は、続いて個別ＩＣを剥離して個片化されたＩＣを形成する、「ダイシング」によって実施される。フレキシブル基板をダイシングする場合、この従来の方策は、レーザーまたはアブレシブ・ウォーター・ジェットによって実施される場合が多い。かかるプロセスは、時間がかかり、「汚れた」廃棄材料が生じてそれを完了した基板（ウェハ）から除去しなければならない。更に、プロセスは、基板を局所的に著しく発熱させることがあり、個片化された各ＩＣ周囲のエッジの質が悪くなることがある。それに加えて、ダイシング・プロセスで各個別ＩＣの間に形成されるスクライブ・ラインの幅が少なくとも１０μｍになることがあり、この幅は貴重な基板の無駄である。
したがって、本発明の特定の実施形態の目的は、従来技術と関連する問題の１つまたは複数を少なくとも部分的に克服する、複数の集積回路を製造するプロセスおよび装置を提供することである。
本発明の態様および実施形態は、添付の特許請求の範囲において請求するような、複数の個別集積回路を製造するプロセス、複数の個別集積回路を製造する装置、ならびにフレキシブル基板上の複数の個別集積回路を備えるキャリアを提供する。
本発明の第１の態様によれば、キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスが提供され、プロセスは、
フレキシブル基板用のキャリアを用意するステップと、
前記キャリア上に均一な厚さのフレキシブル基板を堆積させるステップと、
複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定するように、前記均一な厚さのフレキシブル基板をパターニングするステップと、
フレキシブル基板にチャネルを形成し、前記チャネルによってキャリア上で互いから離隔された複数のＩＣ基板ユニットを形成するため、フレキシブル基板の厚さの少なくとも一部分をＩＣ接続エリアの少なくとも一部分から除去するステップと、
ＩＣ基板ユニットのうちの少なくとも１つの上に集積回路を形成するステップと、を含む。
本発明の第２の態様によれば、キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスが提供され、プロセスは、
フレキシブル基板用のキャリアを用意するステップと、
前記キャリア上に均一な厚さのフレキシブル基板を堆積させるステップと、
複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定するように、前記均一な厚さのフレキシブル基板をパターニングするステップと、
ＩＣ基板エリアのうちの少なくとも１つの上に集積回路の一部分を形成するステップと、
フレキシブル基板にチャネルを形成し、前記チャネルによってキャリア上で互いから離隔された複数のＩＣ基板ユニットを形成するため、フレキシブル基板の厚さの少なくとも一部分をＩＣ接続エリアの少なくとも一部分から除去するステップと、
ＩＣ基板エリアのうちの少なくとも１つの上における集積回路の形成を完了させるステップと、を含む。
別段の指定がない限り、以下の実施形態は本発明の第１の態様および第２の態様両方の実施形態である。
特定の実施形態では、プロセスは、フレキシブル基板がＩＣ接続エリアでキャリアに付着するのを防ぐため、キャリア（または基板の下にある他の層）を前処理するステップを含む。より具体的には、キャリア（または基板の下にある他の層）に、ＩＣ接続エリアとなる区域でプラズマ処理を施してもよい。特定の実施形態では、ＩＣ接続エリアとなる区域に材料を堆積させてもよい。特定の実施形態では、材料は、ＩＣ接続エリアとなる区域において、あるパターンでキャリア（または基板の下にある他の層）の上に堆積される。このように、キャリア（または基板の下にある他の層）を前処理して、それらの前処理された区域でフレキシブル基板がキャリア（または基板の下にある他の層）に付着するのを防ぐことができる。前処理は、基板をキャリア（または基板の下にある他の層）上に堆積させる前に行われる。
特定の実施形態では、均一な厚さのフレキシブル基板を前記キャリア上に堆積させるステップ、および複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定するように、前記均一な厚さのフレキシブル基板をパターニングするステップは、均一な厚さのフレキシブル基板のパターンを前記キャリア上に選択的に堆積させることを含む単一のステップである。
特定の実施形態では、フレキシブル基板は、堆積させたときの厚さが約０．５μｍ～約２０μｍである。より具体的には、フレキシブル基板は約１μｍ～約１０μｍである。特定の実施形態では、フレキシブル基板は堆積させたときの厚さが約５μｍである。
特定の実施形態では、プロセスは、ＩＣ基板ユニットそれぞれの上に集積回路を形成することを含む。
特定の実施形態では、各ＩＣ基板ユニットは均一な厚さのフレキシブル基板を備える。
特定の実施形態では、プロセスは、キャリア上の隣接した各ＩＣ基板ユニット間に複数の基板なしのチャネルをキャリア上で形成するように、フレキシブル基板の厚さ全体をＩＣ接続エリアそれぞれの全てから除去するステップを含む。
特定の実施形態では、プロセスは、少なくとも１つのチャネルがＩＣ基板ユニットそれぞれの間に形成された、複数のパターニングされたチャネルをキャリア上で形成するように、フレキシブル基板の厚さ全体をＩＣ接続エリアそれぞれの一部分から除去することを含む。
特定の実施形態では、プロセスは、各チャネルが隣接したＩＣ基板ユニット間に基板の相互接続部分を備える、複数のチャネルをキャリア上で形成するように、フレキシブル基板の厚さの一部分をＩＣ接続エリアそれぞれから除去することを含む。
特定の実施形態では、チャネル内の隣接したＩＣ基板ユニットを接続するフレキシブル基板相互接続部分は、厚さ約１００ｎｍ～約２００ｎｍであり、ＩＣ基板ユニットは厚さ約０．５μｍ～約２０μｍである。より具体的には、フレキシブルＩＣ基板ユニットはそれぞれ厚さ約１μｍ～約１０μｍである。特定の実施形態では、フレキシブルＩＣ基板ユニットはそれぞれ、堆積させたときの厚さが約５μｍである。このように、基板相互接続部分は、隣接したＩＣ基板ユニットの間にブリッジを形成する。これには、基板がキャリアから剥離された場合に、ＩＣ集積が開始されるときまで、ＩＣ基板ユニットが相互接続部分によって接続されたままであるという利点がある。
特定の実施形態では、プロセスは、フレキシブル基板の厚さの第１の部分をＩＣ接続エリアそれぞれの第１の部分から除去することと、フレキシブル基板の厚さの第２の部分をＩＣ接続エリアそれぞれの第２の部分から除去することと、を含む。
特定の実施形態では、第１の部分は第２の部分よりも厚い。
特定の実施形態では、プロセスは、少なくとも１つのチャネルがＩＣ基板ユニットそれぞれの間に形成される、複数のパターニングされたチャネルをキャリア上に形成するように、ＩＣ接続エリアそれぞれに沿ってフレキシブル基板の厚さ全体を除去するのと残すのとを順に行うことによって、ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む。
特定の実施形態では、プロセスは、フレキシブル基板の厚さの第１の部分をＩＣ接続エリアそれぞれの第１の部分から除去するのと、フレキシブル基板の厚さの第２の部分をＩＣ接続エリアそれぞれの第１の部分よりも厚さが薄い第２の異なる部分から除去するのとを順に行うことによって、ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む。
特定の実施形態では、プロセスは、少なくとも１つのチャネルがＩＣ基板ユニットそれぞれの間に形成される、複数のパターニングされたチャネルをキャリア上に形成するように、ＩＣ接続エリアそれぞれに沿ってフレキシブル基板の厚さ全体を除去するのとフレキシブル基板の厚さの一部を除去するのとを順に行うことによって、ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む。
特定の実施形態では、プロセスは、チャネルに隣接したＩＣ基板ユニットから離隔された、フレキシブル基板の少なくとも１つの構造をチャネル内に有するチャネルを形成するように、フレキシブル基板の厚さ全体をＩＣ接続エリアの一部分から除去することによって、少なくとも１つの構造をＩＣ接続エリアに形成することを含む。
特定の実施形態では、構造は試験構造である。このように、ＩＣの形成中におけるＩＣの基板および／または１つもしくは複数の層に関するパターン・アライメントならびに／あるいはエッチングを試験し検証して、各層が既に堆積されている層と位置合わせされてパターニングされ形成されていることを確認することができる。特定の実施形態では、試験構造を使用して、プロセス、デバイス、および／または回路の任意の所望の態様に関する情報を集めることができる。
特定の実施形態では、プロセスは、基板がないかまたはパターニングされているかのいずれかのチャネル内に充填剤を堆積させることを含む。
特定の実施形態では、充填剤は除去可能にチャネル（例えば、基板がないかまたはパターニングされている）内に堆積される。
特定の実施形態では、充填剤は、チャネルを充填するようにして、チャネル（例えば、基板がないかまたはパターニングされている）内に堆積される。このように、チャネルは、ＩＣ基板ユニットの上面の高さまで完全に充填されるので、ＩＣ基板ユニット（またはその上に形成されたＩＣ）とチャネル内の充填剤の上面とは実質的に共面である。このように、ＩＣ製造中の後続の処理を改善する（例えば、より簡単にする）ことができる。
したがって、パターニングされたＩＣ基板ユニット（続いてその上にＩＣが堆積される）の間のチャネル、即ち「レーン」は、ＩＣ形成の間、層が堆積されるにしたがって繰返しパターニングされ、任意に除去されてもよい。代替の方策では、最初に基板をパターニングし、ＩＣ基板ユニットを形成した後、ＩＣ基板ユニット間のチャネルに、例えばＩＣ個片化段階で簡単に除去されてもよい材料が充填されてもよい。この方策は、ＩＣ基板ユニット間のチャネルが完全に除去されるプロセス、および基板がＩＣ接続エリアから部分的にのみ除去され、例えば隣接したＩＣ基板ユニットを接続する一部の基板を残すプロセスに、適用可能である。
特定の実施形態では、集積回路の形成が完了すると、チャネルおよびその上に堆積された任意の層に充填するのに使用された材料は、化学処理、例えば湿式または乾式エッチングによって、除去されてもよい。
特定の実施形態では、ＩＣ基板ユニットは、フォトリソグラフィまたは選択的堆積によって、フレキシブル基板をパターニングすることによって形成される。
特定の実施形態では、ＩＣ基板ユニット間のチャネル内に堆積される充填剤は金属である。より具体的には、金属充填剤は、ニッケル、銅、銀、金、およびパラジウムのうちの１つまたは複数である。
特定の実施形態では、充填剤は、例えばニッケル、銅、銀、金、パラジウム、または任意の適切な代替物を、無電解めっきすることによって適用される。これにより、フレキシブル基板および充填剤を備えるウェハを実質的に平坦化することが可能になる。このように、ＩＣ製造において堆積およびエッチングのステップを順に行うことによって生じるあらゆる有害な作用を低減することができる。ＩＣ製造が完了すると、ＩＣは、湿式または乾式エッチングなど、任意の適切な化学プロセスを使用して、キャリア（例えば、ガラス）上で個片化されて、チャネル充填物（例えば、金属）とその上に堆積された層とを選択的に分離してもよい。多くの適切な化学プロセスが当該分野において知られており、例えば、アルミニウムをエッチングしないであろう銅およびニッケルの選択的エッチング剤がある。
特定の実施形態では、チャネルのアスペクト比が大きすぎず、またチャネルが狭すぎない場合、チャネルの底部から充填剤が取り除かれる。より具体的には、チャネル幅が約１ミクロン超過のとき、チャネルの底部から充填剤が取り除かれる。
特定の実施形態では、少なくとも１つのＩＣ基板ユニットの集積回路を保護するマスクが提供される。これは、例えば、乾式エッチング・プロセスにおいて有利である。
特定の実施形態では、充填剤はポリマーである。より具体的には、ポリマー充填剤はフレキシブル基板のポリマーとは異なる。
特定の実施形態では、フレキシブル基板は、ＰＥＮ（ポリエチレン・ナフタレート）およびＰＩ（ポリイミド）のうちの１つから形成される。これらの実施形態では、チャネルは、ＰＭＭＡ（ポリメチル・メタクリレート）およびＰＶＡ（ポリビニル・アセテート）のうちの１つである、別のポリマーで充填される。
特定の実施形態では、集積回路がＩＣ基板ユニット上に形成された後、ＩＣ基板ユニットは、適切なプロセス、例えば、溶媒プロセスまたは湿式もしくは乾式エッチング・プロセスを使用することによって個片化されて、チャネル充填ポリマーを選択的に除去してもよい。特定の実施形態では、集積回路をＩＣ基板ユニット上に形成するのに使用されるプロセスに応じて、チャネル充填ポリマーをキャッピング層で保護して、集積回路形成中にポリマーが除去されるのを防ぐのが必要なことがある。かかる任意のキャッピング層は、ＩＣ基板ユニット間のチャネルのみと位置合わせされるようにパターニングされてもよく、または更に、ＩＣ基板ユニットの上面を実質的に覆ってもよい。特定の実施形態では、キャッピング層は、集積回路個片化の前の適切な時点で、チャネル充填ポリマーから除去されてもよい。
特定の実施形態では、フレキシブル基板をキャリア上に堆積させる前または堆積させた後、プロセスは、金属シード層を適用するステップを含んでもよい。
特定の実施形態では、金属シード層は任意の適切な堆積技術を使用して適用される。特定の実施形態では、金属シード層はスパッタリングを使用して適用される。金属シード層を適用するのに、他の任意の適切なパターニングおよび堆積技術が使用されてもよいことが理解されるべきである。
特定の実施形態では、金属シード層はリソグラフィまたはエッチングを使用してパターニングされる。
特定の実施形態では、金属シード層はパターンで適用される。より具体的には、金属シード層は、ＩＣ接続エリアのパターンに合致する、または実質的に合致するパターンで適用される。このように、ＩＣ接続エリア内の基板を完全に除去することによって形成されたチャネルは、金属シード層を露出させる。あるいは、金属シード層は、ＩＣ基板ユニット間のチャネル内にパターンで適用される。より具体的には、金属シード層は、フレキシブル基板を堆積させ、チャネルを基板に形成した後に適用される。
したがって、金属シード層のパターンが適用されると、フレキシブル基板が既に堆積されていなければそれが堆積され、チャネルを形成するようにパターニングされ、つまり、金属シード層の上に堆積されたフレキシブル基板層にチャネルがエッチングされるか、または金属シードのチャネルの間にフレキシブル基板が選択的に堆積されるかのいずれかである。
フレキシブル基板をパターニングし、チャネルを除去することによって、ＩＣ基板ユニットが形成された後、更なる（より厚い）金属層が金属シード層上に成長させられ、ＩＣ基板ユニット間のチャネルが充填される。これは、化学蒸着、物理蒸着、電気めっき、無電解めっきなど、任意の適切な既知の技術によって実施されてもよい。
特定の実施形態では、チップ貫通ビアおよび／または裏面集積回路導体パッドが形成されてもよい。より具体的には、金属層の最初のパターニングは、ＩＣ基板ユニット間のチャネルにおける任意のかかるパターニングに加えて、またはその代わりのいずれかに、金属層または金属シード層機構を順に形成されたＩＣ基板ユニットの境界内に適用することを含んでもよい。
あるいは、特定の実施形態では、金属層、例えば、電気めっき、蒸着などによって堆積される、金属シード層または他の金属層は、ＩＣ基板ユニットおよびその内部機構（例えば、内部ビア）が形成された後に適用されてもよい。より具体的には、金属シーディングおよび／または金属充填ステップに関連して上述したようなチャネル機構に加えて、またはその代わりに、ＩＣ基板ユニットの内部機構が形成され充填されてもよい。金属シーディングが実施される場合、フレキシブル基板および金属シード層がパターニングされると、より厚い金属層が金属シード層上に成長させられて、ＩＣ基板ユニットの内部機構が実質的に充填される。
特定の実施形態では、金属層は、ＩＣ基板ユニットの上面まで成長または堆積されてもよい。
特定の実施形態では、ＩＣ基板ユニット上にＩＣを形成する後続のプロセス中、ＩＣ配線（例えば、金属トラック）が、内部機構上に堆積された金属に接続されてもよい。ＩＣを完成（更なる層の堆積を含んでもよい）させ個片化し、キャリアから分離した後、内部機構は、ＩＣの下面に導体パッド（「底面接点」）を形成する。導体パッドは、ＩＣを裏返すことなく応用回路に、例えばアンテナに接続されてもよく、それによって組立てプロセスが単純になる。
更なる金属層を金属充填された内部機構の上に構築することによって、「チップ貫通ビア」を、つまりＩＣの上面とＩＣの下面との間を通る導電性機構を作成することが可能である。これにより、ＩＣおよび／または他の構成要素を、アプリケーション基板上の同じ物理的区域に、または重なり合った区域に「スタッキング」することが可能になる。これにより、相互接続部の面積を削減するとともに金属トラッキングを低減し、単純に面積を低減しトラッキングすることによって、または場合によっては応用回路上における金属トラッキングの「クロスオーバー」の必要性を排除することによってのいずれかで、応用回路のコストを低減して、必要な製作ステップの数を低減することができる。
特定の実施形態では、導体パッドは、フレキシブル基板を堆積させる前に、金属層をキャリアに適用することによって作成することができる。あるいは、特定の実施形態では、導体パッドは、最初にフレキシブル基板を、次に金属層を堆積させることによって作成することができる。
特定の実施形態では、金属導体パッドは、金属層を離散的パターンでキャリア上に適用することによって、キャリア（例えば、ガラス）上に直接パターニングされる。続いて、フレキシブル基板が金属層上に堆積される。
特定の実施形態では、次に、（例えば、ポリイミド・フィルムの酸素プラズマ乾式エッチングを用いて）フレキシブル基板層を通してビアがエッチングされ、接続部が上層に作られる。特定の実施形態では、これらの接続部は、上部金属層をフレキシブル基板に適用することによって作られる。かかる実施形態では、上部金属層は、エッチングされたビアの周りの上向きに傾斜した側壁を通って接続部を形成するか、または（電気／無電解めっき技術などの方法を使用して）ビアを充填する。この方法では、底部パッドに接続しているフレキシブル基板のビアは、限定された面積から成ることができ、パッドはビアを超えて延在する。
特定の実施形態では、フレキシブル基板（例えば、プラスチック・フィルム）がキャリア（例えば、ガラス）上に堆積され、続いてフレキシブル基板を通るビアがエッチングされる。特定の実施形態では、ビアは頂部よりも底部の方が狭い（即ち、ビア壁は底部に向かって狭まっている）。続いて、金属層が堆積されて、ビア・エッジに破断がないようにすることができ、したがって金属がキャリアに接触するまで下方に、また基板層の頂部まで上方に至る。底部の導体パッド面積は、この方法では、ビアのサイズによって規定され、フレキシブル基板のエッチングされた領域が大きくなる。換言すれば、ＩＣ基板ユニットを堆積させる前に金属導体パッドを堆積させることで、任意に、導体パッドの面積を、後でその上に形成され、それに接続するように金属で充填される、内部機構（例えば、内部ビア）の面積よりも大きくすることが可能になる。対照的に、ＩＣ基板ユニットの堆積後にのみ形成される底面接点は、その面積が内部機構の面積に限定されてもよい。
特定の実施形態では、キャリアからの金属導体パッド・エリアの適切な剥離を確保するために、剥離層が金属導体パッドの下方に適用されてもよい。剥離層は、剥離に使用されるレーザーと相互作用し、金属導体パッド・エリアをキャリアから完全に剥離するように設計される。
特定の実施形態では、剥離層は、アルミニウムの導体パッドの下にチタンの界面層を備える。
特定の実施形態では、キャリア上のＩＣ基板ユニットは形状が均一である。より具体的には、ＩＣ基板ユニットは多角形である。このように、基板の広い面積を無駄にすることなく、多数のＩＣ基板ユニットをキャリア上に形成することができる。
あるいは、ＩＣ基板ユニットは形状が不規則である。このように、ＩＣ基板ユニットおよびその上に形成されたＩＣの形状が、製品のセキュリティおよびトレーサビリティ機能を形成してもよい。
特定の実施形態では、キャリア上のＩＣ基板ユニットのうちの少なくとも１つにおける少なくとも１つのエッジは、少なくとも１つのくぼみを備える。
特定の実施形態では、エッジは一連のくぼみを備える。このように、少なくとも１つのＩＣ基板ユニットのエッジの外形が識別コードを提供し、それによってキャリアを、より詳細にはその上に形成された基板およびＩＣを、製造プロセスとその先を通して追跡することができる。
特定の実施形態では、キャリアは剛性である。より具体的には、キャリアは、ガラス、ポリカーボネート、または石英である。
特定の実施形態では、キャリアは可撓性である。より具体的には、キャリアは可撓性剥離テープである。
特定の実施形態では、フレキシブル基板の少なくとも一部分がＩＣ接続エリアから除去されて、キャリア上の所定の位置にあるパターンでチャネルが形成される。
特定の実施形態では、パターンは、キャリアのエッジ間を延在する一連の交差するチャネルで形成される。
特定の実施形態では、チャネルのパターンはキャリア全体にわたって均一である。
特定の実施形態では、チャネルのパターンはキャリア全体にわたって不均一である。
特定の実施形態では、フレキシブル基板は単一層で形成される。
特定の実施形態では、フレキシブル基板材料はポリマーである。
特定の実施形態では、フレキシブル基板材料は、ポリイミド、ポリエチレン・テレフタレート（ＰＥＴ）、パリレン、ベンゾシクロブテン、非晶質フルオロポリマー、例えばＣｙｔｏｐ（商標）（ＡＧＣケミカルズ・ヨーロッパ（AGC Chemicals Europe））、ネガ型エポキシ樹脂フォトレジスト、例えばＳＵ－８（ＭｉｃｒＣｈｅｍ）、水素シルセスキオキサン（ＨＳＱ）、およびポリ（アリールエーテルケトン）（ＰＥＥＫ）のうちの１つまたは複数を含む。
特定の実施形態では、フレキシブル基板は、中間層（例えば、窒化シリコン、二酸化シリコン、もしくは酸化アルミニウムなどの無機層）によって互いから離隔された２つのポリマー基板層を備える、層状構造を備える。このように、フレキシブル基板の丸まりが緩和または防止される。
特定の実施形態では、フレキシブル基板材料は、金属酸化物、金属リン酸塩、金属硫酸塩、金属硫化物、金属窒化物、金属酸窒化物、無機絶縁体、およびスピン加工可能なガラス（spinnable glass）のうちの１つまたは複数を含む。
特定の実施形態では、キャリアとフレキシブル基板との間の境界面は、フレキシブル基板をキャリアに直接接着することによって形成される。
特定の実施形態では、境界面は中間層を備える。
特定の実施形態では、中間層は接着剤を備える。
特定の実施形態では、中間層はチタン金属を含む。
特定の実施形態では、中間層はパターニングされる。
特定の実施形態では、プロセスは、キャリア上におけるＩＣ形成プロセスの完了後、ＩＣ基板ユニットそれぞれをキャリアから剥離することによって、ＩＣ基板ユニットを個片化するステップを含む。
第３の態様によれば、本発明は、キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスを提供し、プロセスは、
フレキシブル基板用のキャリアを用意するステップと、
複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定する、均一な厚さのフレキシブル基板のパターンを、前記キャリア上に堆積させるステップと、
ＩＣ基板ユニットのうちの少なくとも１つの上に集積回路を形成するステップと、を含む。
特定の実施形態では、プロセスは、ＩＣ基板ユニットそれぞれの上に集積回路を形成することを含む。
特定の実施形態では、キャリア上のＩＣ基板ユニットは形状が均一である。
特定の実施形態では、ＩＣ基板ユニットは多角形である。
特定の実施形態では、ＩＣ基板ユニットは形状が不規則である。
特定の実施形態では、キャリア上のＩＣ基板ユニットのうちの少なくとも１つにおける少なくとも１つのエッジは、少なくとも１つのくぼみを備える。
特定の実施形態では、エッジは一連のくぼみを備える。
特定の実施形態では、キャリアは剛性である。
特定の実施形態では、キャリアは、ガラス、ポリカーボネート、または石英である。
特定の実施形態では、キャリアは可撓性である。
特定の実施形態では、キャリアは可撓性剥離テープである。
特定の実施形態では、あるパターンでキャリア上の所定の位置にチャネルの形態のＩＣ接続エリアを提供するように、フレキシブル基板の少なくとも一部分がパターンで堆積される。
特定の実施形態では、パターンは、キャリアのエッジ間を延在する一連の交差するチャネルで形成される。
特定の実施形態では、チャネルのパターンはキャリア全体にわたって均一である。
特定の実施形態では、チャネルのパターンはキャリア全体にわたって不均一である。
特定の実施形態では、フレキシブル基板は単一層で形成される。
特定の実施形態では、フレキシブル基板材料はポリマーである。
特定の実施形態では、フレキシブル基板材料は、ポリイミド、ポリエチレン・テレフタレート（ＰＥＴ）、パリレン、ベンゾシクロブテン、Ｃｙｔｏｐ（商標）（ＡＧＣケミカルズ・ヨーロッパ）、ネガ型エポキシ樹脂フォトレジスト、例えばＳＵ－８（ＭｉｃｒＣｈｅｍ）、水素シルセスキオキサン（ＨＳＱ）、およびポリアリールエーテルエーテルケトン（ＰＥＥＫ）のうちの１つまたは複数を含む。
特定の実施形態では、フレキシブル基板は、中間層（例えば、窒化シリコン、二酸化シリコン、もしくは酸化アルミニウムなどの無機層）によって互いから離隔された２つのポリマー基板層を備える、層状構造を備える。
別段の指定がない限り、本発明の第１および第２の態様に関して記載する実施形態は、本発明の第３の態様の実施形態である。
更なる態様によれば、本発明は、本発明によるプロセスを実現するように構成された装置を提供する。
更なる態様によれば、本発明は、本発明のプロセスにしたがって形成された複数の個別ＩＣを備えるキャリアを提供する。
更に別の態様によれば、本発明は、複数の個別ＩＣのうちの少なくとも１つが、第１の電気導体パッドと、少なくとも１つの第２の電気導体パッドと、橋絡絶縁部分（bridging insulating portion）および橋絡絶縁部分から延在する横方向に延びる絶縁体部分を備える絶縁部材とを備える、複数の個別ＩＣを備えるキャリアを提供する。したがって、第１の電気導体パッドは第２の電気導体パッドから電気的に隔離されるので、第１および第２の電気導体パッドそれぞれを、端部部分が互いから電気的に分離された応用回路トラックに接続することができる。
特定の実施形態では、横方向に延びる絶縁体部分は、実質的に橋絡絶縁部分の端部から延在する。
特定の実施形態では、絶縁部材はフレキシブル基板で形成される。
特定の実施形態では、橋絡絶縁部分は、第１の電気接触素子および第２の電気接触素子を互いから電気的に隔離する。
特定の実施形態では、第１の電気導体パッドおよび少なくとも１つの第２の電気導体パッドのうちの少なくとも１つは、横方向に延びる絶縁体部分上に位置する。
特定の実施形態では、第１の電気導体パッドおよび少なくとも第２の電気導体パッドのうちの少なくとも１つの他方は、横方向に延びる絶縁体部分から離れた橋絡絶縁部分の端部に位置する。このように、第１の電気導体パッドおよび第２の電気導体パッドは互いから分離されて、ＩＣがより長い距離を橋絡することが可能になる。
特定の実施形態では、絶縁部材は、Ｚ字形、Ｌ字形、Ｉ字形、Ｃ字形、Ｔ字形、またはＷ字形の形状のうちのいずれか１つである。したがって、ＩＣの形状は、応用回路トラックの構成、またはＩＣが適用される応用回路接点の配置に基づいて、必要な用途に合致するように選ぶことができる。例えば、ＩＣの用途は、例えば、その回路構成のフットプリント面積または導体パッドの最小分離距離によって制限されてもよい。
特定の実施形態では、橋絡絶縁部分は、横方向に延びる絶縁体部分よりも狭い幅を有する。したがって、ＩＣのフットプリントが更に低減されて、製造中のキャリアのフットプリント有効範囲が最大になり、ＩＣのコスト削減の可能性が最大になる。
特定の実施形態では、橋絡絶縁部分は均一な幅を有する。
特定の実施形態では、橋絡絶縁部分は不均一な幅を有する。
特定の実施形態では、第１の電気導体パッドおよび少なくとも第２の電気導体パッドはそれぞれ基板上に位置する。
特定の実施形態では、横方向に延びる絶縁体部分は、橋絡絶縁部分から１°～１７９°の角度で延在する。
特定の実施形態では、横方向に延びる絶縁体部分は、実質的に橋絡絶縁部分から垂直に延在する。このように、ＩＣは、垂直のグリッド上に便利に設計されるか、またはグリッド上に設計された回路構成に適用されてもよい。これらのグリッドは、ＩＣ設計自動化および組立てツールが作成するように設計された、共通のパターンである。
特定の実施形態では、ＩＣは第２の横方向に延びる部分を備える。
特定の実施形態では、ＩＣを備える電気回路は、集積回路の第１の電気導体パッドおよび少なくとも第２の電気導体パッドで応用回路に電気的に接続される。
特定の実施形態では、応用回路は、第１の回路接点と第２の回路接点とを備える。
特定の実施形態では、第１の回路接点は、ＩＣの電気導体パッドに電気的に接触するように適合される。
特定の実施形態では、第２の回路接点は、ＩＣの第２の電気導体パッドに電気的に接触するように適合される。
特定の実施形態では、応用回路は、第１の回路接点と第２の回路接点との間に挟まれた少なくとも１つの応用回路機構を更に備える。このように、ＩＣの導体パッドは第１および第２の回路接点に接触することができ、ＩＣが、第１および第２の回路接点の間に挟まれた少なくとも１つの応用回路機構と電気的に接触することなく、少なくとも１つの応用回路機構を橋絡することが可能になる。
特定の実施形態では、第１の回路接点および第２の回路接点のうちの少なくとも１つは、電気導体パッドのうちの少なくとも１つに対して角度をつけられるように動作可能である。このように、ＩＣの形状は、互いに平行ではない応用回路トラックに接触して、ＩＣの応用範囲を増大させるように適合されてもよい。
特定の実施形態では、集積回路アセンブリは複数のＩＣを備える。
特定の実施形態では、キャリアは、繰返しパターンで配置された複数のＩＣを備える。特定の実施形態では、パターンは碁盤目状パターンである。したがって、ＩＣによるキャリアのフットプリント適用範囲が最大になり、キャリア表面積をより有効に使用することが可能になる。
以下、本発明の実施形態について、添付図面を参照して記載する。
本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示す図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、複数の個別ＩＣのためのパターニングされた基板を示す模式図である。 本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、複数の個別ＩＣのためのパターニングされた基板を示す模式図である。 本発明のプロセスの一実施形態による、キャリア上に形成されたＩＣと、隣接した基板ユニット間の１つまたは複数のチャネル内にある１つまたは複数の構造とをそれぞれ有する、複数の個別基板ユニットを示す図である。 本発明のプロセスの一実施形態による、キャリア上に形成されたＩＣと、隣接した基板ユニット間の１つまたは複数のチャネル内にある１つまたは複数の構造とをそれぞれ有する、複数の個別基板ユニットを示す図である。 本発明のプロセスの一実施形態による、キャリア上に形成されたＩＣと、隣接した基板ユニット間の１つまたは複数のチャネル内にある１つまたは複数の構造とをそれぞれ有する、複数の個別基板ユニットを示す図である。 基板ユニットの１つがエッジ外形を備える、２つの交差するチャネルによって離隔されたキャリア上の４つの個別基板ユニットを示す図である。 個別基板ユニットの形状に関する様々な実施形態を示す図である。 個別基板ユニットの形状に関する様々な実施形態を示す図である。 個別基板ユニットの形状に関する様々な実施形態を示す図である。 個別基板ユニットの形状に関する様々な実施形態を示す図である。 個別基板ユニットの形状に関する様々な実施形態を示す図である。 個別基板ユニット上に形成されたＩＣを備えるキャリアを示す図である。 個別基板ユニット上に形成されたＩＣを備えるキャリアを示す図である。 本発明の一実施形態における、キャリア上にＩＣ層および基板層を通して作成された電気接続を含む、個別基板ユニット上に形成されたＩＣを備えるキャリアを示す図である。 本発明の一実施形態における、キャリア上にＩＣ層および基板層を通して作成された電気接続を含む、個別基板ユニット上に形成されたＩＣを備えるキャリアを示す図である。 金属シード層にチャネルをパターニングする方法を示す図である。 金属シード層にチャネルをパターニングする方法を示す図である。 金属シード層にチャネルをパターニングする方法を示す図である。 金属シード層にチャネルをパターニングする方法を示す図である。 金属シード層にチャネルをパターニングする方法を示す図である。 応用回路の様々な構成に適用されるＩＣを示す図である。 応用回路の様々な構成に適用されるＩＣを示す図である。 応用回路の様々な構成に適用されるＩＣを示す図である。 応用回路の様々な構成に適用されるＩＣを示す図である。
次に、図１ａ～１ｄを参照すると、この図は、本発明のプロセスの一実施形態にしたがって形成されたキャリア上における、パターニングされた基板上の複数の個別ＩＣの形成を示している。
図１ａおよび１ｂで分かるように、平坦なガラス・キャリアが提供され、その上にポリイミド基板３の層が堆積される。ポリイミド基板層は、ガラス・キャリア１全体にわたって均一な厚さを有する。リソグラフィ印刷技術を使用して、ポリイミド基板３がパターニングされて（図１ｃを参照）、複数のＩＣ接続エリア７によって互いから離隔された複数のＩＣ基板エリア５が規定される。ＩＣ接続エリア７は、長手方向および横断方向の両方でエッジからエッジまで基板３を横切って、交差するライン７と複数の均一なＩＣ基板エリア５のパターンを形成する。
次に、基板３は、エッチングによって、例えばＩＣ接続エリア７内に含まれる基板３の露出部分を現像して取り除くことによって除去されて、キャリア１を露出させ、チャネルをフレキシブル基板３に形成する。複数のＩＣ基板ユニット５は、キャリア１上でチャネルによって互いから離隔される。
図１ｄで分かるように、次に、集積回路９の層がＩＣ基板ユニット５それぞれの上に形成されて、複数の個別集積回路９が基板３上に形成され、チャネルによって互いから離隔される。
次に、各個別ＩＣ９を、個別ＩＣとその基板ユニット５をキャリア１から除去することによって個片化することができる（図示なし）。
プロセスの変形例（図示なし）では、フレキシブル・ポリイミド基板層を堆積させパターニングして、ＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定した後、集積回路の一部分がＩＣ基板エリアそれぞれの上に形成される。その後、フレキシブル基板は、基板をキャリアからエッチングして、フレキシブル基板にチャネルを形成し、前記チャネルによってキャリア上で互いから離隔された複数の個別の部分的に形成されたＩＣ基板ユニットを形成することによって、ＩＣ接続エリアから除去される。チャネルが基板に形成されると、ＩＣ基板ユニット上における集積回路の形成が完了する。
図１ａ～１ｆに示されるように、ＩＣ基板ユニット５は、基板ユニット５上におけるＩＣ９の形成が完了する前に、個別ユニットとしてキャリア１上に形成される。ＩＣ製造の１つまたは複数の段階において、リソグラフィで規定されるパターニングおよびそれに続くエッチングによって、各ＩＣ基板ユニット５の境界の外にある基板層３を含む、実質的に全ての材料層が除去され、その段階でＩＣ基板ユニット５間にあるチャネル（図１ｅおよび１ｆの１１を参照）内のキャリア１が露出する。これは、基板層３をキャリア１上に堆積させた後に実施されてもよく、その場合、各ＩＣ９とそれらの間および中にあるあらゆる空間および／または構造との境界は、その基板層３に規定される。次に、基板層３をこのようにして、基板３の堆積直後のプロセス・ステップ（図１ａ～１ｄ）で、または適切な技術、例えば基板３が影響を受けやすいエッチング技術を用いる、任意の後続の材料除去ステップのいずれかでパターニングすることができる。ＩＣ製造プロセス中にＩＣ基板ユニット５上に続いて堆積される材料、例えば半導体、導体、または絶縁材料は、１つまたは複数の後続のエッチング・ステップで、ＩＣ基板ユニット５の境界の外部、およびそれらの間もしくは中にあるあらゆる空間または構造から除去されてもよい。このように、ＩＣ基板ユニット５の境界の外側にある絶縁、導体、および半導体材料は、適合性がある材料パターニングおよび／または除去技術を用いる、ＩＣ形成プロセスの任意の適切なステップで除去される。
１つを超える材料層が任意の１つのエッチング・ステップで除去されてもよいので、ＩＣ基板ユニットの境界が製造プロセス中に規定される回数は少なくなる。
特に、ＩＣ材料の厚い層が単一のステップでエッチングされる場合、ＩＣ基板ユニット間の短い距離、即ちチャネルを維持する手段を取る必要があることが理解されるであろう。例として、数μｍ厚さ（例えば、０．２５μｍ～１０μｍ、好ましくは０．５μｍ～２μｍ）のポリマー材料を除去するエッチングが１ステップで行われる場合、酸素プラズマ・エッチングによって、基板の面に比較的垂直なＩＣ基板ユニットの境界が短時間で作成される。これにより、１０μｍ未満の切取り線幅を達成することが可能になってもよい。幅１０μｍ未満のチャネルにより、複数の個別ＩＣをキャリア上に形成する間の材料の無駄が少なくなる。特定の構成では、エッチング・プロセスはほぼ異方性（主にｚ軸）であるように最適化される。
図１ｅおよび１ｆに示されるように、キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスの一実施形態は、ガラス・キャリア１を提供することと、均一な厚さの個別のフレキシブル・ポリイミド基板ユニット５のパターンをガラス・キャリア１上に印刷することと、を含む。個別のポリイミド基板ユニット５のパターンは、基板ユニット５の間のガラス・キャリア１を露出させる、複数のチャネル１１によって互いから離隔される。図１ｆに示されるように、次に、集積回路９が、デバイスおよび／または電気的相互接続ネットワークを含む層を堆積させて、ＩＣ９を基板ユニット５上に形成することによって、個別のポリイミド基板ユニット５のそれぞれの上に形成される。図１ｅおよび１ｆに示される実施形態では、各ポリイミド基板ユニット５はその上に形成されたＩＣ９を有する。代替実施形態（図示なし）では、ＩＣは、ポリイミド基板ユニットの全てではなく一部に形成されてもよい。
個別のフレキシブル・ポリイミド基板ユニットのパターンは、１つまたは複数の（例えば、印刷によって）選択的に堆積された基板層で形成されるので、個別基板ユニット５をキャリア１上に最初に形成する際にリソグラフィで規定されるパターニングは必要ない。他の変形例では、ＩＣの他の層（例えば、導体、絶縁体、半導体）を基板ユニット５上に選択的に堆積させて、基板ユニットおよびその上のＩＣを個別ユニットとして維持するのに必要な、リソグラフィ・パターニングのステップ数が低減される。
図２は、ポリイミド基板ユニット５０がポリカーボネート・キャリア１０上に形成される、代替の基板ユニット形成を示している。図１ｂおよび１ｃに示されるように、均一な厚さの基板３が最初にキャリア１０上に堆積され、リソグラフィ・パターニングによってパターニングされる。個別のポリイミド基板ユニット５０は、基板材料３の一部の厚さをＩＣ接続エリア（図１ｃの７）から（例えば、エッチングによって）除去して、チャネル５１を形成することによって形成され、チャネル内には、ポリイミド基板３の相互接続部分５３が隣接した基板ユニット５０の間に残っている。これは、別の方法として、上述したポジ型フォトレジスト・プロセスによって達成することができるが、露出後の現像を不足にして露出したチャネルの一部が残るようにする。
厚さ「ｙ」を有する基板材料３の相互接続部分５３は、隣接したＩＣ基板ユニット５０間に１つまたは複数の物理的接続を形成する。このように、第１の基板層３がパターニングされエッチングされて、ＩＣ基板ユニット５０の境界の外側にある基板３がＩＣ基板ユニット５０の境界の内側にある基板よりも薄くなる。チャネル５１内の隣接したＩＣ基板ユニットを接続する基板５３は、厚さ約１００～２００ｎｍであるが、堆積させたときのＩＣ基板ユニットは約５μｍである。この薄い接続材料５３は、ＩＣ基板ユニット５０をキャリア１０から除去することによってそれらを個片化し、ＩＣを集積する前に、フレキシブル基板の扱いを改善するため、例えば、ＩＣ（図示なし）を備えるＩＣ基板ユニット５０を適所で保持するため、適所に残される。
図３に示される代替実施形態では、均一なポリイミド基板がガラス・キャリア１００上に堆積される。リソグラフィ・パターニングを使用して、ポリイミドＩＣ基板エリア５００は、最初はＩＣ基板エリア５００と同じ均一な基板厚さを有する、ＩＣ接続エリア７０とともに規定される。エッチングを使用して、ポリイミド基板の厚さ全体が一連のパッチ７１から除去されて、下にあるキャリア１００を露出させる。このように、一連のミシン目がＩＣ接続エリアの基板に形成されるので、チャネル１１１ａ、１１１ｂは基板および露出したキャリアの連続するエリアを備える。このように、ＩＣ基板ユニット５００の境界の外側にあるポリイミド材料には、穴または他の機構がパターニングされて個別ＩＣ基板ユニットが形成され、それをキャリア１００から剥離して、その上にＩＣを備える単一の基板ユニット（図示なし）とすることができる。このパターンは、意図される時と場所においてＩＣが分離することを確保するため、ミシン目の形態を取ることができる。隣接したＩＣを接続する基板材料をこのように部分的に除去することによって形成されたＩＣの個片化は、少なくとも一部には、チャネル１１１ａ、１１１ｂ内の基板材料を断裂することによって達成することができる。パッチ７１を取り囲むＩＣ接続エリア７０内の基板は、ＩＣ基板エリア５００内の基板と同じ厚さであってもよい。あるいは、ＩＣ接続エリア７０内の基板の厚さの一部が、図２を参照して上述したように、例えばエッチングによって除去されてもよい。
リソグラフィを使用して基板をパターニングする場合、ＩＣ境界（即ち、チャネル）間の距離を、従来のウェハ・ダイシング技術で可能であるよりも短く規定することができる。チャネル線幅は１０μｍ未満であることができ、基板の無駄が低減され、キャリア上の１つの共通基板上に形成することができるＩＣの数が増加する。例えば、チャネル１１、５１は、０．１μｍ～２０μｍ、０．５μｍ～１５μｍ、または５μｍ～１０μｍの幅を有してもよい。
それに加えて、本発明のプロセスは、従来のウェハ形成およびダイシング方法よりも高速かつクリーンである。
図４ａ～４ｃに示されるように、ＩＣ接続エリア自体を、試験構造２７１、３７１、４７１（例えば、マスクを位置合わせするための基準）または他の機構（例えば、抵抗器、コンデンサ、トランジスタ、もしくはこれらの組み合わせ、または回路、例えばリング発振器）を含むようにパターニングすることができる。したがって、エッチング・ステップが基板材料をＩＣ接続エリアから除去して、チャネル２１１ａ、２１１ｂ、３１１ａ、３１１ｂ、および４１１ａ、４１１ｂを、ＩＣ（５５９、３５９、４５９）を備えるＩＣ基板ユニットの間に形成する場合、試験構造または他の機構はＩＣ基板ユニット間のチャネル内に残ったままである。かかる試験構造および他の機構は、続いて個片化されてもよく、またはＩＣがキャリアから除去されるとき、キャリア上に残されてもよい。
試験構造２７１、３７１、４７１または他の機構は、長方形のＩＣ基板ユニット５５９の角の間（図４ａ）、またはＩＣ基板ユニット３５９、４５９上に形成されたＩＣにおけるＩＣ表面積の損失を最小限にしてそれらを受け入れるように形作られた、ＩＣ基板ユニットの角の間（図４ｂ、４ｃ）に配置されてもよい。
更なる実施形態（図示なし）では、ＩＣが上に形成されるＩＣ基板ユニット間の機構（例えば、抵抗器、コンデンサ、トランジスタ、もしくはこれらの組み合わせ、または回路、例えばリング発振器）は、基板上、または基板の下方の層上に、例えば絶縁層上もしくはガラス・キャリア自体の上に形成することができる。
ＩＣおよびそれらが形成される基板ユニットは、長方形ではない境界の幾何学形状（即ち、エッジ）を有してもよい。図５に示されるように、ＩＣとそれが形成されるＩＣ基板ユニットとの境界６５９は、くぼみ（陥凹部）６０３を有して外形を作ることができる。外形が作られたエッジは、単一のキャリア６０１上の基板ユニット６５９に特有であってもよく、またはエッジ外形を共有するＩＣ基板ユニットを保持するキャリアのバッチ内で共有されてもよい。このように、エッジ（境界）の外形を、キャリアまたはキャリアのバッチを固有に識別する特徴として使用することができる。
図６ａ、６ｂ、６ｃ、６ｄ、および６ｅを参照すると、ＩＣ基板ユニット５、５０、５００、５５９、３５９、４５９、６５９およびその上に形成されるＩＣの形状は、任意の応用要件に合致するようにすることができる。図６ｃおよび６ｄで最もよく分かるように、ＩＣおよびＩＣ基板ユニット７５９（図６ｃ）および８５９（図６ｄ）は、その電気接点のうちの２つ以上が、広く分離された応用回路接点７０４ａ、７０４ｂ、および８０４ａ、８０４ｂそれぞれに接触するように形作ることができる。応用回路接点７０４ａ、７０４ｂ、および８０４ａ、８０４ｂそれぞれの広い分離は、最小限のＩＣ表面積に適応することができる。
図６ａに示されるように、基板エリアの有効な使用を保持するのに、任意の碁盤目形状が使用されてもよい。このように、隣接した基板ユニット間にチャネルを形成することによって、ＩＣ基板ユニットがキャリア上で個別に作られたとき、基板の無駄は最小限である。ＩＣ基板ユニットの直辺の幾何学形状としては、正三角形もしくは不規則三角形、五角形、六角形、正方形、長方形などが挙げられる。
図６ｂで最もよく分かるように、ＩＣ基板ユニットおよびその上に形成されたＩＣのエッジは、曲線、凹状、または凸状であることができる。図５に示される実施形態によれば、ＩＣ基板ユニットおよびその上に形成されたＩＣのエッジ（境界）は、コード化されたエッジ外形など、セキュリティまたはトレーサビリティのための機構を組み込むことができる。ＩＣ基板ユニットおよびその上に形成されたＩＣ９５９ａ～ｉ（図６ａ）および９５９ｊ～ｒ（図６ｂ）の不規則または非従来的な形状を利用することによって、更なる簡単に認識可能なセキュリティおよびトレーサビリティの特性が提供される。
図６ｅは、Ｚ字形９５９ｓ、Ｌ字形９５９ｔ、Ｉ字形９５９ｕ、およびＣ字形９５９ｖを含む、ＩＣ基板ユニットおよびその上に形成されたＩＣの更なる直辺の非長方形形状を示している。ＩＣ基板ユニットおよびその上に形成されたＩＣの形状９５９ｓ～ｖは、あらゆる応用回路接続要件に合致するようにすることができる。ＩＣ基板ユニットおよびその上に形成されたＩＣはまた、Ｗ字形、Ｔ字形、または応用回路の構成レイアウトなどであるがそれに限定されない、応用回路の要件に適合する他の何らかの任意の形状など、代替の直辺形状の形態を取ってもよいことが想到される。
次に図９ａ、９ｂ、９ｃ、および９ｄを参照すると、図６ｅのＩＣ基板ユニットおよびその上に形成されたＩＣ９５９ｓ～ｖは、応用回路１２７２の様々な構成に適合するように選択される。ＩＣ９５９ｓ～ｖは、その電気導体パッド１２６２のうちの２つ以上が広く分離された応用回路１２７２接点に接触するように形作られる。ＩＣ９５９ｓ～ｖは、記載したように非長方形に形作られるので、応用回路１２７２が互いに非平行である場合（図９ｃおよび９ｄ）、互いに隣接していない場合（図９ａ～９ｄ）、異なる長さおよび／または幅の場合（図９ａ～９ｃ）、追加の応用回路によって互いから分離されている場合（図９ａ～９ｃ）、ならびに／あるいは応用回路の障害物１５００によって妨げられている場合（図９ｄ）など、応用回路１２７２が任意のまたは非従来的な形で配向された場合、電気導体パッド１２６２は応用回路１２７２接点に接触する。ＩＣ９５９ｓ～ｖのかかる形状は、応用回路１２７２に対する設計上の制約を取り除いて、新たな応用を容易にし、長方形ＩＣと比較して、等価の応用回路１２７２に接続するのに必要なＩＣフットプリントのサイズを低減する。このように、各ＩＣが使用するキャリア面積が少なく、キャリア１つごとに作成されるＩＣをより多くすることが可能である。したがって、ＩＣ自体のコストとともに、製造コストが低減される。形作られたＩＣ９５９ｓ～ｖは、製造中のキャリアのフットプリント有効範囲に合わせて寸法を決めることができ、ＩＣコスト低減の可能性が最大になる。この一例は、碁盤目状パターンのＩＣ形状を提供して、キャリア上における実装密度を高くすることである。碁盤目状自体が、実装密度および／またはキャリアからの除去のやりやすさに合わせて最適化されてもよい。
図９ａは、一端に第１の横方向に延びる区画１２５４と他端に第２の横方向に延びる区画１２５６とを有する絶縁橋絡部分１２５２を備える、Ｉ字形のＩＣ９５９ｕを示している。第１および第２の区画１２５２、１２５４はそれぞれ導体パッド１２６２を備える。導体パッド１２６２は、本体部分の絶縁橋絡部分１２５２によって電気的に隔離される。第１の区画１２５４は、橋絡絶縁部分１２５２の両側から横方向に延在する。第２の区画１２５６は、同様に、橋絡絶縁部分１２５２の両側から横方向に延在する。２つの導体パッド１２６２は、２つの応用回路１２７２トラック（例えば、端部部分）と電気的に接触している。間に入る２つの応用回路トラックは、導体パッド１２６２に接触する応用回路１２７２トラックの間に位置付けられる。ＩＣ９５９ｕは、導体パッド１２６２の接触を介して、応用回路１２７２トラック（例えば、端部部分）を電気的に接続するブリッジを形成して、互いに直接隣接させて配置することができない応用回路を接続させることを可能にする。この例では、ＩＣ９５９ｕは、第１の区画１２５４および第２の区画１２５６上に２つの導体パッド１２６２を有し、１つの導体パッド１２６２が本体部分の各端部に配置されて、間に入る２つの応用回路トラックによって分離された応用回路トラックに接触するが、ＩＣは、互いから電気的に隔離された２つを超える導体パッド１２６２を有することができ、本開示にしたがって、任意の数の間に入る応用回路トラックを橋絡できることが認識されるべきである。この例では、絶縁橋絡部分１２５２は、ＩＣフットプリントを低減し、コストを削減するため、本体部分の他の部分、即ち第１および第２の区画１２５４および１２５６の幅よりも狭い幅を有する。橋絡絶縁部分１２５２は、この例では均一な形状を有するが、橋絡絶縁部分１２５２はまた、橋絡絶縁部分１２５２が砂時計形状を有する場合など、本開示にしたがって不均一な形状を有してもよい。
図９ｂは、一端に第１の区画１２５４と他端に第２の区画１２５６とを有し、第１および第２の区画がそれぞれ導体パッド１２６２を配置する、本体部分を備えるＺ字形のＩＣ９５９ｓを示している。導体パッド１２６２は、本体部分の絶縁橋絡部分１２５２によって電気的に隔離される。Ｚ字形ＩＣ９５９ｓを形成するように、第１の区画１２５４は橋絡絶縁部分１２５２の一方の側から横方向に延在し、第２の区画１２５６は橋絡絶縁部分１２５２の他方の側から横方向に延在する。２つの導体パッド１２６２は、２つの応用回路１２７２トラックと接触している。間に入る２つの応用回路トラックは、導体パッド１２６２に接触する応用回路１２７２トラックの間に位置付けられる。ＩＣ９５９ｓは、導体パッド１２６２の接触を介して、応用回路１２７２トラックを電気的に接続するブリッジを形成して、互いに直接隣接させて配置することができない応用回路を接続させることを可能にする。Ｚ字形のＩＣ９５９ｓは、ＩＣのサイズを更に低減させる一方で、接点を互いからできるだけ離して配置することが可能になるように、回転させたアライメントで応用回路１２７２上に配置される。応用回路１２７２トラックは幅と分離を有する。その制約、およびできるだけ多くのＩＣをウェハ上に詰め込む必要性を所与として、これは特に有利である。
図９ｃは、橋絡絶縁部分１２５２の端部から横方向に延びる第１の区画１２５４を有する本体部分を備える、Ｌ字形のＩＣ９５９ｔを示している。Ｌ字形のＩＣ９５９ｔは、この例では、４つの導体パッド１２６２を有する。２つの導体パッド１２６２は第１の区画１２５４上に配置され、第３の導体パッド１２６２は橋絡絶縁部分１２５２と第１の区画１２５４との接合部に配置され、第４の導体パッドは、橋絡絶縁部分１２５２と第１の区画１２５４との接合部とは反対側の、橋絡絶縁部分１２５２の端部に配置される。ＩＣをＬ字形のＩＣ９５９ｔとして形作ることによって、等価の応用回路１２７２に接続するのに必要なＩＣフットプリントのサイズは、長方形のＩＣ１２７４と比較して低減されて、ウェハ１つごとにより多くのＩＣを作成することが可能になる。Ｌ字形のＩＣ９５９ｔは、４つの応用回路１２７２トラックに対するフットプリントを低減したブリッジとしての役割を果たす。
図９ｄは、より短い橋絡絶縁部分１２５２を有する、図９ｃのものの代替のＬ字形のＩＣ９５９ｔを示している（この特定の例では、橋絡は、接点の間に設けられる応用回路機構、即ちトラック、構成要素、障害物があるか否かにかかわらず、応用回路トラック１２７２または接点の間を「橋絡する」ものと理解される）。ＩＣ９５９ｔ上の４つの導体パッド１２６２は、４つの異なる応用回路トラック１２７２に接触する。２つの導体パッド１２６２は第１の区画１２５４上に配置され、第３の導体パッド１２６２は橋絡絶縁部分１２５２と第１の区画１２５４との接合部に配置され、第４の導体パッドは、橋絡絶縁部分１２５２と第１の区画１２５４との接合部とは反対側の、橋絡絶縁部分１２５２の端部に配置される。Ｌ字形のＩＣのフットプリントは、等価の応用回路を橋絡するのに必要な、等価の長方形のＩＣ１２７４よりも小さい。ＩＣのＬ字形によって、ＩＣが応用回路障害物１５００との接触を回避することが可能になるので、かかる障害物１５００を有する応用回路に対する設計上の制約が取り除かれて、応用回路設計の他の態様にとって、等価の長方形のＩＣ１２７４が非実用的または困難になる。この例では、応用回路の設計上の制約は応用回路障害物１５００であるが、別のＩＣまたは電子部品、ディスプレイ、または応用回路基板のエッジは更に、もしくは代替的に、形作られたＩＣによって克服される設計上の制約であり得ることが認識される。形作られたＩＣは、製造中のキャリア有効範囲のために単一のキャリア上に作成されるＩＣの数が最大限になって、ＩＣのコスト削減の可能性が最大になるように、碁盤目状パターンでキャリア上に配置することができる。
図９ａ～９ｄに記載される例では、絶縁ブリッジ部分１２５２、およびＩＣ本体部分の他の部分、即ち第１および第２の区画１２５４および１２５６は、９０°の角度を形成するが、０°超過および１８０°未満の角度など、他の角度が形成されてもよいことが認識されるべきである。
全ての例において、集積回路ＩＣは、橋絡部分１２５２のうちの任意の１つまたは複数に位置付けられてもよく、第１および第２の区画１２５４および１２５６ならびにＩＣは、導体パッド１２６２に電気的に接続してもよい。
かかる形作られたＩＣは、本明細書に記載する基板パターニングの方法によって製造されてもよい。あるいは、形作られたＩＣは、レーザー・ダイシングまたは機械的切断／ダイシング（例えば、「クッキー型」打抜き加工）などの方法によって、キャリア上または可撓性支持体（例えば、ＵＶリリース「ウェハ・フレーム」）上のいずれかで、任意の従来の製造方法を使用して作成され、次に個片化されてもよい。
図７ａおよび７ｂはそれぞれ、基板（図示なし）上に形成され、アパーチャ基板材料がエッチング・ステップの間にそこから除去されるアパーチャ１００３、１００３’の形態の内部境界を備える、ＩＣ１０５９、１０５９’を示している。アパーチャ１００３、１００３’は、ＩＣ１０５９、１０５９’および下にある基板に１つまたは複数の貫通穴を形成して、ガラス・キャリア１００１、１００１’を露出させる。アパーチャは、各ＩＣに１つであってもよく、または各ＩＣにパターニングされてもよく、機能上または美観上の目的のためであってもよい。図７ｃは、４つのかかる貫通穴１００３、１００３’を示しており、図示される実施形態では、接着剤１００５、１００５’がＩＣ１０５９を通って、電気接続１０１５、１０１５’にＩＣが接触する上面１００７と下面１００９との間を流れ、フレキシブルＩＣ基板ユニット１０１１を通り、ガラス・キャリア１００１に埋め込まれた電気接続１０１３，１０１３’と接触することを可能にしている。このように、ＩＣ１０５９を応用回路または他の表面に取り付けることができる。例えば、ＩＣ１０５９の形成に続いて、フレキシブルＩＣ基板ユニット１０１１およびＩＣ１０５９は、貫通穴１００３および／または１００３’が応用回路に埋め込まれた電気接続と位置合わせされるようにして、ガラス・キャリア１００１から除去され、応用回路上に配置されてもよい。導電性接着剤１００５および／または１００５’は、次に、貫通穴１００３および／または１００３’の上端部付近に適用されて、ＩＣ１０５９を通って、電気接続１０１５、１０１５’にＩＣが接触する上面１００７と下面１００９との間を流れ、フレキシブルＩＣ基板ユニット１０１１を通り、下方の応用回路に埋め込まれた電気接続１０１３、１０１３’と接触してもよい。かかる取付けは、ＩＣを反転させることなく、ＩＣの上面上の電気接続を応用回路の電気接続に接続する、便利な方法をもたらす。
図７ｄの実施形態では、貫通穴１００３の導電性接着剤１００５によって、ＩＣ１０５９の上面１００７上の電気接点１０１５とＩＣ基板ユニット１０１１の下面の電気接点１０１３との間を電気的に接続することが可能になる。導電性接着剤は、ＩＣがキャリア１００１上で取り付けられる表面上の電気接点と更に電気的に接続するように配置される。図示される実施形態では、電気接点１０１３はＩＣ基板ユニット１０１１に埋め込まれ、ガラス・キャリア１００１は接着剤が流し込まれる溝１０２１を備える。上述の例と同様に、ＩＣ１０５９は、このようにして、ガラス・キャリア１００１の代わりに応用回路または他の表面に取り付けることができるので、電気接点１０１５（ＩＣ１０５９の上面１００７）および１０１３（ＩＣ基板ユニット１０１１の下面）は、応用回路または他の表面の溝を介して、互いに、また更なる電気接続と接続される。
図１ａ～１ｆに示される実施形態において上述したように、ＩＣ基板ユニット５は、基板ユニット上におけるＩＣ９の形成が完了する前に、個別ユニットとしてキャリア１上に形成される。この実施形態では、リソグラフィ印刷技術を使用して、ポリイミド基板３がパターニングされて、複数のＩＣ接続エリア７によって互いから離隔された複数のＩＣ基板エリア５が規定される。基板３は、次に、エッチングによって除去されて、キャリア１が露出し、基板３にチャネル１１が形成される。複数のＩＣ基板ユニット５は、キャリア１上でチャネル１１によって互いから離隔される。集積回路９の層がＩＣ基板ユニット５それぞれの上に形成されて、複数の個別集積回路９が基板３上に形成され、チャネル１１によって互いから離隔される。次に、各個別ＩＣ９を個片化することができる。
そのため、特に、ＩＣ材料の厚い層が単一のステップでエッチングされる場合、ＩＣ基板ユニット５間の短い距離、即ちチャネル１１を維持する手段を取る必要がある。
特定の実施形態では、ＩＣ基板ユニット５を最初にパターニングした後、ＩＣ基板ユニットの境界の間のチャネル１１が、ＩＣ個片化段階で簡単に除去されてもよい材料で充填される。この方策は、フレキシブル基板が完全に除去されたときにＩＣ基板ユニット５間のチャネル１１が形成されるプロセスに、ならびに上述し図２に図示したように、隣接したＩＣ基板ユニット５を接続するフレキシブル基板材料が残される場合など、フレキシブル基板が部分的にのみ除去されてチャネル１１が形成されるプロセスに、適用可能である。チャネル１１は完全に、即ち基板ユニット５の上面の高さまで充填されるので、基板３およびチャネル１１は実質的に共面である。このように、ＩＣ製造中の後続の処理が改善される。ＩＣが完了すると、チャネル１１を充填するのに使用された材料およびそれらの上に堆積された層は、化学処理、例えば湿式もしくは乾式エッチングによって除去されてもよい。この代替の方策の３つの例を本明細書に記載する。
第１の例では、基板ユニット５が、基板のエッチングまたは選択的堆積によってパターニングされ規定された後、ＩＣ基板ユニット５間のチャネル１１はニッケル無電解めっきによって充填される。この例では、チャネル１１はニッケルによって充填されるが、銅、銀、金、パラジウム、または他の代替例などであるがそれらに限定されない、代替の材料がチャネルを充填できることが認識されるべきである。これによって、ウェハを実質的に平坦化することができるので、ＩＣ製造中の後続の堆積およびエッチング・ステップで生じるあらゆる有害な影響が低減されるか、または完全に排除される。ＩＣ製造が完了すると、ＩＣは、湿式エッチング、乾式エッチング、または他の適切な化学プロセスを使用して、キャリア１上で個片化されて、金属チャネル充填物およびその上に堆積された層が選択的に除去されてもよい。この例では、ニッケル無電解めっきをエッチングするのにエッチング剤を使用することができるが、他の材料用などのエッチング剤、またはアルミニウムをエッチングしない銅およびニッケル用の選択的エッチング剤など、特定の材料をエッチングし他の材料はエッチングしない選択的エッチング剤を使用できることが認識されるべきである。このように、チャネル１１のアスペクト比が大きすぎず、またチャネル１１が狭すぎないことを所与として、チャネル１１の底部がきれいにされる。
別の例では、パターニングされたＩＣ基板ユニット５の間のチャネル１１は、基板ユニット５を形成するのに使用されるポリマーとは異なるポリマーで充填される。例えば、基板ユニット５がポリエチレンナフタレート（ＮＡＰ）またはポリイミド（ＰＩ）から形成される場合、チャネル１１は、ポリメチルメタクリレート（ＰＭＭＡ）またはポリビニルアセテート（ＰＶＡ）などの異なるポリマーで充填されてもよい。本開示にしたがって、材料の更なる組み合わせを使用できることが認識されるべきである。ＩＣがＩＣ基板ユニット５上に形成されると、湿式エッチング、乾式エッチング、または他の適切な化学プロセスを使用して個片化されて、チャネル充填ポリマーを選択的に除去してもよい。ＩＣをＩＣ基板ユニット５上に形成するのに使用されるプロセスに応じて、チャネル充填ポリマーをキャッピング層（図示なし）で保護して、ＩＣ形成中にポリマーが除去されるのを防ぐのが必要なことがある。かかる任意のキャッピング層は、必要な場合、ＩＣ基板ユニット間のチャネル１１のみと位置合わせされるようにパターニングされてもよく、または更に、基板ユニット５の上面を実質的に覆ってもよい。キャッピング層は、個片化の前の適切な時点で、チャネル充填ポリマーから除去されてもよい。
更なる例では、チャネル１１は、キャリア１上で金属シード層、例えば銅シード層（図示なし）にパターニングされる。この例では、チャネル１１は、キャリア１上で金属シード層にパターニングされるが、本開示にしたがって他の金属を使用できることが認識されるべきである。このステップは、基板３がキャリア１上に堆積される前または後に行うことができ、リソグラフィ、スパッタリング、または他の任意の適切な技術などであるがそれらに限定されない、パターニング堆積技術を使用して行われる。次に、既に行われていない場合は基板３が堆積され、チャネル１１の間にパターンが形成されて、金属シード層の上に堆積された基板層にチャネル１１がエッチングされる。この例では、チャネル１１は、金属シード層の上に堆積された基板層にエッチングされるが、別の方法として、基板３は、金属シード層チャネルの間に選択的に堆積させることができる。ＩＣ基板ユニット５がキャリア上でパターニングされた後、より厚い金属層を金属シード層の上に成長させて、ＩＣ基板ユニット５間のチャネル１１が充填される。これは、化学蒸着技術、あるいは物理蒸着、電気めっき、または無電解めっきなどであるがそれらに限定されない代替の技術によって実施される。
図８ａ～８ｅは、底面接点またはチップを貫通する垂直方向の相互接続アクセス（ビア）を形成する代わりに、チャネルをパターニングし金属で充填する、上述の技術の代替例を示している。この代替例では、金属層または金属シード層１１８１の最初のパターニングは、続いて形成されるＩＣ基板ユニットの境界内の内部機構を含む。あるいは、金属シードまたは金属層の堆積は、基板ユニットおよびそれらの内部機構が形成された後に実施することができる。この例では、明瞭にするため、チャネル機構ではなく内部機構のみが示される。基板１１０３および金属または金属シード層１１８１がパターニングされ、内部機構から基板材料が取り除かれると、より厚い金属層１１８３を金属またはシード層１１８１上に成長または堆積させて、基板ユニットの上面までこれらの機構（即ち、チャネル機構もしくは内部機構）が実質的に充填される。ＩＣ１１０９の形成の後続プロセスの間、金属トラックの形態のＩＣの配線（図示なし）は、内部機構上に堆積された金属１１８３に接続されてもよい。これ（ならびに、必要な場合、更なる層の追加の堆積、個片化、およびキャリア１１０１からの分離）が完了した後、内部機構は、ＩＣの下面に「底面接点」を形成する。
図８ａを参照すると、金属または金属シード層１１８１がパターニングされ、内部機構を形成する。次に、図８ｂに示されるように、基板層１１０３が堆積され、パターニングされ、金属またはシード層１１８１の上方から除去される。続いて、図８ｃに示されるように、内部機構を基板１１０３の上面まで実質的に充填するために、より厚い金属層１１８３が金属シード層１１８１の上に堆積または成長される。次に図８ｄを参照すると、集積回路１１０９が基板１１０３および金属層１１８３表面の上に形成される。これにより、ＩＣ１１０９と金属内部機構１１８１との間に電気接続がもたらされる。図示されないが、パッドは、アンテナなどの応用回路に接続され、ＩＣ１１０９を反転させる必要なしに行うことができるので、組立てプロセス全体が単純になる。
図８ｅで分かるように、１つまたは複数の更なる金属層１１９３を、内部機構１１８１の上に構築することができる。これを行うことによって、ＩＣ１１０９の上面とＩＣ１１０９の下面との間を通る導電性機構である、「チップ貫通ビア」を作成することが可能である。これによって、ＩＣ１１０９および／または他の構成要素を、応用回路上の同じ物理的面積に、または重なり合う面積に「スタッキング」することが可能になり、それによって面積が削減され、相互接続の金属トラッキングが低減され、応用回路のコストが低減される。また、応用回路上における金属トラッキングの「クロスオーバー」の必要性が排除されて、必要な製作ステップの数が低減される。パッドは、上述したように金属が最初か、または基板が最初かのいずれかの、２つの異なる方法で製造することができる。
金属が先の方策の場合、基板１１０３にスピン塗布を施す前に、金属導体パッド１１８１がガラス・キャリア１１０１上に堆積され直接パターニングされる。次に、エリア内の導体パッドよりも小さいか同等であってもよいビアは、ポリイミド基板のための酸素プラズマ乾式エッチングなどの適切なプロセスを使用して、膜を通してエッチングされ、接続が上部ＩＣ層１１０９に作られる。これらの接続１１８３、１１９３は、エッチングされたビアの周りの上向きに傾斜した側壁を通って接続部を形成する上部金属層で、または電気／無電解めっき技術など、ビアを充填する方法によって作られる。この特定の例では、底部パッドに接続している基板のビアは、限定された領域から成ることができ、パッド１１８１はビアを超えて延在する。
あるいは、基板が先の方策を採用する場合、基板１１０３はガラス・キャリア上に堆積され、ビアは上向きの側壁でエッチングされる。次に、ビア・エッジで破断が起きないように、金属１１８３が堆積される。金属１１８３は、ガラス・キャリア１１０１に接触するように下に、また基板の頂部まで、最終的にはＩＣ１１０９の上面まで上に向けられる。底面パッド・エリアは、この方法ではビアのサイズによって規定されるので、基板は比較的大きいエッチングされた領域を有することが好ましい。
金属導体パッド・エリアのキャリアからの適切な剥離を確保するため、剥離層が金属パッドの下方に設けられ、剥離に使用されるレーザーと相互作用するように設計され、金属パッド・エリアが完全に剥離される。この例では、金属パッドはアルミニウムを含み、剥離層はチタンを含むが、本開示にしたがって、代替の接着材料を使用できることが予期される。
実施形態では、ＩＣ基板ユニットおよびその上に形成されたＩＣにおける内部境界のパターンが、更なるセキュリティおよび／またはトレーサビリティの機構を形成してもよい。
個別ＩＣ基板ユニットおよびその上に形成されたＩＣは、それらをキャリアから剥離することによって個片化される。剥離プロセスは、赤外電磁剥離プロセス、熱剥離、または機械的ピール剥離プロセスであってもよい。
キャリア上の個別ＩＣ基板ユニットおよびその上に形成されたＩＣは、個別にキャリアから剥離するか、または１つもしくは複数の隣接した個別ＩＣ基板ユニットおよびその上に形成されたＩＣにリンクさせることができる。
本明細書の説明および特許請求の範囲を通して、「備える」および「含む」という語ならびにそれらの変化形は、「～を含むがそれらに限定されない」ことを意味し、他の部分、添加物、構成要素、整数、またはステップを除外する（および除外しない）ことを意図しない。本明細書の説明および特許請求の範囲を通して、文脈による別段の要求がない限り、単数形は複数形を包含する。特に、不定冠詞が使用される場合、本明細書は、文脈による別段の要求がない限り、複数形ならびに単数形を想到するものとして理解されるべきである。
本発明の特定の態様、実施形態、または実施例と併せて記載される特徴、整数、特性、化合物、化学的部分、または基は、矛盾しない限り、本明細書に記載される他の任意の態様、実施形態、または実施例に適用可能であるものと理解されるべきである。本明細書（あらゆる添付の特許請求の範囲、要約、および図面を含む）に開示される特徴の全て、ならびに／あるいはそれに開示されるあらゆる方法またはプロセスのステップの全ては、かかる特徴および／またはステップのうちの少なくともいくつかが相互に排他的である組み合わせを除いて、任意の組み合わせで組み合わされてもよい。本発明は、あらゆる上述の実施形態の詳細に制限されない。本発明は、本明細書（あらゆる添付の特許請求の範囲、要約、および図面を含む）に開示される特徴のあらゆる新規なもの、またはあらゆる新規な組み合わせにまで、あるいはそれに開示されるあらゆる方法またはプロセスのステップのあらゆる新規なもの、またはあらゆる新規な組み合わせにまで及ぶ。
本出願と関連する本明細書と同時にまたは本明細書に先立って提出される、また本明細書とともに公衆が閲覧できる全ての論文および文献に読者の注意が向けられ、かかる論文および文献全ての内容は参照により本明細書に援用される。

Claims (18)

  1. キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスであって、
    フレキシブル基板用のキャリアを用意するステップと、
    前記キャリア上に均一な厚さのフレキシブル基板を堆積させるステップと、
    複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定するように、前記均一な厚さのフレキシブル基板をパターニングするステップと、
    前記フレキシブル基板にチャネルを形成し、前記チャネルによって前記キャリア上で互いから離隔された複数のＩＣ基板ユニットを形成するため、前記フレキシブル基板の前記厚さの第１の部分を前記ＩＣ接続エリアそれぞれの第１の部分から除去し、前記フレキシブル基板の前記厚さの第２の部分を前記ＩＣ接続エリアそれぞれの前記第１の部分よりも厚さが薄い第２の異なる部分から除去するステップ（ｉ）と、
    前記ＩＣ基板ユニットのうちの少なくとも１つの上に集積回路を直接形成するステップ（ｉｉ）と、を含み、
    ステップ（ｉ）は、ステップ（ｉｉ）に先行するプロセス。
  2. キャリア上に複数の個別集積回路（ＩＣ）を製造するプロセスであって、
    フレキシブル基板用のキャリアを用意するステップと、
    前記キャリア上に均一な厚さのフレキシブル基板を堆積させるステップと、
    複数のＩＣ接続エリアによって互いから離隔された複数のＩＣ基板エリアを規定するよ
    うに、前記均一な厚さのフレキシブル基板をパターニングするステップと、
    前記ＩＣ基板エリアのうちの少なくとも１つの上に集積回路の一部分を直接形成するステップと、
    前記フレキシブル基板にチャネルを形成し、前記チャネルによって前記キャリア上で互いから離隔された複数のＩＣ基板ユニットを形成するため、前記フレキシブル基板の前記厚さの第１の部分を前記ＩＣ接続エリアそれぞれの第１の部分から除去し、前記フレキシブル基板の前記厚さの第２の部分を前記ＩＣ接続エリアそれぞれの前記第１の部分よりも厚さが薄い第２の異なる部分から除去するステップと、
    前記ＩＣ基板エリアのうちの少なくとも１つの上における前記集積回路の直接の形成を完了させるステップと、を含むプロセス。
  3. 前記ＩＣ基板ユニットそれぞれの上に集積回路を形成することを含む、請求項１または２に記載のプロセス。
  4. 各ＩＣ基板ユニットが均一な厚さのフレキシブル基板を備える、請求項１から３のいずれか一項に記載のプロセス。
  5. 少なくとも１つのチャネルが前記ＩＣ基板ユニットそれぞれの間に形成された、複数のパターニングされたチャネルを前記キャリア上で形成するように、前記フレキシブル基板の前記厚さ全体を前記ＩＣ接続エリアそれぞれの一部分から除去することを含む、請求項１から４のいずれか一項に記載のプロセス。
  6. 少なくとも１つのチャネルが前記ＩＣ基板ユニットそれぞれの間に形成される、複数のパターニングされたチャネルを前記キャリア上に形成するように、前記ＩＣ接続エリアそれぞれに沿って前記フレキシブル基板の前記厚さ全体を除去するのと残すのとを順に行うことによって、前記ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む、請求項１から５のいずれか一項に記載のプロセス。
  7. 前記フレキシブル基板の前記厚さの第１の部分を前記ＩＣ接続エリアそれぞれの第１の部分から除去するのと、前記フレキシブル基板の前記厚さの第２の部分を前記ＩＣ接続エリアそれぞれの前記第１の部分よりも厚さが薄い第２の異なる部分から除去するのとを順に行うことによって、前記ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む、または少なくとも１つのチャネルが前記ＩＣ基板ユニットそれぞれの間に形成される、複数のパターニングされたチャネルを前記キャリア上に形成するように、前記ＩＣ接続エリアそれぞれに沿って前記フレキシブル基板の前記厚さ全体を除去するのと前記フレキシブル基板の厚さの一部を除去するのとを順に行うことによって、前記ＩＣ接続エリアの隣接したＩＣ基板ユニット間に切取り線を形成することを含む、請求項１から５のいずれか一項に記載のプロセス。
  8. 前記チャネルに隣接した前記ＩＣ基板ユニットから離隔された、前記フレキシブル基板の少なくとも１つの構造を前記チャネル内に有するチャネルを形成するように、前記フレキシブル基板の前記厚さ全体を前記ＩＣ接続エリアそれぞれの一部分から除去することによって、少なくとも１つの構造を前記ＩＣ接続エリアに形成することを含む、請求項１から５のいずれか一項に記載のプロセス。
  9. 前記キャリア上の前記ＩＣ基板ユニットの形状が均一であるか、または前記ＩＣ基板ユニットが多角形である、請求項１から８のいずれか一項に記載のプロセス。
  10. 前記キャリア上の前記ＩＣ基板ユニットのうちの少なくとも１つにおける少なくとも１つのエッジが、少なくとも１つのくぼみを備えるか、または前記エッジが一連のくぼみを備える、請求項１から９のいずれか一項に記載のプロセス。
  11. 前記キャリアが剛性である、請求項１から１０のいずれか一項に記載のプロセス。
  12. 前記キャリアが可撓性であるか、または前記キャリアが可撓性剥離テープである、請求項１から１０のいずれか一項に記載のプロセス。
  13. 前記フレキシブル基板の少なくとも一部分が前記ＩＣ接続エリアから除去されて、前記キャリア上の所定の位置にあるパターンでチャネルが形成され、かつ／または前記パターンが、前記キャリアの前記エッジ間を延在する一連の交差するチャネルで形成され、かつ／または前記チャネルのパターンが前記キャリア全体にわたって均一である、または前記チャネルのパターンが前記キャリア全体にわたって不均一である、請求項１０に記載のプロセス。
  14. 前記フレキシブル基板が単一層で形成される、または前記フレキシブル基板が、中間層によって互いから離隔された２つのポリマー基板層を備える、層状構造を備える、請求項１から１３のいずれか一項に記載のプロセス。
  15. 前記フレキシブル基板材料が、ポリマー、またはポリイミド、ポリエチレン・テレフタレート（ＰＥＴ）、パリレン、ベンゾシクロブテン、Ｃｙｔｏｐ（商標）、ネガ型エポキシ樹脂フォトレジスト、水素シルセスキオキサン（ＨＳＱ）、およびポリアリールエーテルエーテルケトン（ＰＥＥＫ）のうちの１つまたは複数、または金属酸化物、金属リン酸塩、金属硫酸塩、金属硫化物、金属窒化物、金属酸窒化物、無機絶縁体、およびスピン加工可能なガラスのうちの１つまたは複数を含む、請求項１から１４のいずれか一項に記載のプロセス。
  16. 前記キャリアと前記フレキシブル基板との間の境界面が、前記フレキシブル基板を前記キャリアに直接接着することによって形成される、請求項１から１５のいずれか一項に記載のプロセス。
  17. 前記境界面が中間層を備え、かつ／または前記中間層が接着剤を備え、かつ／または前記中間層がチタン金属を含み、かつ／または前記中間層がパターニングされる、請求項１６に記載のプロセス。
  18. 前記キャリア上におけるＩＣ形成プロセスの完了後、前記ＩＣ基板ユニットそれぞれを前記キャリアから剥離することによって、前記ＩＣ基板ユニットを個片化するステップを含む、請求項１から１７のいずれか一項に記載のプロセス。
JP2020539740A 2018-01-30 2019-01-30 フレキシブル基板上の集積回路の製造プロセス Active JP7442194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1801457.1A GB201801457D0 (en) 2018-01-30 2018-01-30 Integrated circuit manufacturing process and apparatus
GB1801457.1 2018-01-30
PCT/GB2019/050243 WO2019150093A1 (en) 2018-01-30 2019-01-30 Integrated circuit on flexible substrat manufacturing process

Publications (2)

Publication Number Publication Date
JP2021512485A JP2021512485A (ja) 2021-05-13
JP7442194B2 true JP7442194B2 (ja) 2024-03-04

Family

ID=61558315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539740A Active JP7442194B2 (ja) 2018-01-30 2019-01-30 フレキシブル基板上の集積回路の製造プロセス

Country Status (8)

Country Link
US (2) US11462575B2 (ja)
EP (1) EP3747062A1 (ja)
JP (1) JP7442194B2 (ja)
KR (1) KR102579734B1 (ja)
CN (1) CN111937172A (ja)
GB (3) GB201801457D0 (ja)
TW (1) TW201941335A (ja)
WO (1) WO2019150093A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2566030B (en) * 2017-08-30 2023-01-04 Pragmatic Printing Ltd Integrated circuit handling process and apparatus
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
CN116314041A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 承载基板、应用其的封装结构及封装元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268666A (ja) 2007-04-23 2008-11-06 Fujifilm Corp 素子の製造方法及びそれを用いた表示装置の製造方法
JP2014149517A (ja) 2013-01-08 2014-08-21 Japan Display Inc 表示装置の製造方法
WO2015008658A1 (ja) 2013-07-16 2015-01-22 東洋紡株式会社 フレキシブル電子デバイスの製造方法
US20150333221A1 (en) 2014-05-15 2015-11-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
JP2015537371A (ja) 2012-10-04 2015-12-24 ネーデルランツェ・オルガニザツィ・フォール・トゥーヘパスト−ナトゥールウェテンシャッペイク・オンデルズーク・テー・エン・オーＮｅｄｅｒｌａｎｄｓｅ Ｏｒｇａｎｉｓａｔｉｅ Ｖｏｏｒ Ｔｏｅｇｅｐａｓｔ−Ｎａｔｕｕｒｗｅｔｅｎｓｃｈａｐｐｅｌｉｊｋ Ｏｎｄｅｒｚｏｅｋ Ｔｎｏ 担体上の解放可能な基板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6075280A (en) 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
US6214703B1 (en) * 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
KR100749016B1 (ko) * 1999-10-19 2007-08-14 아메리칸 캘카어 인코포레이티드 사용자 선호도에 기초한 효과적인 내비게이션 기술
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6521513B1 (en) 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2006114574A (ja) 2004-10-13 2006-04-27 Nitto Denko Corp 配線回路基板の製造方法
TWI377880B (en) 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
WO2009048061A1 (ja) * 2007-10-09 2009-04-16 Hitachi Chemical Company, Ltd. 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
PL2392198T3 (pl) 2009-01-30 2019-09-30 Imec Vzw Rozciągliwe urządzenie elektroniczne oraz sposób jego wytwarzania
WO2010086416A1 (en) 2009-01-30 2010-08-05 Imec Stretchable electronic device
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US8168474B1 (en) 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
US9196688B2 (en) 2013-03-05 2015-11-24 Infineon Technologies Americas Corp. Delamination and crack prevention in III-nitride wafers
US9257423B2 (en) 2013-11-26 2016-02-09 Stmicroelectronics Pte. Ltd. Method to provide the thinnest and variable substrate thickness for reliable plastic and flexible electronic device
US9423345B2 (en) * 2014-06-24 2016-08-23 International Business Machines Corporation Chemical sensors based on plasmon resonance in graphene
US9681558B2 (en) * 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US9811588B1 (en) * 2015-03-31 2017-11-07 EMC IP Holding Company LLC Methods and apparatus for generating causality matrix and impacts using graph processing
EP3514847A1 (en) 2015-04-13 2019-07-24 Royole Corporation Support and detachment of flexible substrates
DE102015109186A1 (de) * 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
US20170053873A1 (en) 2015-08-19 2017-02-23 Huilong Zhu Flexible integrated circuit devices and methods for manufacturing the same
KR101674629B1 (ko) * 2015-11-13 2016-11-09 광주과학기술원 태양전지 제조 방법
WO2017154235A1 (ja) * 2016-03-10 2017-09-14 鴻海精密工業股▲ふん▼有限公司 可撓性電子デバイスの製造方法
JP6550034B2 (ja) * 2016-12-06 2019-07-24 矢崎総業株式会社 コネクタ
US10580932B2 (en) * 2016-12-21 2020-03-03 Nichia Corporation Method for manufacturing light-emitting device
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268666A (ja) 2007-04-23 2008-11-06 Fujifilm Corp 素子の製造方法及びそれを用いた表示装置の製造方法
JP2015537371A (ja) 2012-10-04 2015-12-24 ネーデルランツェ・オルガニザツィ・フォール・トゥーヘパスト−ナトゥールウェテンシャッペイク・オンデルズーク・テー・エン・オーＮｅｄｅｒｌａｎｄｓｅ Ｏｒｇａｎｉｓａｔｉｅ Ｖｏｏｒ Ｔｏｅｇｅｐａｓｔ−Ｎａｔｕｕｒｗｅｔｅｎｓｃｈａｐｐｅｌｉｊｋ Ｏｎｄｅｒｚｏｅｋ Ｔｎｏ 担体上の解放可能な基板
JP2014149517A (ja) 2013-01-08 2014-08-21 Japan Display Inc 表示装置の製造方法
WO2015008658A1 (ja) 2013-07-16 2015-01-22 東洋紡株式会社 フレキシブル電子デバイスの製造方法
US20150333221A1 (en) 2014-05-15 2015-11-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer

Also Published As

Publication number Publication date
WO2019150093A1 (en) 2019-08-08
US20220359579A1 (en) 2022-11-10
GB202206332D0 (en) 2022-06-15
KR20200112920A (ko) 2020-10-05
GB2571203A (en) 2019-08-21
TW201941335A (zh) 2019-10-16
GB2571203B (en) 2022-07-06
GB2603735B (en) 2022-12-14
US20210036034A1 (en) 2021-02-04
CN111937172A (zh) 2020-11-13
GB2603735A (en) 2022-08-10
US11990484B2 (en) 2024-05-21
US11462575B2 (en) 2022-10-04
KR102579734B1 (ko) 2023-09-20
JP2021512485A (ja) 2021-05-13
EP3747062A1 (en) 2020-12-09
GB201801457D0 (en) 2018-03-14
GB201901234D0 (en) 2019-03-20

Similar Documents

Publication Publication Date Title
US11417605B2 (en) Reconstituted substrate for radio frequency applications
US11990484B2 (en) Integrated circuit on flexible substrate manufacturing process
KR102625123B1 (ko) 반도체 디바이스 어셈블리
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
EP1739747A2 (en) Semiconductor chip and method of manufacturing the same
US8178421B2 (en) Method of fabricating semiconductor device
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
KR101901988B1 (ko) 반도체 패키지의 제조 방법
CN103021921A (zh) 用于制造集成电路系统的方法
US20210280520A1 (en) Formation method of chip package with fan-out structure
US11289396B2 (en) Sensing component encapsulated by an encapsulation layer with a roughness surface having a hollow region
US9947552B2 (en) Structure and formation method of chip package with fan-out structure
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
KR100280068B1 (ko) 반도체 장치 및 그 제조 방법
US20060073675A1 (en) Semiconductor device and method of manufacturing thereof
US8242616B1 (en) Method for manufacturing semiconductor device and molded structure
JP2006080399A (ja) 半導体装置および半導体装置の製造方法
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
JP2003243395A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7442194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150