CN117855240B - 一种bsi图像传感器及其制备方法 - Google Patents
一种bsi图像传感器及其制备方法 Download PDFInfo
- Publication number
- CN117855240B CN117855240B CN202410257175.4A CN202410257175A CN117855240B CN 117855240 B CN117855240 B CN 117855240B CN 202410257175 A CN202410257175 A CN 202410257175A CN 117855240 B CN117855240 B CN 117855240B
- Authority
- CN
- China
- Prior art keywords
- device wafer
- stress
- oxide layer
- bonding surface
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000009826 distribution Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种BSI图像传感器及其制备方法，制备方法包括以下步骤：提供器件晶圆和载体晶圆，器件晶圆包括第一键合面，载体晶圆包括第二键合面；在第一键合面上依次形成第一氧化层、应力膜层和第二氧化层；器件晶圆和载体晶圆进行键合，且第二氧化层朝向所述第二键合面设置。本发明通过在器件晶圆的第一键合面上增设一应力膜层可以取得意料不到的技术效果：可以降低器件晶圆因设计造成的翘曲度，有利于器件晶圆和载体晶圆之间键合工艺的正常进行，从而提升了键合成功率；同时可以有效降低BSI图像传感器在键合前和键合后的翘曲度，简化了现有技术中繁琐的工艺流程，减少了这些工艺所需要的设备，从而降低了成本。
Description
技术领域
本发明涉及半导体制作技术领域，特别涉及一种BSI图像传感器及其制备方法。
背景技术
BSI（背面式，backside illumination）图像传感器是将器件晶圆（Device wafer）和载体晶圆（carrier wafer）进行键合而成的。
如图1和图2所示，在键合前，由于器件晶圆1的设计原因，即金属互连结构中的金属层数，以及布局模式（Layout pattern）的原因，在器件晶圆1表面的x方向和y方向上由于图案密度的差异，导致x方向和y方向上的翘曲度不同，从而导致器件晶圆1翘曲度过大，进而无法键合。
如图3所示，器件晶圆和载体晶圆键合后需要从背面对所述器件晶圆减薄，并在减薄后的晶圆背面制备DTI（深沟槽隔离，Deep Trench Isolation ）结构11和金属格栅结构12，该过程也会导致键合后晶圆的翘曲度过大，从而在制备金属格栅结构的光刻机台中出现真空吸附异常的问题，导致正常工艺无法进行。
发明内容
本发明的目的在于，提供一种BSI图像传感器及其制备方法，可以有效降低键合前的器件晶圆的翘曲度，同时降低键合晶圆的翘曲度。
为了解决以上问题，本发明提供一种BSI图像传感器的制备方法，包括以下步骤：
提供器件晶圆和载体晶圆，所述器件晶圆包括第一键合面，所述载体晶圆包括第二键合面；
在所述第一键合面上依次形成第一氧化层、应力膜层和第二氧化层；
所述器件晶圆和载体晶圆进行键合，且所述第二氧化层朝向所述第二键合面设置。
可选的，形成应力膜层的方法包括：
通过沉积工艺在所述第一氧化层上形成应力膜层。
进一步的，形成应力膜层之后还包括：
在所述应力膜层上形成图形化的光刻胶层，图形化的所述光刻胶层具有条形的多个图案，所有所述图案的延伸方向与所述器件晶圆的翘曲方向相同；
以图形化的所述光刻胶为掩膜，刻蚀所述应力膜层，以将所述图案转移到所述应力膜层中，此时，所述应力膜层中包括多个长条状的应力条，所述应力条的延伸方向与所述翘曲方向相同。
可选的，所述应力条的分布密集程度与所述器件晶圆的翘曲度呈正比。
可选的，所述应力膜层为氮化硅膜层或氧化物膜层。
可选的，所述第一氧化层的材料为二氧化硅，所述第一氧化层的厚度为3000Å~6000Å。
可选的，所述第二氧化层的材料为二氧化硅， 所述第二氧化层的厚度为10000Å~20000Å。
另一方面，本发明提供一种BSI图像传感器，包括载体晶圆，所述载体晶圆包括第二键合面，所述载体晶圆上依次形成有第二氧化层、应力膜层、第一氧化层和器件晶圆，所述器件晶圆包括第一键合面，所述第二氧化层朝向所述第二键合面设置。
可选的，所述应力膜层包括沿预设方向上平行设置的多个应力条。
进一步的，所述应力条的分布密集程度与所述器件晶圆的翘曲度呈正比。
与现有技术相比，本发明具有意想不到的技术效果：
本发明提供一种BSI图像传感器及其制备方法，所述制备方法包括以下步骤：提供器件晶圆和载体晶圆，所述器件晶圆包括第一键合面，所述载体晶圆包括第二键合面；在所述第一键合面上依次形成第一氧化层、应力膜层和第二氧化层；所述器件晶圆和载体晶圆进行键合，且所述第二氧化层朝向所述第二键合面设置。本发明通过在所述器件晶圆的第一键合面上增设一应力膜层可以取得意料不到的技术效果：可以降低所述器件晶圆因设计造成的翘曲度，有利于所述器件晶圆和载体晶圆之间键合工艺的正常进行，从而提升了键合成功率；同时可以有效降低BSI图像传感器在键合前和键合后的翘曲度，简化了现有技术中繁琐的工艺流程，减少了这些工艺所需要的设备，从而降低了成本。
附图说明
图1为现有技术中器件晶圆和载体晶圆键合前的结构示意图；
图2为现有技术中器件晶圆的布局结构示意图；
图3为现有技术中器件晶圆和载体晶圆键合后形成DTI结构和金属格栅结构的示意图；
图4为本发明一实施例提供BSI图像传感器的简单结构示意图；
图5为本发明一实施例提供BSI图像传感器的制备方法的流程示意图；
图6为本发明一实施例提供的器件晶圆形成第二氧化层后的结构示意图；
图7为本发明一实施例器件晶圆和载体晶圆键合后的结构示意图；
图8为本发明一实施例应力条根据翘曲度分布情况。
其中，图1-3中：1-器件晶圆；11-DTI结构；12-金属格栅结构；
图4和图8中：
100-衬底；100a-第一键合面；100b-背面；110-外延层；120-金属互连结构；210-第一氧化层；220-应力膜层；221-应力条；230-第二氧化层；300-载体晶圆；300a-第二键合面。
具体实施方式
以下将对本发明的一种BSI图像传感器及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图5所示，本实施例提供一种BSI图像传感器的制备方法，包括以下步骤：
步骤S1：提供器件晶圆和载体晶圆300，所述器件晶圆包括第一键合面100a，所述载体晶圆300包括第二键合面300a；
步骤S2：在所述第一键合面100a上依次形成第一氧化层、应力膜层220和第二氧化层230；
步骤S3：所述器件晶圆和载体晶圆300进行键合，且所述第二氧化层230朝向所述第二键合面300a设置。
如图4所示，本实施例通过在所述器件晶圆的第一键合面上增设一应力膜层可以降低所述器件晶圆因设计造成的翘曲度，有利于所述器件晶圆和载体晶圆之间键合工艺的正常进行，从而提升了键合成功率；同时可以有效降低BSI图像传感器在键合前和键合后的翘曲度，简化了现有技术中繁琐的工艺流程，减少了这些工艺所需要的设备，从而降低了成本。
以下结合附图4-图7对本实施例提供的一种BSI图像传感器的制备方法进行详细说明。
如图6所示，首先执行步骤S1，提供器件晶圆和载体晶圆300，所述器件晶圆包括第一键合面100a，所述载体晶圆300包括第二键合面300a。所述器件晶圆还包括背面100b，所述第一键合面100a和背面100b相对设置。
所述器件晶圆包括衬底100，依次位于所述衬底100上的外延层110和金属互连结构120。由于所述器件晶圆的金属互连结构120的金属层数以及所述器件晶圆的布局等设计的问题，使得所述器件晶圆存在翘曲的问题，即所述器件晶圆整体朝向所述第一键合面100a翘曲，此时所述第一键合面100a为内陷面，即第一键合面100a的中心位置内陷，或者，所述器件晶圆整体朝向所述背面100b翘曲，此时所述背面100b为内陷面，即所述背面100b的中心位置内陷。如图2所示，所述器件晶圆的第一键合面100a为内陷面时，由于x方向和y方向的布局不均匀，使得所述器件晶圆在xy所组成的坐标平面的某一方向上翘曲尤为严重，例如xy所组成的坐标平面与y方向呈45°夹角的方向等。
请继续参阅图6，接着执行步骤S2，在所述第一键合面100a上依次形成第一氧化层、应力膜层220和第二氧化层230。
本步骤具体包括：
首先，通过沉积工艺在所述第一键合面100a上形成第一氧化层，所述第一氧化层的材料为二氧化硅，所述第一氧化层的厚度为3000A~6000A。
接着，通过沉积工艺在所述第一氧化层上形成应力膜层220，所述应力膜层220的应力大于400Mpa。所述应力膜层220例如是氮化硅膜层或氧化物膜层。随着所述应力膜层220的厚度增大，所述器件晶圆的翘曲度越小，例如小于100μm，也就是说，所述应力膜层220的厚度与解决翘曲度的能力呈正比。
所述应力膜层220的应力大小以及所述应力膜层220的厚度可以根据所述翘曲度需求有目的地调整。所述应力膜层220作为所述器件晶圆的应力提供层，给所述器件晶圆提供高应力，使得所述器件晶圆像柔性材料层一样依附在所述应力膜层220的表面，这样所述应力膜层220作为应力支撑层，使得所述器件晶圆的横截面与所述应力膜层220的表面平行，且尽可能不弯曲成为一个平面，即不翘曲，因此，所述应力膜层220可以调整所述第一键合面100a的界面，使得该界面的形貌发生变化。本步骤通过在所述器件晶圆的第一键合面100a上增设一应力膜层220，使得其可以降低所述器件晶圆因设计造成的翘曲度，有利于所述器件晶圆和载体晶圆300之间键合工艺的正常进行，从而提升了键合成功率。
可选的，沿所述器件晶圆的翘曲方向，在所述应力膜层220上形成图形化的光刻胶层，图形化的所述光刻胶层具有条形的多个图案，所有所述图案的延伸方向与所述翘曲方向相同；以图形化的所述光刻胶为掩膜，刻蚀所述应力膜层220，以将图案转移到所述应力膜层220中，此时应力膜层220中包括多个长条状的应力条211，所述应力条211的延伸方向与所述翘曲方向相同。所有所述应力条211的分布密集程度与所述器件晶圆的翘曲度呈正比，即所述器件晶圆的整体翘曲度越大，所有所述应力条211的分布越密集，所述器件晶圆的整体翘曲度越小，则所有所述应力条211的分布越稀疏；进一步的，所述器件晶圆的翘曲度分布不均匀即局部区域翘曲度小，剩余区域翘曲度大，则在局部区域所述应力条211的分布稀疏，在剩余区域所述应力条211的分布密集，若翘曲度是在某个范围内逐渐变化的，那么应力条211也可以随着翘曲度的逐渐变大分布密度逐渐密集，随着翘曲度的逐渐变小分布密度逐渐稀疏。如图8所示，例如晶圆在键合面沿y方向翘曲，使得所有应力条211沿x方向间隔平行设置多排应力条，且每个应力条211的延伸方向均沿y方向设置，且x方向上，翘曲度大的地方（例如晶边区域）的每排相邻应力条211之间间距小（即密集设置），在翘曲度小的地方（例如中心区域）相邻应力条211的间距大（即稀疏设置）；又例如器件晶圆在键合面的四周均存在翘曲，那么所有应力条211呈网格网设置，且在翘曲度小的地方每个网格的面积大，在翘曲度大的地方每个网格的面积小。
这样，所述应力条211调整所述器件晶圆的第一键合面100a的形貌，即本步骤可以针对翘曲方向进行针对性地改善。
接着，通过沉积工艺在所述第一氧化层和应力膜层220上形成第二氧化层230上。也就是说，在形成应力膜层220之后直接形成第二氧化层230时，所述第二氧化层230覆盖所述应力膜层220，在形成应力条211之后形成第二氧化层230时，所述覆盖所述应力条211以及所述应力条211暴露出的第一氧化层。
其中，所述第二氧化层230的材料为二氧化硅，所述第二氧化层230的厚度为10000Å~20000Å。
接着，采用CMP（Chemical Mechanical Polishing，化学机械抛光）工艺，并通过调整CMP的压力参数，对所述第二氧化层230表面进行平坦化处理，以优化所述应力膜层220的应力带来的器件晶圆的键合面的形貌变化。
如图7所示，接着执行步骤S3，所述器件晶圆和载体晶圆300进行键合，且所述第二氧化层230朝向所述第二键合面300a设置，以获得键合晶圆。所述键合晶圆在所述器件晶圆和载体晶圆300之间的键合界面上增设一应力膜层220，增加了所述键合晶圆的强度，降低了后续在键合晶圆上形成DTI结构和金属格栅结构等工艺对键合晶圆形变的影响，降低了BSI图像传感器在键合后的翘曲度，并将金属格栅结构前的翘曲度降低超40%，即将小于450μm的翘曲度降低至小于250μm的翘曲度，从而提高了工艺稳定性。
接着，从所述背面100b，对所述器件晶圆进行减薄处理，去除所述器件晶圆的衬底100，并沿厚度方向保留所述外延层110的至少部分。
接着，在减薄后的所述背面100b上，依次形成DTI结构和金属格栅结构。由于所述应力膜层220增加了键合晶圆的强度，本步骤对所述键合晶圆形变的影响较小，从而降低了BSI图像传感器的翘曲度。
本步骤仅需要在键合界面上形成一应力膜层220，就可以有效降低BSI图像传感器在键合前和键合后的翘曲度，简化了现有技术中繁琐的工艺流程，减少了这些工艺所需要的设备，从而降低了成本。
请参阅图7，本实施例还提供一种BSI图像传感器，包括载体晶圆，所述载体晶圆包括第二键合面300a，所述载体晶圆上依次形成有第二氧化层230、应力膜层220、第一氧化层和器件晶圆，所述器件晶圆包括第一键合面100a，所述第二氧化层230朝向所述第二键合面300a设置。
所述器件晶圆由下至上依次包括金属互连结构120和外延层110，所述外延层110上依次设置有DTI结构和金属格栅结构。
其中，所述应力膜层220的应力大于400Mpa。
可选的，所述应力膜层220包括沿预设方向上平行设置的应力条211，所述应力条211的延伸方向与所述翘曲方向相同，所有所述应力条211的分布密集程度与所述器件晶圆的翘曲度呈正比，即所述器件晶圆的整体翘曲度越大，所有所述应力条211的分布越密集，所述器件晶圆的整体翘曲度越小，则所有所述应力条211的分布越稀疏；进一步的，所述器件晶圆的翘曲度分布不均匀即局部区域翘曲度小，剩余区域翘曲度大，则在局部区域所述应力条211的分布稀疏，在剩余区域所述应力条211的分布密集，若翘曲度是在某个范围内逐渐变化的，那么应力条211也可以随着翘曲度的逐渐变大分布密度逐渐密集，随着翘曲度的逐渐变小分布密度逐渐稀疏。例如晶圆在键合面沿第一方向翘曲，使得所有应力条211沿第二方向间隔平行设置，且每个应力条211的延伸方向均沿第一方向设置，且第二方向上，翘曲度大的地方相邻应力条211之间间距大，在翘曲度小的地方相邻应力条211的间距小；又例如器件晶圆在键合面的四周均存在翘曲，那么所有应力条211呈网格网设置，且在翘曲度小的地方每个网格的面积大，在翘曲度大的地方每个网格的面积小。
综上所述，本发明提供一种BSI图像传感器及其制备方法，所述制备方法包括以下步骤：提供器件晶圆和载体晶圆，所述器件晶圆包括第一键合面，所述载体晶圆包括第二键合面；在所述第一键合面上依次形成第一氧化层、应力膜层和第二氧化层；所述器件晶圆和载体晶圆进行键合，且所述第二氧化层朝向所述第二键合面设置。本发明通过在所述器件晶圆的第一键合面上增设一应力膜层可以取得意料不到的技术效果：可以降低所述器件晶圆因设计造成的翘曲度，有利于所述器件晶圆和载体晶圆之间键合工艺的正常进行，从而提升了键合成功率；同时可以有效降低BSI图像传感器在键合前和键合后的翘曲度，简化了现有技术中繁琐的工艺流程，减少了这些工艺所需要的设备，从而降低了成本。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种BSI图像传感器的制备方法，其特征在于，包括以下步骤：
提供器件晶圆和载体晶圆，所述器件晶圆包括第一键合面，所述载体晶圆包括第二键合面；
在所述第一键合面上依次形成第一氧化层和应力膜层；
在所述应力膜层上形成图形化的光刻胶层，图形化的所述光刻胶层具有条形的多个图案，所有所述图案的延伸方向与所述器件晶圆的翘曲方向相同；
以图形化的所述光刻胶为掩膜，刻蚀所述应力膜层，以将所述图案转移到所述应力膜层中，此时，所述应力膜层中包括多个长条状的应力条，所述应力条的延伸方向与所述翘曲方向相同；
在所述第一氧化层和应力膜层上形成第二氧化层；
所述器件晶圆和载体晶圆进行键合，且所述第二氧化层朝向所述第二键合面设置。
2.如权利要求1所述的BSI图像传感器的制备方法，其特征在于，形成应力膜层的方法包括：
通过沉积工艺在所述第一氧化层上形成应力膜层。
3.如权利要求1所述的BSI图像传感器的制备方法，其特征在于，所述应力条的分布密集程度与所述器件晶圆的翘曲度呈正比。
4.如权利要求1所述的BSI图像传感器的制备方法，其特征在于，所述应力膜层为氮化硅膜层或氧化物膜层。
5.如权利要求1~4中任一项所述的BSI图像传感器的制备方法，其特征在于，所述第一氧化层的材料为二氧化硅，所述第一氧化层的厚度为3000Å~6000Å。
6.如权利要求1~4中任一项所述的BSI图像传感器的制备方法，其特征在于，所述第二氧化层的材料为二氧化硅，所述第二氧化层的厚度为10000Å~20000Å。
7.一种BSI图像传感器，其特征在于，包括载体晶圆，所述载体晶圆包括第二键合面，所述载体晶圆上依次形成有第二氧化层、应力膜层、第一氧化层和器件晶圆，所述器件晶圆包括第一键合面，所述第二氧化层朝向所述第二键合面设置，所述应力膜层包括沿预设方向上平行设置的多个应力条。
8.如权利要求7所述的BSI图像传感器，其特征在于，所述应力条的分布密集程度与所述器件晶圆的翘曲度呈正比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410257175.4A CN117855240B (zh) | 2024-03-07 | 2024-03-07 | 一种bsi图像传感器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410257175.4A CN117855240B (zh) | 2024-03-07 | 2024-03-07 | 一种bsi图像传感器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117855240A CN117855240A (zh) | 2024-04-09 |
| CN117855240B true CN117855240B (zh) | 2024-05-24 |
Family
ID=90535017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410257175.4A Active CN117855240B (zh) | 2024-03-07 | 2024-03-07 | 一种bsi图像传感器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117855240B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041272A (ja) * | 1996-07-23 | 1998-02-13 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| CN104555907A (zh) * | 2015-01-29 | 2015-04-29 | 苏州晶方半导体科技股份有限公司 | 键合方法以及键合结构 |
| WO2017173637A1 (zh) * | 2016-04-07 | 2017-10-12 | 格科微电子（上海）有限公司 | 采用背面深沟槽隔离的背照式图像传感器的制作方法 |
| CN109273472A (zh) * | 2018-09-21 | 2019-01-25 | 德淮半导体有限公司 | Bsi图像传感器及其形成方法 |
| CN110379805A (zh) * | 2019-07-25 | 2019-10-25 | 豪威科技(上海)有限公司 | 图像传感器晶圆、芯片及其制作方法 |
| US10490589B1 (en) * | 2018-09-21 | 2019-11-26 | Ningbo Semiconductor International Corporation | Image sensor module and method for forming the same |
| CN111710646A (zh) * | 2020-05-15 | 2020-09-25 | 长江存储科技有限责任公司 | 一种多晶圆划片方法及半导体结构 |
| CN111834279A (zh) * | 2020-06-29 | 2020-10-27 | 中国科学院上海微系统与信息技术研究所 | 一种临时键合和解键合方法、载片结构及应用 |
| CN114334622A (zh) * | 2021-12-14 | 2022-04-12 | 全球能源互联网研究院有限公司 | 一种利用薄膜沉积补偿形变进行晶圆直接键合的方法 |
| CN115036204A (zh) * | 2022-05-07 | 2022-09-09 | 上海华力集成电路制造有限公司 | 通过降低晶圆翘曲度提高bsi工艺稳定性的方法 |
| CN117096163A (zh) * | 2022-05-12 | 2023-11-21 | 格科半导体(上海)有限公司 | 图像传感器及其形成方法 |
| WO2024041122A1 (zh) * | 2022-08-22 | 2024-02-29 | 湖南三安半导体有限责任公司 | 高电子迁移率晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8395213B2 (en) * | 2010-08-27 | 2013-03-12 | Acorn Technologies, Inc. | Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer |
| EP2600389B1 (en) * | 2011-11-29 | 2020-01-15 | IMEC vzw | Method for bonding semiconductor substrates |
| US20160050379A1 (en) * | 2014-08-18 | 2016-02-18 | Apple Inc. | Curved Light Sensor |
| WO2023122513A1 (en) * | 2021-12-20 | 2023-06-29 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonding and debonding of elements |
-
2024
- 2024-03-07 CN CN202410257175.4A patent/CN117855240B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041272A (ja) * | 1996-07-23 | 1998-02-13 | Toshiba Microelectron Corp | 半導体装置の製造方法 |
| CN104555907A (zh) * | 2015-01-29 | 2015-04-29 | 苏州晶方半导体科技股份有限公司 | 键合方法以及键合结构 |
| WO2017173637A1 (zh) * | 2016-04-07 | 2017-10-12 | 格科微电子（上海）有限公司 | 采用背面深沟槽隔离的背照式图像传感器的制作方法 |
| CN109273472A (zh) * | 2018-09-21 | 2019-01-25 | 德淮半导体有限公司 | Bsi图像传感器及其形成方法 |
| US10490589B1 (en) * | 2018-09-21 | 2019-11-26 | Ningbo Semiconductor International Corporation | Image sensor module and method for forming the same |
| CN110379805A (zh) * | 2019-07-25 | 2019-10-25 | 豪威科技(上海)有限公司 | 图像传感器晶圆、芯片及其制作方法 |
| CN111710646A (zh) * | 2020-05-15 | 2020-09-25 | 长江存储科技有限责任公司 | 一种多晶圆划片方法及半导体结构 |
| CN111834279A (zh) * | 2020-06-29 | 2020-10-27 | 中国科学院上海微系统与信息技术研究所 | 一种临时键合和解键合方法、载片结构及应用 |
| CN114334622A (zh) * | 2021-12-14 | 2022-04-12 | 全球能源互联网研究院有限公司 | 一种利用薄膜沉积补偿形变进行晶圆直接键合的方法 |
| CN115036204A (zh) * | 2022-05-07 | 2022-09-09 | 上海华力集成电路制造有限公司 | 通过降低晶圆翘曲度提高bsi工艺稳定性的方法 |
| CN117096163A (zh) * | 2022-05-12 | 2023-11-21 | 格科半导体(上海)有限公司 | 图像传感器及其形成方法 |
| WO2024041122A1 (zh) * | 2022-08-22 | 2024-02-29 | 湖南三安半导体有限责任公司 | 高电子迁移率晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117855240A (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814885A (en) | Very dense integrated circuit package | |
| JP3556647B2 (ja) | 半導体素子の製造方法 | |
| US4881257A (en) | Deformation free X-ray exposure mask for X-ray lithography | |
| JPH04253322A (ja) | ３つのレジスト層を利用した平坦化方法 | |
| CN102799060B (zh) | 虚设图案以及形成虚设图案的方法 | |
| US20060216905A1 (en) | Structure and method for placement, sizing and shaping of dummy structures | |
| JP2002118235A (ja) | 半導体装置、半導体製造方法、および半導体製造用マスク | |
| KR100429111B1 (ko) | 반도체 장치 및 더미 패턴의 배치 방법 | |
| CN117855240B (zh) | 一种bsi图像传感器及其制备方法 | |
| CN111403389A (zh) | 三维存储器件结构及形成方法 | |
| TW202147547A (zh) | 半導體封裝基材精細節距金屬凸塊及強化結構 | |
| US6548325B2 (en) | Wafer thickness compensation for interchip planarity | |
| US20210175204A1 (en) | Method for manufacturing electronic chips | |
| US6444371B1 (en) | Prevention of die loss to chemical mechanical polishing | |
| JPH11186119A (ja) | 半導体基板の製造方法 | |
| US4962056A (en) | Method of manufacturing from a semiconductor wafer a dielectric substrate including mutually insulated and separated island regions, and a method of manufacturing semiconductor elements from the dielectric substrate | |
| KR100898220B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP3175619B2 (ja) | 半導体基板の製造方法 | |
| CN111383992B (zh) | 半导体器件的制造方法 | |
| CN106569386B (zh) | 光罩及利用所述光罩进行多芯片同时制备的方法 | |
| US20230282472A1 (en) | Wafer and method of processing wafer | |
| CN212084974U (zh) | 半导体晶片 | |
| EP3855493A1 (en) | Methods of manufacturing ic devices on wafers, associated wafers and reticles | |
| EP4210093A1 (en) | Preparation method for through silicon via structure, and through silicon via structure | |
| TWI768860B (zh) | 沉積製程控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |