CN111403389A - 三维存储器件结构及形成方法 - Google Patents

三维存储器件结构及形成方法 Download PDF

Info

Publication number
CN111403389A
CN111403389A CN202010190575.XA CN202010190575A CN111403389A CN 111403389 A CN111403389 A CN 111403389A CN 202010190575 A CN202010190575 A CN 202010190575A CN 111403389 A CN111403389 A CN 111403389A
Authority
CN
China
Prior art keywords
dummy pattern
memory device
dimensional memory
storage
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010190575.XA
Other languages
English (en)
Other versions
CN111403389B (zh
Inventor
李思晢
张磊
高晶
曾凡清
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010190575.XA priority Critical patent/CN111403389B/zh
Publication of CN111403389A publication Critical patent/CN111403389A/zh
Application granted granted Critical
Publication of CN111403389B publication Critical patent/CN111403389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种三维存储器件结构及形成方法，所述形成方法的特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。本发明在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。

Description

三维存储器件结构及形成方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种三维存储器件结构及形成方法。
背景技术
在3D NAND存储器的工艺制程中，随着堆叠层数的不断增加，沟道孔的刻蚀深宽比也随之增加，这导致刻蚀工艺难度也随之增大。
目前，为了解决因堆叠层数增加而导致的刻蚀工艺窗口减小的问题，已有制程采用两步刻蚀形成沟道孔的工艺。通过两次刻蚀得到的两个通孔上下相连以构成沟道孔。这将大幅降低沟道孔刻蚀工艺的难度，提升刻蚀工艺窗口。
然而，上述工艺却对光刻的对准提出了新的要求。在上述工艺中，设计为上下相连的两个通孔需要在其形成过程中实现准确的对准，以形成完整的沟道孔。通孔的精确对准主要依靠在通孔光刻过程中对于对准图形的对准实现。对准图形一般设置于晶圆的切割道中，而切割道中所沉积的介质层材料与器件区材料的热膨胀系数往往存在较大差异。上述差异将导致在热处理等工艺过程后，因应力的不平衡而导致对准图形的位置出现较大偏移。该偏移将严重影响通孔光刻的对准，进而影响器件性能和产品良率。
因此，有必要提出一种新的三维存储器件结构及形成方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器件结构及形成方法，用于解决现有技术中对准图形因热处理过程偏移而影响光刻对准的问题。
为实现上述目的及其它相关目的，本发明提供了一种三维存储器件结构的形成方法，其特征在于，在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。
作为本发明的一种可选方案，所述虚设图形结构和所述存储堆叠结构具有相同的交替层堆叠结构。
作为本发明的一种可选方案，所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。
作为本发明的一种可选方案，所述虚设图形结构和所述存储堆叠结构的周边部分形成有台阶结构。
作为本发明的一种可选方案，所述虚设图形结构和所述存储堆叠结构的形成过程包括如下步骤：
在所述虚设图形结构和所述存储堆叠结构之间的空隙及上方沉积覆盖介质层；
通过光刻和刻蚀去除所述虚设图形结构和所述存储堆叠结构中除所述台阶结构所在区域外的其他区域上方的所述覆盖介质层；
通过化学机械研磨去除高于所述虚设图形结构和所述存储堆叠结构顶部的部分所述覆盖介质层。
作为本发明的一种可选方案，所述虚设图形结构的至少一条中心线通过相邻的至少一个所述存储堆叠结构的中心区域。
本发明还提供了一种三维存储器件结构，其特征在于：包括：
基底；
形成于所述基底上的多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔；
形成于所述基底上的虚设图形结构，所述虚设图形结构位于所述切割道中；
形成于所述虚设图形结构与所述存储堆叠结构之间的光刻对准图形。
作为本发明的一种可选方案，所述虚设图形结构和所述存储堆叠结构具有相同的交替层堆叠结构。
作为本发明的一种可选方案，所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。
作为本发明的一种可选方案，所述虚设图形结构和所述存储堆叠结构的周边部分形成有台阶结构。
作为本发明的一种可选方案，所述虚设图形结构的至少一条中心线通过相邻的至少一个所述存储堆叠结构的中心区域。
如上所述，本发明提供一种三维存储器件结构及形成方法，具有以下有益效果：
本发明通过引入一种新的三维存储器件结构及形成方法，在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。
附图说明
图1显示为现有技术中晶圆表面三维存储器件排列的局部区域的俯视图。
图2显示为图1中A区域沿BB’方向的截面示意图。
图3显示为本发明实施例一中提供的晶圆表面三维存储器件排列的局部区域的俯视图。
图4显示为图3中C区域沿DD’方向的截面示意图。
图5显示为本发明实施例一中在两层通孔刻蚀后上下对准得到沟道孔结构的截面示意图。
图6显示为本发明实施例一中在基底上形成虚设图形结构和存储堆叠结构的截面示意图。
图7显示为本发明实施例一中在虚设图形结构和存储堆叠结构之间的空隙及上方沉积覆盖介质层的截面示意图。
图8显示为本发明实施例一中去除虚设图形结构和存储堆叠结构中除台阶结构所在区域外的其他区域上方的覆盖介质层后的截面示意图。
图9显示为本发明实施例二中提供的晶圆表面三维存储器件排列的局部区域的俯视图。
图10显示为本发明实施例二中提供的晶圆表面三维存储器件排列的局部区域的俯视图。
图11显示为本发明实施例二中提供的晶圆表面三维存储器件排列的局部区域的俯视图。
元件标号说明
100 基底
101 存储堆叠结构
102 切割道
103 光刻对准图形
104 覆盖介质层
200 基底
201 存储堆叠结构
201a 台阶结构
202 切割道
203 光刻对准图形
204 覆盖介质层
205 虚设图形结构
205a 台阶结构
206 第二存储堆叠结构
207 第一通孔
208 第二通孔
301 存储堆叠结构
302 切割道
303 光刻对准图形
305 虚设图形结构
401 存储堆叠结构
402 切割道
403 光刻对准图形
405 虚设图形结构
501 存储堆叠结构
502 切割道
503 光刻对准图形
505 虚设图形结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
如图1所示，是现有工艺中晶圆表面三维存储器件排列的局部区域的俯视图。图2是图1中A区域沿BB’方向的截面示意图。其中，晶圆的基底100上形成有多个呈阵列排布的存储堆叠结构101，各个所述存储堆叠结构101通过切割道102进行分隔，光刻对准图形103形成于所述切割道102中。在所述存储堆叠结构101中形成第一层通孔时，以所述光刻对准图形103作为对准标记进行光刻对准。在采用两步刻蚀通孔形成沟道孔的工艺中，还要在当前的所述存储堆叠结构101上继续堆叠第二层存储堆叠结构，并在后续的第二层通孔等光刻工艺中，通过对所述光刻对准图形103进行对准，确保两层通孔上下对齐，以形成完整的沟道孔结构。
然而，在两层通孔的光刻工艺之间，因制程要求还必须引入退火等热处理工艺，这会使所述光刻对准图形103的位置产生偏移。如图2所示，填充所述切割道102的覆盖介质层104一般为以TEOS为原料经化学气相沉积得到的致密性较低的二氧化硅层，而所述存储堆叠结构101则由氮化硅层和氧化硅层交替堆叠形成，两者的热膨胀系数存在较大差异。在热处理过程中，因热膨胀差异而产生的应力将使所述光刻对准图形103沿C方向发生偏移。这将导致后续光刻对准时，因所述光刻对准图形103的偏移而使光刻对准出现偏差，进而导致两层通孔上下难以对齐，使沟道孔产生缺陷，影响器件性能。
请参阅图3至图8，本实施例提供了一种三维存储器件结构的形成方法，其特征在于：在基底200上形成有多个存储堆叠结构201，相邻的所述存储堆叠结构201之间通过设置切割道202进行分隔，在所述切割道202中形成有虚设图形结构205，光刻对准图形203形成于所述虚设图形结构205与所述存储堆叠结构201之间。
如图3所示，是本发明提供的晶圆表面三维存储器件排列的局部区域的俯视图。图4是图3中C区域沿DD’方向的截面示意图。从图3和图4中可以看出，本发明在所述切割道202中引入了所述虚设图形结构205，并将所述光刻对准图形203设置于所述虚设图形结构205与所述存储堆叠结构201之间，而覆盖介质层204则覆盖填充所述虚设图形结构205与所述存储堆叠结构201之间未被占据的其他空间。通过图4可以看出，在所述光刻对准图形203的左右两侧被基本相同的结构所包围，当晶圆进行热处理时，其左右两侧结构因热膨胀而产生的应力相当并相互抵消，这将确保所述光刻对准图形203在热处理过程后不会发生较大的位移，使光刻对准精度维持在较高水平，使两层通孔上下对准得到的沟道孔不出现错位缺陷，进而提升器件性能。
如图5所示，是本实施例中在两层通孔刻蚀后上下对准得到沟道孔结构的截面示意图。其中，所述存储堆叠结构201中通过刻蚀形成有多个第一通孔207，所述存储堆叠结构201的上方形成有第二存储堆叠结构206，其膜层结构和所述存储堆叠结构201相同，在所述第二存储堆叠结构206中通过刻蚀形成有多个第二通孔208，其与所述第一通孔207一一对齐，以形成沟道孔结构。从图5中可以看出，所述第一通孔207和所述第二通孔208在进行光刻时，都以所述光刻对准图形203作为对准标记进行光刻对准，而本发明由于引入了所述虚设图形结构205，避免了所述光刻对准图形203因热处理等工艺过程出现偏移，所述第一通孔207和所述第二通孔208能够准确的上下对齐，形成没有错位缺陷的沟道孔结构。
需要指出的是，本发明对于所述光刻对准图形203不因热处理过程而发生偏移的改善效果并不仅限于本实施例所述的所述第一通孔207和所述第二通孔208的光刻对准过程。在热处理工艺之后的任意以所述光刻对准图形203作为对准标记的光刻工艺都能因本发明所实施工艺的效果而改善其光刻对准精度。此外，本实施例中，所述光刻对准图形203以沟槽形式设置于所述基底200上，而在本发明的其他实施案例中，所述光刻对准图形还可以以其他任意可能的结构出现，其位置也不限于所述基底200所在的层，也可以位于在所述基底200上方的任意可能供后续光刻进行对准的层中。上述变化并不影响本发明对于改善光刻对准图形因热处理过程而偏移的技术效果。还需要指出的是，在所述存储堆叠结构201上堆叠所述第二存储堆叠结构206时，在所述虚设图形结构205的上方也可以选择形成或者不形成具有相同结构的第二层虚设图形结构，这取决于热处理过程发生的节点以及所述光刻对准图形所在的层，只要能够确保所述光刻对准图形的两侧具有相同的膜层结构或者热膨胀特性即可。
作为示例，如图4所示，所述虚设图形结构205和所述存储堆叠结构201具有相同的交替层堆叠结构。可选地，所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。在本实施例中，所述虚设图形结构205和所述存储堆叠结构201都具有相同层数的氮化硅层和氧化硅层交替堆叠形成，这确保了两者具有相同的热膨胀特性，使位于两者之间的所述光刻对准图形203因热处理过程而所受的应力相互抵消，不会出现影响光刻对准的偏移。在本发明的其他设施案例中，所述虚设图形结构205的材质和结构也可以设为与所述存储堆叠结构201不同，只要确保其具有与所述存储堆叠结构201相同或相近的热膨胀特性即可。
作为示例，如图4所示，所述虚设图形结构205和所述存储堆叠结构201的周边部分形成有台阶结构。具体地，所述虚设图形结构205的周边部分形成有台阶结构205a，而所述存储堆叠结构201的周边部分形成有台阶结构201a。
作为示例，所述虚设图形结构205和所述存储堆叠结构201的形成过程包括如下步骤：
在所述基底200上形成交替层堆叠结构；
通过刻蚀同步形成包含所述台阶结构的所述虚设图形结构205和所述存储堆叠结构201，如图6所示。
具体地，在本实施例中，通过化学气相沉积等成膜方法在所述基底200上沉积由氮化硅层和氧化硅层交替堆叠形成的交替层堆叠结构，并通过光刻和刻蚀同步形成包含所述台阶结构的所述虚设图形结构205和所述存储堆叠结构201。其中，为了形成台阶结构，刻蚀过程还包括多次对刻蚀掩膜的修整和台阶刻蚀过程。上述工艺过程确保了所述虚设图形结构205和所述存储堆叠结构201具有相同的交替层堆叠结构。而在本发明的其他实施案例中，所述虚设图形结构205和所述存储堆叠结构201也可以是通过不同工艺步骤先后形成的，这并不影响本发明的技术效果。
作为示例，如图4、图6至图8所示，在形成所述虚设图形结构205和所述存储堆叠结构201后，还包括如下步骤：
在所述虚设图形结构205和所述存储堆叠结构201之间的空隙及上方沉积覆盖介质层204，如图6至图7所示；
通过光刻和刻蚀去除所述虚设图形结构205和所述存储堆叠结构201中除所述台阶结构所在区域外的其他区域上方的所述覆盖介质层204，如图8所示；
通过化学机械研磨去除高于所述虚设图形结构205和所述存储堆叠结构201顶部的部分所述覆盖介质层204，如图4所示。
具体地，如图6所示，是在所述基底200上形成包含所述台阶结构的所述虚设图形结构205和所述存储堆叠结构201的截面示意图。如图7所示，在所述虚设图形结构205和所述存储堆叠结构201之间的空隙及上方沉积覆盖介质层204。由于所述虚设图形结构205和所述存储堆叠结构201的起伏形貌，其上方的覆盖介质层204也具有与之相应的起伏形貌，需要通过化学机械研磨对于晶圆表面不平的起伏形貌进行平坦化。本发明为了减少化学机械研磨过程中不同区域负载的不均匀性，提升化学机械研磨的工艺效果，对所述虚设图形结构205和所述存储堆叠结构201中除所述台阶结构所在区域外的其他区域上方的所述覆盖介质层204都进行了移除。如图8所示，通过光刻和刻蚀部分所述覆盖介质层204，打开了所述虚设图形结构205和所述存储堆叠结构201中除所述台阶结构所在区域外的其他区域。这样，化学机械研磨仅需要去除残余部分的所述覆盖介质层204，且其在所述虚设图形结构205和所述存储堆叠结构201的不同区域上所要研磨去除的覆盖介质层部分的材质和结构相近，这将大幅提升化学机械研磨的工艺表现。如图4所示，是化学机械研磨后得到的平坦化的截面示意图。从图4中可以看出，不论是在所述存储堆叠结构201的表面还是在所述切割道202的表面都得到了良好的平坦化，没有残留异常缺陷。图4仅为化学机械研磨后的理想状态，实际工艺后部分区域的所述覆盖介质层204可能会因化学机械研磨而产生凹陷。还需要指出的是，所述虚设图形结构205和所述存储堆叠结构201的顶部膜层在刻蚀和化学机械研磨时应具备停止层的功能，以防止刻蚀和化学机械研磨损伤下方膜层结构。
本实施例通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。
实施例二
请参阅图9至图11，本实施例提供了一种三维存储器件结构的形成方法。相比实施例一，本实施例进一步对所述虚设图形结构的布局设计进行了限定。
作为示例，如图9所示，所述虚设图形结构305的至少一条中心线通过相邻的至少一个所述存储堆叠结构301的中心区域。具体地，在图9中，通过所述虚设图形结构305的一条中心线也通过了其左侧和右侧的所述存储堆叠结构301的中心区域。所述中心区域包含所述存储堆叠结构301的中心点及其邻近区域。进一步地，所述虚设图形结构305的至少一条中心线通过相邻的至少一个所述存储堆叠结构301的中心点。通过上述设置，能够进一步平衡所述光刻对准图形303附近的应力，消除热处理过程引发的应力影响，防止所述光刻对准图形303出现偏移。在图9中，垂直方向的所述切割道302的面积较大，而水平方向的所述切割道302的面积较小，因此对于设置于垂直方向的所述切割道302中的所述光刻对准图形303，仅需要在垂直方向的所述切割道302中设置所述虚设图形结构305即可。
作为示例，如图10所示，垂直方向以及水平方向的所述切割道402的面积都较大，且都设有所述光刻对准图形403。因此，在图10中，在两个方向上的所述切割道402中，都设置了对应的所述虚设图形结构405，且所述虚设图形结构405的至少一条中心线通过相邻的至少一个所述存储堆叠结构401的中心区域。
需要指出的是，所述虚设图形结构在所述切割道中的排列和分布还可以根据实际需要进行灵活调整。如图11所示，相比图10的情况，图11中的所述虚设图形结构505可以看做是多个重复图形相互连接后得到的长程有序的图形阵列。在单个所述存储堆叠结构501周围邻近的部分虚设图形结构505的对称中心线仍然通过其中心区域，并对所述切割道502中设置的所述光刻对准图形503起到了应力平衡的作用。
实施例三
请参阅图3至图4，本实施例提供了一种三维存储器件结构，其特征在于：包括：
基底200；
形成于所述基底200上的多个存储堆叠结构201，相邻的所述存储堆叠结构201之间通过设置切割道202进行分隔；
形成于所述基底200上的虚设图形结构205，所述虚设图形结构205位于所述切割道202中；
形成于所述虚设图形结构205与所述存储堆叠结构201之间的光刻对准图形203。
如图3和图4所示，本实施例所提供的三维存储器件结构在所述切割道202中引入了所述虚设图形结构205，并将所述光刻对准图形203设置于所述虚设图形结构205与所述存储堆叠结构201之间，而覆盖介质层204则覆盖填充所述虚设图形结构205与所述存储堆叠结构201之间未被占据的其他空间。通过在所述光刻对准图形203的左右两侧被基本相同的结构所包围，当晶圆进行热处理时，其左右两侧结构因热膨胀而产生的应力相当并相互抵消，这将确保所述光刻对准图形203在热处理过程后不会发生较大的位移，使光刻对准精度维持在较高水平，使两层通孔上下对准得到的沟道孔不出现错位缺陷，进而提升器件性能。本实施例中所述三维存储器件结构的具体形成过程可以参考实施例一。
作为示例，如图4所示，所述虚设图形结构205和所述存储堆叠结构201具有相同的交替层堆叠结构。可选地，所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。而填充所述切割道202的覆盖介质层204则由TEOS化学气相沉积得到的二氧化硅层构成。
作为示例，如图4所示，所述虚设图形结构205和所述存储堆叠结构201的周边部分形成有台阶结构。具体地，所述虚设图形结构205的周边部分形成有台阶结构205a，而所述存储堆叠结构201的周边部分形成有台阶结构201a。
作为示例，如图9所示，所述虚设图形结构305的至少一条中心线通过相邻的至少一个所述存储堆叠结构301的中心区域。
综上所述，本发明提供了一种三维存储器件结构及形成方法，所述形成方法的特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。本发明在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种三维存储器件结构的形成方法，其特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。
2.根据权利要求1所述的三维存储器件结构的形成方法，其特征在于：所述虚设图形结构和所述存储堆叠结构具有相同的交替层堆叠结构。
3.根据权利要求2所述的三维存储器件结构的形成方法，其特征在于：所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。
4.根据权利要求2所述的三维存储器件结构的形成方法，其特征在于：所述虚设图形结构和所述存储堆叠结构的周边部分形成有台阶结构。
5.根据权利要求4所述的三维存储器件结构的形成方法，其特征在于：所述虚设图形结构和所述存储堆叠结构的形成过程包括如下步骤：
在所述基底上形成交替层堆叠结构；
通过刻蚀同步形成包含所述台阶结构的所述虚设图形结构和所述存储堆叠结构。
6.根据权利要求5所述的三维存储器件结构的形成方法，其特征在于：在形成所述虚设图形结构和所述存储堆叠结构后，还包括如下步骤：
在所述虚设图形结构和所述存储堆叠结构之间的空隙及上方沉积覆盖介质层；
通过光刻和刻蚀去除所述虚设图形结构和所述存储堆叠结构中除所述台阶结构所在区域外的其他区域上方的所述覆盖介质层；
通过化学机械研磨去除高于所述虚设图形结构和所述存储堆叠结构顶部的部分所述覆盖介质层。
7.根据权利要求1所述的三维存储器件结构的形成方法，其特征在于：所述虚设图形结构的至少一条中心线通过相邻的至少一个所述存储堆叠结构的中心区域。
8.一种三维存储器件结构，其特征在于：包括：
基底；
形成于所述基底上的多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔；
形成于所述基底上的虚设图形结构，所述虚设图形结构位于所述切割道中；
形成于所述虚设图形结构与所述存储堆叠结构之间的光刻对准图形。
9.根据权利要求8所述的三维存储器件结构，其特征在于：所述虚设图形结构和所述存储堆叠结构具有相同的交替层堆叠结构。
10.根据权利要求9所述的三维存储器件结构，其特征在于：所述交替层堆叠结构由氮化硅层和氧化硅层交替堆叠形成。
11.根据权利要求9所述的三维存储器件结构，其特征在于：所述虚设图形结构和所述存储堆叠结构的周边部分形成有台阶结构。
12.根据权利要求8所述的三维存储器件结构，其特征在于：所述虚设图形结构的至少一条中心线通过相邻的至少一个所述存储堆叠结构的中心区域。
CN202010190575.XA 2020-03-18 2020-03-18 三维存储器件结构及形成方法 Active CN111403389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010190575.XA CN111403389B (zh) 2020-03-18 2020-03-18 三维存储器件结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010190575.XA CN111403389B (zh) 2020-03-18 2020-03-18 三维存储器件结构及形成方法

Publications (2)

Publication Number Publication Date
CN111403389A true CN111403389A (zh) 2020-07-10
CN111403389B CN111403389B (zh) 2023-05-12

Family

ID=71430983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010190575.XA Active CN111403389B (zh) 2020-03-18 2020-03-18 三维存储器件结构及形成方法

Country Status (1)

Country Link
CN (1) CN111403389B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法
CN113391529A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
CN114326338A (zh) * 2021-12-31 2022-04-12 长江存储科技有限责任公司 半导体结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358594A1 (en) * 2016-06-13 2017-12-14 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignmnent control feature
CN109844955A (zh) * 2019-01-10 2019-06-04 长江存储科技有限责任公司 用于减小三维存储器件中的应力的结构和方法
US20190280001A1 (en) * 2018-03-09 2019-09-12 Sandisk Technologies Llc Three-dimensional memory device containing replacement contact via structures and method of making the same
CN110649031A (zh) * 2019-11-27 2020-01-03 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版
CN110690161A (zh) * 2019-12-10 2020-01-14 长江存储科技有限责任公司 存储器及其制作方法
CN110690197A (zh) * 2019-10-29 2020-01-14 福建省晋华集成电路有限公司 一种半导体对位结构及半导体基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170358594A1 (en) * 2016-06-13 2017-12-14 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignmnent control feature
US20190280001A1 (en) * 2018-03-09 2019-09-12 Sandisk Technologies Llc Three-dimensional memory device containing replacement contact via structures and method of making the same
CN109844955A (zh) * 2019-01-10 2019-06-04 长江存储科技有限责任公司 用于减小三维存储器件中的应力的结构和方法
CN110690197A (zh) * 2019-10-29 2020-01-14 福建省晋华集成电路有限公司 一种半导体对位结构及半导体基板
CN110649031A (zh) * 2019-11-27 2020-01-03 长江存储科技有限责任公司 一种三维存储器及其制备方法、一种光刻掩膜版
CN110690161A (zh) * 2019-12-10 2020-01-14 长江存储科技有限责任公司 存储器及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法
CN113391529A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
CN113391529B (zh) * 2021-06-16 2022-07-26 长江存储科技有限责任公司 半导体结构及其形成方法
CN114326338A (zh) * 2021-12-31 2022-04-12 长江存储科技有限责任公司 半导体结构及其制备方法
CN114326338B (zh) * 2021-12-31 2023-10-13 长江存储科技有限责任公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN111403389B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN111403389B (zh) 三维存储器件结构及形成方法
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
KR100470086B1 (ko) 반도체 장치 및 그 제조 방법
US8343875B2 (en) Methods of forming an integrated circuit with self-aligned trench formation
JPH04253322A (ja) ３つのレジスト層を利用した平坦化方法
KR20150137025A (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
US20100285654A1 (en) Semiconductor device having reduced die-warpage and method of manufacturing the same
US7449792B2 (en) Pattern registration mark designs for use in photolithography and methods of using the same
US20230411435A1 (en) Semiconductor device and manufacturing method therefor, and chip bonding structure
KR100500934B1 (ko) 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법
US11217457B2 (en) Method of fabricating a semiconductor device
KR100429111B1 (ko) 반도체 장치 및 더미 패턴의 배치 방법
KR100901054B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR20020052960A (ko) 반도체장치의 제조방법 및 반도체장치의 설계방법
US8471335B2 (en) Semiconductor structure with alignment control mask
US6642598B2 (en) Semiconductor device
CN112071852B (zh) 三维存储器结构及其制备方法
TW201506529A (zh) 產生佈局圖案的方法
KR950009889B1 (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US20230402314A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2010232669A (ja) 半導体装置及び半導体製造方法
CN114326338B (zh) 半导体结构及其制备方法
US8722535B2 (en) Pattern forming method, mold and data processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant