CN102122671B - 后通孔互联型圆片级mosfet封装结构及实现方法 - Google Patents
后通孔互联型圆片级mosfet封装结构及实现方法 Download PDFInfo
- Publication number
- CN102122671B CN102122671B CN 201110033785 CN201110033785A CN102122671B CN 102122671 B CN102122671 B CN 102122671B CN 201110033785 CN201110033785 CN 201110033785 CN 201110033785 A CN201110033785 A CN 201110033785A CN 102122671 B CN102122671 B CN 102122671B
- Authority
- CN
- China
- Prior art keywords
- chip
- hole
- line layer
- mosfet
- wafer level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种后通孔互联型圆片级MOSFET封装结构及实现方法,在芯片本体(1-1)正面设置有芯片源电极(2-1)和芯片栅电极(2-2);在芯片本体、芯片源电极和芯片栅电极正面设置有芯片表面保护层(3);在芯片本体、芯片源电极、芯片栅电极和芯片表面保护层的表面设置有正面线路层(4);在正面线路层和芯片表面保护层表面设置有线路表面保护层(5);在正面线路层表面设置有焊球(7);在芯片本体正面和背面贯穿有芯片通孔(1-2);在所述芯片本体背面设置有线路层(6),以及在芯片通孔内填充有线路层(6),且填充于芯片通孔的线路层与芯片通孔侧壁直接接触、以及与正面线路层形成互联。本发明具有高性能的封装结构,以及实现这种结构具有高生产效率、低封装成本的工艺方法。
Description
技术领域
本发明涉及一种圆片级芯片尺寸封装结构及实现方法。属于半导体封装技术领域。
背景技术
MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性,近年来受到越来越多的关注。MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能,散热性能的好坏又主要取决于封装形式。然而传统MOSFET封装主要是TO、SOT、SOP、QFN、QFP等形式,这类封装都是将芯片包裹在塑封体内,无法将芯片工作时产生的热量及时导走或散去,制约了MSOFET性能提升。而且塑封本身增加了器件尺寸,不符合半导体向轻、薄、短、小方向发展的要求。就封装工艺而言,这类封装都是基于单颗芯片进行,存在生产效率低、封装成本高的问题。
圆片级芯片尺寸封装(Wafer Level Chip Scale Packaging)是一种新型封装技术,封装后芯片是裸芯片,尺寸完全等同于芯片尺寸,而且是基于整个晶圆进行的批量封装。如果能够将圆片级芯片尺寸封装技术引入到MOSFET领域,不仅可以提升MOSFET性能、缩小封装尺寸,而且可以提高生产效率、降低封装成本。
MOSFET芯片的源极(Source)和栅极(Gate)位于芯片正面,需要在芯片背面或者内部设置金属层作为芯片的漏极(Drain)。但要实现圆片级芯片尺寸封装,还需要将设置的金属层漏极引到芯片正面,与源极和栅极形成同侧分布。通过在芯片正面形成金属线路、以及在硅通孔内填充金属并与正面的金属线路互联,这样既可以起到形成芯片漏极,又可以将形成的芯片漏极引到芯片正面的作用。
发明内容
本发明的目的在于克服传统MOSFET封装结构及其实现方法的不足,提供一种具有高性能的后通孔圆片级MOSFET封装结构及具有高生产效率和低封装成本的实现方法。
本发明的目的是这样实现的:一种后通孔互联型圆片级MOSFET封装结构,包括芯片本体,在芯片本体正面设置有芯片源电极和芯片栅电极;在芯片本体、芯片源电极和芯片栅电极正面设置有芯片表面保护层;在芯片本体、芯片源电极、芯片栅电极和芯片表面保护层的表面设置有正面线路层;在正面线路层和芯片表面保护层表面设置有线路表面保护层;在正面线路层表面设置有焊球;在芯片本体正面和背面贯穿有芯片通孔;在芯片本体背面设置有线路层,以及在芯片通孔内填充有线路层,且填充于芯片通孔的线路层与芯片通孔侧壁直接接触、以及与正面线路层形成互联。
本发明后通孔互联型圆片级MOSFET封装结构的实现方法,所述封装过程的起点为带有芯片源电极、芯片栅电极和芯片表面保护层的晶圆,通过下列过程得到封装后的MOSFET芯片:
1)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺,形成正面线路层;
2)、通过光刻工艺形成线路表面保护层;
3)、通过减薄、光刻、硅刻蚀以及光刻胶剥离工艺,形成芯片通孔;
4)、通过金属淀积工艺如溅射、蒸发或镀膜,形成线路层;
5)、通过印刷焊料或电镀焊料或植放焊球、然后回流的方法形成焊球;
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片。
本发明的有益效果是:
(1)本发明通过形成与通孔壁及芯片背面直接相连的线路层作为作为芯片的漏极,得到了比较大的漏极面积,提升了芯片的电流承载能力;线路层起到散热片作用,提高了芯片工作时的散热效果;并且孔内线路层将所形成的漏极与芯片正面线路层连接,从而实现了在芯片正面通过焊球与外界进行互联,这种结构缩短了芯片与外界互联距离,也增强了芯片导电、导热效果。
(2)相比于传统MOSFET封装,本发明提出的封装方法是基于整个晶圆进行的,而不是基于单颗进行的;所以具有生产效率高、封装成本低的特点。
附图说明
图1为本发明后通孔互联型圆片级MOSFET封装结构的切面示意图。
图2、图3和图4分别为图1中互联部分A的几种细节结构的切面示意图。
图5为晶圆切割分离成单颗封装芯片示意图。
图6为图5中B处相邻芯片各有一排通孔情况下,切割位置位于通孔之间示意图。通过图6的方式得到图2、图3切面示意图所示互联结构。
图7为图5中B处相邻芯片间仅有一排通孔情况下,切割位置位于通孔内示意图。通过图7的方式得到图4切面示意图所示互联结构。
图中附图标记:
芯片本体1-1、芯片通孔1-2、背面1-3、芯片源(source)电极2-1、芯片栅(gate)电极2-2、芯片表面保护层3、正面线路层4、线路表面保护层5、线路层6、焊球7、通孔内由于只是半填充金属而形成的空腔6-1、芯片8、切割位置C。
具体实施方式
参见图1,图1为本发明后通孔互联型圆片级MOSFET封装结构的切面示意图。由图1可以看出,本发明后通孔互联型圆片级MOSFET封装结构,包括芯片本体1-1、芯片通孔1-2、芯片源电极2-1、芯片栅电极2-2、芯片表面保护层3、正面线路层4、线路表面保护层5、焊球7和线路层6。芯片源电极2-1和芯片栅电极2-2设置于芯片本体1-1正面,芯片表面保护层3设置于芯片本体1-1、芯片源电极2-1和芯片栅电极2-2正面;正面线路层4设置于芯片本体1-1、芯片源电极2-1、芯片栅电极2-2和芯片表面保护层3表面;线路表面保护层5设置于正面线路层4和芯片表面保护层3表面;焊球7设置于正面线路层4表面;芯片通孔1-2贯穿于芯片本体1-1正面和背面;线路层6设置于芯片本体1-1背面,以及在芯片通孔1-2内填充有线路层6,且填充于芯片通孔1-2的线路层与芯片通孔1-2侧壁直接接触、及与正面线路层4形成互联。
图2、图3和图4分别为图1中互联部分A的几种细节结构的切面示意图。其中,图2特征是是芯片通孔1-2是全孔、且线路层6没有密闭芯片通孔1-2,而是留有空腔6-1;图3特征是是芯片通孔1-2是全孔、且线路层6密闭芯片通孔1-2,没有留空腔;图4特征是芯片通孔1-2是半孔,且线路层6没有密闭芯片通孔1-2,而是留有空腔6-1。
封装过程的起点为带有芯片源电极2-1、芯片栅电极2-2和芯片表面保护层3的晶圆,通过下列过程得到封装后的MOSFET芯片:
1)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺,形成正面线路层;
2)、通过光刻工艺形成线路表面保护层;
3)、通过减薄、光刻、硅刻蚀以及光刻胶剥离工艺,形成芯片通孔;
4)、通过金属淀积工艺如溅射、蒸发或镀膜,形成线路层;
5)、通过印刷焊料或电镀焊料或植放焊球、然后回流的方法形成焊球;
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片。参见图5。图6为图5中相邻芯片各有一排通孔情况下,切割位置位于通孔之间示意图。通过图6的方式得到图2、图3切面示意图所示互联结构。图7为图5中相邻芯片间仅有一排通孔情况下,切割位置位于通孔内示意图。通过图7的方式得到图4切面示意图所示互联结构。
Claims (5)
1.一种后通孔互联型圆片级MOSFET封装结构的实现方法,所述封装结构包括芯片本体(1-1),其特征在于:在所述芯片本体(1-1)正面设置有芯片源电极(2-1)和芯片栅电极(2-2);在芯片本体(1-1)、芯片源电极(2-1)和芯片栅电极(2-2)正面设置有芯片表面保护层(3);在芯片本体(1-1)、芯片源电极(2-1)、芯片栅电极(2-2)和芯片表面保护层(3)的表面设置有正面线路层(4);在正面线路层(4)和芯片表面保护层(3)表面设置有线路表面保护层(5);在正面线路层(4)表面设置有焊球(7);在芯片本体(1-1)正面和背面贯穿有芯片通孔(1-2);在芯片本体(1-1)背面设置有线路层(6),以及在芯片通孔(1-2)内填充有线路层(6),且填充于芯片通孔(1-2)的线路层(6)与芯片通孔(1-2)侧壁直接接触、以及与正面线路层(4)形成互联;所述封装过程的起点为带有芯片源电极、芯片栅电极和芯片表面保护层的晶圆,通过下列过程得到封装后的MOSFET芯片:
1)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺,形成正面线路层;
2)、通过光刻工艺形成线路表面保护层;
3)、通过减薄、光刻、硅刻蚀以及光刻胶剥离工艺,形成芯片通孔;
4)、通过金属淀积工艺,形成线路层;
5)、通过印刷焊料或电镀焊料或植放焊球、然后回流的方法形成焊球;
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片。
2.根据权利要求1所述的一种后通孔互联型圆片级MOSFET封装结构的实现方法,其特征在于:所述金属淀积工艺为溅射、蒸发或镀膜。
3.根据权利要求1或2所述的一种后通孔互联型圆片级MOSFET封装结构的实现方法,其特征在于:所述芯片通孔(1-2)是全孔、且线路层(6)没有密闭芯片通孔(1-2),而是留有空腔(6-1)。
4.根据权利要求1或2所述的一种后通孔互联型圆片级MOSFET封装结构的实现方法,其特征在于:所述芯片通孔(1-2)是全孔、且线路层(6)密闭芯片通孔(1-2),没有留空腔。
5.根据权利要求1或2所述的一种后通孔互联型圆片级MOSFET封装结构的实现方法,其特征在于:所述芯片通孔(1-2)是半孔,且线路层(6)没有密闭芯片通孔(1-2),而是留有空腔(6-1)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110033785 CN102122671B (zh) | 2011-01-31 | 2011-01-31 | 后通孔互联型圆片级mosfet封装结构及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110033785 CN102122671B (zh) | 2011-01-31 | 2011-01-31 | 后通孔互联型圆片级mosfet封装结构及实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102122671A CN102122671A (zh) | 2011-07-13 |
CN102122671B true CN102122671B (zh) | 2012-09-19 |
Family
ID=44251182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110033785 Active CN102122671B (zh) | 2011-01-31 | 2011-01-31 | 后通孔互联型圆片级mosfet封装结构及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102122671B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733413A (zh) * | 2015-03-27 | 2015-06-24 | 江阴长电先进封装有限公司 | 一种mosfet封装结构 |
CN106207745B (zh) * | 2016-08-17 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 一种改善晶圆金属电镀电流导通率的方法及晶圆 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
CN101497422A (zh) * | 2009-01-20 | 2009-08-05 | 东南大学 | 基于圆片级玻璃微腔的低温玻璃焊料键合封装方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7955893B2 (en) * | 2008-01-31 | 2011-06-07 | Alpha & Omega Semiconductor, Ltd | Wafer level chip scale package and process of manufacture |
-
2011
- 2011-01-31 CN CN 201110033785 patent/CN102122671B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
CN101497422A (zh) * | 2009-01-20 | 2009-08-05 | 东南大学 | 基于圆片级玻璃微腔的低温玻璃焊料键合封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102122671A (zh) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102157408B (zh) | 通孔互联型圆片级mosfet封装结构及实现方法 | |
US8669650B2 (en) | Flip chip semiconductor device | |
US8586419B2 (en) | Semiconductor packages including die and L-shaped lead and method of manufacture | |
CN102832331B (zh) | 一种圆片级led封装方法 | |
WO2007146307B1 (en) | Stack die packages | |
TW200705519A (en) | Semiconductor package without chip carrier and fabrication method thereof | |
TWI256092B (en) | Semiconductor package and fabrication method thereof | |
TW201306194A (zh) | 晶圓級封裝結構及其製作方法 | |
TWI495171B (zh) | 發光二極體封裝結構及其製造方法 | |
CN105870098B (zh) | Mosfet封装结构及其制作方法 | |
CN103022307A (zh) | 一种圆片级led封装方法 | |
CN102122670B (zh) | 沟槽互联型圆片级mosfet封装结构及实现方法 | |
TW200511525A (en) | Semiconductor package having high quantity of I/O connections and method for making the same | |
CN113314480A (zh) | 硅基GaN HEMT器件面板级扇出型封装结构及方法 | |
US8716734B2 (en) | Light emitting diode package having a portion of reflection cup material covering electrode layer on side surfaces of substrate | |
CN102122671B (zh) | 后通孔互联型圆片级mosfet封装结构及实现方法 | |
TW200625562A (en) | Semiconductor package and fabrication method thereof | |
CN114883287A (zh) | 半导体封装结构及封装方法 | |
US9281265B2 (en) | Packaging structure of a semiconductor device | |
CN102368484A (zh) | 一种多芯片集成电路封装结构 | |
CN201994304U (zh) | 沟槽互联型圆片级mosfet封装结构 | |
CN201994303U (zh) | 通孔互联型圆片级mosfet封装结构 | |
CN205177812U (zh) | 侧壁及背面带有绝缘保护的芯片封装结构 | |
CN201994305U (zh) | 后通孔互联型圆片级mosfet封装结构 | |
CN102832330B (zh) | 一种圆片级led封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |