TWI536471B - 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法 - Google Patents

利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法 Download PDF

Info

Publication number
TWI536471B
TWI536471B TW101101663A TW101101663A TWI536471B TW I536471 B TWI536471 B TW I536471B TW 101101663 A TW101101663 A TW 101101663A TW 101101663 A TW101101663 A TW 101101663A TW I536471 B TWI536471 B TW I536471B
Authority
TW
Taiwan
Prior art keywords
wafer
solder balls
top surface
solder
metal
Prior art date
Application number
TW101101663A
Other languages
English (en)
Other versions
TW201332029A (zh
Inventor
魯軍
牛志強
約瑟 何
黃平
龔玉平
薛彥迅
張曉天
魯明朕
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW101101663A priority Critical patent/TWI536471B/zh
Publication of TW201332029A publication Critical patent/TW201332029A/zh
Application granted granted Critical
Publication of TWI536471B publication Critical patent/TWI536471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法
本發明一般涉及一種超薄晶片的製備方法，更確切的說，本發明旨在提供一種利用熱壓焊球技術以在晶圓級塑封工藝中實現超薄晶片的方法。
晶圓級封裝(Wafer Level Packaging，WLP)是IC封裝方式的一種，是整片晶圓生產完成後，直接在晶圓上進行封裝測試，之後才切割製成單顆IC，而封裝之後的晶片尺寸幾乎等同於原晶粒的大小，因此也稱為晶片尺寸晶圓級封裝。WLP具有較小封裝尺寸與較佳的電性能等優勢，所以較為容易實施組裝製程和降低整體生產成本。此外，WLP集成了晶圓製造、晶片封裝和測試，這簡化了晶圓代工到產品出貨的製造過程。
專利號為US6107164的美國專利公開了一種晶圓級封裝的半導體器件及半導體器件的製造方法，其製作流程參見本申請附圖第1A-1D圖，這種方法是製作晶圓級封裝體的一個典型例子。晶圓10所包含的晶片原本設置有焊墊2，其中，凸點電極4通過銅互連線3與焊墊2連接，如第1A圖所示。帶有凸點電極4的晶圓10的表面首先要覆蓋一層樹脂23，如第1B圖所示，必須說明的是，在該發明中初始狀態的樹脂23是完全將凸點電極4包封起來的；再參見第1C圖所示，之後對樹脂23進行研磨拋光直至將凸點電極4從樹脂23中暴露出來。此過程中，凸點電極4的頂端同時被研磨掉一部分，所以樹脂23的厚度和凸點電極4的高度均有較大幅度的消減。如第1D圖所示，然後再對晶圓10進行背部研磨以及在暴露的凸點電極4上植球。
其缺陷是，樹脂23和凸點電極4進行研磨的工藝過程中，凸點電極4的研磨容易造成各種工藝缺陷，磨輪24對金屬材質(例如錫)的凸點電極4進行研磨時，凸點電極4的碎屑很容易粘連到磨輪24上，容易造成磨輪24粘附污染物並導致研磨無法繼續。一個嚴重的後果是，針對所有的凸點電極4所露出樹脂23的表面面積而言，單個凸點電極4的表面面積與其他凸點電極4的表面面積的一致性的控制變得非常困難。此外，還帶來諸多其他難以克服的問題，例如浪費昂貴的塑封材料和工藝時間，額外增加了加工成本等。
是以，要如何解決上述習用之問題與缺失，即為本發明之發明人與從事此行業之相關廠商所亟欲研究改善之方向所在者。
正是鑒於上述問題，本發明提出了一種利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法，主要包括以下步驟：於一晶圓所包含的晶片上進行植球，將多個焊球相對應的植於設置在晶片正面的多個金屬襯墊上；對晶圓進行加熱，將所述焊球軟化；利用一水平無傾斜的熱壓板同時於所有焊球的頂端進行施壓，用於在任意一個焊球的頂端形成一個平面化的頂面，以保障所有焊球的頂面均位於同一水平面；進行晶圓級的塑封工藝，形成覆蓋在所述晶圓的正面並圍繞在所述焊球的側壁周圍的一層塑封層，並且，任意一個焊球的的頂面均暴露於所述塑封層之外； 於所述晶圓的背面進行研磨，以減薄晶圓的厚度；對所述晶圓和塑封層進行切割，其中，晶圓被切割後形成多顆從晶圓上分離的晶片，塑封層被切割後形成覆蓋在所述晶片正面的塑封體，並且任意一個植於晶片正面的金屬襯墊上的焊球的頂面均暴露於該塑封體之外。
上述的方法，在對晶圓進行加熱過程中，所加熱的溫度低於焊球的熔點。
上述的方法，在對晶圓進行加熱過程中，所加熱的溫度低於焊球的熔點10℃至50℃。
上述的方法，在對晶圓進行加熱過程中，所加熱的溫度為150℃至250℃。
上述的方法，在對所述焊球頂端進行施壓之前，還包括對所述熱壓板進行加熱的步驟。
上述的方法，所述熱壓板為不銹鋼板或銅板或陶瓷板或大理石板或金屬鍍特氟龍板。
上述的方法，所述熱壓板在對焊球頂端進行施壓的過程中，熱壓板由上至下的移動速度為0.01mm/min至2mm/min。
上述的方法，所述熱壓板在對焊球頂端進行施壓的過程中，熱壓板由上至下的移動速度為0.2mm/min。
上述的方法，完成晶圓級的塑封工藝之後，任意一個焊球的頂面均與塑封層的頂面位於同一平面。
上述的方法，完成晶圓級的塑封工藝之後，還包括在塑封層的頂面和 焊球的頂面進行研磨的步驟，以進一步使焊球的頂面保持與塑封層的頂面位於同一平面。
上述的方法，完成對晶圓的背面進行研磨之後，還包括在減薄後的晶圓的背面進行離子注入的步驟；以及在減薄後的晶圓的背面沉積覆蓋一層金屬層的步驟，並且在對晶圓和塑封層進行切割的過程中，所述金屬層同時被切割成位於晶片背面的底部金屬層。
上述的方法，在晶圓級的塑封工藝過程中，利用一平鋪的熱釋膜同時覆蓋在所有的焊球的頂面上，並且熱釋膜與所有的焊球進行擠壓從而使得任意一個焊球的頂面均與熱釋膜保持緊密接觸；之後在熱釋膜與晶圓的正面之間填充塑封材料，從而形成所述塑封層；以及完成塑封工藝之後，將所述熱釋膜從塑封層的頂面及焊球的頂面剝離。
上述的方法，設置在晶片正面的多個金屬襯墊中包括面積大小不同的金屬襯墊，面積較大的金屬襯底上所植的焊球的體積大於面積較小的金屬襯底上所植的焊球的體積。
上述的方法，設置在晶片正面的多個金屬襯墊中包括面積大小不同的金屬襯墊，面積較大的金屬襯底上所植的焊球的數量多於面積較小的金屬襯底上所植的焊球的數量。
上述的方法，其中，設置在晶片正面的多個金屬襯墊中，一個金屬襯墊上相對應的植一個焊球，並且任意一個金屬襯底上所植的焊球的尺寸與另一個金屬襯墊上所植的焊球的尺寸相同。
上述的方法，所述晶片為MOSFET。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
為達成上述目的及功效，本發明所採用之技術手段及構造，茲繪圖就本發明較佳實施例詳加說明其特徵與功能如下，俾利完全了解。
參見第2A圖，晶圓100通常包含有大量鑄造連接在一起的晶片，並以切割線(Scribe line)界定相鄰的晶片之間的邊界，最終可以沿著切割線將晶片從晶圓100上切割分離，由於這些技術特徵已經為本領域的技術人員所熟知，所以本發明不再在第2A圖中特意對晶片進行額外標記。參見第2B圖所示，先在晶圓100的正面進行植球，具體而言，是在晶圓100所包含的晶片上進行植球(Solder Ball attach)，將多個焊球相對應的植於設置在晶片正面的多個金屬襯墊(Pad)上，金屬襯墊通常作為晶片的電極或與外界進行信號傳輸的端子。值得一提的是，本發明僅以焊球為例進行一般性闡釋，所以這裏所提及的焊球並不局限於嚴格的球狀焊錫，它還可以是其他形狀的焊錫或金屬凸塊。在第2B圖中，焊球110和焊球111即為植於設置在晶片正面的金屬襯墊上的焊球，可以較為明顯的看出，焊球110和焊球111的體積大小並不相同，這是因為在一些晶片的類型中，對於設置在晶片正面的多個金屬襯墊而言，某一些金屬襯底的尺寸大小或形狀與其他金屬襯墊的尺寸大小或形狀存在著一些差異。所以作為一種選擇，可以在面積較大的金屬襯底上的焊接一些體積較大的焊球，而在面積較小的金屬襯底上的焊接一些體積小一些的焊球，例如於設置在晶片正面的金屬 襯墊上刷焊錫膏並進行回流處理，那麼粘附在面積較大的金屬襯底上的焊球(譬如焊球111)的體積自然是比粘附在面積較小的金屬襯底上的焊球(譬如焊球110)的體積要大。而在另一些方案中，甚至可以在面積較大的金屬襯底上的焊接多個焊球，並且這些焊球的尺寸可以比較小，但是需要讓這些焊球相互毗鄰，並儘量減小相鄰的焊球之間的間距，使相鄰的焊球靠得近一些，則這些焊球在受熱軟化的時候就會集聚融合在一起而構成一個體積比較大的焊球；例如將多個類似於焊球110這樣尺寸較小的焊球同時焊接在面積較大的金屬襯底上，只要這些尺寸較小的焊球相互毗鄰並保持焊球間的間距較小，這些焊球受熱軟化後就會融合構成焊球111。
參見第2C圖所示，先對晶圓100進行加熱，主要是在晶圓100的背面進行加熱，以將所有晶片的金屬襯底上所植的全部焊球進行軟化，例如將焊球110、111進行軟化。值得一提的是，由於焊球受熱軟化後具有一定的流動性，一旦晶圓100發生傾斜就會導致軟化後的焊球110、111的重心發生偏移，並進一步致使焊球110、111的外貌形狀發生變化，所以要求晶圓100處於一個絕對水平的位置。而且在對晶圓100進行加熱過程中，通常要求所加熱的溫度略低於焊球的熔點，例如加熱的溫度可以選擇低於焊球的熔點10℃至50℃(攝氏度)左右。而在在一個較佳的實施方式中，加熱的溫度選擇低於焊球的熔點20℃至30℃。另外，不同材質的焊球其熔點也不盡相同，對晶圓100所加熱的溫度大致可以選擇在150℃至250℃之間。
待全部焊球軟化後，利用一熱壓板同時於所有的焊球的頂端進行施壓，使得全部焊球中任意一個焊球的頂端均能形成一個平面化的頂面。例如第2C-2D圖中，焊球110、111獲得軟化後，利用熱壓板160同時對焊球 110、111的頂端進行施壓，此時要求熱壓板160務必是水平無傾斜的。此外，還要求熱壓板160不能與軟化的焊球有任何黏接的情況發生，所以熱壓板160的材質可以是對焊球沒有任何黏接作用的不銹鋼板、銅板、陶瓷板或大理石板等。當然，如果在一些其他材質的熱壓板的表面塗抹有類似于特氟龍(Teflon)塗層等防黏接材料，例如金屬鍍特氟龍板等，這樣的熱壓板同樣也適用。另外，熱壓板對焊球的頂端進行施壓的過程中，為了避免對焊球的表面造成任何損傷，熱壓板是自上而下緩慢移動的。在一個實施方式中，熱壓板160在對焊球110、111的頂端進行施壓的過程中，熱壓板160由上至下的移動速度為0.01mm/min至2mm/min；在一個優選的實施方式中，熱壓板160由上至下的移動速度為0.2mm/min。
焊球110、111的頂端原本大致上呈現為弧形，而熱壓板160在焊球110、111的頂端進行施壓後，焊球110、111的頂端均形成一個平面化的頂面。例如在第2E圖中，焊球110的頂端形成了一個平面化的頂面110a，焊球111的頂端形成了一個平面化的頂面111a；熱壓板160對所有的焊球的頂端進行施壓，另一個用處是要保障所有焊球的頂面均位於同一水平面，例如焊球110的頂面110a和焊球111的頂面111a位於同一水平面。本領域的技術人員都知道，在晶圓級封裝的塑封工藝中，晶圓的塑封是在模腔中完成的，而這之前一般先要在塑封模腔的頂部粘貼一張熱釋膜，該熱釋膜的作用之一就是避免塑封料直接與模腔接觸。參見第2F圖所示，在塑封工藝過程中，熱釋膜170被平整的鋪展開並內襯粘附在模腔(未示出)的頂部，晶圓100被送入模腔之後，晶圓100的正面與熱釋膜170之間就形成了縫隙，而焊球則剛好位於晶圓100的正面與熱釋膜170之間，然而必 須注意的是，隨著晶圓100的正面與熱釋膜170之間的縫隙變窄，熱釋膜170便逐漸的支撐在所有的焊球上，此時所有的焊球均對熱釋膜170有一定的擠壓作用。
換言之，在晶圓100的正面與熱釋膜170之間的縫隙中開始注入塑封料之前，該平鋪的熱釋膜170同時覆蓋在所有的焊球的頂面上，晶圓100的抬升或熱釋膜170的下降都可以讓所有的焊球均與熱釋膜170發生擠壓作用。而我們所期望正是要讓任意一個焊球均與熱釋膜170進行相互擠壓，從而使得任意一個焊球的頂面均與熱釋膜170緊密接觸。具體而言，例如圖2F中平鋪的熱釋膜170同時覆蓋在焊球110的頂面110a和焊球111的頂面111a上，焊球110、111與熱釋膜170發生擠壓作用，使得焊球110的頂面110a和焊球111的頂面111a均擠壓在或頂在熱釋膜170上並與之保持緊密接觸。之後再在熱釋膜170與晶圓100的正面之間填充塑封材料，如環氧樹脂等，從而形成第2F圖所示的塑封層120。完成塑封工藝之後，還需要將熱釋膜170從塑封層120的頂面120a及從焊球110的頂面110a和焊球111的頂面111a剝離，如第2G圖所示。所形成的塑封層120覆蓋在晶圓100的正面並圍繞在焊球110、111的側壁的周圍。需強調的是，隨著熱釋膜170的剝離，塑封層120並未將焊球110、111完全包覆住，焊球110的頂面110a和焊球111的頂面111a均暴露於塑封層120之外，塑封層120僅僅只是形成和包覆在焊球110、111的側壁的周圍。而前述所提及的焊球110的頂面110a和焊球111的頂面111a要與熱釋膜170保持緊密接觸，一個重要的原因就是為了防止固化前呈現為液態的塑封材料滲入焊球110的頂面110a或焊球111的頂面111a與熱釋膜170之間造成不必要的溢 膠現象。此時焊球110的頂面110a或焊球111的頂面111a均與塑封層120的頂面120a位於同一平面。
在塑封工藝中，主要有兩種潛在的不利因素。一種不利因素是，由於熱釋膜170終究是一種具有一定柔軟性的薄膜，雖然焊球110、111與熱釋膜170之間相互的擠壓力強度並不大，但是作為金屬材質的焊球110、111多少會有一定程度的嵌入進熱釋膜170中，其嵌入的深度通常大致在0.1mm左右。一旦焊球110、111嵌入進熱釋膜170中，完成塑封並將熱釋膜170剝離之後，儘管理論上我們認為此時焊球的頂面與塑封層120的頂面120a位於同一平面，但是實際上焊球110的頂面110a或焊球111的頂面111a應該比塑封層120的頂面120a高出0.1mm左右，也即焊球110、111實質上均包含一個高出塑封層120的頂面120a的凸起部分(未示出)，實質上，該凸起部分即是焊球110、111嵌入熱釋膜170中的那部分。另一種不利因素則是上述所提及的塑封材料可能會滲入熱釋膜170與焊球110、111的頂面110a、111a之間導致產生溢膠，這種溢膠顯然會將焊球110、111覆蓋住。那麼針對這些不利因素，在完成塑封工藝之後，可以在塑封層120的頂面120a和焊球110的頂面110a及焊球111的頂面111a進行研磨，用於在塑封層120的頂面120a和焊球110的頂面110a及焊球111的頂面111a形成一個拋光面，以將焊球110或焊球111所包含的高於塑封層120的凸起部分予以研磨掉，或是將覆蓋住焊球110、111的溢膠研磨掉，從而使得焊球110的頂面110a及焊球111的頂面111a保持與塑封層120的頂面120a位於同一平面。較於先前技術中附圖第1B-1C圖所展示的步驟，本發明中焊球110、111被研磨掉的高度或是塑封層120被研磨掉的厚度均是及其微 小的，而附圖第1B-1C圖中樹脂23只有被大量的研磨掉，凸點電極4才能完全從樹脂23中露出來，並且凸點電極4也被大量的研磨掉。
在一些實施方式中，還要求對晶圓100進行研磨以減薄晶圓的厚度，塑封層120的存在則為獲得超薄的晶圓100起到物理支撐作用。第2H圖中所示的晶圓100即為減薄後的晶圓，這通常是在晶圓100的背面實施化學機械研磨CMP來實現的。在一些功率器件中，晶片的背面還需要進行重摻雜，所以在第2H圖中完成對晶圓100的背面進行研磨之後，通常還包括在減薄後的晶圓100的背面進行離子注入的步驟，以及包括在減薄後的晶圓100的背面沉積覆蓋一層金屬層130的步驟。之後如第2I圖所示，對晶圓100和塑封層120沿著切割線180進行切割，晶圓100被切割後形成多顆從晶圓上分離的晶片100’，塑封層120被切割後形成覆蓋在晶片100’正面的塑封體120’，金屬層130同時被切割成位於晶片100’背面的底部金屬層130’。
在完成對塑封層120和晶圓100的切割後，形成多個封裝體100A(如第2I圖)，該封裝體100A包括晶片100’及覆蓋在晶片100’正面的塑封體120’，還包括植於晶片100’正面的金屬襯墊上的焊球110、111，其中焊球110、111的頂面110a、111a均暴露於該塑封體120’之外。具體而言，在封裝體100A中，焊球110的頂面110a及焊球111的頂面111a與塑封體120’的頂面120’a位於同一平面，並且該封裝體100A還包括位於晶片100’背面的底部金屬層130’。參見第2J圖所示，封裝體100A可以進行二次封裝，將封裝體100A的底部金屬層130’用導電材料焊接在基座150上，利用一彎折的金屬片140a將焊球110電性連接在設置於基座150附近的引腳150a 上，然後利用另一彎折的金屬片140b將焊球111電性連接在設置於基座150附近的另一引腳150b上，之後可以選擇將封裝體100A連同基座150、引腳150a、150b及金屬片140a、140b一起進行二次塑封。
在一種實施方式中，晶片100’的結構大致上如第3A圖所示，因為晶圓100是由大量這樣的晶片鑄造連接在一起所構成的，所以晶圓100的厚度獲得減薄的同時，晶片100’的厚度自然也獲得減薄。晶片100’為垂直式的功率MOSFET器件，晶片100’的正面設置有通過鈍化層彼此相互絕緣的金屬襯底100’a和金屬襯底100’b，金屬襯底100’a通常構成晶片100’的柵極電極，金屬襯底100’b通常構成晶片100’的源極電極。金屬襯底100’b的面積顯然是大於金屬襯底100’a的面積，所以金屬襯底100’b上所植的焊球的體積可以大於金屬襯底100’a上所植的焊球的體積。第3B圖中封裝體100A即為第3A圖所示的晶片100’完成封裝後的結構示意圖，同時也是第2I圖中封裝體100A的立體結構，其底部金屬層130’構成晶片100’的漏極電極。對比第2I圖及第3A-3B圖，可以發現，體積較大的焊球111可以植在金屬襯底100’b上，而體積較小的焊球110則可以植在金屬襯底100’a上。
另一個實施例中，如第4A至4C圖所示，此實施例中所應用的晶片類型依然是第3A圖所示的晶片100’，但是金屬襯底100’b上並非是焊接了一個體積較大的焊球111，取而代之的是多個相互間隔的焊球111’(如第4A圖所示)。焊球111’的尺寸可與焊球110的尺寸相同也可以不同，並按照第2A至2I圖所陳列的步驟方法完成第4B-4C圖中封裝體100B的製備，除了以多個焊球111’代替焊球111外，封裝體4B與封裝體4A並無差異，此時 焊球110的頂面110a及任意一個焊球111’的頂面111’a均與塑封體120’的頂面120’a位於同一平面。該封裝體100B仍然可以進行二次封裝，第2J圖中金屬片140b包含有一個與焊球111接觸並焊接的觸點，而針對封裝體100B，金屬片140b的結構可以稍作調整，金屬片140b可以包含多個觸點(未示出)，此時該金屬片140b上的一個觸點相對應的與一個焊球111’焊接，則這些焊球111’仍然可以通過結構略有變化的金屬片140b電性連接到引腳150b上。無論是在封裝體100A還是在封裝體100B中，晶片100’正常運作時，作為源極的金屬襯底100’b與作為漏極的底部金屬層130’之間有大電流通過，所以要求在金屬襯底100’b上所植的焊球要麼體積大要麼數量多以足以承載大電流。
另一個實施例中，如第5A至5B圖所示，此實施例中所應用的晶片類型不同於晶片100’，晶片200’為不同於功率器件的其他類型的積體電路，排列在晶片200’的正面的多個金屬襯墊通常沿著晶片200’的邊緣分佈，例如第5A圖所示的金屬襯墊200’a分佈在晶片200’正面的四周。對於晶片200’而言，任意一個金屬襯底200’a的面積與任意另外一個金屬襯墊200’a的面積基本上均等或略有差異，此時一個金屬襯墊200’a上可以相對應的植一個焊球210，這種情況下，任意一個金屬襯底200’a上所植的焊球的尺寸可以與另外一個金屬襯墊200’a上所植的焊球的尺寸相同。值得注意的是，晶片200’的背面通常並無電極，因此，按照類似於第2A至2G圖所陳列的步驟方法完成第5B圖中封裝體200A的製備過程中，包含有大量晶片200’的晶圓100可以選擇減薄也可以選擇不減薄。封裝體200A包括晶片200’及覆蓋在晶片200’正面的塑封體120’，還包括在位於晶片200’正面的 金屬襯墊200’a上所植的多個焊球210，其中所有焊球210的頂面210a皆暴露於該塑封體120’之外，在封裝體200A中，任意一個焊球210的頂面210’a均與塑封體120’的頂面120’a位於同一平面。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，例如，本案是直接在晶片的金屬襯墊上進行植球，然後對焊球施壓；但本領域的技術人員都知道，可以通過重分佈技術RDL(Redistribution layer)將現有的排列在晶片頂面的四周的金屬襯墊進行重新佈局，設計成其他模式的矩陣式排列，而新佈局的襯墊往往形成於覆蓋在晶片上的聚醯亞胺(Polyimide)薄膜中，基於本發明精神，那麼同樣可以在新佈局的襯墊上進行植球，然後再對這些焊球施壓，只是此時塑封工藝中所產生的塑封層形成在聚醯亞胺薄膜上而已。所以，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上所述著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
10‧‧‧晶圓
2‧‧‧焊墊
3‧‧‧銅互連線
4‧‧‧凸點電極
23‧‧‧樹脂
24‧‧‧磨輪
100‧‧‧晶圓
100’、200’‧‧‧晶片
100’a、100’b、200’a‧‧‧金屬襯底
100A、100B、200A‧‧‧封裝體
110、210‧‧‧焊球
110a、111a、111’a、120a、120’a、210a、210’a‧‧‧頂面
111、111’、210‧‧‧焊球
120、120’‧‧‧塑封層
130‧‧‧金屬層
130’‧‧‧底部金屬層
140a、140b‧‧‧金屬片
150‧‧‧基座
150a、150b‧‧‧引腳
160‧‧‧熱壓板
170‧‧‧熱釋膜
180‧‧‧切割線
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1A-1D圖是背景技術中晶圓級封裝的半導體器件的製造方法的流程 示意圖。
第2A-2J圖是本發明所提供的晶圓級封裝的方法的流程示意圖。
第3A-3B圖是實施例一中晶圓級封裝的方法的流程示意圖。
第4A-4C圖是實施例二中晶圓級封裝的方法的流程示意圖。
第5A-5B圖是實施例三中晶圓級封裝的方法的流程示意圖。
100’‧‧‧晶片
100A‧‧‧封裝體
110‧‧‧焊球
110a、111a、120’a‧‧‧頂面
111‧‧‧焊球
120’‧‧‧塑封層
130’‧‧‧底部金屬層

Claims (15)

  1. 一種利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法，包括以下步驟：於一晶圓所包含的晶片上進行植球，將多個焊球相對應的植於設置在晶片正面的多個金屬襯墊上；對晶圓進行加熱，將所述焊球軟化；利用一水平無傾斜的熱壓板同時於所有焊球的頂端進行施壓，用於在任意一個焊球的頂端形成一個平面化的頂面，以保障所有焊球的頂面均位於同一水平面；進行晶圓級的塑封工藝，形成覆蓋在所述晶圓的正面並圍繞在所述焊球的側壁周圍的一層塑封層，並且，任意一個焊球的的頂面均暴露於所述塑封層之外；於所述晶圓的背面進行研磨，以減薄晶圓的厚度；對所述晶圓和塑封層進行切割，其中，晶圓被切割後形成多顆從晶圓上分離的晶片，塑封層被切割後形成覆蓋在所述晶片正面的塑封體，並且任意一個植於晶片正面的金屬襯墊上的焊球的頂面均暴露于該塑封體之外；其中，在晶圓級的塑封工藝過程中，利用一平鋪的熱釋膜同時覆蓋在所有的焊球的頂面上，並且熱釋膜與所有的焊球進行擠壓從而使得任意一個焊球的頂面均與熱釋膜保持緊密接觸；之後在熱釋膜與晶圓的正面之間填充塑封材料，從而形成所述塑封層；以及完成塑封工藝之後，將所述熱釋膜從塑封層的頂面及焊球的頂面剝離。
  2. 如申請專利範圍第1項所述的方法，其中，在對晶圓進行加熱過程 中，所加熱的溫度低於焊球的熔點。
  3. 如申請專利範圍第2項所述的方法，其中，在對晶圓進行加熱過程中，所加熱的溫度低於焊球的熔點10℃至50℃。
  4. 如申請專利範圍第1項所述的方法，其中，在對晶圓進行加熱過程中，所加熱的溫度為150℃至250℃。
  5. 如申請專利範圍第1項所述的方法，其中，在對所述焊球頂端進行施壓之前，還包括對所述熱壓板進行加熱的步驟。
  6. 如申請專利範圍第1項所述的方法，其中，所述熱壓板為不銹鋼板或銅板或陶瓷板或大理石板或金屬鍍特氟龍板。
  7. 如申請專利範圍第1項所述的方法，其中，所述熱壓板在對焊球頂端進行施壓的過程中，熱壓板由上至下的移動速度為0.01mm/min至2mm/min。
  8. 如申請專利範圍第7項所述的方法，其中，所述熱壓板在對焊球頂端進行施壓的過程中，熱壓板由上至下的移動速度為0.2mm/min。
  9. 如申請專利範圍第1項所述的方法，其中，完成晶圓級的塑封工藝之後，任意一個焊球的頂面均與塑封層的頂面位於同一平面。
  10. 如申請專利範圍第9項所述的方法，其中，完成晶圓級的塑封工藝之後，還包括在塑封層的頂面和焊球的頂面進行研磨的步驟，以進一步使焊球的頂面保持與塑封層的頂面位於同一平面。
  11. 如申請專利範圍第1項所述的方法，其中，完成對晶圓的背面進行研磨之後，還包括在減薄後的晶圓的背面進行離子注入的步驟；以及在減薄後的晶圓的背面沉積覆蓋一層金屬層的步驟，並且在對晶圓和 塑封層進行切割的過程中，所述金屬層同時被切割成位於晶片背面的底部金屬層。
  12. 如申請專利範圍第1項所述的方法，其中，設置在晶片正面的多個金屬襯墊中包括面積大小不同的金屬襯墊，面積較大的金屬襯底上所植的焊球的體積大於面積較小的金屬襯底上所植的焊球的體積。
  13. 如申請專利範圍第1項所述的方法，其中，設置在晶片正面的多個金屬襯墊中包括面積大小不同的金屬襯墊，面積較大的金屬襯底上所植的焊球的數量多於面積較小的金屬襯底上所植的焊球的數量。
  14. 如申請專利範圍第1項所述的方法，其中，設置在晶片正面的多個金屬襯墊中，一個金屬襯墊上相對應的植一個焊球，並且任意一個金屬襯底上所植的焊球的尺寸與另一個金屬襯墊上所植的焊球的尺寸相同。
  15. 如申請專利範圍第1項所述的方法，其中，所述晶片為MOSFET。
TW101101663A 2012-01-17 2012-01-17 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法 TWI536471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101101663A TWI536471B (zh) 2012-01-17 2012-01-17 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101101663A TWI536471B (zh) 2012-01-17 2012-01-17 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法

Publications (2)

Publication Number Publication Date
TW201332029A TW201332029A (zh) 2013-08-01
TWI536471B true TWI536471B (zh) 2016-06-01

Family

ID=49479091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101663A TWI536471B (zh) 2012-01-17 2012-01-17 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法

Country Status (1)

Country Link
TW (1) TWI536471B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538726B (zh) * 2017-03-03 2022-08-26 Tdk株式会社 半导体芯片的制造方法

Also Published As

Publication number Publication date
TW201332029A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
TWI529893B (zh) 帶有底部金屬基座的半導體器件及其製備方法
US8563417B2 (en) Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
US7513035B2 (en) Method of integrated circuit packaging
TWI455215B (zh) 半導體封裝件及其之製造方法
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP2013518432A (ja) Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア
US8377745B2 (en) Method of forming a semiconductor device
JP2003174124A (ja) 半導体装置の外部電極形成方法
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
TWI264782B (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
CN103208430B (zh) 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
JPH11274241A (ja) 半導体装置の製造方法
TWI748106B (zh) 熱壓接合尖端及相關裝置與方法
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
TWI536471B (zh) 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法
JP3719921B2 (ja) 半導体装置及びその製造方法
JP6727111B2 (ja) 半導体装置及びその製造方法
CN104979220A (zh) 功率半导体器件及制备方法
US11309219B2 (en) Method for manufacturing semiconductor device
TWI529894B (zh) 功率半導體器件及製備方法
TWI536507B (zh) 超薄半導體器件及製備方法
TWI518809B (zh) 製備應用在倒裝安裝工藝上的半導體器件的方法
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
TW201403762A (zh) 底部源極的功率裝置及製備方法
JP4207696B2 (ja) 半導体パッケージの製造方法