CN104979220A - 功率半导体器件及制备方法 - Google Patents

Abstract

本发明一般涉及一种半导体器件及其制备方法，更确切的说，本发明旨在提供一种集成有较小尺寸和薄型化晶片的功率半导体器件及其制备方法。提供一个包含多个基座的引线框架，将芯片粘附在本体部的顶面上，在芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面，加热金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平，切割引线框架分离各个基座。

Description

功率半导体器件及制备方法

技术领域

本发明一般涉及一种半导体器件及其制备方法，更确切的说，本发明旨在提供一种集成有较小尺寸和薄型化晶片的功率半导体器件及其制备方法。

背景技术

在功率器件中，功耗在一般比较，基于提高器件电气性能和散热性能的考虑，通常是将器件的一部分金属电极从包覆芯片的塑封材料中外露出来，以期获得最佳的散热效果。例如在美国专利申请US2003/0132531A1中就展示了一种芯片底部电极外露并用于支持表面贴装技术的半导体封装结构24，如图1所示，金属罐状结构12的凹槽内设置有功率芯片MOSFET10，MOSFET10一侧的漏极通过导电银浆14粘贴在金属罐状结构12的凹槽底部，从而其漏极被传导到金属罐状结构12的凸起边缘22上，而MOSFET10另一侧的源极接触端18和栅极接触端则刚好与凸起边缘22位于同一侧。在金属罐状结构12的凹槽内的围绕在MOSFET10周围的空隙处还填充有低应力高粘合能力的导电材料16。虽然该封装结构24在一定程度上解决了散热问题，但要制备金属罐状结构12这样的物体，在实际生产中其成本不菲。另外一方面，其源极接触端18和栅极接触端的位置均被固定了，例如其栅极接触端和源极接触端18很难被调整至与凸起边缘22的上表面齐平，从而难以与PCB上的焊盘布置相紧密的贴合，这无疑抑制了封装结构24的适用范围，尤其是在芯片10自身的厚度并非完全固定而是在一定范围内浮动而产生偏差的情况下，上述难题更棘手。

发明内容

在本发明的一种实施方式中，提供了功率半导体器件的制备方法，包括以下步骤：提供一个包含多个基座的引线框架，每个所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一个芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；加热所述金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割引线框架分离各个基座。

上述的方法，在按压各金属凸块的顶端之后，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

上述的方法，在完成芯片的粘贴之后，但在安置金属凸块之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

上述的方法，在完成金属凸块的安置之后，但在实施加热并按压各金属凸块的顶端之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

上述的方法，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；并且在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。

上述的方法，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块及粘结剂予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。

上述的方法，形成塑封层之后，还包括在塑封层的顶面进行研磨的步骤，以移除覆盖在金属凸块的顶端面上的塑封料。

上述方法，在芯片正面的至少一个电极上安置相互邻近的多个金属凸块，在对金属凸块加热的步骤中使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。

在本发明的另一种功率半导体器件的制备方法中，包括以下步骤：提供一个包含多个基座的引线框架，每个所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；将一个芯片粘附在所述本体部的顶面上；在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面；研磨各金属凸块凸出于引脚部的顶面所在平面的部分，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；切割相邻基座之间的包含了引线框架和塑封层的叠层。

上述的方法，形成塑封层的步骤中，塑封层的顶面与引脚部的顶面齐平，使金属凸块的顶端凸出于塑封层的顶面和使引脚部的顶面外露于塑封层的顶面。

上述的方法，形成塑封层的步骤中，塑封层将引脚部的顶面和各金属凸块包覆在内，在研磨金属凸块形成其平坦化的顶端面的步骤中：从塑封层的顶面开始研磨减薄塑封层直至金属凸块也被研磨，使各金属凸块凸出于引脚部的顶面所在平面的部分被研磨掉，并使引脚部的顶面外露于塑封层的减薄顶面。

上述的方法，在安置金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。

上述的方法，在完成金属凸块的安置之后但在形成塑封层之前，沿着所述芯片的周边涂覆非导电的粘结剂。

上述方法，在芯片正面的至少一个电极上安置多个彼此邻近的金属凸块，在形成塑封层之前在对金属凸块实施加热，使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。注意这里所谓的体积增大，是指原始金属凸块融合在一起而形成的一个金属凸块的体积，比融合前的原始金属凸块的原始体积要大。

上述的方法，在完成金属凸块的安置之后但在形成该体积增大的金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。或者，在形成该体积增大的金属凸块之后但在形成塑封层之前，沿着所述芯片的周边涂覆非导电的粘结剂。

在本发明所提供的一种功率半导体器件，包括：一个基座，所述基座的一个本体部的一个侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；一个粘附在所述本体部的顶面上的芯片；安置所述芯片正面的各电极上的金属凸块，每个金属凸块所具有的平坦化的顶端面与所述引脚部的顶面齐平。

上述的功率半导体器件，在本体部的顶面上，沿着所述芯片的周边设置有粘附在芯片侧缘上的非导电的粘结剂，将芯片固持在本体部上。

上述的功率半导体器件，还包括将基座、芯片和金属凸块予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。

上述的功率半导体器件，还包括将基座、芯片和金属凸块及粘结剂予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。

上述的功率半导体器件，在芯片正面的一部分电极上安置的金属凸块的体积，比在芯片正面另一部分电极上安置的金属凸块的体积要大一些，此时体积较大的金属凸块外露的顶端面的面积比体积较小的金属凸块外露的顶端面的面积大。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是背景技术中的半导体封装结构的截面示意图。

图2A～2E是本发明按压受热的金属凸块的顶端形成平坦化的顶端面的一个实施方式的流程示意图。

图3A～3B是基于图2A～2E的流程但先涂覆粘结剂再植金属凸块的一种实施例。

图4A～4D是安置金属凸块后研磨金属凸块的顶端形成平坦化的顶端面的一个实施方式的流程示意图。

图5A～5B是基于图4A～4D的流程但额外涂覆了粘结剂的一种实施例。

图6A-1至6B-2基于图2A～2E的流程但后续还额外实施了塑封工序的实施例。

图7A-1至7D以较大尺寸的金属凸块代替图2A～2E的较小尺寸的金属凸块。

图8A～8B是基于图7A-1至7D的流程但先涂覆粘结剂再安置金属凸块的实施例。

图9A～9B是安置较大尺寸的金属凸块后研磨金属凸块的顶端形成平坦化的顶端面的一个实施方式的流程示意图。

图10A～10B是基于图9A～9B的流程但额外涂覆了粘结剂的实施例。

图11A-1至11B-2基于图7A-1至7D的流程但后续还实施了塑封工序的实施例。

具体实施方式

图2A展示了一对基座100、100'，它们在结构上完全一致而且通过未标注的连筋彼此连接，基座100、100'还沿着它们之间的对称分割线180呈镜像对称，构成一个基本的镜像单元，未示意出的引线框架则包括多个这样的镜像单元。基座100、100'除了通过连筋互相连接之外，还通过其他未示意出的连筋与金属材质的引线框架的支撑条或边框相连接。应当注意，由该基座100、100'形成的镜像单元仅仅是一种用于解释说明的范例，除此之外，引线框架还可以单独包括多个基座100，但却未设置任何类似基座100'的构件来与它构成镜像对称。在图2A中，基座100具有一个位于水平面上的大体为方形平板状的本体部100a，该本体部100a的一个侧缘先向上弯折延伸后再以背离本体部100a的方向水平延伸出一个引脚部100b。其中，自本体部100a的侧缘向上一体延伸的部分又可以定义为侧翼100c，而引脚部100b则自侧翼100c远离本体部100a的一端水平延伸出而形成，该侧翼100c与本体部100a之间的夹角α较佳的为直角或钝角。

图2B展示的竖剖面图是沿着图2A中虚线AA所截取的。将多个芯片102通过粘合材料101分别粘贴在本体部100a和100'a各自的顶面上，该导电的粘合材料101可采用例如导电胶或焊锡膏等。在一种实施方式中，该芯片102为垂直式的MOSFET，其背面设置的底部电极如漏极电性连接到本体部100a或100'a，其背面设置有栅极电极和源极电极。然后如图2C，在芯片102正面的各个电极上植上一些金属凸块105，典型的如焊锡球或其他金属/合金等，面积较小的电极上可以仅仅植上一个金属凸块105，面积较大的电极上则可以植上多个金属凸块105，后续的图7A-2对此有详细描述。合理选择金属凸块105的高度或直径，但必须使各金属凸块105的顶端凸出于引脚部100b、100'b的顶面所在的平面。接着如图2D所示，对金属凸块105进行加热，譬如完成焊锡球的安置之后还往往需要执行高温回流焊的步骤，在加热金属凸块105的步骤中其顶端还不会发生非常明显的形变，但一旦以一个图示的处于绝对水平位置的抵压板155按压在各个因受热而熔化的金属凸块105的顶端上，则金属凸块105的顶端将会因抵压板155的施压作用而被平坦化，发生明显的形变。我们要求抵压板155不能粘附熔化状的金属凸块105，并要求其能耐高温，通常可采用例如特氟龙或大理石等材质来制备，或者是在金属的抵压板155的表面涂有特氟龙等不粘材料也可以。

注意抵压板155并不会无限制地向金属凸块105施压，当其接触并抵压在基座100、100'各自的引脚部100b、100'b的顶面上时，显然抵压板155会被引脚部100b、100'b支撑抵挡住，从而金属凸块105不会再继续受到按压力的作用，籍此，每个金属凸块105所形成的平坦化的顶端面与引脚部100b、100'b各自的顶面共面。在图2E的一种实施方式中，沿着芯片102的周边，在本体部100a、100'a的顶面上涂覆非导电的粘结剂103，粘结剂103粘附在芯片102四周的侧缘上，以此牢牢的将芯片102粘附并固持在本体部100a或100'a的顶面上，本领域通常所言的填充胶（underfill）是用作粘结剂103的一种很好选择。最后再执行引线框架的切割工序，将连接在基座100或100'上的各个连筋切割断，分离出图2E所示的功率半导体器件200A。

在图3A～3B的实施例中，与图2A～2E的步骤大体相同，一个最大区别是，在完成芯片102的粘贴之后，但在安置金属凸块105之前，就先行沿着芯片102的周边在本体部100a或100'a的顶面上涂覆非导电的粘结剂103来固定芯片102，除此之外其他的后续步骤则与图2A～2E完全一致。一种合理的解释是，基于本发明精神，一般要求粘合材料101的熔点高于金属凸块105的熔点，否则在加热金属凸块105的步骤中，粘合材料101就会一并受热而熔化，产生表面张力，导致芯片102在本体部100a、100'a的顶面上自行移位或旋转产生异位现象，但如果在加热金属凸块105之前就利用粘结剂103来固定芯片102，这一现象便被抑制住了，所以粘合材料101和金属凸块105间的熔点差异这一要求便显得不再那么重要。此外，在图中未示意出的另一些实施方式中，还可以在完成金属凸块105的安置之后，但在加热按压各金属凸块105的顶端之前，沿着芯片102的周边在本体部100a、100'a的顶面上涂覆非导电的粘结剂103，也即选择在图2C～2D的步骤之间的时机来形成粘结剂103。

在图4A～4D的实施例中，是紧接着图2C的后续步骤，但取代了图2D～2E的步骤。如图4A所示，首先进行塑封工序，利用环氧树脂类的塑封料形成一个塑封层104来包覆引线框架，主要将基座100、100'以及芯片102和金属凸块105予以包覆，其包覆方式为至少使本体部100a、100'a的底面都外露于塑封层104的底面。在图示的实施例中，塑封层104的顶面和引脚部100b、100'b的顶面齐平，所以金属凸块105的顶端从塑封层104的顶面外露。然后在图4B的步骤中，开始研磨各金属凸块105凸出于引脚部100b、100'b的顶面所在平面的部分，以便将这些凸出的部分研磨掉，来形成金属凸块105平坦化的顶端面，研磨终止在塑封层104的顶面。很容易理解，此时这些顶端面与引脚部100b、100'b的顶面齐平。其后，再执行图4C的切割工序，图中特意缩小了引线框架1000以及芯片102和金属凸块105的尺寸以便更阅读者能更好的理解，利用切割刀156对引线框架1000和塑封料104实施切割，主要是切割基座100和与之相邻的基座100或100'之间的包含了引线框架1000和塑封层104的叠层，此时，连接在基座100或100'上的连筋被切割断，塑封层104也被分离形成多个塑封体104a，如图4D所示，形成功率半导体器件200B。在器件200B中，塑封体104a将基座100或100'、芯片102和金属凸块105予以包覆，每个金属凸块105的平坦化的顶端面与引脚部100b、100'b的顶面齐平，而引脚部100b、100'b的顶面与塑封体104的顶面共面，所以金属凸块105的顶端面和引脚部100b、100'b的顶面都从塑封体104的顶面中外露出来，作为器件与PCB板上的焊盘进行对接焊接的接触端子，而本体部100a、100'a的底面外露于塑封体104a的底面则可以很好的消散芯片102产生的热量。

在另一个实施例中，可将图4A～4D的步骤略作变动，主要是在图4A中形成一个较厚的塑封层104，此时要求塑封层104的顶面不是刚好与引脚部100b、100'b的顶面齐平，而是将各金属凸块105和引脚部100b、100'b的顶面完全包覆内，没有外露。在这种情况下，为了形成金属凸块105与引脚部100b、100'b的顶面齐平的顶端面，必须从塑封层104的顶面开始实施研磨，持续减薄塑封层104，直至逐步露出金属凸块105，并进一步同步研磨各金属凸块105和塑封层104，使金属凸块105凸出于引脚部100b、100'b的顶面所在平面的部分完全被研磨掉。最终，研磨终止在引脚部100b、100'b的顶面上，塑封层104的减薄顶面与引脚部100b、100'b的顶面齐平，从而金属凸块105所形成的平坦化的顶端面也与引脚部100b、100'b的顶面齐平，此时引脚部100b、100'b的顶面和金属凸块105的顶端面都外露于塑封层104的减薄顶面。

在图5A～5B的一个实施方式中，与图4A～4D的方法流程大体相同，仅有的区别在于，在形成塑封层104之前，先行沿着芯片102的周边，在本体部100a、100'a的顶面上涂覆非导电的粘结剂103，形成附着在芯片102侧缘上的非导电的粘结剂，将芯片102固持在本体部100a或100'a上。其中，涂覆非导电的粘结剂103的时机，既可以选择在安置金属凸块105之前，也可以选择在完成金属凸块105的安置之后。此时相当于在图4D的功率半导体器件200B的结构中额外引入了粘结剂103，所以后续形成的塑封体104a还将粘结剂103包覆在内。

图6A-1实质上是图2D得到的结果，图6A-2实质上是图2E得到的结果。但图6B-1是在图6A-1的基础上额外实施了一道塑封工序，以及图6B-2是在图6A-2的基础上额外实施了一道塑封工序。在图6B-1中，形成的塑封层104的顶面与引脚部100b、100'b的顶面齐平，理想的情况是金属凸块105的顶端面刚好外露于塑封层104的顶面，但实际上由于金属凸块105的顶端在塑封工艺之前就已经被压平，所以塑封工艺中未固化而且具有一定流动性的塑封料的一部分溢料（Molding Flash）很容易侵入到金属凸块105的顶端面与模具的模腔壁之间，使得金属凸块105的顶端面被薄薄的一层塑封料覆盖住，而这是我们所不期望看到的，所以在图6B-1的步骤中，还在塑封层104的顶面再单独实施一个轻度研磨的步骤，将溢料去除，使引脚部100b、100'b的顶面和金属凸块105的顶端面从塑封层104的顶面充分外露出来。图6B-2的方法流程大体与图6B-1相同，相较于图6B-1的实施例，只不过是额外引入了粘结剂103，至于涂覆粘结剂103的时机可与图2E相同也可以不同，例如可在完成芯片102的粘贴之后，但在安置金属凸块105之前实施，或在完成金属凸块105的安置之后，但在加热按压各金属凸块105的顶端之前实施，这在前文中已经详细记载，不再赘述。

图7A～1至图7D的实施例中，与图2A～2E的方法流程大体相同，但注意在该实施方式中，金属凸块105'的体积或直径增加了很多。在图7A～2中，芯片102正面的源极电极102a的面积比栅极电极102b大很多，所以源极电极102a上可以植上多个金属凸块105'，栅极电极102b上植上少许甚至是一个金属凸块105'即可。金属凸块105'的体积或直径增大带来的好处是，源极电极102a上的这些金属凸块105'彼此间可以靠得更近，它们在熔化的状态下就更容易相互聚拢而融合成一个体积更大的金属凸块105''，完成融合后，可参阅图7B所示的金属凸块105''竖截面图。一般而言源极电极102a上流过的电流值比较大，较大的金属凸块105''可以承载更大的电流值。与此同时，栅极电极102b上的一个金属凸块105'因为没有与任何金属凸块融合，所以其体积几乎不变，显然由数个金属凸块105'融合而成的金属凸块105''的体积要比金属凸块105'的原始体积大得多。此外，在另一些实施方式中，即便不增加金属凸块105'的体积或直径，只要增加源极电极102a上金属凸块105'的密度，同样可以达到让这些高密度的金属凸块105'相互聚拢融合成一个体积较大的金属凸块105''的目的。图7C～7D的方法流程可以参考图2C～2E的步骤，对源极电极102a上的金属凸块105''和对栅极电极102b上的金属凸块105'施压，形成它们各自平坦化的顶端面，然后形成粘结剂103，之后对引线框架实施切割，分离出功率半导体器件200C。

在图7A-2的实施例中，基于镜像对称的基座对100、100'，为了保障后续实施引线框架或塑封层的切割工序之后，同一批次所获得的最终器件在结构上完全一致，有必要将设置在基座100的本体部100a上的一个芯片102与设置在基座100'的本体部100'a上的另一个芯片102的粘附方位做一些调整。在一种实施方式中，芯片102正面的栅极电极102b大体上位于该芯片102的一组对边的对称中心线1020上，并且栅极电极102b偏离芯片102正面的中心位置，而靠近该芯片102的另一组对边中的一条边缘，同时芯片102正面的其他大部分面积被源极电极102a占据。注意本体部100a之上的芯片102的对称中心线1020须跟本体部100a的设置有侧翼100c的一个侧缘平行，同样本体部100'a之上的芯片102的对称中心线1020须跟本体部100'a的设置有侧翼的一个侧缘平行。在这种情况下，粘贴在本体部100'a上的芯片102相对粘贴在本体部100a上的芯片102实质上旋转了180度（在几何学中有时候我们称该两个芯片中心对称，它们间的对称中心center of symmetry大致落在图2A所示的分割线180上），其目的就在于保障所有的器件就好像是相互复制的一样。譬如，当基座100、100'从引线框架上分离后，设定图7A-2中基座100按图示的位置固定，而使基座100'旋转180度，很容易观察到，本体部100a和其上方的芯片102的相对位置关系，较之本体部100'a和其上方的芯片102的相对位置关系，是完全相同的。在该镜像基座对中，完成它们之上一个芯片的粘贴之后，另一个芯片在粘贴之前需要旋转180度。虽然图中未标示，但应该明白，芯片102正面的各个电极实质上是通过钝化层而相互绝缘隔离的。

图8A～8B是基于图7A～1至图7D的流程，但略有变化，主要是在完成芯片102的粘贴之后，但在安置金属凸块105'之前，就先行沿着芯片102的周边在本体部100a或100'a的顶面上涂覆非导电的粘结剂103，来固定芯片102。在图中未示意出的另一些实施方式中，还可以选择在完成栅极、源极上的金属凸块105'的安置之后，但在加热形成源极电极102a上的一个体积较大的金属凸块105''之前，相当于在对金属凸块105'和金属凸块105''的顶端施压之前，来沿着芯片102的周边在本体部100a、100'a的顶面上涂覆非导电的粘结剂103，也即安排在图7A-2与图7B的步骤之间。

在图9A～9B的实施例中，是紧接着图7B的后续步骤，但取代了图7C～7D的步骤。如图9A所示，首先进行塑封工序，形成一个塑封层104来包覆引线框架，主要将基座100、100'以及芯片102和金属凸块105'、105''予以包覆，其包覆方式为至少使本体部100a、100'a的底面都外露于塑封层104的底面。在图示的实施例中，塑封层104的顶面和引脚部100b、100'b的顶面齐平，所以栅极电极102b上的金属凸块105'和源极电极102a上的金属凸块105''各自的顶端都从塑封层104的顶面外露。然后在图4B的步骤中，研磨金属凸块105'、105''凸出于引脚部100b、100'b的顶面所在平面的部分，将这些凸出的部分研磨掉，研磨终止在塑封层104的顶面，从而来形成金属凸块105'、105''各自平坦化的顶端面，很容易理解，此时的这些顶端面与引脚部100b、100'b的顶面齐平。其后，再执行引线框架和塑封层104的切割的工序，获得图中的功率半导体器件200D，切割工序在图4A～4D的实施方式中有详细介绍，因此不再赘述。在功率半导体器件200D中，虽然栅极电极102b上设置的金属凸块105'和源极电极102a上设置的金属凸块105''各自的顶端面都外露于塑封体104a的顶面，但显然前者外露的顶端面的面积,比后者外露的顶端面的面积要小得多。

在另一个实施例中，可将图9A～9B的步骤略作变动，主要是在图9A中形成一个较厚的塑封层104，此时要求塑封层104的顶面不是刚好与引脚部100b、100'b的顶面齐平，而是将金属凸块105'、105''和引脚部100b、100'b的顶面完全包覆内，没有外露。在这种情况下，为了形成金属凸块105'、105''与引脚部100b、100'b的顶面齐平的顶端面，必须从塑封层104的顶面开始实施研磨，持续减薄塑封层104，直至逐步露出金属凸块105'、105''，并进一步同步研磨各金属凸块105'、105''和塑封层104，使金属凸块105'、105''凸出于引脚部100b、100'b的顶面所在平面的部分完全被研磨掉。最终，研磨终止在引脚部100b、100'b的顶面上，塑封层104的减薄顶面与引脚部100b、100'b的顶面齐平，从而金属凸块105'、105''所形成的平坦化的顶端面也与引脚部100b、100'b的顶面齐平，此时引脚部100b、100'b的顶面和金属凸块105'、105''的顶端面都外露于塑封层104的减薄顶面。

在图10A～10B的实施方式中，与图9A～9B的方法大体相同，仅有的区别在于，在形成塑封层104之前，沿着芯片102的周边，在本体部100a、100'a的顶面上涂覆了非导电的粘结剂103，形成附着在芯片102侧缘上的非导电的粘结剂，将芯片102固持在本体部100a或100'a上。涂覆非导电的粘结剂103的时机，既可以选择在安置金属凸块105'之前实施，也可以选择在完成栅极、源极上的金属凸块105'的安置之后但在加热形成源极上的金属凸块105''之前实施，甚至选择在形成栅极上的金属凸块105'、源极上的金属凸块105''之后实施。此时在功率半导体器件200D的结构中引入了粘结剂103，所以塑封体104a还将粘结剂103包覆在内。

图11A-1实质上是图7C得到的结果，图11A-2实质上是图7D得到的结果。图11B-1是在图11A-1的基础上额外实施了一道塑封工序，图11B-2是在图11A-2的基础上额外实施了一道塑封工序。在图11B-1中，形成的塑封层104的顶面与引脚部100b、100'b的顶面齐平，理想的情况是金属凸块105'、105''的顶端面刚好外露于塑封层104的顶面，但由于金属凸块105'和金属凸块105''的顶端已经被压平，所以塑封工艺中塑封料的一部分溢料很容易侵入金属凸块105'、105''的顶端面与模腔壁之间，使得金属凸块105'、105''各自的顶端面被薄薄的一层塑封料覆盖住，所以在图11B-1的步骤中，在塑封层104的顶面执行轻度研磨的步骤，将溢料去除，使引脚部100b、100'b的顶面和金属凸块105'、105''的顶端面从塑封层104的顶面中充分外露。图11B-2的方法流程大体与图11B-1相同，相较于图11B-1的实施例，只不过是在完成芯片102的粘贴之后，额外引入了粘结剂103。涂覆粘结剂103的时机可与图7D相同也可以不同，例如可以选择在安置栅极、源极上的金属凸块105'之前实施，也可以选择在完成栅极、源极上的金属凸块105'的安置之后，但在执行加热形成源极上的金属凸块105''之前实施。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (19)

1.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：

提供一包含多个基座的引线框架，每个所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；

将一芯片粘附在所述本体部的顶面上；

在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；

加热所述金属凸块并利用一抵压板按压各金属凸块的顶端，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；

切割引线框架分离各个基座。

2.如权利要求1所述的方法，其特征在于，在按压各金属凸块的顶端之后，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

3.如权利要求1所述的方法，其特征在于，在完成芯片的粘贴之后，但在安置金属凸块之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

4.如权利要求1所述的方法，其特征在于，在完成金属凸块的安置之后，但在实施加热并按压各金属凸块的顶端之前，沿着所述芯片的周边在本体部的顶面上涂覆非导电的粘结剂。

5.如权利要求1所述的方法，其特征在于，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；并且

在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。

6.如权利要求2～4中任意一项所述的方法，其特征在于，在切割引线框架之前，先形成一塑封层将各基座、芯片和金属凸块及粘结剂予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面，金属凸块的顶端面和引脚部的顶面外露于塑封层的顶面；

在切割所述引线框架的步骤中，对相邻基座之间的包含了引线框架和塑封层的叠层实施切割。

7.如权利要求1所述的方法，其特征在于，在芯片正面的至少一个电极上安置相互邻近的多个金属凸块，在对金属凸块加热的步骤中使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。

8.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：

提供一包含多个基座的引线框架，每个所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；

将一芯片粘附在所述本体部的顶面上；

在所述芯片正面的各电极上植金属凸块，使各金属凸块的顶端凸出于引脚部的顶面所在的平面；

形成一塑封层将各基座、芯片和金属凸块予以包覆，其包覆方式为至少使本体部的底面外露于塑封层的底面；

研磨各金属凸块凸出于引脚部的顶面所在平面的部分，使每个金属凸块所形成的平坦化的顶端面与所述引脚部的顶面齐平；

切割相邻基座之间的包含了引线框架和塑封层的叠层。

9.如权利要求8所述的方法，其特征在于，形成塑封层的步骤中，使塑封层的顶面与引脚部的顶面齐平，并且金属凸块的顶端凸出于塑封层的顶面以及引脚部的顶面外露于塑封层的顶面。

10.如权利要求8所述的方法，其特征在于，形成塑封层的步骤中，使塑封层将引脚部的顶面和各金属凸块包覆在内，在研磨金属凸块形成其平坦化的顶端面的步骤中：

从塑封层的顶面开始研磨减薄塑封层直至金属凸块也被研磨，使各金属凸块凸出于引脚部的顶面所在平面的部分被研磨掉，并使引脚部的顶面外露于塑封层的减薄顶面。

11.如权利要求8所述的方法，其特征在于，在安置金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。

12.如权利要求8所述的方法，其特征在于，在完成金属凸块的安置之后但在形成塑封层之前，沿着所述芯片的周边涂覆非导电的粘结剂。

13.如权利要求8所述的方法，其特征在于，在芯片正面的至少一个电极上安置多个彼此邻近的金属凸块，在形成塑封层之前在对金属凸块实施加热，使该多个邻近的金属凸块熔化聚拢在一起形成一个体积增大的金属凸块。

14.如权利要求13所述的方法，其特征在于，在完成金属凸块的安置之后但在形成该体积增大的金属凸块之前，沿着所述芯片的周边涂覆非导电的粘结剂。

15.一种功率半导体器件，其特征在于，包括：

一基座，所述基座的一本体部的一侧缘先向上弯折延伸后再以背离本体部的方向水平延伸出一引脚部；

一粘附在所述本体部的顶面上的芯片；

安置所述芯片正面的各电极上的金属凸块，每个金属凸块所具有的平坦化的顶端面与所述引脚部的顶面齐平。

16.如权利要求15所述的功率半导体器件，其特征在于，在本体部的顶面上，沿着所述芯片的周边设置有粘附在芯片侧缘上的非导电的粘结剂，将芯片固持在本体部上。

17.如权利要求15所述的功率半导体器件，其特征在于，还包括将基座、芯片和金属凸块予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。

18.如权利要求16所述的功率半导体器件，其特征在于，还包括将基座、芯片和金属凸块及粘结剂予以包覆的一塑封体，其包覆方式为至少使本体部的底面外露于塑封体的底面，以及金属凸块的顶端面和引脚部的顶面外露于塑封体的顶面。

19.如权利要求15所述的功率半导体器件，其特征在于，在芯片正面的一部分电极上安置的金属凸块的体积，比在芯片正面另一部分电极上安置的金属凸块的体积要大。