CN204464263U - 一种模块化的mosfet封装结构 - Google Patents

一种模块化的mosfet封装结构 Download PDF

Info

Publication number
CN204464263U
CN204464263U CN201520177055.XU CN201520177055U CN204464263U CN 204464263 U CN204464263 U CN 204464263U CN 201520177055 U CN201520177055 U CN 201520177055U CN 204464263 U CN204464263 U CN 204464263U
Authority
CN
China
Prior art keywords
chip
metal layer
interconnection metal
package structure
modular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520177055.XU
Other languages
English (en)
Inventor
张黎
赖志明
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201520177055.XU priority Critical patent/CN204464263U/zh
Application granted granted Critical
Publication of CN204464263U publication Critical patent/CN204464263U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本实用新型涉及一种模块化的MOSFET封装结构，属于半导体封装技术领域。其包括封装于包封体内的芯片Ⅰ和芯片Ⅱ，其正面再布线金属层Ⅱ通过包封体上表面的绝缘层开口分别与芯片Ⅰ和芯片Ⅱ连接，其正面再布线金属层Ⅰ位于芯片Ⅰ的正面的垂直区域之外，正面再布线金属层Ⅰ和正面再布线金属层Ⅱ的上表面的一部分分别形成焊盘，保护层露出焊盘；金属连接物Ⅰ与正面再布线金属层Ⅰ设置于芯片Ⅰ的同侧，金属连接物Ⅱ设置于芯片Ⅰ的下方，背面再布线金属层连接金属连接物Ⅰ和金属连接物Ⅱ。本实用新型提供了一种结构简单、封装尺寸小、双面可以散热且能承载大电流的MOSFET封装结构，以降低生产成本，并整合了对应MOSFET管的控制芯片，实现了功率器件的模块化。

Description

一种模块化的MOSFET封装结构
技术领域
本实用新型涉及一种模块化的MOSFET封装结构，属于半导体封装技术领域。
背景技术
随着电子工业的不断发展，印刷电路板（PCB）上集成的器件越来越多，因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。
其中，MOSFET（金属氧化物半导体场效应管）是利用电场效应来控制半导体的场效应晶体管。由于MOSFET 具有可实现低功耗电压控制的特性，近年来受到越来越多的关注。MOSFET 芯片的源极（Source）和栅极（Gate）位于芯片正面，其漏极(Drain) 通常设置在芯片背面。
MOSFET的封装要求是大电流的承载能力、高效的导热能力以及较小的封装尺寸。通常的封装方法是将漏极与引线框或基板直接连接，源极和栅极通过打线（粗的金属引线或宽的铝帯）与引线框或基板间接连接，但此种封装形式只能实现单面的散热，因散热满足不了需求而往往导致电流承载能力的下降。当然也有少数产品采用夹持（Clip）封装结构进行封装，可以实现双面散热，但其封装良率偏低，生产成本偏高。因此，产业在不断寻找新的封装结构技术，以期满足较小的封装结构、较高的导热与导电性能。
另一方面，通常的MOSFET封装因MOSFET本身的功率密度较高，其对应的控制芯片被分割为一个单独的封装体，这样造成产品在应用的时候需要至少两个封装体才能实现功能，不符合模块整合的产品发展方向。
实用新型内容
本实用新型的目的在于克服上述不足，提供一种结构简单、双面可以散热且能承载大电流、并整合了对应MOSFET管的控制芯片的模块化的MOSFET封装结构。
本实用新型是这样实现的：
本实用新型一种模块化的MOSFET封装结构，其包括芯片Ⅰ和芯片Ⅱ，所述芯片Ⅰ为功率MOSFET芯片，其正面设有源极和栅极，背面设置有漏极，所述芯片Ⅱ为控制芯片，其正面设置有若干个控制芯片电极，其设置于芯片Ⅰ的一侧，
所述芯片Ⅰ和芯片Ⅱ封装于包封体内，且露出该芯片Ⅰ和芯片Ⅱ的正面，所述包封体的上表面和芯片Ⅰ的正面、芯片Ⅱ的正面覆盖图案化的绝缘层，且于所述源极、栅极和控制芯片电极处开设绝缘层开口，
所述绝缘层的上表面选择性地设置正面再布线金属层Ⅰ和正面再布线金属层Ⅱ，所述正面再布线金属层Ⅱ通过绝缘层开口分别与源极、栅极和控制芯片电极连接，所述正面再布线金属层Ⅰ位于芯片Ⅰ的正面的垂直区域之外，所述正面再布线金属层Ⅰ和正面再布线金属层Ⅱ的上表面的一部分分别形成焊盘，另一部分分别形成连接部分焊盘的金属连线，所述正面再布线金属层Ⅰ和正面再布线金属层Ⅱ的表面覆盖保护层，所述保护层露出焊盘；
所述包封体还包封与芯片Ⅰ垂直的金属连接物Ⅰ和金属连接物Ⅱ，所述金属连接物Ⅰ与正面再布线金属层Ⅰ设置于芯片Ⅰ的同侧，其顶部直达正面再布线金属层Ⅰ的下表面，所述金属连接物Ⅱ设置于芯片Ⅰ的下方，其顶部直达芯片Ⅰ的背面，所述包封体的下表面设置背面再布线金属层，所述背面再布线金属层连接金属连接物Ⅰ和金属连接物Ⅱ。
所述芯片Ⅰ的个数为一个或一个以上。
所述包封体于芯片Ⅰ下方的厚度为h，h的取值范围为10～200微米。
所述包封体于芯片Ⅰ下方的厚度为h，h的取值范围为30～80微米。
所述焊盘处设置连接件。
所述连接件为焊球、焊块或金属微凸块。
所述焊盘处设置顶部金属层。
所述金属连接物Ⅰ和金属连接物Ⅱ为柱状金属物。
所述金属连接物Ⅰ和金属连接物Ⅱ为再布线金属层，所述再布线金属层与背面再布线金属层为一体结构。
本实用新型的有益效果是：
1、本实用新型通过采用圆片级芯片尺寸封装工艺成形的高密度再布线金属层将芯片漏极引到正面，封装成芯片漏极与源极和栅极在同一平面的MOSFET封装结构，从而使封装结构简单，分布于芯片正面和背面的高密度再布线金属层，同时实现了双面散热，增大了承载大电流的能力；
2、本实用新型将对应的MOSFET管的控制芯片与MOSFET管芯片进行整合封装，实现了功率器件的模块化，简化了整个产业链环节，符合产品的发展方向是进行整合。
附图说明
图1为本实用新型一种MOSFET封装结构的实施例一的剖面示意图；
图2为图1的焊盘与芯片的源极、栅极、控制芯片电极的位置关系的示意图；
图3为图1的通孔Ⅰ、通孔Ⅱ与芯片的源极、栅极、控制芯片电极的位置关系的示意图；
图4为图3的变形；
图5为图1的变形；
图7为本实用新型一种MOSFET封装结构的实施例二的剖面示意图；
图8为图2的变形；
图中：
芯片Ⅰ1
芯片本体10
源极121
源极122
源极123
栅极14
漏极16
焊盘21、211、212
金属连接线26
绝缘层3
包封体4
通孔Ⅰ431
通孔Ⅱ451
金属连接物43、45
正面保护层5
正面再布线金属层Ⅱ6
焊盘611、631、651、612、632、652
焊盘671、672、691、692
连接件71
顶部金属层72
背面再布线金属层8
芯片Ⅱ9
芯片本体90
控制芯片电极92、94、921、922、941、942。
具体实施方式
MOSFET的性能特别是电流承载能力的优劣很大程度上取决于散热性能，散热性能的好坏又主要取决于封装形式。现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
实施例一，参见图1至图6
图1本实用新型一种MOSFET封装结构的剖面示意图。由图1可以看出，本实用新型的MOSFET封装结构的芯片Ⅰ1为功率MOSFET芯片，其硅基材料的芯片本体10的正面设置源极和栅极14，图2中源极以源极121、源极122、源极123示意，栅极14较小，其芯片本体10的背面设置金属层作为漏极16。芯片Ⅱ9为控制芯片，其设置于芯片Ⅰ1的一侧，其芯片本体90的正面设置有若干个控制芯片电极，图2中以控制芯片电极921、922、941、942示意。
包封材料包封芯片Ⅰ1和芯片Ⅱ9，包封材料的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性。包封材料包封、固化完成后，呈固状的包封体4，可以起到防水、防潮、防震、防尘、散热、绝缘等作用。芯片Ⅰ1的正面和芯片Ⅱ9的正面露出包封体4的上表面，且包封体4的上表面和芯片Ⅰ1的正面、芯片Ⅱ9的正面均覆盖氧化硅、氮化硅或树脂类介电材质的图案化的绝缘层3，该绝缘层3开设的绝缘层开口31露出源极121、源极122、源极123、栅极14和控制芯片电极921、922、941、942的上表面，如图1所示。绝缘层3的表面选择性地设置采用圆片级芯片尺寸封装工艺成形的正面再布线金属层Ⅰ2和正面再布线金属层Ⅱ6，其中，正面再布线金属层Ⅱ6通过绝缘层开口31与源极121、源极122、源极123、栅极14和控制芯片电极921、922、941、942连接，正面再布线金属层Ⅰ2选择性地分布于正面再布线金属层Ⅱ6的一侧，且位于芯片Ⅰ1的正面的垂直区域之外。
如图3所示，正面再布线金属层Ⅱ6的上表面的一部分作为焊盘，以备后续通过焊球、焊块或微金属凸块与PCB板或基板连接；另一部分作为金属连接线。具体地，以芯片Ⅰ1的焊盘611、631、651、612、632、652和芯片Ⅱ9的671、672、691、692及金属连接线66、68示意。其中焊盘611、612对应源极121，焊盘631、632对应源极122，焊盘651对应源极123，焊盘652对应栅极14，金属连接线66连接芯片Ⅰ1的焊盘652和芯片Ⅱ9的焊盘672，金属连接线68分别将芯片Ⅱ9的焊盘671、672、691、692与芯片Ⅱ9的控制芯片电极921、922、941、942对应连接，实现了电气连接。
正面再布线金属层Ⅰ2的上表面的一部分作为焊盘21，具体地，如图2所示，为焊盘211、焊盘212、焊盘213，通过焊球、焊块或微金属凸块与PCB板或基板连接，其另一部分作为金属连接线26。正面再布线金属层Ⅰ2和正面再布线金属层Ⅱ6的表面覆盖正面保护层5，并形成保护层开口图案露出焊盘611、631、651、612、632、652、671、672、691、692和焊盘211、焊盘212，焊盘213被正面保护层5覆盖。一般地，焊盘611、631、651、612、632、652、671、672、691、692和焊盘211、焊盘212呈阵列状排列，其露出的横截面形状根据实际需要确定，一般为矩形，且越大越好，一方面便于连接，另一方面，也是封装结构的散热通道之一。
将包封体4开设由下而上的通孔Ⅰ431和通孔Ⅱ451，其中，通孔Ⅰ431与正面再布线金属层Ⅰ2位于芯片Ⅰ1的同侧，且与芯片Ⅰ1垂直，如图1所示，通孔Ⅰ431的顶部直达正面再布线金属层Ⅰ2的下表面，如图2所示，示意了三个通孔Ⅰ431，其顶部直达焊盘211、212、213的下表面。
通孔Ⅱ451位于芯片Ⅰ1的背面，且与芯片Ⅰ1垂直，如图1所示，通孔Ⅱ451的顶部直达芯片Ⅰ1的下表面，如图3所示，示意了四列通孔Ⅱ451，每列又有6个通孔Ⅱ451。通孔Ⅰ431和通孔Ⅱ451采用激光的开孔工艺成形。
包封体4的背面和通孔Ⅰ431、通孔Ⅱ451内均沉积背面再布线金属层8，背面再布线金属层8一般采用导电性能良好的铜Cu、铁Fe、镍Ni等金属制作。其具体层数可按照产品要求设置为一层或多层，通常的，背面再布线金属层8为高密度布线层，即线宽/线距在5um以下，以提高电学的可靠性。背面再布线金属层8通过通孔Ⅱ451与漏极16连接，再通过通孔Ⅰ431与正面再布线金属层Ⅰ2连接，从而将漏极16引到芯片Ⅰ1的正面，与源极和栅极14形成同侧分布，可以与源极和栅极14同时与PCB板或基板连接，实现了以简单的封装结构简化了其复杂的贴装工艺。另外，使整个封装结构设置更多个通孔Ⅰ431可以增大背面再布线金属层8的延展面积，增多散热渠道，提高散热性能，以提高MOSFET 的电流承载能力。
同样地，通孔Ⅱ451的个数也可以进一步增多，如图4所示，示意了六列通孔Ⅱ451，每列又有6个通孔Ⅱ451，同样可以增大背面再布线金属层8的延展面积，提高散热性能。
此外，焊盘61、63、65和焊盘21处还可以设置连接件71，如焊球、焊块或金属微凸块，以方便其与PCB板或基板连接，如图5所示。或者在焊盘61、63、65和焊盘21处分别设置独立的顶部金属层72，其材质为锡、铜、铁、镍等金属或它们的合金，如图6所示，以改变焊盘61、63、65和焊盘21的位置、大小等，方便与特殊基板连接。
实施例二，参见图7
实施例二与实施例一的封装结构类似。图7本实用新型一种MOSFET封装结构的剖面示意图。由图7可以看出，通孔Ⅰ431、通孔Ⅱ451内的结构也可以是实心金属柱43、45，实心金属柱43生长或固定于正面再布线金属层Ⅰ2的下表面，实心金属柱45生长或固定于芯片Ⅰ1的背面，实心金属柱43和实心金属柱45在包封材料形成包封体4时与芯片Ⅰ1一同封装固定。实心金属柱43和实心金属柱45的下表面露出包封体4，设置于包封体4下表面的背面再布线金属层8将实心金属柱43和实心金属柱45连接起来，同样可以实现将芯片Ⅰ1的漏极16引到芯片Ⅰ1的正面，与源极和栅极14形成同侧分布，可以与源极和栅极14同时与PCB板或基板连接，实现了以简单的封装结构简化了其复杂的贴装工艺。
上述实施例的封装结构采用圆片级芯片尺寸封装（Wafer Level Chip Scale Packaging）工艺成形，基于整个晶圆进行的批量封装，不仅提升了MOSFET 性能、缩小封装尺寸，而且提高了生产效率、降低封装成本。
本实用新型一种模块化的MOSFET封装结构不限于上述优选实施例，其通孔Ⅰ431和正面再布线金属层Ⅰ2也可以同时设置于芯片Ⅰ1的两侧，如图8所示，或者通孔Ⅰ431和正面再布线金属层Ⅰ2同时设置于芯片Ⅰ1的四周，以满足实际设计需要，同时增大背面再布线金属层8的延展面积，增多散热渠道，提高散热性能，以提高MOSFET 的电流承载能力。另外，上述实施例中的芯片Ⅰ1的个数可以是一个，也可以是一个以上，根据实际需要确定，正面再布线金属层Ⅱ6的金属连接线可以通过关联焊盘将多个芯片连接起来。
因此，任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。

Claims (9)

1.一种模块化的MOSFET封装结构，其包括芯片Ⅰ（1）和芯片Ⅱ（9），所述芯片Ⅰ（1）为功率MOSFET芯片，其正面设有源极和栅极，背面设置有漏极，所述芯片Ⅱ（9）为控制芯片，其正面设置有若干个控制芯片电极，其设置于芯片Ⅰ（1）的一侧，
其特征在于：所述芯片Ⅰ（1）和芯片Ⅱ（9）封装于包封体（4）内，且露出该芯片Ⅰ（1）和芯片Ⅱ（9）的正面，所述包封体（4）的上表面和芯片Ⅰ（1）的正面、芯片Ⅱ（9）的正面覆盖图案化的绝缘层（3），且于所述源极、栅极和控制芯片电极处开设绝缘层开口（31），
所述绝缘层（3）的上表面选择性地设置正面再布线金属层Ⅰ（2）和正面再布线金属层Ⅱ（6），所述正面再布线金属层Ⅱ（6）通过绝缘层开口（31）分别与源极、栅极和控制芯片电极连接，所述正面再布线金属层Ⅰ（2）位于芯片Ⅰ（1）的正面的垂直区域之外，所述正面再布线金属层Ⅰ（2）和正面再布线金属层Ⅱ（6）的上表面的一部分分别形成焊盘，另一部分分别形成连接部分焊盘的金属连线，所述正面再布线金属层Ⅰ（2）和正面再布线金属层Ⅱ（6）的表面覆盖保护层5，所述保护层5露出焊盘；
所述包封体（4）还包封与芯片Ⅰ（1）垂直的金属连接物Ⅰ（43）和金属连接物Ⅱ（45），所述金属连接物Ⅰ（43）与正面再布线金属层Ⅰ（2）设置于芯片Ⅰ（1）的同侧，其顶部直达正面再布线金属层Ⅰ（2）的下表面，所述金属连接物Ⅱ（45）设置于芯片Ⅰ（1）的下方，其顶部直达芯片Ⅰ（1）的背面，所述包封体（4）的下表面设置背面再布线金属层（8），所述背面再布线金属层（8）连接金属连接物Ⅰ（43）和金属连接物Ⅱ（45）。
2.根据权利要求1所述的一种模块化的MOSFET封装结构，其特征在于：所述芯片Ⅰ（1）的个数为一个或一个以上。
3.根据权利要求1所述的一种模块化的MOSFET封装结构，其特征在于：所述包封体（4）于芯片Ⅰ（1）下方的厚度为h，h的取值范围为10～200微米。
4.根据权利要求3所述的一种模块化的MOSFET封装结构，其特征在于：所述包封体（4）于芯片Ⅰ（1）下方的厚度为h，h的取值范围为30～80微米。
5.根据权利要求1所述的一种模块化的MOSFET封装结构，其特征在于：所述焊盘处设置连接件（71）。
6.根据权利要求5所述的一种模块化的MOSFET封装结构，其特征在于：所述连接件（71）为焊球、焊块或金属微凸块。
7.根据权利要求1所述的一种模块化的MOSFET封装结构，其特征在于：所述焊盘处设置顶部金属层（72）。
8.根据权利要求1至7中任一项所述的一种模块化的MOSFET封装结构，其特征在于：所述金属连接物Ⅰ（43）和金属连接物Ⅱ（45）为柱状金属物。
9.根据权利要求1至7中任一项所述的一种模块化的MOSFET封装结构，其特征在于：所述金属连接物Ⅰ（43）和金属连接物Ⅱ（45）为再布线金属层，所述再布线金属层与背面再布线金属层（8）为一体结构。
CN201520177055.XU 2015-03-27 2015-03-27 一种模块化的mosfet封装结构 Active CN204464263U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520177055.XU CN204464263U (zh) 2015-03-27 2015-03-27 一种模块化的mosfet封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520177055.XU CN204464263U (zh) 2015-03-27 2015-03-27 一种模块化的mosfet封装结构

Publications (1)

Publication Number Publication Date
CN204464263U true CN204464263U (zh) 2015-07-08

Family

ID=53671111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520177055.XU Active CN204464263U (zh) 2015-03-27 2015-03-27 一种模块化的mosfet封装结构

Country Status (1)

Country Link
CN (1) CN204464263U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103117A1 (zh) * 2016-12-06 2018-06-14 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103117A1 (zh) * 2016-12-06 2018-06-14 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
US10777477B2 (en) 2016-12-06 2020-09-15 Jiangyin Changdian Advanced Packaging Co., Ltd Chip packaging structure, and packaging method thereof
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring

Similar Documents

Publication Publication Date Title
CN104733413A (zh) 一种mosfet封装结构
CN101971332B (zh) 包括嵌入倒装芯片的半导体管芯封装
CN102280418B (zh) 带有散热装置的半导体封装
CN203882995U (zh) 半导体组件
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
KR20200047325A (ko) 반도체 디바이스 및 이의 제조 방법
CN104795372A (zh) 一种指纹识别传感器芯片的封装结构
CN1802742A (zh) 具有最优化的线接合配置的半导体封装
CN102983114B (zh) 具有超薄封装的高性能功率晶体管
CN101364548A (zh) 集成电路模块的制造方法
CN104795380A (zh) 一种三维封装结构
CN104766843A (zh) 一种可用smt工艺贴装的高功率半导体封装结构
CN204464263U (zh) 一种模块化的mosfet封装结构
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
CN102315135A (zh) 芯片封装及其制作工艺
CN103972199A (zh) 线键合方法和结构
CN204927275U (zh) 一种低成本的硅基模块的封装结构
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN204927277U (zh) 一种硅基模块的封装结构
US20220199483A1 (en) Power device packaging
CN206163478U (zh) 集成电路封装体
CN201937131U (zh) 依靠中心导地块改善高频性能的集成电路测试插座
CN212676248U (zh) 一种双面散热的半导体堆叠封装结构
CN1327516C (zh) 半导体器件
CN202549841U (zh) 半导体模块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant