CN204927277U - 一种硅基模块的封装结构 - Google Patents

一种硅基模块的封装结构 Download PDF

Info

Publication number
CN204927277U
CN204927277U CN201520695404.7U CN201520695404U CN204927277U CN 204927277 U CN204927277 U CN 204927277U CN 201520695404 U CN201520695404 U CN 201520695404U CN 204927277 U CN204927277 U CN 204927277U
Authority
CN
China
Prior art keywords
metal
silica
base chip
silicon base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520695404.7U
Other languages
English (en)
Inventor
张黎
龙欣江
赖志明
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201520695404.7U priority Critical patent/CN204927277U/zh
Application granted granted Critical
Publication of CN204927277U publication Critical patent/CN204927277U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种硅基模块的封装结构，属于半导体封装技术领域。其包括硅基本体、硅基芯片和金属突起物，所述硅基芯片的正面覆盖图案化的钝化层并开设露出电极的上表面的钝化层开口，在所述钝化层开口内设置镍/金层和焊球，所述金属突起物设置于硅基芯片的旁侧，所述硅基本体的上表面选择性地设置再布线金属层，所述金属突起物与再布线金属层固连，所述硅基芯片与再布线金属层正装固连，并实现电气连通，所述焊球的顶高和金属突起物的顶高在同一平面。本实用新型提供了一种封装结构简洁、保证各项性能指标的硅基模块的封装结构。

Description

一种硅基模块的封装结构
技术领域
本实用新型涉及一种硅基模块的封装结构，属于半导体封装技术领域。
背景技术
随着电子工业的不断发展，印刷电路板PCB上集成的器件越来越多，因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。
发明内容
其中，MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来受到越来越多的关注。MOSFET芯片的源极(Source)和栅极(Gate)位于芯片的正面，其漏极(Drain)通常设置在芯片的背面。
MOSFET的封装要求是大电流的承载能力、高效的导热能力以及较小的封装尺寸。通常的封装方法是将漏极与引线框或基板直接连接，源极和栅极通过打线粗的金属引线或宽的铝帯与引线框或基板间接连接，但此种封装形式的硅基模块的封装结构往往较大，且只能实现单面的散热，因散热满足不了需求而往往导致电流承载能力的下降。当然也有少数产品采用夹持Clip封装结构进行封装，可以实现双面散热，但其封装结构繁杂且封装良率偏低，生产成本偏高。因此，产业需要不断寻找新的封装结构技术，以在保证各项性能指标的同时满足更小的封装结构。
发明内容
本实用新型的目的在于克服上述不足，提供一种封装结构简洁、保证各项性能指标的硅基模块的封装结构。
本实用新型是这样实现的：
本实用新型一种硅基模块的封装结构，其包括硅基载体，所述硅基载体的上表面设置绝缘层，
还包括硅基芯片和金属突起物，所述硅基芯片的正面设有若干个电极、背面设有金属层，所述硅基芯片的正面覆盖图案化的钝化层并开设露出电极的上表面的钝化层开口，所述钝化层开口呈阵列状分布，在所述钝化层开口内依次设置镍/金层和焊球，所述焊球通过镍/金层分别与电极固连；
所述金属突起物设置于硅基芯片的旁侧；
所述硅基载体的横截面尺寸大于硅基芯片的横截面尺寸，所述硅基载体承载金属突起物和硅基芯片，所述硅基载体的绝缘层的上表面选择性地设置再布线金属层，所述金属突起物与再布线金属层固连，所述硅基芯片的背面的金属层与再布线金属层之间设置焊锡层，所述硅基芯片与再布线金属层正装固连，并实现电气连通，所述焊球的顶高和金属突起物的顶高在同一平面。
可选地，所述金属突起物为金属芯焊球，其内芯为金属芯，其最外层包裹焊接层，该金属芯与焊接层之间设置金属镍层或镍/金层。
可选地，所述金属芯焊球的金属芯呈球状。
可选地，所述金属突起物为金属凸块结构，所述金属凸块结构包括金属柱及其顶部的焊料凸点，该金属柱与焊料凸点之间设置金属镍层或镍/金层。
可选地，所述金属突起物为金属凸块结构，所述金属凸块结构包括金属柱及其顶部的焊料凸点以及凸块下金属层，该金属柱与焊料凸点之间设置金属镍层或镍/金层。
可选地，所述焊球的顶高和金属突起物的顶高在同一水平面。
可选地，所述硅基芯片的电极包括源极和栅极，该硅基芯片的背面的金属层为漏极。
可选地，所述硅基芯片的背面的金属层为钛/镍/金或钛/镍/银的三层金属结构。
可选地，还包括填充剂，所述填充剂填充金属突起物、硅基芯片与硅基载体彼此之间的空间。
本实用新型的有益效果是：
1、本实用新型的封装结构选用直径尺寸合适的金属芯焊球或高度合适的金属凸块结构与硅基模块匹配，作为电信号的输入/输出端，直接焊接固定于目标位置，使用方便，并使整个封装结构简洁；
2、本实用新型的封装结构用硅基载体承载金属突起物和与之正装连接的硅基模块，硅基载体、金属突起物和硅基模块正面的焊球提供了足够有效地散热渠道，保证了整个封装结构的导热性能，同时巧妙地搭建硅基模块与金属突起物、再布线金属层之间的电信通路，将硅基模块背面电极的电信号引至整个封装结构的正面，使整个封装结构简洁、紧凑，符合小型化封装要求，同时保证了其各项性能指标。
附图说明
图1为本实用新型一种硅基模块的封装结构的正面结构示意图；
图2为图1的A-A剖面示意图（实施例一）；
图3为图1的A-A剖面示意图（实施例二）；
图4为图3的变形；
图中：
硅基芯片100
芯片本体102
源极121
栅极122
漏极123
钝化层130
钝化层开口131
镍/金层140
焊球150
硅基载体202
再布线金属层210
绝缘层230
焊锡层400
金属芯焊球600
金属芯610
焊接层620
填充剂700
金属凸块结构800
金属柱810
焊料凸点820
凸块下金属层830。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型的硅基模块的封装结构，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。以下特举出本实用新型的实施例，并配合附图作详细说明。以下实施例的元件和设计是为了简化所公开的发明，并非用以限定本实用新型。
实施例一，参见图1和图2
图1为本实用新型一种硅基模块的封装结构的正面结构示意图，图2为图1的A-A剖面示意图。由图1和图2可以看出，本实用新型的硅基模块的封装结构包括硅基芯片100、金属芯焊球600和硅基载体202，硅基载体202的横截面尺寸大于硅基芯片100的横截面尺寸，硅基芯片100、金属芯焊球600设置在硅基载体202的上方。金属芯焊球600的内芯为球状的金属芯610，金属芯610的材质一般为铜，或在铜芯外裹一层金属镍层或镍/金层，以防止铜离子的迁移，并且具备一定的硬度和良好的耐磨性能，金属芯610的最外层包裹焊接层620，焊接层620的材质为锡或锡的合金。铜质的金属芯610增强了金属芯焊球600的强度，并使该金属芯焊球600具有导电、导热的作用。另外，具有导电、导热作用的钛、镍、金、银等一种金属或任意几种金属的组合亦可为金属芯610的材质。根据金属芯610的大小可以制成直径尺寸不一、适合各种使用条件的金属芯焊球600。金属芯焊球600设置于硅基芯片100的旁侧。一般地，金属芯焊球600设置于硅基芯片100的一侧，如图1所示，或根据实际需要排布金属芯焊球600与硅基芯片100的位置。
本实用新型的硅基模块的封装结构的硅基芯片100以功率MOSFET芯片示例。功率MOSFET芯片的芯片本体102的正面设置有源极121和栅极122，其中栅极122较小，位于芯片本体102的一角，其芯片本体102的背面设置金属层作为漏极123。该金属层的材质为三层结构的钛/镍/金、钛/镍/银等。硅基芯片100的正面覆盖氧化硅、氮化硅或树脂类介电材质的图案化的钝化层130，该钝化层130开设的钝化层开口131露出源极121和栅极122的上表面，如图1所示，钝化层开口131在源极121和栅极122的上表面呈阵列状分布，图中以3*3示例。并在钝化层开口131内设置先化学镀金属镍层、再化学浸金，形成两层结构的镍/金层140，其厚度一般为1~3微米，以保护源极121和栅极122不被氧化或腐蚀，同时易于焊接，且不影响整体的电热性能。焊球150通过镍/金层140分别与源极121和栅极122固连。
在硅基载体202的上表面设置绝缘层230，再在绝缘层230上选择性地设置采用圆片级金属再布线工艺成形的再布线金属层210，并在再布线金属层210的上表面设置焊盘Ⅰ211、焊盘Ⅱ212。其中，焊盘Ⅰ211较大，用于固定硅基芯片100；焊盘Ⅱ212有多个，用于固定金属芯焊球600。硅基芯片100的漏极123通过焊锡层400与再布线金属层210的焊盘Ⅰ211固定连接，金属芯焊球600通过其底部的焊接层620与再布线金属层210的焊盘Ⅱ212固定连接，并通过调整焊球150和金属芯焊球600的大小和/或焊锡层400、焊接层620与再布线金属层210的接触厚度来调整硅基芯片100的焊球150的顶高和金属芯焊球600的顶高，使其在同一平面，并以硅基芯片100的焊球150的顶高和金属芯焊球600的顶高在同一水平面为佳。
填充剂700填充金属芯焊球600、硅基芯片100与硅基载体202之间的空间，其高度与硅基芯片100的钝化层130的高度齐平或略低于硅基芯片100的钝化层130的高度。填充剂700的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性。填充剂700固化完成后，呈固体状，可以起到防水、防潮、防震、防尘、散热、绝缘等保护作用。
本实用新型的硅基模块的封装结构通过金属芯焊球600将硅基芯片100背面的漏极123引至硅基芯片100的正面，与源极121和栅极122在同一平面，以方便硅基模块的封装结构与电路板实现贴装连接。同时，具有一定厚度的硅基载体202承载金属芯焊球600与硅基芯片100，能够有效地导热、散热，以及控制翘曲作用，以提高整个硅基模块的封装结构的性能，并延长封装结构的使用寿命。
实施例二，参见图1和图3
图1为本实用新型一种硅基模块的封装结构的正面结构示意图，图3为图1的A-A剖面示意图。由图1和图3可以看出，本实用新型的硅基模块的封装结构包括硅基芯片100、金属凸块结构800和硅基载体202，硅基载体202的横截面尺寸大于硅基芯片100的横截面尺寸，硅基芯片100、金属凸块结构800设置在硅基载体202的上方。金属凸块结构800包括金属柱810及其顶部的焊料凸点820，通过成熟的圆片级金属凸块工艺成形，如图3所示；或者金属凸块结构800包括金属柱810及其顶部的焊料凸点820以及凸块下金属层830，凸块下金属层830设置于金属柱810与再布线金属层210之间，可以是金属种子层，也可以是焊料层，如图4所示。具有导电、导热作用的金属柱810的材质包括但不限于铜，或在金属柱810与焊料凸点820之间设置金属镍层或镍/金层，以防止铜离子的迁移，焊料凸点820的材质为锡或锡的合金。金属柱810可以制成高度不一的金属凸块结构800，适合各种使用条件。金属凸块结构800设置于硅基芯片100的旁侧。一般地，金属凸块结构800设置于硅基芯片100的一侧，如图1所示，或根据实际需要排布金属凸块结构800与硅基芯片100的位置。
本实用新型的硅基模块的封装结构的硅基芯片100以功率MOSFET芯片示例。功率MOSFET芯片的芯片本体102的正面设置有源极121和栅极122，其中栅极122较小，位于芯片本体102的一角，其芯片本体102的背面设置金属层作为漏极123。该金属层的材质为三层结构的钛/镍/金、钛/镍/银等。硅基芯片100的正面覆盖氧化硅、氮化硅或树脂类介电材质的图案化的钝化层130，该钝化层130开设的钝化层开口131露出源极121和栅极122的上表面，如图1所示，钝化层开口131在源极121和栅极122的上表面呈阵列状分布，图中以3*3示例。并在钝化层开口131内设置先化学镀金属镍层、再化学浸金，形成两层结构的镍/金层140，其厚度一般为1~3微米，以保护源极121和栅极122不被氧化或腐蚀，同时易于焊接，且不影响整体的电热性能。焊球150通过镍/金层140分别与源极121和栅极122固连。
在硅基载体202的上表面设置绝缘层230，再在绝缘层230上选择性地设置采用圆片级金属再布线工艺成形的再布线金属层210，并在再布线金属层210的上表面设置焊盘Ⅰ211、焊盘Ⅱ212。其中，焊盘Ⅰ211较大，用于固定硅基芯片100；焊盘Ⅱ212有多个，用于固定金属凸块结构800。硅基芯片100的漏极123通过焊锡层400与再布线金属层210的焊盘Ⅰ211固定连接，金属凸块结构800与再布线金属层210的焊盘Ⅱ212固定连接，并通过调整焊球150和金属凸块结构800的高度和/或焊锡层400与再布线金属层210的接触厚度来调整硅基芯片100的焊球150的顶高和金属凸块结构800的顶高，使其在同一平面，并以硅基芯片100的焊球150的顶高和金属凸块结构800的顶高在同一水平面为佳。
填充剂700填充金属凸块结构800、硅基芯片100与硅基载体202之间的空间，其高度与硅基芯片100的钝化层130的高度齐平或略低于硅基芯片100的钝化层130的高度。填充剂700的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性。填充剂700固化完成后，呈固体状，可以起到防水、防潮、防震、防尘、散热、绝缘等保护作用。
本实用新型的硅基模块的封装结构通过金属凸块结构800将硅基芯片100背面的漏极123引至硅基芯片100的正面，与源极121和栅极122在同一平面，以方便硅基模块的封装结构与电路板实现贴装连接。同时，具有一定厚度的硅基载体202承载金属凸块结构800与硅基芯片100，能够有效地导热、散热，以及控制翘曲作用，以提高整个硅基模块的封装结构的性能，并延长封装结构的使用寿命。
本实用新型一种硅基模块的封装结构不限于上述优选实施例，本实用新型的硅基模块的封装结构的硅基芯片100还可以是IC芯片、Low-k芯片等；再布线金属层可以是单层，如图2所示，再布线金属层也可以是多层，以适应微小或超小型MOSFET的源极、栅极或其他功能的电信号的引出。
因此，任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。

Claims (9)

1.一种硅基模块的封装结构，其包括硅基载体（202），所述硅基载体（202）的上表面设置绝缘层（230），
其特征在于：还包括硅基芯片（100）和金属突起物，所述硅基芯片（100）的正面设有若干个电极、背面设有金属层，所述硅基芯片（100）的正面覆盖图案化的钝化层（130）并开设露出电极的上表面的钝化层开口（131），所述钝化层开口（131）呈阵列状分布，在所述钝化层开口（131）内依次设置镍/金层（140）和焊球（150），所述焊球（150）通过镍/金层（140）分别与电极固连；
所述金属突起物设置于硅基芯片（100）的旁侧；
所述硅基载体（202）的横截面尺寸大于硅基芯片（100）的横截面尺寸，所述硅基载体（202）承载金属突起物和硅基芯片（100），所述硅基载体（202）的绝缘层（230）的上表面选择性地设置再布线金属层（210），所述金属突起物与再布线金属层（210）固连，所述硅基芯片（100）的背面的金属层与再布线金属层（210）之间设置焊锡层（400），所述硅基芯片（100）与再布线金属层（210）正装固连，并实现电气连通，所述焊球（150）的顶高和金属突起物的顶高在同一平面。
2.根据权利要求1所述的一种硅基模块的封装结构，其特征在于：所述金属突起物为金属芯焊球（600），其内芯为金属芯（610），其最外层包裹焊接层（620），该金属芯（610）与焊接层（620）之间设置金属镍层或镍/金层。
3.根据权利要求2所述的一种硅基模块的封装结构，其特征在于：所述金属芯焊球（600）的金属芯（610）呈球状。
4.根据权利要求1所述的一种硅基模块的封装结构，其特征在于：所述金属突起物为金属凸块结构（800），所述金属凸块结构（800）包括金属柱（810）及其顶部的焊料凸点（820），该金属柱（810）与焊料凸点（820）之间设置金属镍层或镍/金层。
5.根据权利要求1所述的一种硅基模块的封装结构，其特征在于：所述金属突起物为金属凸块结构（800），所述金属凸块结构（800）包括金属柱（810）及其顶部的焊料凸点（820）以及凸块下金属层（830），该金属柱（810）与焊料凸点（820）之间设置金属镍层或镍/金层。
6.根据权利要求1至5中任一项所述的一种硅基模块的封装结构，其特征在于：所述焊球（150）的顶高和金属突起物的顶高在同一水平面。
7.根据权利要求1至5中任一项所述的一种硅基模块的封装结构，其特征在于：所述硅基芯片（100）的电极包括源极（121）和栅极（122），该硅基芯片（100）的背面的金属层为漏极（123）。
8.根据权利要求7所述的一种硅基模块的封装结构，其特征在于：所述硅基芯片（100）的背面的金属层为钛/镍/金或钛/镍/银的三层金属结构。
9.根据权利要求1至5中任一项所述的一种硅基模块的封装结构，其特征在于：还包括填充剂（700），所述填充剂（700）填充金属突起物、硅基芯片（100）与硅基载体（202）彼此之间的空间。
CN201520695404.7U 2015-09-10 2015-09-10 一种硅基模块的封装结构 Active CN204927277U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520695404.7U CN204927277U (zh) 2015-09-10 2015-09-10 一种硅基模块的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520695404.7U CN204927277U (zh) 2015-09-10 2015-09-10 一种硅基模块的封装结构

Publications (1)

Publication Number Publication Date
CN204927277U true CN204927277U (zh) 2015-12-30

Family

ID=54976385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520695404.7U Active CN204927277U (zh) 2015-09-10 2015-09-10 一种硅基模块的封装结构

Country Status (1)

Country Link
CN (1) CN204927277U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220052009A1 (en) * 2020-08-17 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Die Package and Method of Manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220052009A1 (en) * 2020-08-17 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Die Package and Method of Manufacture
US11990443B2 (en) * 2020-08-17 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die package and method of manufacture

Similar Documents

Publication Publication Date Title
US20200328191A1 (en) Stacked package structure and stacked packaging method for chip
CN102237281B (zh) 半导体器件及其制造方法
CN100426495C (zh) 电子装置及其制造方法
CN102280418B (zh) 带有散热装置的半导体封装
CN100444371C (zh) 功率半导体封装
CN101971332B (zh) 包括嵌入倒装芯片的半导体管芯封装
US8451621B2 (en) Semiconductor component and method of manufacture
US9082868B2 (en) Semiconductor component and method of manufacture
CN108122862B (zh) 半导体装置封装及其制造方法
CN104733413A (zh) 一种mosfet封装结构
US8169071B2 (en) Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
US9735122B2 (en) Flip chip package structure and fabrication process thereof
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN103582945A (zh) 半导体器件
TW200929480A (en) Semiconductor chip and method for fabriating semiconductor chip
JP7199921B2 (ja) 半導体装置
US11587905B2 (en) Multi-chip package and manufacturing method thereof
CN105990268B (zh) 电子封装结构及其制法
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
CN101312176A (zh) 半导体器件、引线框以及半导体器件的安装结构
CN204927275U (zh) 一种低成本的硅基模块的封装结构
CN103633049A (zh) 倒装芯片封装
CN105226040B (zh) 一种硅基模块的封装结构及其封装方法
CN204927277U (zh) 一种硅基模块的封装结构
CN204464263U (zh) 一种模块化的mosfet封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant