CN112820653A - 扇出型封装方法 - Google Patents
扇出型封装方法 Download PDFInfo
- Publication number
- CN112820653A CN112820653A CN202011622964.1A CN202011622964A CN112820653A CN 112820653 A CN112820653 A CN 112820653A CN 202011622964 A CN202011622964 A CN 202011622964A CN 112820653 A CN112820653 A CN 112820653A
- Authority
- CN
- China
- Prior art keywords
- chip
- fan
- silicon substrate
- copper
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000000047 product Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 7
- 239000012467 final product Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请公开了一种扇出型封装方法，包括步骤：提供一芯片，所述芯片上设有多个焊盘，提供一硅基板，将所述芯片布置在所述硅基板上，所述芯片远离所述焊盘的一面粘贴在所述硅基板上；对所述芯片进行扇出型封装。根据本申请实施例提供的技术方案，通过提供硅基板作为承载板，取代现有的金属或者玻璃承载结构，能够强化晶圆结构进而降低晶圆翘曲避免因翘曲多大导致机台故障和晶圆破片等风险；并且该硅基板作为最终产品的一部分，对芯片提供硅基板的刚性支撑，可以增加芯片的可靠性，进而延长终端客户使用的寿命，能够广泛应用到风险较高的产品设计中，极大提高了封装产品的品质和生产效率。
Description
技术领域
本发明一般涉及封装领域，尤其涉及扇出型封装方法。
背景技术
在半导体封装领域，扇出型封装有着晶圆翘曲的问题，在先进封装结构六面包覆的封装方式下，由于封胶与封装线路都在芯片面上，使其有很大的热膨胀系数导致有晶圆翘曲的问题。
一般扇出型封装过程中都会使用金属承载板或者玻璃承载板当作暂时性的载体来承接晶粒黏合的作业方式，但这些载体的价格费用与需投资的机台因为过于昂贵而没有投资，并且使用金属承载板时工艺会有晶圆翘曲的问题，导致破片与工艺极限的挑战；使用玻璃承载板需要投资巨额的暂时性绑定和去绑定技术和机台，导致封装产品报价有着不被客户接受的情况。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种扇出型封装方法。
一方面，提供一种扇出型封装方法，包括步骤：提供一芯片，所述芯片上设有多个焊盘，
提供一硅基板，将所述芯片布置在所述硅基板上，所述芯片远离所述焊盘的一面粘贴在所述硅基板上；
对所述芯片设置所述焊盘的一面进行扇出型封装。
根据本申请实施例提供的技术方案，通过提供硅基板作为承载板，取代现有的金属或者玻璃承载结构，能够强化晶圆结构进而降低晶圆翘曲避免因翘曲多大导致机台故障和晶圆破片等风险；并且该硅基板作为最终产品的一部分，对芯片提供硅基板的刚性支撑，可以增加芯片的可靠性，进而延长终端客户使用的寿命，能够广泛应用到风险较高的产品设计中，极大提高了封装产品的品质和生产效率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本实施例中扇出型封装方法流程图；
图2-图8为一实施例中扇出型封装过程结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，本实施例提供一种扇出型封装方法，包括步骤：提供一芯片3，所述芯片3上设有多个焊盘4，
提供一硅基板1，将所述芯片3布置在所述硅基板1上，所述芯片3远离所述焊盘4的一面粘贴在所述硅基板1上；
对所述芯片3设置所述焊盘4的一面进行扇出型封装。
通过提供硅基板作为承载板，取代现有的金属或者玻璃承载结构，能够强化晶圆结构进而降低晶圆翘曲避免因翘曲多大导致机台故障和晶圆破片等风险；并且该硅基板作为最终产品的一部分，对芯片提供硅基板的刚性支撑，可以增加芯片的可靠性，进而延长终端客户使用的寿命，能够广泛应用到风险较高的产品设计中，极大提高了封装产品的品质和生产效率。或者采用扇出型封装结构作为支撑，将芯片上的线路引出。
进一步的，对所述芯片3设置所述焊盘4的一面进行扇出型封装前还包括：
在所述芯片3上电镀多个铜引脚6，每个所述铜引脚6设置在每个所述焊盘4上。
本实施例中在芯片上设置铜引脚，采用电镀的方式设置，铜引脚与焊盘连接。如图2所示，首先提供一个硅基板，该硅基板上贴附有粘接膜；随后提供一芯片，并且该芯片上电镀有铜引脚，形成如图3所示的结构；随后将芯片以晶粒重组的方式布置在硅基板上形成如图4所示的结构，其中该硅基板可以取代后续扇出型封装过程中所需要的暂时性的载具，例如金属或者玻璃载具等等能够强化晶圆结构进而降低晶圆翘曲避免因翘曲多大导致机台故障和晶圆破片等风险。
进一步的，所述铜引脚6为铜柱，所述铜柱高度大于20μm。
如图3所示，本实施例中设置在芯片上的为铜柱结构，该铜柱结构设置至少20μm，随后在芯片上进行的扇出型封装能够实现对芯片的六面包覆，可以提高封胶晶圆的稳定性和可靠性，提高制备过程中的稳定性。
进一步的，对所述芯片3设置所述焊盘4的一面进行扇出型封装包括：
对所述芯片3设置所述铜引脚6的一面进行扇出型封装形成封装体5，所述封装体5包覆所述铜引脚6设置；
打磨所述封装体5直至露出所述铜引脚6；
在所述芯片3设置所述铜引脚6的一面进行重布线工艺。
接着上述的步骤，随后在芯片设置铜引脚的一面进行封装形成如图5所示的结构，形成的封装体包覆铜引脚也就是铜柱设置，实现对芯片的六面保护；随后对封装材料进行打磨，直至露出铜引脚，形成如图6所示的结构；在打磨后的结构上进行重布线工艺，形成最终如图7所示的结构，该重布线工艺包括介电层的设置，重布线金属层的设置，锡球的设置等等步骤，在此不再多说，本实施例中的重布线工艺由于设置在芯片下的硅基板的存在，由于该硅基板的强化作用能够完成重布线工艺步骤的同时降低晶圆的翘曲。
进一步的，还包括步骤：打磨所述硅基板1，直至达到设定的厚度。
随后根据用户要求的终端厚度对硅基板进行打磨，形成如图8所示的结构；本实施例中的硅基板作为最终产品的一部分，能够对芯片进行一定的刚性支撑，最终实现对芯片六面的保护，进一步增加芯片的可靠性，延长终端用户的使用寿命。
进一步的，所述硅基板1与所述芯片3之间设有粘接膜2。
本实施例中提供一硅基板1取代扇出型封装过程中会使用到的金属或者玻璃载具结构，在该硅基板上粘贴一层粘接膜，将芯片直接粘贴在该粘贴膜上。
进一步的，所述铜引脚为铜面，相邻所述铜面之间间隔小于5μm。
一般的扇出型封装工艺中，在芯片上形成重新布线层，该重新布线层中的金属层与芯片上的焊盘电连接，
本实施例中设置的铜引脚为铜面，其具有较大的面积，在进行扇出型封装过程中，通过该铜引脚电镀在裸芯片的焊盘上，通过该大的铜面代替晶圆上的小的开窗，使得后续的重新布线层的设置更加的方便，重新布线层在进行制备的时候，不需要再考虑芯片上焊盘以及设置在焊盘上的铜引脚的位置问题，不再受限于芯片偏移的限制。设置的铜面尽可能的覆盖芯片表面设置，相邻的铜面之间留有一定的间隙，保证封装的有效性。
上述设置铜引脚为铜面的结构可以应用于各种类型的扇出型封装技术，例如芯片先装的扇出型封装工艺，由于芯片先装的扇出型工艺过程中有更精细的纳米级要求，通过设置较大的铜面增加芯片上引脚的面积，使得封装过程中不受尺寸的限制，进一步提高封装产品的良率。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (7)
1.一种扇出型封装方法，其特征在于，包括步骤：
提供一芯片，所述芯片上设有多个焊盘，
提供一硅基板，将所述芯片布置在所述硅基板上，所述芯片远离所述焊盘的一面粘贴在所述硅基板上；
对所述芯片设置所述焊盘的一面进行扇出型封装。
2.根据权利要求1所述的扇出型封装方法，其特征在于，所述对所述芯片设置所述焊盘的一面进行扇出型封装前还包括：
在所述芯片上电镀多个铜引脚，每个所述铜引脚设置在每个所述焊盘上。
3.根据权利要求2所述的扇出型封装方法，其特征在于，所述铜引脚为铜柱，所述铜柱高度大于20μm。
4.根据权利要求2所述的扇出型封装方法，其特征在于，所述对所述芯片设置所述焊盘的一面进行扇出型封装包括：
对所述芯片设置所述铜引脚的一面进行扇出型封装形成封装体，所述封装体包覆所述铜引脚设置；
打磨所述封装体直至露出所述铜引脚；
在所述芯片设置所述铜引脚的一面进行重布线工艺。
5.根据权利要求4所述的扇出型封装方法，其特征在于，还包括步骤：打磨所述硅基板，直至达到设定的厚度。
6.根据权利要求1所述的扇出型封装方法，其特征在于，所述硅基板与所述芯片之间设有粘接膜。
7.根据权利要求2所述的扇出型封装方法，其特征在于，所述铜引脚为铜面，相邻所述铜面之间间隔小于5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011622964.1A CN112820653A (zh) | 2020-12-30 | 2020-12-30 | 扇出型封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011622964.1A CN112820653A (zh) | 2020-12-30 | 2020-12-30 | 扇出型封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112820653A true CN112820653A (zh) | 2021-05-18 |
Family
ID=75854589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011622964.1A Pending CN112820653A (zh) | 2020-12-30 | 2020-12-30 | 扇出型封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820653A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621041A (zh) * | 2008-07-02 | 2010-01-06 | 南茂科技股份有限公司 | 芯片重新配置的封装结构及其方法 |
| CN103681371A (zh) * | 2013-12-26 | 2014-03-26 | 江阴长电先进封装有限公司 | 一种硅基圆片级扇出封装方法及其封装结构 |
| CN203774308U (zh) * | 2014-03-28 | 2014-08-13 | 江阴长电先进封装有限公司 | 一种铜柱凸块的封装结构 |
| CN105895605A (zh) * | 2016-06-12 | 2016-08-24 | 华天科技（昆山）电子有限公司 | 一种薄芯片贴装基板扇出型封装结构及其制造方法 |
| US20170012009A1 (en) * | 2015-07-08 | 2017-01-12 | Deca Technologies Inc. | Semiconductor device processing method for material removal |
| US20190067229A1 (en) * | 2017-08-25 | 2019-02-28 | Dialog Semiconductor (Uk) Limited | Multi-Pin-Wafer-Level-Chip-Scale-Packaging Solution for High Power Semiconductor Devices |
| CN109887848A (zh) * | 2019-02-14 | 2019-06-14 | 南通通富微电子有限公司 | 一种扇出型封装方法 |
| US20190214324A1 (en) * | 2016-12-06 | 2019-07-11 | Jiangyin Changdian Advanced Packaging Co., Ltd | Chip packaging structure, and packaging method thereof |
| CN110534441A (zh) * | 2019-07-25 | 2019-12-03 | 南通通富微电子有限公司 | 封装结构及其形成方法 |
| CN110707069A (zh) * | 2019-10-10 | 2020-01-17 | 深圳先进电子材料国际创新研究院 | 一种铜柱凸点互连结构及其制备方法 |
| CN111128754A (zh) * | 2019-12-04 | 2020-05-08 | 通富微电子股份有限公司 | 一种扇出型封装方法及扇出型封装器件 |
-
2020
- 2020-12-30 CN CN202011622964.1A patent/CN112820653A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621041A (zh) * | 2008-07-02 | 2010-01-06 | 南茂科技股份有限公司 | 芯片重新配置的封装结构及其方法 |
| CN103681371A (zh) * | 2013-12-26 | 2014-03-26 | 江阴长电先进封装有限公司 | 一种硅基圆片级扇出封装方法及其封装结构 |
| CN203774308U (zh) * | 2014-03-28 | 2014-08-13 | 江阴长电先进封装有限公司 | 一种铜柱凸块的封装结构 |
| US20170012009A1 (en) * | 2015-07-08 | 2017-01-12 | Deca Technologies Inc. | Semiconductor device processing method for material removal |
| CN105895605A (zh) * | 2016-06-12 | 2016-08-24 | 华天科技（昆山）电子有限公司 | 一种薄芯片贴装基板扇出型封装结构及其制造方法 |
| US20190214324A1 (en) * | 2016-12-06 | 2019-07-11 | Jiangyin Changdian Advanced Packaging Co., Ltd | Chip packaging structure, and packaging method thereof |
| US20190067229A1 (en) * | 2017-08-25 | 2019-02-28 | Dialog Semiconductor (Uk) Limited | Multi-Pin-Wafer-Level-Chip-Scale-Packaging Solution for High Power Semiconductor Devices |
| CN109887848A (zh) * | 2019-02-14 | 2019-06-14 | 南通通富微电子有限公司 | 一种扇出型封装方法 |
| CN110534441A (zh) * | 2019-07-25 | 2019-12-03 | 南通通富微电子有限公司 | 封装结构及其形成方法 |
| CN110707069A (zh) * | 2019-10-10 | 2020-01-17 | 深圳先进电子材料国际创新研究院 | 一种铜柱凸点互连结构及其制备方法 |
| CN111128754A (zh) * | 2019-12-04 | 2020-05-08 | 通富微电子股份有限公司 | 一种扇出型封装方法及扇出型封装器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI469312B (zh) | 晶片堆疊結構及其製作方法 | |
| TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
| US6462420B2 (en) | Semiconductor chip and semiconductor device having a chip-on-chip structure | |
| US7833836B2 (en) | Stack MCP and manufacturing method thereof | |
| JP4998268B2 (ja) | 半導体装置及びその製造方法 | |
| JP4097403B2 (ja) | 半導体装置 | |
| US6946328B2 (en) | Method for manufacturing semiconductor devices | |
| EP1043772A2 (en) | Method for packaging and mounting semiconductor device and device obtained thereby | |
| JP2003078105A (ja) | スタックチップモジュール | |
| US20030127719A1 (en) | Structure and process for packaging multi-chip | |
| TW390014B (en) | Semiconductor device and method for manufacturing the same | |
| US9373593B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060017156A1 (en) | Method for mounting a chip on a base and arrangement produced by this method | |
| CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
| TW531814B (en) | Semiconductor device installed in a thin package and its manufacturing method | |
| CN112820653A (zh) | 扇出型封装方法 | |
| CN101295709A (zh) | 包含缓冲层的晶粒堆栈封装结构与其形成方法 | |
| TWI321349B (en) | Multi-chip stack package | |
| US20190287942A1 (en) | Semiconductor package having passive support wafer | |
| TWI692042B (zh) | 半導體封裝結構及其製作方法 | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN102751203A (zh) | 半导体封装结构及其制作方法 | |
| JP2012129437A (ja) | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 | |
| KR100780690B1 (ko) | 스택 패키지의 제조방법 | |
| CN111584435B (zh) | 基板、芯片封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |