CN103021984A - 晶圆级封装构造及其制造方法 - Google Patents

晶圆级封装构造及其制造方法 Download PDF

Info

Publication number
CN103021984A
CN103021984A CN2013100013187A CN201310001318A CN103021984A CN 103021984 A CN103021984 A CN 103021984A CN 2013100013187 A CN2013100013187 A CN 2013100013187A CN 201310001318 A CN201310001318 A CN 201310001318A CN 103021984 A CN103021984 A CN 103021984A
Authority
CN
China
Prior art keywords
layer
wafer
packaging structure
thickens
metal object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100013187A
Other languages
English (en)
Inventor
李志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2013100013187A priority Critical patent/CN103021984A/zh
Publication of CN103021984A publication Critical patent/CN103021984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶圆级封装构造及其制造方法，所述晶圆级封装构造包含：一支撑层；一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上设有一增厚金属物；一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。所述增厚金属物可相对减少盲孔深度，降低绝缘层钻孔难度。

Description

晶圆级封装构造及其制造方法
技术领域
本发明涉及一种封装构造，特别是有关于一种可降低钻孔信赖度的晶圆级封装构造及其制造方法。
背景技术
现今的半导体封装产业在晶圆等级封装(wafer level package)制程中，例如扇出型晶圆级封装(Fan-Out Wafer-Level-Package)，常常需要进行通孔制作工艺。例如，由于在重布线层与芯片的有源表面之间存在绝缘层，因此必须进行对应的盲孔电镀，以使重布线层与芯片有源表面的接垫通过绝缘层中的电镀盲孔而构成电性连接。
现有盲孔电镀采用的盲孔制作技术主要是使用激光钻孔(laser drilling)。然而，对于要求更小的盲孔间距(例如，小于100微米)或是更大的盲孔深宽比的封装产品来说，钻孔难度将会大幅提升。
举例来说，对于欲在具有一定厚度的基材形成小孔径的盲孔而言，钻孔深度因为基材厚度而变大使得钻孔时间就更长，导致激光加工成本的提高，同时对激光设备的精密度也相对应具有更高的要求；后续进行盲孔电镀也会因为盲孔深度较大的关系使得电镀难度与制程时间都会大幅增加。
故，有必要提供一种晶圆级封装构造及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种晶圆级封装构造，其在芯片焊垫上设置增厚金属物，可相对减少焊垫与重布线层之间的导通孔的钻孔深度，减少钻孔难度与时间，提升盲孔电镀的良率。
为达成前述目的，本发明一实施例提供一种晶圆级封装构造，所述晶圆级封装构造包含一支撑层；一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有一钝化层与数个焊垫，所述焊垫裸露出所述钝化层外，每一所述焊垫上设有一增厚金属物，所述增厚金属物为一电镀成形的金属层或金属柱状凸块；一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
本发明另一实施例提供一种晶圆级封装构造，所述晶圆级封装构造包含一支撑层；一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上设有一增厚金属物，所述增厚金属物包含一球状部与一突起部，所述球状部具有较大的体积；所述突起部具有较小的体积且连接于所述球状部的顶端，並具有一扯断部；一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
本发明另一实施例提供一种晶圆级封装构造，所述晶圆级封装构造包含一支撑层；一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上设有一增厚金属物，所述增厚金属物包含一凸块及一设于所述凸块上并包覆所述凸块顶面的金属保护层；一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
本发明另一实施例提供一种晶圆级封装构造的制造方法，其包含下列步骤：提供一支撑层；设置一芯片于所述支撑层上，所述芯片具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上预先设有一增厚金属物；设置一绝缘层于所述芯片与所述支撑层上；于所述绝缘层成形数个盲孔，其中所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及设置一重布线层于所述绝缘层上，其中所述重布线层通过所述盲孔电性连接与所述增厚金属物。
本发明在制作连接重布线层与芯片焊垫的盲孔之前，先于芯片焊垫上设置增厚金属物，如此一来，可相对减少盲孔的深度，进而减少钻孔难度与时间，提升盲孔电镀的良率。
附图说明
图1是本发明一实施例的晶圆级封装构造的结构示意图。
图1A是图1的晶圆级封装构造的局部示意图。
图2是本发明另一实施例的晶圆级封装构造的结构示意图。
图2A～图2C是图2的晶圆级封装构造的增厚金属物的不同实施例的结构示意图。
图3是本发明又一实施例的晶圆级封装构造的结构示意图。
图3A～图3C是图3的晶圆级封装构造的增厚金属物的不同实施例的结构示意图。
图4是本发明又一实施例的晶圆级封装构造的结构示意图。
图4A～图4C是图4的晶圆级封装构造的增厚金属物的不同实施例的结构示意图。
图5是本发明又一实施例的晶圆级封装构造的结构示意图。
图5A是图5的局部放大图。
图6A～6G是图1的实施例的晶圆级封装构造的制造流程示意图。
图7A～7G是图2的实施例的晶圆级封装构造的制造流程示意图。
图8A～8E是图5的实施例的晶圆级封装构造的制造流程示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是本发明一实施例的晶圆级封装构造的结构示意图。本发明所揭示的晶圆级封装构造为一扇出型(fan-out)的晶圆级封装构造，包含一支撑层10、一芯片11、一绝缘层12、一重布线层13、一阻焊层14及锡球15。
所述支撑层10为一厚度介于50至300微米之间的结构强化层，例如可为一由环氧树脂与玻璃纤维所制成的复合层。所述支撑层10的顶面可设置一上金属薄膜，并通过显影蚀刻退膜工序(developing-etching-stripping process)图案化所述上金属薄膜，而形成一对位环100、一图案化线路101与一接地环102。同样地，所述支撑层10的底面可设置一下金属薄膜10b，所述金属薄膜10b可作为散热件或是进一步通过相同的图案化工艺而形成图案化线路。
所述芯片11设于所述支撑层10上，且可设置于所述支撑层10的对位环100内。所述芯片11具有一有源表面，所述有源表面朝上并背对所述支撑层10且设有数个焊垫110，每一所述焊垫110上设有一增厚金属物111。进一步参考图1A所示，在本实施例中，所述芯片11的有源表面设有一钝化层112，所述焊垫110裸露出所述钝化层112外使所述增厚金属物111得以设于所述焊垫110上，每一所述焊垫110例如可为一铝垫，所述增厚金属物111为一电镀成形的金属层，且例如可为一铜层，其厚度可介于1微米至10微米之间。
如图1所示，所述绝缘层12设于所述芯片11与所述支撑层10上，且所述绝缘层12例如为一封装胶材层(如环氧树脂与二氧化硅或氧化铝颗粒的复合胶材)，其可以通过注模或压合方式设置于所述芯片11与所述支撑层10上。所述绝缘层12具有数个盲孔120，所述盲孔120可通过激光钻孔形成于所述绝缘层12上；如图1A所示，所述盲孔120分别对应所述焊垫110位置并延伸至所述增厚金属物111的顶面，并且所述盲孔120的壁面与所述增厚金属物111的顶面之间呈一夹角θ，其中0°＜θ≤90°。
所述重布线层13设于所述绝缘层12上，并填满所述盲孔120而与所述增厚金属物111电性连接，进而通过所述增厚金属物111与所述芯片11的焊垫110电性连接，达到线路扇出(Fan-Out)重新分布。在一实施例中，所述重布线层13是通过光刻、镀铜、蚀刻工艺所制成。
所述阻焊层14设于所述重布线层13上，所述阻焊层14通过光刻处理而具有数个焊接区140，所述焊接区140局部裸露所述重布线层13。
所述锡球15分别设于所述焊接区140上而电性连接所述重布线层13，所述锡球15做为晶圆级封装构造的输入/输出端子。
由于每一所述焊垫110上设有增厚金属物111，所述增厚金属物111具有一定的厚度，使得当通过激光钻孔形成所述盲孔120于所述绝缘层12上时，所述盲孔120的深度仅需延伸至所述增厚金属物111的表面便可进行所述重布线层13的制作，因此减少钻孔难度与缩短制程时间；且在制作重布线层13时，盲孔120的深宽比下降有助于提高盲孔电镀的良率。
请进一步参考图2所示，图2是本发明另一实施例的晶圆级封装构造的结构示意图。图2的实施例与图1的实施例不同之处在于，所述增厚金属物111包含一球状部1110与一突起部1111，其中所述球状部1110具有较大的体积，所述突起部1111具有较小的体积且连接于所述球状部1110的顶端，并且略低于所述绝缘层12的顶面。所述增厚金属物111可以是扯断通过打线工艺连接于所述焊垫110上的金属线后的残留金属块，因此所述突起部1111具有一扯断部。在一实施例中，所述球状部1110的高度为b，所述突起部1111的高度为a，其中b≥2a。所述突起部1111可具有不同形状，如图2A所示的锥状；或是如图2B所示的球状；或是如图2C所示的具有圆弧顶面的柱状。所述突起部1111有助于增加所述增厚金属物111与所述重布线层13的接触面积，进而提供较佳的结合力。所述增厚金属物111的材质可选自金、铜、银、锡或其合金。由于所述增厚金属物111不是电镀成形，而是通过打线工艺加上扯断步骤设置于所述芯片11的焊垫110上，因此所述焊垫110上就不需要预先成形一钝化层。所以图2的实施例相较图1的实施例，还可节省钝化层的制程成本跟制程时间。再者，本实施例的所述增厚金属物111的形状会导致后续激光钻孔成形所述盲孔120具有中间浅周围深的结构，所述突起部1111也因为不会被所述绝缘层12完全遮蔽住，故有利于进行激光钻孔，并可形成较符合所需的盲孔尺寸、深度及形状。
请进一步参考图3所示，图3是本发明又一实施例的晶圆级封装构造的结构示意图。图3的实施例与图1的实施例不同之处在于，所述增厚金属物111包含一凸块111a及一设于所述凸块111a上并包覆所述凸块111a顶面的金属保护层111b。所述凸块111a可为至少一锡凸块，并可通过植球、钢板印刷或光刻工艺配合电镀而设置于所述芯片11的焊垫110上，接着再进行回流焊成为球状凸块。所述金属保护层111b材质与所述凸块111a不同，可为镍、铜或其合金，可利用化学反应(无电镀)沈积法制成，其厚度可介于2微米到5微米之间。所述金属保护层111b主要是保护所述凸块111a(例如锡)不受后续盲孔电镀的化学影响。所述金属保护层111b可因后续盲孔120的制作工艺的影响而具有不同形状，例如如图3A所示具有一平坦的表面；或是如图3B所示具有一周边低于中心的圆弧表面；或是如图3C所示具有一周边高于中心的圆弧表面。所述金属保护层111b的形状同样有助于增加所述增厚金属物111与所述重布线层13的接触面积，进而提供较佳的结合力。
请进一步参考图4所示，图4是本发明又一实施例的晶圆级封装构造的结构示意图。图4的实施例与图1的实施例不同之处在于，所述增厚金属物进一步加大厚度而成为一金属柱状凸块111c，例如铜柱凸块(Cu pillar)，其厚度可介于20微米至40微米之间，所述金属柱状凸块111c可因后续盲孔120的制作工艺的影响而具有不同形状，例如如图4A所示具有一平坦的表面；或是如图4B所示具有一周边低于中心的圆弧表面；或是如图4C所示具有一周边高于中心的圆弧表面。所述金属柱状凸块111c的不同形状的表面同样有助于增加所述金属柱状凸块111c与所述重布线层13的接触面积，进而提供较佳的结合力。
请进一步参考图5与图5A所示，图5是本发明又一实施例的晶圆级封装构造的结构示意图，图5A则为图5的局部放大图。图5的实施例与图1的实施例不同之处在于，所述支撑层10顶面设有一第一线路层101a，底面设有一第二线路层101b；且所述支撑层10穿设有数个贯孔，每一所述贯孔内设有一导电柱101c以电连接所述第一线路层101a与所述第二线路层101b，所述第二线路层101b可用于与另一封装构造进行堆叠，达到堆叠式封装(package onpackage)的目的。再者，所述第一线路层101a上设有第二增厚金属物101d，且所述绝缘层12进一步形成数个第二盲孔121，所述第二盲孔121延伸至所述第二增厚金属物101d的顶面，而使得所述重布线层13设于所述绝缘层12上时进一步通过所述第二盲孔121与所述第二增厚金属物101d电性连接，进而通过所述第二增厚金属物101d与第一线路层101a电性连接。在本实施例中，由于所述第一线路层101a上事先设有第二增厚金属物101d，所述绝缘层12的第二盲孔121的深度可相对降低，减少钻孔难度与缩短制程时间，并提高电镀的良率。
有关上述本发明的晶圆级封装构造的制造方法，请参考图6A～6G所示，其概要揭示本发明图1的实施例的晶圆级封装构造的制造流程示意图。配合图1及图6A～6G所示，本发明的晶圆级封装构造的制造方法主要包含下列步骤：
S11：提供一支撑层10，如图6A所示，本实施例中，所述支撑层10顶面设有一上金属薄膜10a；底面设有一下金属薄膜10b；再者如图6B所示，所述上金属薄膜10a进一步通过图案化处理而形成一对位环100、一图案化线路101与一接地环102；
S12：设置一芯片11于所述支撑层10上，如图6C所示，在本实施例中所述芯片11是设置于所述支撑层10的对位环100内；其中所述芯片11具有一有源表面，所述有源表面背对所述支撑层10且设有数个焊垫110，每一所述焊垫110上预先设有一增厚金属物111，在本实施例中，所述增厚金属物111可为一电镀成形的金属层或是一金属柱状凸块，在电镀成形时所述芯片11的接垫110周围会设有一钝化层112，使所述金属层或金属柱状凸块只成形于所述焊垫110上；
S13：设置一绝缘层12于所述芯片11与所述支撑层10上，如图6D所示；本实施例是采用注模或压合方式将封装胶材设置于所述芯片11与所述支撑层10上，以成为所述绝缘层12；
S14：于所述绝缘层12成形数个盲孔120，例如使用激光钻孔技术，其中所述盲孔120分别对应及裸露所述焊垫110位置上的所述增厚金属物111，如图6E所示；以及
S15：设置一重布线层13于所述绝缘层12，例如通过光刻、镀铜、蚀刻工艺形成所述重布线层13于所述绝缘层12上并部份延伸进入所述盲孔120内，使得所述重布线层13通过所述盲孔120电性连接与所述增厚金属物111，再进一步通过所述增厚金属物111电性连接所述焊垫110，如图6F所示。
本发明的晶圆级封装构造的制造方法还进一步包含下列步骤：
S16：设置一阻焊层14于所述重布线层13上并图案化所述阻焊层14，例如通过光刻处理，使所述阻焊层14具有数个焊接区140，其中所述焊接区140局部裸露所述重布线层13，如图6G所示；以及
S17：于每一所述焊接区140上设置一锡球15而使锡球15电性连接所述重布线层13，即可完成如图1所示的晶圆级封装构造。
请参考图7A～7G所示，其概要揭示本发明图2的实施例的晶圆级封装构造的制造流程示意图，所述制造流程与图6A～6G的实施例相似，包含下列步骤：
S21：提供一支撑层10，如图7A所示，本实施例中，所述支撑层10顶面设有一上金属薄膜10a；底面设有一下金属薄膜10b；再者如图7B所示，所述上金属薄膜10a进一步通过图案化处理而形成一对位环100、一图案化线路101与一接地环102；
S22：设置一芯片11于所述支撑层10上，如图7C所示，所述芯片11是设置于所述支撑层10的对位环100内；其中所述芯片11具有一有源表面，所述有源表面背对所述支撑层10且设有数个焊垫110，每一所述焊垫110上设有增厚金属物111，与前述实施例不同的是，在本实施例中，所述增厚金属物111通过打线工艺连接于所述焊垫110上的金属线经过扯断后残留的金属凸块(stud)，包含一球状部1110与一突起部1111，其中所述球状部1110具有较大的体积，所述突起部1111具有较小的体积且连接于所述球状部1110的顶端，并且略低于所述绝缘层12的顶面。所述增厚金属物111的材质可选自金、铜、银、锡或其合金；由于所述增厚金属物111不是电镀成形，而是通过打线工艺加上扯断步骤而直接设置于所述芯片11的焊垫110上，因此所述焊垫110上就不需要预先成形一钝化层；所以相较前述图1制造流程的实施例，本实施例还可节省钝化层的制程成本跟制程时间；
S23：设置一绝缘层12于所述芯片11与所述支撑层10上，如图7D所示；本实施例是采用压合方式将所述绝缘层12设置于所述芯片11与所述支撑层10上；
S24：于所述绝缘层12成形数个盲孔120，例如使用激光钻孔技术，其中所述盲孔120分别对应及裸露所述焊垫110位置上的所述增厚金属物111，如图7E所示；
S25：设置一重布线层13于所述绝缘层12，例如通过光刻、镀铜、蚀刻工艺形成所述重布线层13于所述绝缘层12上并部份延伸进入所述盲孔120内，使得所述重布线层13通过所述盲孔120电性连接与所述增厚金属物111，再进一步通过所述增厚金属物111电性连接所述焊垫110，如图7F所示；
S26：设置一阻焊层14于所述重布线层13上并图案化所述阻焊层14，例如通过光刻处理，使所述阻焊层14具有数个焊接区140，其中所述焊接区140局部裸露所述重布线层13，如图7G所示；以及
S27：于每一所述焊接区140上设置一锡球15而使锡球15电性连接所述重布线层13，即可完成如图2所示的晶圆级封装构造。
请参考图8A～8E所示，其概要揭示本发明图5的实施例的晶圆级封装构造的制造流程示意图，包含下列步骤：
S31：提供一支撑层10，如图8A所示，所述支撑层10顶面设有一上金属薄膜10a，底面设有一下金属薄膜10b；
S32：对所述支撑层10进行钻孔并图案化所述上金属薄膜10a与所述下金属薄膜10b，使得所述支撑层10穿设有数个贯孔，且使得所述上金属薄膜10a形成一对位环100、一第一线路层101a与一接地环102，使得所述下金属薄膜10b形成第二线路层101b，以及于所述贯孔内设置导电柱101c而电连接所述第一线路层101a与所述第二线路层101b，如图8B所示；
S33：设置一第二增厚金属物101d于所述第一线路层101a的每一焊垫上，如图8C所示，所述第二增厚金属物101d可为一金属柱状凸块，例如铜柱凸块；
S34：设置一芯片11于所述支撑层10上，如图8D所示，在本实施例中所述芯片11是设置于所述支撑层10的对位环100内；其中所述芯片11具有一有源表面，所述有源表面背对所述支撑层10且设有数个焊垫110，每一所述焊垫110上设有增厚金属物111，在本实施例中，所述增厚金属物111可为一电镀成形的金属层或是一金属柱状凸块，其中在电镀成形时所述芯片11的接垫110周围会设有一钝化层112，使所述金属层或金属柱状凸块只成形于所述焊垫110上；
S35：依序设置一绝缘层12与一重布线层13于所述芯片11与所述支撑层10上，如图8E所示，本实施例先采用压合方式将所述绝缘层12设置于所述芯片11与所述支撑层10上，再于所述绝缘层12成形数个盲孔120与第二盲孔121，例如使用激光钻孔技术，其中所述盲孔120分别对应及裸露所述焊垫110位置上的所述增厚金属物111；所述第二盲孔121分别对应及裸露所述第一线路层101a的焊垫位置上的所述第二增厚金属物101d；接着，再通过光刻、镀铜、蚀刻工艺形成所述重布线层13于所述绝缘层12上，使得所述重布线层13通过所述盲孔120与所述第二盲孔121连接所述增厚金属物111与所述第二增厚金属物101d；
S36：依序设置一阻焊层14与数个锡球15于所述重布线层13上，本实施例中，如图5所示，在设置所述阻焊层14于所述重布线层13上后，接着通过光刻处理来图案化所述阻焊层14，使所述阻焊层14具有数个焊接区140，其中所述焊接区140局部裸露所述重布线层13，接着，于每一所述焊接区140上设置一锡球15而使锡球15电性连接所述重布线层13，即可完成如图5所示的晶圆级封装构造。
采用本发明的晶圆级封装构造的制造方法的具体优点已描述于前述晶圆级封装构造的实施例中，不再赘述。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (20)

1.一种晶圆级封装构造，其特征在于，包含有：
一支撑层；
一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有一钝化层与数个焊垫，所述焊垫裸露出所述钝化层外，每一所述焊垫上设有一增厚金属物，所述增厚金属物为一电镀成形的金属层或金属柱状凸块；
一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及
一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
2.如权利要求1所述的晶圆级封装构造，其特征在于，所述增厚金属物为一铜层。
3.一种晶圆级封装构造，其特征在于，包含有：
一支撑层；
一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上设有一增厚金属物，所述增厚金属物包含一球状部与一突起部，所述球状部具有较大的体积；所述突起部具有较小的体积且连接于所述球状部的顶端，並具有一扯断部；
一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及
一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
4.如权利要求3所述的晶圆级封装构造，其特征在于，所述增厚金属物的材质选自金、铜、银、锡或其合金。
5.如权利要求4所述的晶圆级封装构造，其特征在于，所述突起部呈锥状、柱状或球状。
6.如权利要求5所述的晶圆级封装构造，其特征在于，所述突起部呈柱状，且具有一平坦顶面或一圆弧顶面。
7.一种晶圆级封装构造，其特征在于，包含有：
一支撑层；
一芯片，设于所述支撑层上，并具有一有源表面，所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上设有一增厚金属物，所述增厚金属物包含一凸块及一设于所述凸块上并包覆所述凸块顶面的金属保护层；
一绝缘层，设于所述芯片与所述支撑层上，并具有数个盲孔，所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及
一重布线层，设于所述绝缘层上，并通过所述盲孔与所述芯片的焊垫电性连接。
8.如权利要求7所述的晶圆级封装构造，其特征在于，所述凸块为至少一锡凸块，且所述金属保护层材质可为镍、铜或其合金。
9.如权利要求7所述的晶圆级封装构造，其特征在于，所述金属保护层具有一平坦的表面、一周边低于中心的圆弧表面或是一周边高于中心的圆弧表面。
10.如权利要求1至9中任一项所述的晶圆级封装构造，其特征在于，所述晶圆级封装构造进一步包含：
一图案化的阻焊层，设于所述重布线层上，所述阻焊层具有数个焊接区，所述焊接区局部裸露所述重布线层；以及
数个锡球，分别设于所述焊接区上而电性连接所述重布线层。
11.如权利要求1至9中任一项所述的晶圆级封装构造，其特征在于，所述支撑层上设有一对位环与一接地环，所述芯片设置于所述对位环内。
12.如权利要求1至9中任一项所述的晶圆级封装构造，其特征在于，所述支撑层为一环氧树脂与玻璃纤维的复合层，且所述绝缘层为一封装胶材层。
13.一种晶圆级封装构造的制造方法，其特征在于，包含有：
提供一支撑层；
设置一芯片于所述支撑层上，所述芯片具有一有源表面，其中所述有源表面背对所述支撑层且设有数个焊垫，每一所述焊垫上预先设有一增厚金属物；
设置一绝缘层于所述芯片与所述支撑层上；
于所述绝缘层成形数个盲孔，其中所述盲孔分别对应及裸露所述焊垫位置上的所述增厚金属物；以及
设置一重布线层于所述绝缘层上，其中所述重布线层通过所述盲孔电性连接与所述增厚金属物。
14.如权利要求13所述的晶圆级封装构造的制造方法，其特征在于，其中在设置所述芯片于所述支撑层上的步骤中，所述芯片的有源表面设有一钝化层，所述焊垫裸露出所述钝化层外，所述增厚金属物为一电镀成形的金属层，其厚度介于1微米至10微米之间。
15.如权利要求13所述的晶圆级封装构造的制造方法，其特征在于，其中在设置所述芯片于所述支撑层上的步骤中，所述芯片的有源表面设有一钝化层，所述焊垫裸露出所述钝化层外，所述增厚金属物为一金属柱状凸块，其厚度介于20微米至40微米之间。
16.如权利要求13所述的晶圆级封装构造的制造方法，其特征在于，其中在设置所述芯片于所述支撑层上的步骤中，所述增厚金属物包含一球状部与一突起部，所述球状部具有较大的体积；所述突起部具有较小的体积且连接于所述球状部的顶端，並具有一扯断部。
17.如权利要求13所述的晶圆级封装构造的制造方法，其特征在于，其中在设置所述芯片于所述支撑层上的步骤中，所述增厚金属物包含一凸块及一设于所述凸块上并包覆所述凸块顶面的金属保护层。
18.如权利要求13所述的晶圆级封装构造的制造方法，其特征在于：
在提供一支撑层的步骤中，所述支撑层的顶面设有一第一线路层，及其底面设有一第二线路层；且所述支撑层穿设有数个贯孔，每一所述贯孔内设有一导电柱而电连接所述第一线路层与所述第二线路层；所述第一线路层的每一焊垫上进一步设有一第二增厚金属物；
在于所述绝缘层成形数个盲孔的步骤中，进一步于所述绝缘层成形数个第二盲孔，使所述第二盲孔分别对应及裸露所述第一线路层的焊垫位置上的所述第二增厚金属物；以及
在设置所述重布线层于所述绝缘层上的步骤中，所述重布线层通过所述盲孔与所述第二盲孔连接所述增厚金属物与所述第二增厚金属物。
19.如权利要求18所述的晶圆级封装构造的制造方法，其特征在于，其中所述第二增厚金属物为铜柱凸块。
20.如权利要求13至19中任一项所述的晶圆级封装构造的制造方法，其特征在于，所述制造方法进一步包含下列步骤：
设置一阻焊层于所述重布线层上并图案化所述阻焊层，使所述阻焊层具有数个焊接区，其中所述焊接区局部裸露所述重布线层；以及
于每一所述焊接区上设置一锡球而使锡球电性连接所述重布线层。
CN2013100013187A 2013-01-04 2013-01-04 晶圆级封装构造及其制造方法 Pending CN103021984A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100013187A CN103021984A (zh) 2013-01-04 2013-01-04 晶圆级封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100013187A CN103021984A (zh) 2013-01-04 2013-01-04 晶圆级封装构造及其制造方法

Publications (1)

Publication Number Publication Date
CN103021984A true CN103021984A (zh) 2013-04-03

Family

ID=47970417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100013187A Pending CN103021984A (zh) 2013-01-04 2013-01-04 晶圆级封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN103021984A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762283A (zh) * 2013-12-24 2014-04-30 大连德豪光电科技有限公司 一种led倒装芯片
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN104658988A (zh) * 2013-11-18 2015-05-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
CN105632939A (zh) * 2015-12-24 2016-06-01 合肥祖安投资合伙企业(有限合伙) 一种具有重布线层的封装结构及制造方法
CN107154387A (zh) * 2016-03-04 2017-09-12 力成科技股份有限公司 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
CN108922853A (zh) * 2018-07-09 2018-11-30 中国电子科技集团公司第五十八研究所 一种基于Fan-out工艺的三维结构制作方法
CN110473795A (zh) * 2019-09-02 2019-11-19 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构及工艺
WO2020000179A1 (zh) * 2018-06-26 2020-01-02 华为技术有限公司 芯片封装结构及芯片封装方法
CN110690188A (zh) * 2019-10-15 2020-01-14 山东傲天环保科技有限公司 一种扇出型半导体封装结构
CN110739287A (zh) * 2019-12-06 2020-01-31 山东傲天环保科技有限公司 一种集成芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773696A (zh) * 2005-09-29 2006-05-17 威盛电子股份有限公司 无凸块式芯片封装体
CN101552215A (zh) * 2008-04-01 2009-10-07 南茂科技股份有限公司 覆晶封装结构及其封装制程
CN101621041A (zh) * 2008-07-02 2010-01-06 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
TW201025529A (en) * 2008-12-29 2010-07-01 Advanced Semiconductor Eng Substrate structure and manufacturing method thereof
TW201218322A (en) * 2010-10-22 2012-05-01 Advanced Semiconductor Eng Semiconductor package structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773696A (zh) * 2005-09-29 2006-05-17 威盛电子股份有限公司 无凸块式芯片封装体
CN101552215A (zh) * 2008-04-01 2009-10-07 南茂科技股份有限公司 覆晶封装结构及其封装制程
CN101621041A (zh) * 2008-07-02 2010-01-06 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
TW201025529A (en) * 2008-12-29 2010-07-01 Advanced Semiconductor Eng Substrate structure and manufacturing method thereof
TW201218322A (en) * 2010-10-22 2012-05-01 Advanced Semiconductor Eng Semiconductor package structure and manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658988A (zh) * 2013-11-18 2015-05-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103762283A (zh) * 2013-12-24 2014-04-30 大连德豪光电科技有限公司 一种led倒装芯片
CN104600039B (zh) * 2014-12-26 2018-01-16 通富微电子股份有限公司 双面互联扇出工艺
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
CN104916599B (zh) * 2015-05-28 2017-03-29 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
CN105632939A (zh) * 2015-12-24 2016-06-01 合肥祖安投资合伙企业(有限合伙) 一种具有重布线层的封装结构及制造方法
CN107154387A (zh) * 2016-03-04 2017-09-12 力成科技股份有限公司 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
CN107154387B (zh) * 2016-03-04 2019-08-06 力成科技股份有限公司 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
WO2020000179A1 (zh) * 2018-06-26 2020-01-02 华为技术有限公司 芯片封装结构及芯片封装方法
CN108922853A (zh) * 2018-07-09 2018-11-30 中国电子科技集团公司第五十八研究所 一种基于Fan-out工艺的三维结构制作方法
CN110473795A (zh) * 2019-09-02 2019-11-19 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构及工艺
CN110473795B (zh) * 2019-09-02 2024-02-23 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构及工艺
CN110690188A (zh) * 2019-10-15 2020-01-14 山东傲天环保科技有限公司 一种扇出型半导体封装结构
CN110739287A (zh) * 2019-12-06 2020-01-31 山东傲天环保科技有限公司 一种集成芯片封装结构

Similar Documents

Publication Publication Date Title
CN103021984A (zh) 晶圆级封装构造及其制造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
CN101897013B (zh) 互连结构及其制造方法
US9515006B2 (en) 3D device packaging using through-substrate posts
US7329951B2 (en) Solder bumps in flip-chip technologies
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
TWI637672B (zh) 在芯片和基板之間的新型端接和連接
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
US10002843B2 (en) Semiconductor substrate structure, semiconductor package and method of manufacturing the same
TW201403770A (zh) 用於半導體封裝結構之基板及其製造方法
CN101286456A (zh) 布线板制造方法、半导体器件制造方法以及布线板
JP4566866B2 (ja) 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
KR20160123322A (ko) 패시브 디바이스를 갖는 로우-프로파일 패키지
TWI413210B (zh) 電子裝置封裝及製造方法
US20150069603A1 (en) Copper pillar bump and flip chip package using same
US9263376B2 (en) Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
US8274150B2 (en) Chip bump structure and method for forming the same
CN102356462B (zh) 半导体元件用基板的制造方法及半导体器件
JP2011054652A (ja) 半導体装置及びその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN111128913B (zh) 一种芯片的倒装焊接封装结构及其方法
US9269659B1 (en) Interposer with overmolded vias
US20130214408A1 (en) Interposer Having Conductive Posts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403