CN103762283A - 一种led倒装芯片 - Google Patents
一种led倒装芯片 Download PDFInfo
- Publication number
- CN103762283A CN103762283A CN201310719821.6A CN201310719821A CN103762283A CN 103762283 A CN103762283 A CN 103762283A CN 201310719821 A CN201310719821 A CN 201310719821A CN 103762283 A CN103762283 A CN 103762283A
- Authority
- CN
- China
- Prior art keywords
- layer
- lead
- insulating barrier
- wire electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Abstract
本发明提供一种LED倒装芯片,包括蓝宝石衬底、该蓝宝石衬底上自下而上依次设有N型层、发光层、P型层、反射层、第一绝缘层;该第一绝缘层上设有N引线电极与P引线电极,该N引线电极沿深度自该P型层延伸至N型层的孔与该N型层导电连接,该P引线电极与该反射层导电连接;以及,与该N引线电极导电连接的N焊盘层,与该P引线电极导电连接的P焊盘层,所述N引线电极与该P引线电极上设有第二绝缘层,该第二绝缘层上设有通孔,所述N焊盘层与该P焊盘层透过该通孔分别与该N引线电极、该P引线电极相接触,所述第一绝缘层及第二绝缘层至少其中之一为不吸收可见光谱并具备一定弹性的材料,该材料杨氏模量为0.1至5GPa。
Description
技术领域
本发明涉及LED技术领域,具体的说是一种LED倒装芯片。
背景技术
传统的正装蓝宝石衬底GaN基LED芯片的结构,如图1所示,在衬底101上由下至上依次设有N型GaN层2,量子阱QW有源区3、P型GaN层4和电流扩展层5,在电流扩展层5及N型GaN层上分布设有P电极6、N电极7。在这种结构中,P电极6刚好位于芯片的出光面;同时,小部分P型GaN层4和量子阱QW有源区3被蚀刻,以便N电极7与下面的N型GaN层2形成电接触。光从上面的P型GaN层4取出,P型GaN层4有限的电导率要求在其表面再沉积一层电流扩展层5。这个电流扩展层5太厚会吸收部分光,从而降低出光效率,过薄会限制电流在P型GaN层4的表面均匀和扩散电流的能力。
这种结构制约了LED芯片的工作效率,其PN结的热量通过蓝宝石的衬底101导出去,导热路径长,并且蓝宝石的导热系数较金属材料低,同时LED芯片热阻大,并且其P电极6和引线挡住部分光线。此种正装LED芯片的器件功率,出光效率和热性能均不是最优的设计。
为了解决上述传统正装LED芯片存在的问题,业界推出了一种倒装LED芯片,其结构如图2所示,衬底71位于LED芯片的最上方,在衬底71的下方依次设有N型GaN层72,量子阱QW有源区73、P型GaN层74和电流扩展层75和光反射层76;光反射层76、电流扩展层75、P型GaN层74、量子阱QW有源区73及N型GaN层72的部分被蚀刻,形成N型GaN层72裸露的区域,在N型GaN层72裸露面设有N电极77;光反射层76的底面设有P电极80;N电极77和P电极80通过金属凸点78、79及焊料层81与导热衬底82焊接。
在此结构中,光从衬底71取出,不必经过电流扩散层75出射,这样电流扩散层75可以加厚,增加LED芯片的电流密度。同时这种结构还可以将PN结的热量直接通过金属凸点导给导热系数高的导热衬底82,散热效果较正装LED芯片有较大优势。
但在此种结构中,金属凸点78、79处集中的热量非常大,导致此位置的温度极高。如果金属凸点过大,芯片PN电极容易导致金属凸点粘连而短路。当LED芯片功率增加,产生的热量无法及时有效散出,使发光效率下降,温升导致芯片反射出的光谱红移,色温质量下降,LED寿命减少。
针对倒装LED芯片功率增加,散热难,而发光效率降低的问题,业界也对倒装LED芯片的结构出了进一步的改进。例如,专利号为200510110474.2的中国专利,公开了一种大功率LED倒装芯片及其制作方法,其在传统倒装LED芯片的硅衬底上蒸镀金属反射镜,以提高出光效率;但其还是采用传统的金属凸点导热,LED芯片的导热及稳定性问题仍然没有得以解决。
请参阅图3,同时,倒装LED芯片中,PN结产生的热量主要通过金属凸点78、79传递至导热衬底82或外界,由于倒装芯片的外延结构的厚度只有几微米并且与焊接所用的焊料层81紧贴,在将倒装LED芯片与导热基板82固定的过程中以及LED器件在较大的电流下工作时,焊接的热量或LED芯片工作产生的热量会使焊料层81熔化,焊料层81熔化后从半导体的金属凸点爬升至外延结构中,从而造成LED芯片短路,致使LED芯片失效。
如图3所示,在将倒装LED芯片与导热基板82固定的过程中以及LED器件在较大的电流下工作时,焊接的热量或LED芯片工作产生的热量会LED芯片温度升高,导热基板82一般采用FR4线路板,铝基或者铜基PCB;由于LED芯片与导热基板82两者热膨胀系数不同而产生的热应力,可能导致LED芯片由于热应力原因导致开裂或者金属凸点剥离,影响LED芯片工作可靠性。
发明内容
本发明的目的在于提供一种具有自身吸收内部产生的热应力、提高产品可靠性的LED倒装芯片。
为了达到上述目的,本发明采用了如下的技术方案:
一种LED倒装芯片,包括蓝宝石衬底、该蓝宝石衬底上自下而上依次设有N型层、发光层、P型层、反射层、第一绝缘层;该第一绝缘层上设有N引线电极与P引线电极,该N引线电极沿深度自该P型层延伸至N型层的孔与该N型层导电连接,该P引线电极与该反射层导电连接;以及,与该N引线电极导电连接的N焊盘层,与该P引线电极导电连接的P焊盘层,所述N引线电极与该P引线电极上设有第二绝缘层,该第二绝缘层上设有通孔,所述N焊盘层与该P焊盘层透过该通孔分别与该N引线电极、该P引线电极相接触,所述第一绝缘层及第二绝缘层至少其中之一为不吸收可见光谱并具备一定弹性的材料,该材料杨氏模量为0.1至5GPa;第一绝缘层和第二绝缘层选用材料的杨氏模量为0.1至5GPa,使得第一绝缘层和第二绝缘层与接触板材(如电路板)的热应力相匹配,达到芯片有效吸收自身产生的热应力。
优选地,所述第一绝缘层及第二绝缘层至少其中之一为硅胶、环氧树脂(Epoxy)、旋涂玻璃膜(spin-on glass)或高分子聚合物。
优选地,所述高分子聚合物为聚酰亚胺(PI)、亚加力PMMA或苯并环丁烯(BCB)。
本发明的优点:
现有技术中在芯片外部采用二氧化硅或氮化硅作以真空沉积的方式制备,虽然可以起到绝缘作用,但起不到足够的应力缓冲的作用。与现有技术相比,本发明通过二层绝缘层的设计,使得多个N引线电极和多个P引线电极连接到整块的N焊盘层和P焊盘层,有效增大N焊盘层和P焊盘层的焊接面积,降低了大功率倒装芯片的焊接工艺及设备的精度要求;同时,焊接面的增大有利于LED倒装芯片的散热。
而且,第一绝缘层及第二绝缘层将LED倒装芯片外露的侧面全部包覆,使LED芯片具有了良好的绝缘效果。即使在焊接过程中的热量或LED芯片工作产生的热量使焊料层发生熔化,焊料层熔化后爬升至LED芯片的外延结构,也不会造成LED芯片短路,大大提高了LED芯片的稳定性。
同时,使用时LED倒装芯片焊接固定于FR4线路板、铝基或者铜基PCB上,由于两者热膨胀系数不同,从而导致LED倒装芯片与上述PCB板之间产生热应力,由于选用第一绝缘层及第二绝缘层至少其中之一为不吸收可见光谱并具备一定弹性的材料,所以可以通过第一绝缘层及第二绝缘层至少其中之一来吸收LED芯片内部产生的热应力,从而保证LED芯片工作的可靠性。
附图说明
图1为已知技术中普通正装LED芯片结构示意图。
图2为已知技术中普通倒装LED芯片结构示意图。
图3为图2所示的倒装LED芯片的焊料层熔化后的示意图。
图4为本发明第一实施例LED倒装芯片的平面示意图。
图5为本发明第一实施例LED倒装芯片的剖面图。
图6为本发明第二实施例LED倒装芯片的剖面图。
图7为本发明第三实施例LED倒装芯片的剖面图。
图8为本发明第四实施例LED倒装芯片的剖面图。
图9为本发明LED倒装芯片的制造方法的流程示意图。
具体实施方式
请参阅图4与图5,LED倒装芯片,包括蓝宝石衬底1、自下而上依次设置在该蓝宝石衬底1上自下而上依次设有N型层11、发光层12、P型层13、反射层15、第一绝缘层16。该第一绝缘层16上设有N引线电极17与P引线电极18,该N引线电极17沿深度自该P型层13延伸至N型层11的孔14(请参阅图9)与该N型层11导电连接,该P引线电极18与该反射层15导电连接。所述N引线电极17与该P引线电极18上设有第二绝缘层22,该第二绝缘层22上设有通孔28。N焊盘层26与P焊盘层27分别设置在该第二绝缘层22上,并透过通孔28分别与N引线电极17、P引线电极18相接触形成导电连接。
其中,蓝宝石衬底1在倒装芯片中是可以剥离的,例如,采用激光剥离工艺制作的薄膜倒装芯片(TFFC)。
N型层11、发光层12和P型层13中的每一个均可以具有任意的常规已知结构。N型层11可以具有例如,N型接触层、ESD层和N覆层依次沉积的结构。发光层12可以具有例如,INGaN阱层和GaN势垒层交替沉积的MQW′结构。P型层13可以具有例如,P覆层和P接触层依次沉积的结构。
反射层15是与P型层13接触的P接触电极,对于LED芯片的发射波长是透明的。覆盖在反射层15上的第一绝缘层16采用为不吸收可见光谱并且具备一定弹性的材料,该材料可以是硅胶、环氧树脂(Epoxy)、旋涂玻璃膜(spin-on glass)或高分子聚合物;高分子聚合物可选用聚酰亚胺(PI)、亚加力PMMA或苯并环丁烯(BCB)。且第一绝缘层选用材料的杨氏模量为0.1至5GPa,使得第一绝缘层与接触板材(如电路板)的热应力相匹配,达到芯片有效吸收自身产生的热应力。
在第一绝缘层16上设有N引线电极17和P引线电极18,在平面上该N引线电极17和该P引线电极18形成类似于两个梳子以一定间隔彼此配合的形状;同时,第二绝缘层22上的通孔28沿该第二绝缘层28的四周均匀分布,以提高倒装芯片的电流密度的均匀度。其中,通孔28可以是圆形孔、方孔或呈其它形状。
设置在第二绝缘层22上的N焊盘层26与P焊盘层27可以采用Ti、Ni、Au、AuSn、Au形成。较优的,为保证N焊盘层26和P焊盘层27之间不会形成短路,N焊盘层26和P焊盘层27之间距离A大于250um,N焊盘层26与P焊盘层27之间可以设有具备反射性能的绝缘块29,以避免N焊盘层26与P焊盘层27之间出现短路现象,并提高芯片的出光效率。
同时,为提高N引线电极17、P引线电极18与N型层11、反射层15的连接的导电性能,在孔14内及反射层15上分别设有N中间电极24、P中间电极25;N引线电极17与该N型层11之间通过N中间电极24连接,该P引线电极18与该反射层15间通过P中间电极25连接。
通过二层绝缘层的设计,使得多个N引线电极17和多个P引线电极18连接到整块的N焊盘层26和P焊盘层27,有效增大N焊盘层26和P焊盘层27的焊接面积,降低了大功率倒装芯片的焊接工艺及设备的精度要求;同时,焊接面的增大有利于LED倒装芯片的散热,而第一绝缘层采用具备一定弹性的材料,该材料的杨氏模量为0.1至5GPa,使得第一绝缘层与接触板材(如电路板)的热应力相匹配,能够吸收导致LED芯片内部损害的热应力,从而保证LED芯片工作的可靠性。
请参阅图6、图7、图8,为进一步提高LED倒装芯片的绝缘性能,所述第二绝缘层22沿该LED倒装芯片的侧面延伸至该蓝宝石衬底1,与该蓝宝石衬底1的表面贴合。
或者,所述第一绝缘层16沿该LED倒装芯片的侧面延伸至该蓝宝石衬底1,与该蓝宝石衬底1的表面贴合;该第二绝缘层22沿该N引线电极17与该P引线电极18的侧面延伸至该第一绝缘层16,与该第一绝缘层16的表面贴合。
或者,所述位于N引线电极17侧的第二绝缘层22沿该LED倒装芯片的侧面延伸至该N型层11,与该N型层11的表面贴合,位于P引线电极18侧的第二绝缘层22沿该LED倒装芯片的侧面延伸至该P型层13,与该P型层13的表面贴合。
第二绝缘层22可以采用为不吸收可见光谱并且具备一定弹性的材料,该材料的杨氏模量也为0.1至5GPa,该材料可以是硅胶、环氧树脂(Epoxy)、旋涂玻璃膜(spin-on glass)或高分子聚合物;高分子聚合物可选用聚酰亚胺(PI)、亚加力PMMA或苯并环丁烯(BCB)。
采用此种结构,第一绝缘层16及第二绝缘层22将LED倒装芯片外露的侧面全部包覆,使LED芯片具有了良好的绝缘效果。即使在焊接过程中的热量或LED芯片工作产生的热量使焊料层发生熔化,焊料层熔化后爬升至LED芯片的外延结构,也不会造成LED芯片短路,大大提高了LED芯片的稳定性。
同时由于第二绝缘层采用具备一定弹性的材料,其能够吸收导致LED芯片内部损害的热应力,从而保证LED芯片工作的可靠性。
请参阅图9,上述LED倒装芯片的制造方法,包括以下步骤:
首先,通过MOCVD(Metal-organic Chemical Vapor Deposition、金属有机化合物化学气相沉淀)在蓝宝石衬底1上自下而上依次生成N型层11、发光层12、P型层13。MOCVD所用的原料气体如下:做为Ga源的TMG(三甲基稼)、做为IN源的TMI(三甲基锢)、做为Al源的TMA(三甲基铝)、做为氮源的氨、做为N型掺杂气体的硅烷、做为P型掺杂气体的环戊二烯基镁以及做为载气的氢或氮。
接着,通过气相沉积在该P型层13的表面覆盖一反射层15(需打孔14暴露N型层11的区域预留,不需要沉积反射层15),接着对P型层13进行光刻和干蚀刻,形成深度从P型层13延伸至该N型层11的孔14。
然后,通过CVD(Chemical Vapor Deposition、化学气相沉积)在反射层15上沉积第一绝缘层16;接下来,对该第一绝缘层16进行干蚀刻,分别使该孔14的底部与该反射层15形成裸露的区域。
之后,通过气相沉积与剥离工艺在第一绝缘层16上形成具有布线图案的N引线电极17和P引线电极18。N引线电极17与该N型层11导电连接;该P引线电极18与该反射层15、该P型层13间形成导电连接。
然后,通过CVD在该N引线电极17和P引线电极18上沉积第二绝缘层22,并通过干蚀刻在该第二绝缘层22上形成通孔28。较优的,通孔28沿第二绝缘层22的四周均匀分布。
最后,将N焊盘层26与P焊盘层27设置在该第二绝缘层22上,N焊盘层26与P焊盘层27透过第二绝缘层22上的通孔28分别与N引线电极17、P引线电极18相接触。
较优的,可以在N焊盘层26与P焊盘层27之间填充入具备反射性能的绝缘材料,以避免N焊盘层26与P焊盘层27之间出现短路现象,并提高芯片的出光效率。
同时,在上述LED倒装芯片的制造方法中,所述孔14的底部及反射层15上可以分别设置N中间电极24(请参阅图5)与P中间电极25(请参阅图5)。N引线电极17与N型层11之间可以通过该N中间电极24连接,P引线电极18与该反射层15间可以通过P中间电极连接。此种方式,可以提高N引线电极17、P引线电极18与N型层11、反射层15的连接的导电性能。
以上所述仅为本发明的较佳实施例,并非用来限定本发明的实施范围;凡是依本发明所作的等效变化与修改,都被本发明权利要求书的范围所覆盖。
Claims (3)
1.一种LED倒装芯片,包括蓝宝石衬底、该蓝宝石衬底上自下而上依次设有N型层、发光层、P型层、反射层、第一绝缘层;该第一绝缘层上设有N引线电极与P引线电极,该N引线电极沿深度自该P型层延伸至N型层的孔与该N型层导电连接,该P引线电极与该反射层导电连接;以及,与该N引线电极导电连接的N焊盘层,与该P引线电极导电连接的P焊盘层,所述N引线电极与该P引线电极上设有第二绝缘层,该第二绝缘层上设有通孔,所述N焊盘层与该P焊盘层透过该通孔分别与该N引线电极、该P引线电极相接触,其特征在于:所述第一绝缘层及第二绝缘层至少其中之一为不吸收可见光谱并具备一定弹性的材料,该材料杨氏模量为0.1至5GPa。
2.根据权利要求1或2所述的一种LED倒装芯片,其特征在于:所述第一绝缘层及第二绝缘层至少其中之一为硅胶、环氧树脂(Epoxy)、旋涂玻璃膜(spin-onglass)或高分子聚合物。
3.根据权利要求2所述的一种LED倒装芯片,其特征在于:所述高分子聚合物为聚酰亚胺(PI)、亚加力PMMA或苯并环丁烯(BCB)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310719821.6A CN103762283A (zh) | 2013-12-24 | 2013-12-24 | 一种led倒装芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310719821.6A CN103762283A (zh) | 2013-12-24 | 2013-12-24 | 一种led倒装芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103762283A true CN103762283A (zh) | 2014-04-30 |
Family
ID=50529490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310719821.6A Pending CN103762283A (zh) | 2013-12-24 | 2013-12-24 | 一种led倒装芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103762283A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160045398A (ko) * | 2014-10-17 | 2016-04-27 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
CN105932143A (zh) * | 2016-06-16 | 2016-09-07 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100012963A1 (en) * | 2008-07-21 | 2010-01-21 | Mutual-Pak Technology Co., Ltd. | Light emitting diode and method of the same |
CN202523750U (zh) * | 2011-12-31 | 2012-11-07 | 刘胜 | Led圆片级芯片尺寸封装结构 |
CN103021984A (zh) * | 2013-01-04 | 2013-04-03 | 日月光半导体制造股份有限公司 | 晶圆级封装构造及其制造方法 |
CN103247741A (zh) * | 2013-04-03 | 2013-08-14 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制造方法 |
-
2013
- 2013-12-24 CN CN201310719821.6A patent/CN103762283A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100012963A1 (en) * | 2008-07-21 | 2010-01-21 | Mutual-Pak Technology Co., Ltd. | Light emitting diode and method of the same |
CN202523750U (zh) * | 2011-12-31 | 2012-11-07 | 刘胜 | Led圆片级芯片尺寸封装结构 |
CN103021984A (zh) * | 2013-01-04 | 2013-04-03 | 日月光半导体制造股份有限公司 | 晶圆级封装构造及其制造方法 |
CN103247741A (zh) * | 2013-04-03 | 2013-08-14 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160045398A (ko) * | 2014-10-17 | 2016-04-27 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
KR102189133B1 (ko) | 2014-10-17 | 2020-12-09 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
CN105932143A (zh) * | 2016-06-16 | 2016-09-07 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片的制造方法 |
CN105932143B (zh) * | 2016-06-16 | 2018-06-22 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210257528A1 (en) | Light emitting diode | |
US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
EP3007238B1 (en) | Semiconductor light-emitting element and semiconductor light-emitting device | |
KR20120016314A (ko) | 기판으로부터 전기적으로 절연된 p 콘택트 및 n 콘택트를 갖는 박막 led | |
TWI524556B (zh) | 具有可觸及電極之固態發光裝置及製造方法 | |
CN103238225A (zh) | 发光二极管组件及其制造方法 | |
CN103247741B (zh) | 一种led倒装芯片及其制造方法 | |
CN102593304A (zh) | 一种使用陶瓷散热的高功率led灯具 | |
CN103236490A (zh) | Led倒装芯片封装器件、其制造方法及使用其的封装结构 | |
CN104900770A (zh) | Led芯片及其制作方法、显示装置 | |
KR101864195B1 (ko) | 발광 소자 | |
KR20120002130A (ko) | 플립칩형 발광 소자 및 그 제조 방법 | |
CN103762283A (zh) | 一种led倒装芯片 | |
CN203941937U (zh) | 一种led倒装芯片 | |
KR101221643B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
CN203250780U (zh) | 一种led倒装芯片 | |
CN204189821U (zh) | 具有宽阔的指向角的发光器件 | |
JP2021523578A (ja) | 発光ダイオードチップ及びその製作方法 | |
CN102130251B (zh) | 发光二极管及其制造方法 | |
TWI662720B (zh) | 光電元件及其製造方法 | |
KR20210017280A (ko) | 발광소자 및 이를 포함하는 발광소자 패키지 | |
CN103943745A (zh) | 一种使用陶瓷散热的高功率led灯具 | |
CN103915556A (zh) | 一种使用陶瓷散热的高功率led灯具 | |
KR20070035186A (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
CN106169529A (zh) | 高效率发光二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140430 |
|
WD01 | Invention patent application deemed withdrawn after publication |