KR20210017280A - 발광소자 및 이를 포함하는 발광소자 패키지 - Google Patents

발광소자 및 이를 포함하는 발광소자 패키지 Download PDF

Info

Publication number
KR20210017280A
KR20210017280A KR1020190096297A KR20190096297A KR20210017280A KR 20210017280 A KR20210017280 A KR 20210017280A KR 1020190096297 A KR1020190096297 A KR 1020190096297A KR 20190096297 A KR20190096297 A KR 20190096297A KR 20210017280 A KR20210017280 A KR 20210017280A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
emitting device
bonding pad
layer
Prior art date
Application number
KR1020190096297A
Other languages
English (en)
Inventor
김회준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190096297A priority Critical patent/KR20210017280A/ko
Publication of KR20210017280A publication Critical patent/KR20210017280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

발명의 실시예에 개시된 발광소자는, 기판; 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 활성층을 포함하는 발광구조물; 상기 발광 구조물 상에 배치된 전도층; 상기 발광 구조물의 상부의 제1리세스에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 제1전극; 상기 전도층 상에 배치된 제2전극; 상기 제2전극 상에 배치된 절연 재질의 제1절연층; 상기 제1절연층 상에 배치되며 상기 제1전극과 전기적으로 연결된 제1본딩 패드; 상기 제1절연층 상에 배치되며 상기 제2전극과 전기적으로 연결된 제2본딩 패드; 상기 발광 구조물의 외측에 배치된 제2절연층을 포함하며, 상기 제1절연층은 상기 제1전극과 상기 제1 및 제2본딩 패드 사이에 배치되며, 상기 발광 구조물의 외측 면으로 연장되며, 상기 제1절연층은 복수개의 제2리세스를 포함하고, 상기 제2본딩패드는 상기 복수의 제2리세스를 통해 상기 제2전극과 연결되며, 상기 제2본딩 패드의 외곽 둘레는 상기 복수개의 제2리세스 사이에 오목 영역을 포함할 수 있다.

Description

발광소자 및 이를 포함하는 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE INCLUDING THE SAME}
발명의 실시 예는 반도체 소자 또는 발광소자에 관한 것이다.
발명의 실시 예는 발광소자 또는 반도체 소자를 갖는 패키지 및 이를 포함하는 조명장치에 관한 것이다.
3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
예를 들어, 화합물 반도체를 이용한 소자는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
발명의 실시 예는 플립 타입의 발광소자의 외곽 둘레에 솔더에 의한 쇼트 문제를 방지한 발광소자를 제공한다.
발명의 실시 예는 플립 타입의 서브 마운트를 사용하지 않아도 패키지 또는 회로기판에 실장할 수 있는 발광소자를 제공한다.
발명의 실시 예에 따른 발광소자를 갖는 패키지 또는 광원 장치를 제공한다.
발명의 실시예에 따른 발광소자는, 기판; 상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 활성층을 포함하는 발광구조물; 상기 발광 구조물 상에 배치된 전도층; 상기 발광 구조물의 상부의 제1리세스에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 제1전극; 상기 전도층 상에 배치된 제2전극; 상기 제2전극 상에 배치된 절연 재질의 제1절연층; 상기 제1절연층 상에 배치되며 상기 제1전극과 전기적으로 연결된 제1본딩 패드; 상기 제1절연층 상에 배치되며 상기 제2전극과 전기적으로 연결된 제2본딩 패드; 상기 발광 구조물의 외측에 배치된 제2절연층을 포함하며, 상기 제1절연층은 상기 제1전극과 상기 제1 및 제2본딩 패드 사이에 배치되며, 상기 발광 구조물의 외측 면으로 연장되며, 상기 제1절연층은 복수개의 제2리세스를 포함하고, 상기 제2본딩패드는 상기 복수의 제2리세스를 통해 상기 제2전극과 연결되며, 상기 제2본딩 패드의 외곽 둘레는 상기 복수개의 제2리세스 사이에 오목 영역을 포함할 수 있다.
발명의 실시 예에 의하면, 상기 제1 절연층은 굴절률이 서로 다른 복수 개의 층을 가지는 반사층을 포함할 수 있다. 상기 기판은 제1영역 및 제1 영역 주변에 배치되는 외곽영역을 포함하고, 상기 발광구조물은 상기 제1영역 상에 배치되고, 상기 발광구조물의 하단 에지는 상기 기판의 상면 에지로부터 이격되고, 상기 기판의 외곽영역은 상기 제2 절연층과 접촉할 수 있다. 상기 기판의 상면에 배치된 요철 패턴은 상기 기판의 외곽 영역에 노출되며 상기 절연층과 접촉될 수 있다.
발명의 실시 예에 의하면, 상기 제2리세스를 덮는 상기 제2본딩패드의 각 코너부는 외측 방향으로 돌출되며, 상기 제2본딩패드의 각 코너부 사이에 배치된 상기 오목 영역은 상기 코너부보다 내측 방향으로 함몰될 수 있다. 상기 각 코너부 사이에 배치된 상기 제2본딩패드의 측면은 플랫부를 포함할 수 있다.
발명의 실시 예에 따른 발광소자 패키지는 상기에 개시된 발광소자를 포함할 수 있다.
발명의 실시 예에 의하면, 본딩 패드의 외측 영역에 제1절연층이 노출될 수 있는 오목 영역을 제공하여, 솔더의 확산을 억제할 수 있다.
발명의 실시 예에 의하면, 발광 구조물의 외곽 둘레를 기판의 에지로부터 이격시켜 줌으로써, 발광 구조물의 외곽에서 솔더와의 쇼트 문제를 방지할 수 있다.
발명의 실시 예에 의하면, 본딩 패드와 기판의 에지 사이의 거리를 이격되도록 함으로써, 솔더와 본딩 패드 사이의 간격을 확보할 수 있다.
발명의 실시 예에 의하면, 플립 타입의 발광소자의 에지 구조를 개선하여, 솔더가 발광 구조물의 측면을 통해 쇼트가 발생되는 문제를 개선시켜 줄 수 있다.
발명의 실시 예에 의하면, 발광소자의 내부 반사도를 개선시켜 줄 수 있다.
발명의 실시 예에 의하면, 발광소자의 광 출력을 개선시켜 줄 수 있다.
발명의 실시 예에 의하면, 발광소자의 순방향 전압을 개선시켜 줄 수 있다.
발명의 실시 예에 의하면, 발광소자의 신뢰성을 개선시켜 줄 수 있다.
발명의 실시 예에 의하면, 발광소자를 갖는 발광소자 패키지, 이의 제조방법 및 이를 포함한 광원장치를 제공할 수 있다.
도 1은 발명의 실시 예에 따른 발광소자의 평면도이다.
도 2는 도 1의 발광소자의 부분 확대도이다.
도 3은 도 1의 발광소자의 A-A측 단면도이다.
도 4는 도 3의 발광소자의 에지측 확대도이다.
도 5는 도 2의 발광소자의 변형 예이다.
도 6은 도 3의 발광소자를 갖는 발광소자 패키지의 사시도이다.
도 7은 도 7의 발광소자 패키지의 B-B측 단면도이다.
도 8은 도 7의 발광소자를 갖는 발광소자 패키지의 평면도이다.
도 9는 비교 예와 실시 예의 신뢰성을 비교한 도면이다.
발명의 실시 예는 첨부된 도면을 참조하여 설명한다. 발명의 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
발명에 개시된 소자는 반도체 소자나 자외선, 적외선 또는 가시광선의 광을 발광하는 발광소자를 포함할 수 있다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명하며, 상기 발광소자가 적용된 패키지 또는 광원 장치에 비 발광소자 예컨대, 제너 다이오드와 같은 소자나 파장이나 열을 감시하는 센싱 소자를 포함할 수 있다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명하도록 한다.
<발광 소자>
도 1은 발명의 실시 예에 따른 발광소자의 평면도이며, 도 2는 도 1의 발광소자의 부분 확대도이고, 도 3은 도 1의 발광소자의 A-A측 단면도이며, 도 4는 도 3의 발광소자의 에지측 확대도이다.
도 1 내지 도 4를 참조하면, 발명의 실시 예에 따른 발광 소자(500)는 기판(505), 발광구조물(510), 전도층(530), 제1 전극(541), 제2 전극(542), 제2 및 제3절연층(560,562), 제1 본딩패드(571), 제2 본딩패드(572) 및 제1절연층(550)을 포함할 수 있다.
상기 발광 소자(500)는 발광구조물(510)과 기판(505) 사이의 경계 부분의 외곽 둘레에 반도체층 또는 발광구조물(510)의 일부 영역을 제거할 수 있다. 상기 발광 소자(500)는 제1 및 제2본딩 패드(571,572)가 발광 구조물(510)의 상에 배치될 수 있다. 상기 발광 소자(500)는 제1 및 제2본딩 패드(571,572)가 일면에 배치되므로, 플립 칩 방식으로 패키지 내부에 배치되거나 회로 기판 상에 배치될 수 있다. 상기 플립 방식의 발광소자(500)는 에지 영역 또는 채널 영역에서 상기 발광구조물(510)의 에지부를 이격시켜 줌으로써, 솔더와의 쇼트 문제를 줄여줄 수 있다. 또한 도면에는 도시되지 않았지만, 상기 발광 소자(500)는 발광구조물(510)과 기판(505) 사이의 경계 부분의 외곽 둘레에 반도체층 또는 발광구조물(510)의 일부 영역을 제거하지 않고, 예를 들면, 기판(505)의 에지부와 발광구조물(510)의 에지부를 일치시키더라도, 이하 실시예와 같이 제2 본딩 패드(572) 솔더와의 쇼트 문제를 해결할 수 있음은 물론이다.
<기판>
상기 기판(505)은 발광 소자(500)의 하부에 배치되거나, 상기 발광 구조물(510)의 아래에 배치될 수 있다. 상기 기판(505)은 투광성 재질 또는 절연성 재질일 수 있다. 상기 기판(505)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(505)은 상부 면에 요철 패턴(502)이 배치될 수 있다. 상기 요철 패턴(502)은 복수의 볼록부가 배열될 수 있으며, 입사되는 광의 임계각을 변화시켜 줄 수 있다. 상기 기판(505)은 상면 및 하면 중 적어도 하나에 볼록부 또는 오목부가 배치될 수 있다. 상기 기판(505)의 하면은 상기 발광 소자(500)의 내부에서 방출된 광을 출사하는 면으로 제공될 수 있다. 상기 요철 패턴(505) 중에서 상기 기판(505)의 상면의 외곽 둘레에 배치된 패턴들은 상기 발광구조물(510)로부터 노출되거나 수직 방향으로 중첩되지 않을 수 있다.
<발광 구조물>
상기 발광구조물(510)은 화합물 반도체로 제공될 수 있다. 상기 발광구조물(510)은 예로서, 2족-6족 또는 3족-5족 화합물 반도체를 갖는 복수의 반도체층을 포함할 수 있다. 예로서, 상기 발광구조물(510)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다. 상기 발광 구조물(510)은 예컨대, 제1 도전형 반도체층(511), 제2 도전형 반도체층(513), 상기 제1 도전형 반도체층(511)과 상기 제2 도전형 반도체층(513) 사이에 배치된 활성층(512)을 포함할 수 있다. 상기 제1 도전형 반도체층(511)은 상기 기판(505) 상에 배치될 수 있다. 상기 제1 도전형 반도체층(511)과 상기 기판(505) 사이에는 단층 또는 다층의 화합물 반도체층이 배치될 수 있다. 상기 발광 구조물(510)은, 청색, 녹색, 적색, 자외선 또는 적외선 광을 발광할 수 있다.
상기 제1도전형 반도체층(511)은 상기 활성층(512) 아래에 배치될 수 있다. 상기 제1도전형 반도체층(511)은 상기 활성층(512)과 상기 기판(505) 사이에 배치될 수 있다. 상기 제1도전형 반도체층(511)은 예로서, 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(511)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제1 도전형 반도체층(511)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등을 포함하는 그룹 중에서 선택된 n형 도펀트가 도핑될 수 있다. 상기 제1도전형 반도체층(511)은 단층 또는 다층 구조이거나, 초격자 구조를 포함할 수 있다.
상기 제1도전형 반도체층(511)의 하면 면적은 상기 기판(505)의 상면 면적보다 작을 수 있다. 상기 제1도전형 반도체층(511)의 하면 에지는 상기 기판(505)의 상면 에지로부터 소정 간격(D4)으로 이격될 수 있다. 상기 제1도전형 반도체층(511)의 외측부가 기판(505)의 상면 에지로부터 이격됨으로써, 상기 기판(505)의 에지 영역 또는 채널 영역(A2)에서 솔더와 반도체층 간의 접촉 또는 연결 문제를 방지할 수 있다.
상기 활성층(512)은 상기 제1 도전형 반도체층(511) 위에 배치될 수 있다. 상기 활성층(512)은 상기 제1 도전형 반도체층(511)과 상기 제2도전형 반도체층(513)에 접촉될 수 있다. 상기 활성층(512)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 활성층(512)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예로서, 상기 활성층(512)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 활성층(512)은 다중 우물 구조로 제공될 수 있으며, 복수의 장벽층과 복수의 우물층을 포함할 수 있다. 상기 활성층(512)은 청색, 녹색, 적색, 자외선 또는 적외선 중 적어도 하나의 광을 발광할 수 있다.
상기 제2도전형 반도체층(513)은 상기 활성층(512) 위에 배치될 수 있다. 상기 제2도전형 반도체층(513)은 활성층(512)과 전도층(530) 사이에 배치될 수 있다. 상기 제2 도전형 반도체층(513)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(513)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제2 도전형 반도체층(513)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등을 포함하는 그룹 중에서 선택된 p형 도펀트가 도핑될 수 있다. 상기 제2 도전형 반도체층(513)은 단층 또는 다층으로 배치되거나, 초격자 구조를 포함할 수 있다.
발명의 실시예에 따른 발광 구조물(510)에서 상기 제1 도전형 반도체층(511)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(513)은 p형 반도체층으로 제공될 수 있다. 다른 예로서, 상기 제1 도전형 반도체층(511)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(513)이 n형 반도체층으로 제공될 수도 있다. 이하에서는 설명의 편의를 위해 상기 제1 도전형 반도체층(511)이 n형 반도체층으로 제공되고 상기 제2 도전형 반도체층(513)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
상기 제1도전형 반도체층(511)은 제1전극(541)과 연결될 수 있다. 상기 제2도전형 반도체층(513)은 전도층(530)과 제2전극(542) 중 적어도 하나 또는 모두에 연결될 수 있다.
도 2와 같이, 상기 발광 구조물(510)은 복수의 제1리세스(H1)를 포함할 수 있다. 상기 복수의 제1리세스(H1)는 상기 발광 구조물(510)의 상면에서 상기 제1도전형 반도체층(511)의 상부가 노출되는 단차진 영역일 수 있다. 상기 제1리세스(H1)는 상기 제1도전형 반도체층(511)과 제1전극(541)이 중첩된 영역 상에 배치될 수 있다. 상기 복수의 리세스(H1)는 전도층(530), 상기 제2도전형 반도체층(513) 및 활성층(512)을 관통한 개구부에 연결되거나 개구부에 배치될 수 있다. 도 1 및 도 2와 같이, 발광 구조물(510) 상에서 상기 복수의 제1리세스(H1)는 서로 이격될 수 있다. 상기 복수의 제1리세스(H1)는 제1 또는/및 제2방향(X,Y)으로 배열될 수 있다. 상기 복수의 제1리세스(H1)는 제1방향으로 동일 간격으로 배치될 수 있고, 제2방향으로 서로 동일한 간격으로 배치될 수 있다. 상기 복수의 제1리세스(H1)는 제2방향으로 적어도 2개의 열로 배치되고, 제1방향으로 다수개가 배열될 수 있다. 이러한 제1 및 제2 방향에 따라 균일한 간격으로 제1리세스(H1)가 배열될 경우, 상기 제1도전형 반도체층(511)에 접촉된 제1전극(541)를 통해 전류가 균일한 분포로 공급될 수 있다.
상기 제1리세스(H1)는 상부 너비 또는 상부 면적이 하부 너비 또는 하부 면적보다 넓을 수 있다. 상기 제1리세스(H1)의 상부 형상은 원 형상 또는 다각 형상일 수 있다.
상기 발광 구조물(510)은 외곽 둘레에 낮게 단차진 외곽부(511b)를 포함할 수 있다. 상기 외곽부(511b)는 상기 제1도전형 반도체층(510)의 상면보다 낮고 하면보다 높게 배치될 수 있다. 상기 외곽부(511b)는 상기 기판(505)의 상면 에지 또는 측면(S1,S2,S3,S4) 상단보다 더 내측에 배치되고 더 높게 배치될 수 있다. 상기 발광 구조물(510)의 하면 에지는 상기 기판(505)의 상면 에지보다 더 내측에 배치될 수 있다. 상기 제1도전형 반도체층(510)은 하면 에지와 상기 기판(505)의 상면 에지 사이의 간격(D4)이 제공됨으로, 솔더와 같은 도전성 재질에 의한 쇼트 문제를 방지할 수 있다. 또한 도면에는 도시되지 않았지만 기판(505)의 상면 에지와 발광 구조물(510)의 하면 에지가 일치할 수 있다.
<전극 및 절연 구조>
상기 발광 구조물(510) 상에는 전극 및 반사 구조를 포함할 수 있다. 상기 전극 구조는 전도층(530), 제1전극(541) 및 제2전극(542)을 포함할 수 있다. 상기 반사 구조는 발광 구조물(510) 상에 배치되며 입사된 광을 반사하게 된다. 상기 반사 구조는 예컨대, 제1절연층(550)을 포함할 수 있다.
상기 전도층(530)은 상기 발광 구조물(530) 상에 배치될 수 있다. 상기 전도층(530)은 제2도전형 반도체층(513)의 상면에 접촉될 수 있다. 상기 전도층(530)은 제2전극(542)와 연결되고 전류를 확산시켜 줄 수 있다. 예로서, 상기 전도층(530)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 전도층(530)은 투광성의 물질을 포함할 수 있다. 상기 전도층(530)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 전도층(530)의 상면 면적은 상기 제2 도전형 반도체층(513)의 상면 면적보다 작을 수 있다. 상기 전도층(530)은 투명한 층으로서, 단층 또는 다층으로 제공될 수 있다. 상기 전도층(530)은 상기 발광 구조물(510)의 상면 면적 대비 80% 이상의 면적으로 배치하여, 발광 소자의 전기적 특성을 개선할 수 있다.
상기 전도층(530)은 제2절연층(560)의 오픈 영역에 배치되며, 상기 전도층(530)의 에지부(532)는 상기 제2절연층(560)의 내측 상면으로 연장될 수 있다. 상기 제2절연층(560)의 내측은 상기 제2도전형 반도체층(513)의 상면의 외측으로 연장되며, 상기 내측 상면은 상기 제2도전형 반도체층(513)의 외측 상면과 상기 에지부(532)와 수직 방향으로 중첩된 영역일 수 있다. 상기 제2절연층(560)은 상기 제1리세스(H1)를 따라 제1리세스(H1)의 바닥에 배치되어, 활성층(512), 제2도전형 반도체층(513) 및 전도층(530)의 내 측면을 전기적으로 절연시켜 줄 수 있다. 상기 제2절연층(560)은 상기 발광 구조물(510)의 외 측면을 따라 상기 기판(505)의 상면 영역까지 연장될 수 있다. 상기 제2절연층(560)은 상기 발광 구조물(510)의 외 측면 및 기판(505)의 외측 상면에 접촉될 수 있다. 상기 제2절연층(560)은 상기 기판(505)의 상면에 배치된 요철 패턴(502)에 접촉될 수 있다.
상기 제1전극(541)은 상기 제1리세스(H1) 내에 배치되고 상기 제1도전형 반도체층(511)과 접촉될 수 있다. 상기 제1전극들(541) 중에서 상기 제2본딩 패드(572)에 가까운 제1리세스(H11)에 배치된 제1전극(541)은 제2본딩 패드(572)의 아래 방향으로 연장되며, 상기 제2본딩 패드(572)와 수직 방향으로 중첩될 수 있다. 상기 제1리세스(H1) 및 상기 제2절연층(560)은 상기 제1전극(541)을 따라 형성되고, 상기 제1전극(541)과 다른 층과 전기적으로 절연시켜 줄 수 있다. 이러한 제1전극(541)은 복수의 가지 전극으로 제1본딩 패드(571)의 하부에서 제2본딩 패드(572)의 하부까지 연장되고 상기 제1도전형 반도체층(511)의 전 영역에 균일한 전류를 공급할 수 있다. 상기 복수의 가지 전극은 제1방향으로 긴 길이를 갖고, 서로 평행하게 일정한 간격으로 이격될 수 있다. 여기서, 상기 복수의 가지 전극 상에는 제2절연층(560), 제3절연층(562) 및 제1절연층(550) 중 적어도 하나 또는 둘 이상이 배치되어, 다른 층과의 전기적인 접촉을 차단할 수 있다. 상기 제1전극(541)은 제1접촉부를 구비하여, 상기 제1도전형 반도체층(511)과 전기적으로 연결될 수 있다.
상기 제2전극(542)은 상기 전도층(530) 상에 배치될 수 있다. 상기 제2전극(542)은 상기 제2본딩 패드(572)의 아래에서 상기 제1본딩 패드(571)의 아래까지 연장될 수 있다. 상기 제2전극(542)은 상기 전도층(530)과 수직 방향으로 중첩될 수 있으며, 상기 제2전극(542)의 하면 면적은 상기 전도층(530)의 상면 면적보다 작을 수 있다. 상기 제2전극(542)는 상기 전도층(530)의 두께보다 두꺼운 두께를 갖고 상기 전도층(530)와 접촉되고 전기적으로 연결될 수 있다. 상기 제1 및 제2전극(541,542)은 서로 중첩되지 않게 배치될 수 있다. 다른 예로서, 상기 제2절연층(560)의 일부가 상기 가지 전극들 상에 매립된 경우, 상기 제2전극(542)은 상기 제2절연층(560) 상에 배치될 수 있다. 이러한 구조에서는 상기 가지 전극은 제2전극(542)과 수직 방향으로 중첩될 수 있다.
상기 제2전극(542)의 상면 면적은 상기 제1전극(541)의 상면 면적보다 클 수 있다. 상기 제2전극(542)은 입사된 광을 반사하여, 광의 손실을 최소화시켜 줄 수 있다. 예로서, 상기 제2 전극(542)은 상기 전도층(530)을 통하여 상기 제2 도전형 반도체층(513)에 전기적으로 연결될 수 있다. 상기 제2 전극(542)은 상기 전도층(530) 및 제2도전형 반도체층(513) 중 적어도 하나 또는 모두와 접촉될 수 있다.
상기 제1 전극(541)과 상기 제2 전극(542)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(541)과 상기 제2 전극(542)은 금속성 재질을 포함할 수 있다. 예를 들어, 상기 제1 전극(541)과 상기 제2 전극(542)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Cu, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다. 상기 제1 전극(541)과 상기 제2 전극(542)은 서로 동일한 적층 구조 또는 동일한 금속을 포함할 수 있다.
상기 제2 전극(542)은 상기 제1본딩 패드(571)의 하부, 상기 제2본딩 패드(572)의 하부 영역, 상기 제1 및 제2본딩 패드(571,572) 사이의 센터 영역을 커버하게 되므로, 대면적의 반사 층을 제공할 수 있다. 여기서, 상기 제1 및 제2전극(541,542)는 서로 동일하거나 서로 다른 물질로 형성될 수 있다.
발명의 실시 예는 상기 제2전극(542)이 상기 제1 및 제2본딩 패드(571,572) 사이의 센터 영역에 배치되므로, 광 손실을 줄여줄 수 있다. 상기 제1,2본딩 패드(571,572)는 상기 제2전극(542)과 수직 방향으로 중첩되므로, 상기 제1 및 제2본딩 패드(571,572)의 상면의 평탄도가 저하되는 것을 방지할 수 있고, 본딩 시 틸트되는 것을 줄여줄 수 있다. 이에 따라 상기 제1 및 제2본딩 패드(571,572)와 수직 방향으로 중첩된 상기 제2전극(542)에는 리세스나 관통홀이 없이 제공될 수 있다.
상기 제2전극(542) 상에는 제3절연층(562)이 배치될 수 있다. 상기 제2전극(542)와 상기 제2본딩패드(572) 사이에는 제2접촉부(576)이 배치되어, 물리적인 접촉 및 전기적인 연결 경로를 제공할 수 있다. 상기 제2접촉부(576)는 상기 제1본딩패드(572)의 영역 아래에 배치될 수 있으며, 상기 제2전극(542)의 물질 중에서 선택적으로 형성될 수 있다.
상기 제3절연층(562)의 오픈 영역에는 상기 제2접촉부(576)이 배치될 수 있다. 상기 제3절연층(562)은 상기 제2전극(542)의 상면 및 측면, 상기 제2절연층(560)의 외측 표면에 형성될 수 있다. 상기 제2 및 제3절연층(560,562)의 일부(561,563)은 상기 제1리세스(H1) 내에 연장될 수 있다. 상기 제3절연층(562)의 일부(563)은 오픈 영역을 통해 상기 제1본딩패드(571)의 일부가 연장되고, 제1전극(541)과 연결될 수 있다.
상기 제2 및 제3절연층(560,562)는 유전체층이거나, SixOy, SiOxNy, SixNy, AlxOy (여기서, 1≤x≤5, 1≤y≤5)를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 상기 제2 및 제3절연층(560,562)은 상기 기판(505)의 상면의 외곽 영역(A2)에 연장되어, 발광 구조물(510) 또는 제1도전형 반도체층(511)의 하면 에지를 이격시켜 줄 수 있다. 상기 제2 및 제3절연층(560,562) 중 적어도 하나는 굴절률이 서로 다른 층을 갖는 DBR 구조를 포함할 수 있다. 상기 제2 및 제3절연층(560,562)은 서로 동일한 물질인 경우, 두 층 사이의 경계 부분은 제거될 수 있다. 즉, 상기 제2 및 제3절연층(560,562)이 동일한 물질로 제공되므로, 단일 층의 구조로 형성될 수 있다.
<제1절연층>
상기 제1절연층(550)은 상기 제3절연층(562) 상에 배치될 수 있다. 상기 제1절연층(550)은 절연성 재질로 형성될 수 있다. 상기 제1절연층(550)은 절연 재질, 금속 재질 또는 비금속 재질 중 적어도 하나를 포함할 수 있다. 상기 제1절연층(550)은 굴절률이 다른 복수의 층을 갖는 반사층일 수 있다. 상기 제1절연층(550)이 반사층을 포함하는 경우, 굴절률이 서로 다른 제1층 및 제2층이 교대로 배치된 구조를 포함할 수 있다. 상기 제1절연층(550)은 예컨대, DBR(Distributed Bragg Reflector) 또는 ODR(Omni Directional Reflector)를 포함할 수 있으나 있다. 예를 들어, 상기 제1절연층(550)은 서로 다른 굴절률을 갖는 제1,2층이 교대로 적층된 DBR 구조를 포함할 수 있다. 상기 제1절연층(550)은 굴절률이 다른 적어도 두 층을 교대로 적층할 수 있으며, 제1층은 Al2O3, TiO2와 SiO2 중 어느 하나이며, 제2층은 Al2O3, Ta2O5와 SiO2 중 다른 하나일 수 있다. 상기 제1절연층(550)은 다른 예로서, 무지향성 반사층(ODR: Omni Directional Reflector)층을 포함할 수 있다. 상기 제1절연층(550)의 ODR층은, 예로서 상기 발광구조물(510)의 굴절률보다 낮은 굴절률을 가질 수 있다. 상기 제1절연층(550)의 반사율은 개선될 수 있다. 상기 제1절연층(550)의 ODR층은 산화물 또는 질화물을 포함할 수 있다. 예를 들어, 상기 제1절연층(550)의 ODR층은 예로서, SiO2, SiNx 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
또한 상기 제1절연층(550)은 제1층은 절연층이며, 제2층은 금속층 또는 도전성 층일 수 있다. 예를 들어, 상기 제1절연층(550)은 절연층과 도전층을 포함하는 복수의 층으로 형성될 수 있다. 예를 들어, 상기 제1절연층(550)은 유전체층(Dielectric layer), 폴리머층(polymer layer), 금속층(metal layer) 또는 AlGaInP 등의 반도체층도 포함할 수 있다. 상기 제1절연층(550)은 TiO2, SiO2, SiNx, MgO, ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), Ag, Ag2O, Al, Ni, Ti, Zn, Rh, Mg, Pd, Ru, Pt, Ir 또는 이들의 합금 중에 선택된 적어도 어느 하나를 포함할 수 있다. 상기 제1절연층(550)의 두께는 50 마이크로 미터 이하 예컨대, 3 내지 50 마이크로 미터의 범위로 배치될 수 있다. 이러한 제1절연층(550)의 두께가 상기 범위보다 벗어날 경우, 투과율이 증가하거나 반사 효율이 저하될 수 있다.
상기 제1절연층(550)이 반사층을 포함하는 경우, 활성층(512)에서 발광된 광을 반사시켜 줌으로써, 광 흡수를 최소화하여 광도를 향상시킬 수 있다. 상기 제1절연층(550)은 플립 칩 구조인 경우, 발광 구조물(510) 상에서의 광 흡수를 최소화할 수 있다. 상기 발광 소자는 다면 발광 예컨대, 5면을 통해 광을 방출할 수 있다.
상기 제1절연층(550)이 제2 및 제3절연층(560,562) 상에 배치되므로, 상기 제2전극(541) 및 전도층(530) 등의 박리 문제를 줄여, 광학적 특성이나 전기적 특성이 저하되는 것을 방지할 수 있다.
상기 제1절연층(550)은 상기 발광 구조물(510)의 외곽부(511b)에 연장될 수 있다. 상기 제1절연층(550)의 하단은 상기 활성층(512)의 상면보다 낮게 배치될 수 있다. 상기 발광 구조물(510)의 외 측면은 상기 외곽부(511b) 상에서 경사진 면으로 제공될 수 있다.
상기 제1절연층(550)이 상기 발광 구조물(510)의 외곽부(511b)를 커버하게 되므로, 상기 발광 구조물(510)의 활성층(512)이 노출되는 것을 방지할 수 있다. 상기 제1절연층(550)이 반사층을 포함하는 경우, 상기 발광 구조물(510)의 활성층(512)의 측면까지 연장되므로, 광 반사 효율을 개선시켜 줄 수 있다.
상기 제1절연층(550)의 일부는 상기 각 제1리세스(H1) 상에 배치되며, 내부에 상기 제1도전형 반도체층(511)의 상부와 대응되는 오픈 영역을 포함할 수 있다. 상기 제1절연층(550)은 상기 제2본딩 패드(572)의 하부에 개방된 복수개의 제2리세스(H2)를 포함하며, 상기 제2리세스(H2)를 통해 상기 제2본딩 패드(572)의 일부가 연장되고, 상기 제2접촉부(576) 또는/및 제2전극(542)과 연결될 수 있다. 상기 복수개의 제2리세스(H2)는 상기 제2전극(542) 상에 배치된 제2접촉부(576)와 수직 방향으로 중첩될 수 있다. 상기 제2리세스(H2)는 제1방향(X)으로 복수개가 배열되고, 제2방향으로 복수개가 배열될 수 있다. 상기 제2리세스(H2)는 상기 제1방향으로 배열된 개수(또는 행의 수)가 상기 제2방향(Y)으로 배열된 개수 (또는 열의 수)보다 더 작을 수 있다. 상기 제2리세스(H2)은 제1방향으로 서로 동일한 간격으로 배치될 수 있고, 제2방향으로 서로 동일한 간격으로 배치될 수 있다. 이러한 각 방향에 따라 균일한 간격으로 제2리세스(H2)가 배열될 경우, 제2접촉부(576)를 통해 전류가 균일한 분포로 공급될 수 있다.
<본딩 패드>
도 1 내지 도 3을 참조하면, 본딩 패드는 제1 방향(x)으로 서로 이격된 제1 본딩 패드(571)과 제2본딩 패드(572)를 포함할 수 있다. 상기 제1 및 제2본딩 패드(571,572)는 상기 제1절연층(550) 위에 배치될 수 있다. 상기 제1 본딩 패드(571)는 상기 제1절연층(550), 상기 제1전극(541)과 상기 제1전극(542)의 가지 전극의 일부과 수직 방향으로 중첩될 수 있다. 상기 제1 본딩 패드(571)의 일부는 상기 제1절연층(550)의 오픈 영역을 통해 상기 제1전극(541)과 접촉되고 전기적으로 연결될 수 있다. 상기 제1본딩 패드(571)는 장 측면의 일부에 오목하거가 볼록한 식별부(M1)를 배치될 수 있어, 전극의 극성을 구별할 수 있다.
상기 제2본딩 패드(572)는 상기 제1절연층(550)의 제2리세스(H2)와 수직 방향으로 중첩될 수 있다. 상기 제2본딩 패드(572)의 일부는 상기 제2리세스(H2)를 통해 상기 제2전극(542) 또는/및 제2접촉부(576)과 접촉되고 전기적으로 연결될 수 있다. 상기 제1절연층(550)의 제2리세스(H2)는 상기 제1리세스(H1)과 수직 방향으로 중첩되지 않게 배치될 수 있다. 이는 상기 제1 및 제2리세스(H1,H2)의 이격 거리에 의한 전류 집중 문제를 방지할 수 있다.
상기 제1 본딩패드(571)와 상기 제2 본딩패드(572)는 Au, AuTi 중 적어도 하나를 포함할 수 있다. 상기 제1 본딩패드(571)와 상기 제2 본딩패드(572)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 발광 소자(500)은 제1 및 제2방향의 길이(X1,Y1)가 같거나 다를 수 있다. 상기 발광 소자(500)의 제1 및 제2방향 길이(X1,Y1)는 800 마이크로 미터 이상 예컨대, 800 내지 2000 마이크로 미터의 범위일 수 있다. 상기 제1 및 제2본딩 패드(571,572)는 제1방향(X)의 길이(D1,D2)보다는 제2방향(Y)의 길이(C1,C2)가 더 클 수 있다. 상기 제1본딩 패드(571,572) 중 적어도 하나 또는 모두는 제1방향의 길이(D1,D2)는 300 내지 500 마이크로 미터 또는 300 내지 450 마이크로 미터의 범위일 수 있으며, 상기 제2방향의 길이(C1,C2)는 상기 제1방향의 길이(D1,D2)의 2배 이상 예컨대, 2배 내지 3배의 범위로 배치될 수 있다.
상기 제1 및 제2본딩 패드(571,572) 사이의 간격(D5)은 상기 제1본딩 패드(571,572)의 제1방향의 길이(D1,D2)보다 작을 수 있다. 상기 제1 및 제2본딩 패드(571,572) 사이의 간격(D5)은 상기 제1,2본딩 패드(571,572)의 제1방향 길이(D1,D2)의 0.7 배 이하 예컨대, 0.3배 내지 0.7배 사이의 범위일 수 있다. 상기 제1 및 제2본딩 패드(571,572) 사이의 간격(D5)이 상기 제1,2본딩 패드(571,572)의 제1방향 길이(D1,D2)보다 작게 배치됨으로써, 패드 크기를 상대적으로 크게 제공할 수 있고, 방열 효율의 저하를 방지할 수 있다.
발명의 실시 예는 기판(505)의 상면 에지로부터 발광 구조물(510)의 측면 하다를 이격시켜 주어, 기판(505)의 상면의 외곽 영역에서 솔더와 같은 전도성 접합부재와 제1도전형 반도체층(511)의 접촉 문제를 차단할 수 있다. 발명의 실시 예는 제2본딩 패드(572)의 에지 부분을 더 내측으로 배치하여, 상기 전도성 접합부재와 근접하는 것을 줄여줄 수 있다.
도 1, 도 2 및 도 4를 참조하면, 상기 기판(505)의 상면에서의 외곽 영역(A2)의 폭(D4)은 기판(505)의 측면(S1,S2,S3,S4)과 제1도전형 반도체층(511)의 하면 에지 사이의 거리이며, 10 마이크로 미터 이상 예컨대, 10 내지 15 마이크로 미터의 범위일 수 있다. 이러한 외곽 영역(A2)에 솔더가 침투하더라도, 제1도전형 반도체층(511)과의 연결 거리를 증가시켜 줄 수 있다. 상기 제1도전형 반도체층(511)의 외측 면은 제2 및 제3절연층(560,562)가 배치되는 이중 절연 구조가 배치되므로, 제1 및 제2본딩 패드(571,572)으로 본딩되는 솔더와 같은 접합 부재가 확산되거나 침투할 때, 제1도전형 반도체층(511)의 측면과의 전기적인 쇼트 문제를 방지할 수 있다. 즉, 제1도전형 반도체층(511)의 외 측면이 상기 기판(505)의 측면(S1,S2,S3,S4)에 노출될 경우, 상기 접합 부재에 의한 쇼트 문제가 발생될 수 있다.
상기 활성층(512)의 외측 면에는 제2 및 제3절연층(560,562)와 절연 재질의 제1절연층(550)이 배치됨으로써, 삼중 구조를 이용하여, 활성층(512)의 노출을 차단할 수 있고, 반사 효율을 개선시켜 줄 수 있다.
상기 발광소자(500)는 탑뷰에서 볼 때, 제2본딩 패드(572) 상에 배치된 접합 부재가 제1도전형 반도체층(511)의 외측 방향 또는 기판 방향으로 이동되는 것을 억제하기 위해, 상기 제2본딩 패드(572)의 외곽부의 면적을 줄여줄 수 있다. 상기 제2리세스(H2)는 제2본딩 패드(572)의 각 코너 영역에 배치된 일측 및 타측의 제2리세스(H21,H22,H23,H24)를 포함할 수 있다. 상기 제2본딩 패드(572)의 각 코너부(P1,P2,P3,P4)는 상기 일측 및 타측의 제2리세스(H21,H22,H23,H24)의 외측으로 돌출될 수 있다. 이는 상기 제2본딩 패드(572)가 상기 일측 및 타측의 제2리세스(H21,H22,H23,H24)를 덮는 구조로 제공되므로, 상기 코너부(P1,P2,P3,P4)가 돌출될 수 있다. 이때 제2본딩 패드(572)는 제1 및 제2코너부(P1,P2) 사이의 오목한 영역(R1)이 배치되며, 제3 및 제4코너부(P3,P4) 사이의 오목한 영역(R2)이 배치될 수 있다. 상기 제1 및 제2오목 영역(R1,R2)은 상기 제2본딩 패드(572)의 짧은 변에서 중심 방향으로 오목할 수 있으며, 상기 상기 제1 및 제2오목 영역(R1,R2)의 내측에는 상기 제2본딩패드(572)의 플랫부(F1,F2)가 배치될 수 있다. 상기 플랫부(F1,F2)는 상기 코너부(P1,P2,P3,P4)보다 내측으로 연장될 수 있다. 여기서, 상기 오목 영역(R1,R2)가 제2본딩 패드(572)의 짧은 변에 배치함으로써, 길이가 긴 방향으로 솔더와 같은 접합 부재가 확산될 때, 오목 영역(R1,R2)에 노출된 제1절연층(550)에 의해 상기 접합 부재의 확산을 억제할 수 있다.
상기 상기 제1 및 제2오목 영역(R1,R2)은 제2본딩패드(572)의 양측에 배치되거나, 상기 제2본딩패드(572)의 제2방향에 대해 서로 반대측에 배치될 수 있다. 상기 상기 플랫부(F1,F2)는 상기 제1 및 제2오목 영역(R1,R2)의 최대 폭보다는 작은 폭(D11)을 갖고, 상기 제2본딩패드(572)의 단변의 길이보다는 작은 폭을 가지며, 서로 평행하게 배치될 수 있다. 상기 제1오목 영역(R1)은 제2본딩패드(572)의 일측에 배치된 복수의 제2리세스(H21,H22) 사이에 각각 배치되고, 제2오목 영역(R3,R4)은 제2본딩패드(572)의 타측에 배치된 복수의 제2리세스(H23,H24) 사이에 배치될 수 있다.
상기 제1 및 제2본딩 패드(571,572)의 제2방향의 양 측면은 상기 기판(505)의 에지로부터 거리(C3,C4)로 이격될 수 있다. 상기 거리(C3,C4)는 80 마이크로 미터 이상 예컨대, 80 내지 90 마이크로 미터의 범위일 수 있다. 상기 거리(C3,C4)가 상기 범위보다 작은 경우, 접합 부재가 각 본딩 패드(571,752)의 측면 중심을 통해 제2방향으로 확산되는 문제가 발생될 수 있으며, 상기 범위보다 크면 본딩 패드(571,572)의 방열 특성이 저하될 수 있다. 여기서, 상기 거리(C3)는 플랫부(F1,F2)와 상기 기판(505)의 에지 또는 측면(S1,S2,S3,S4)에 수직한 가상의 직선 사이의 거리일 수 있다.
여기서, 상기 플랫부(F1,F2)의 제1방향의 폭(D11)은 각 코너부(P1,P2,P3,P4)의 제1방향의 최대 폭(D12,D13)보다 크게 배치되어, 리세스부(R1,R2)의 표면에 상기 제1절연층(550)의 절연 재질이 노출되도록 할 수 있다. 상기 제1절연층(550)의 절연성 재질은 상기 솔더와 같은 접합 부재가 확산되거나 침투하는 것을 방지할 수 있다. 상기 폭(D11)은 180 마이크로 미터 이상 예컨대, 180 내지 250 마이크로 미터의 범위일 수 있으며, 이러한 범위를 통해 제2본딩 패드(572)의 제2방향 외측에서 제1절연층(550)의 노출 면적을 더 넓게 제공할 수 있다.
상기 플랫부(F1,F2)는 상기 일측 및 타측의 제2리세스(H21,H22,H23,H24)의 중심과 같은 직선 상에 배치될 수 있다.
상기 거리(C3)는 상기 코너부(P1,P2,P3,P4)와 상기 기판(505)의 에지 또는 측면에 수직한 가상의 직선 사이의 거리(G1, 도 2)보다 클 수 있다. 상기 거리(G1)는 20 내지 50 마이크로 미터의 범위일 수 있다. 상기 거리(C3,C4)은 상기 제1 및 제2본딩 패드(571,572)와 기판(505)의 에지 사이의 제1방향의 이격 거리(D3)보다 크거나 같을 수 있다. 상기 거리(D3)는 상기 간격(D5)의 0.5배 이하이며, 예컨대 80 내지 85 마이크로 미터의 범위일 수 있다.
상기 코너부(P1,P2,P3,P4)는 반구형 형상으로 돌출될 수 있으며, 그 반경(R0)은 45 마이크로 미터 이하 예컨대, 30 내지 45마이크로 미터의 범위일 수 있다. 상기 코너부(P1,P2,P3,P4)의 반경(R0)이 상기 범위보다 크면, 플랫부(F1,F2)의 폭(D11)이 줄어들 수 있고 상기 코너부(P1,P2,P3,P4)를 통해 접합 부재가 기판 방향으로 이동할 수 있는 문제가 있다. 발명의 실시 예는 제2본딩 패드(572)의 감소 면적은 최소화하고 제2본딩 패드(572)의 주변에서의 제1절연층(550)의 노출 면적은 극대화할 수 있다.
도 3과 같이, 기판(505)의 상부 영역은 발광 구조물(510)이 배치된 반도체 영역(A1)과 상기 반도체 영역(A1)의 둘레에 외곽 영역(A2)이 배치될 수 있다. 상기 외곽 영역(A2)은 상기 발광 구조물(510)의 메사 에칭(1차 에칭)할 때, 노출되는 제1도전형 반도체층(511)의 상면 보다 더 에칭(2차 에칭)된 채널 영역으로서, 반도체층이 제거되고 기판(505)의 상면이 노출될 수 있다. 도 4를 참조하면, 상기 외곽 영역(A2)에 배치된 기판(505)의 상부의 요철 패턴(502)는 상기 반도체 영역(A1)에 배치된 요철 패턴(502)의 크기보다 작을 수 있다. 즉, 외곽 영역(A2)의 요철 패턴(502)의 높이는 상기 반도체 영역(A1)의 하부에 배치된 요철 패턴(502)의 높이보다 낮을 수 있다. 이러한 낮은 높이를 갖는 요철 패턴(502)가 배치된 외곽 영역(A2)에서 제2 및 제3절연층(560,562)가 배치됨으로써, 제1도전형 반도체층(511)의 외측 영역을 보호할 수 있고, 기판 에지에서 솔더와 같은 접합 부재와 제1도전형 반도체층(511)의 연결되는 문제를 차단할 수 있다.
도 9에서 비교 예(a)와 실시 예(b)의 불량에 대한 신뢰성 테스트한 결과, 실시 예는 1000시간 후에도 보장될 수 있으나, 비교 예는 200 시간에도 다수의 불량이 발생됨을 알 수 있다.
도 5는 도 2의 다른 예이며, 코너부의 형상을 변형한 예이다.
도 5를 참조하면, 상기 코너부(P1,P2)의 형상은 최 외측 부분이 상기 일측의 제2리세스(H21,H22)의 외측 곡선 라인을 따라 배치될 수 있다. 이 경우, 플랫부(F1)의 폭과 리세스부(R1)의 폭은 도 2와 같거나 더 크게 제공될 수 있다.
도 6 내지 도 8은 도 3의 발광소자가 플립 칩 형태로 탑재된 발광소자 패키지의 사시도, 측 단면도 및 평면도의 예이다.
도 6 내지 도 8을 참조하면, 발광소자 패키지(100)는 패키지 몸체(110) 및 발광소자(500)를 포함할 수 있다. 발광소자 패키지(100)는 제1방향(X)의 길이가 제2방향(Y)의 길이보다 클 수 있다. 상기 제1방향의 길이는 패키지 몸체(110)의 제1방향의 길이(X2)보다 클 수 있다. 예컨대, 제1방향은 발광소자(500)의 장변 방향이며, 제2방향은 단변 방향일 수 있다.
상기 패키지 몸체(110)는 복수의 프레임을 포함할 수 있다. 상기 복수의 프레임은 예컨대, 제1 프레임(111)과 제2 프레임(113)을 포함할 수 있다. 이하 설명의 편의를 위해, 복수의 프레임은 2개의 프레임으로 설명하기로 한다. 상기 제1 프레임(111)과 상기 제2 프레임(113)은 제1방향(X)으로 서로 이격되어 배치될 수 있다.
상기 패키지 몸체(110)는 몸체(115)를 포함할 수 있다. 상기 몸체(115)는 복수의 프레임들 사이에 배치될 수 있다. 상기 몸체(115)는 복수의 프레임과 결합될 수 있다. 상기 몸체(115)는 상기 제1 프레임(111)과 상기 제2 프레임(113) 사이에 배치될 수 있다. 상기 몸체(115)는 제1 및 제2 프레임(111,113) 사이에서 전극 분리선의 기능을 포함할 수 있다. 상기 몸체(115)는 절연부재로 지칭될 수도 있다. 상기 몸체(115)는 상기 제1 또는/및 제2프레임(111,113)과 결합되어, 각 프레임(111,113)을 지지하는 기능을 포함할 수 있다.
상기 몸체(115)는 상기 제1 프레임(111) 위에 배치될 수 있다. 상기 몸체(115)는 상기 제2 프레임(113) 위에 배치될 수 있다. 상기 몸체(115)는 상기 제1 프레임(111)과 상기 제2 프레임(113) 위에 배치된 경사면을 제공할 수 있다. 상기 몸체(115)의 경사면에 의하여 상기 제1 프레임(111)과 상기 제2 프레임(113) 위에 캐비티(102)가 제공될 수 있다. 발명의 실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(102)가 있는 구조로 제공될 수도 있으며, 캐비티(102) 없이 상면이 평탄한 구조로 제공될 수도 있다. 상기 몸체(115)는 캐비티(102)를 갖는 상부 몸체(110A)를 포함할 수 있다. 상기 몸체(115)와 상기 상부 몸체(110A)는 동일한 재질로 형성되거나, 서로 다른 재질일 수 있다. 상기 상부 몸체(110A)는 상기 몸체(115)에 일체로 형성되거나, 별도로 형성될 수 있다.
예로서, 상기 몸체(115)는 수지 재질 또는 절연성 수지 재질일 수 있다. 상기 몸체(115)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 상기 몸체(115)는 수지 재질로 형성될 수 있으며, 그 내부에 TiO2와 SiO2와 같은 고굴절 재질의 필러를 포함할 수 있다. 상기 몸체(115)는 열 가소성 수지로 형성될 수 있으며, 상기 열 가소성 수지는 가열하면 물러지고 냉각하면 다시 굳어지는 물질이므로, 상기 프레임(111,113) 및 이에 접촉되는 물질들이 열에 의해 팽창 또는 수축할 때 상기 몸체(115)가 완충 작용을 할 수 있다. 이때 상기 몸체(115)가 상기 완충 작용을 할 경우, 솔더계 페이스트, Ag계 페이스트, SAC(Sn-Ag-Cu)계 페이스트와 같은 도전부가 파손되는 것을 방지할 수 있다. 상기 패키지에서 열 팽창 및 수축에 따른 열팽창 계수(CTE: coefficient of Thermal expansion)은 제1방향이 제2방향보다 클 수 있다. 상기 몸체(115)는 PCT 또는 PPA 재질를 포함 수 있으며, 상기 PCT 또는 PPA 재질은 융점이 높고 열 가소성 수지이다. 도 7과 같이, 상기 상부 몸체(110A)는 상기 캐비티(102)의 둘레에 경사진 내측면(132)을 제공할 수 있다. 상기 내측면(132)는 제1방향과 제2방향이 서로 다른 각도로 경사질 수 있다. 캐비티(102)의 상기 측면 하부(134)는 상기 상부 몸체(110A)를 사출 성형할 때, 버(Burr)와 같은 부분이 발생되지 않도록 45도 이상 예컨대, 45도 내지 70도의 범위로 형성될 수 있다.
상기 제1 프레임(111)과 상기 제2 프레임(113)은 도전성 프레임으로 제공될 수도 있다. 상기 도전성 프레임은 금속 예컨대, 구리(Cu), 티타늄(Ti), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 중에서 선택될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1 및 제2프레임(111,113)의 두께(T2)는 방열 특성 및 전기 전도 특성을 고려하여 형성될 수 있으며, 100 마이크로 미터 이상 예컨대 100 내지 300 마이크로 미터의 범위로 형성될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(113)은 금속 프레임으로 제공될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(113)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있으며, 상기 발광소자(500)에 전기적으로 연결될 수 있다.
상기 제1 프레임(111)의 제1연장부(17)는 패키지 몸체(110)의 제1측면(S11) 방향으로 연장되며 하나 또는 복수로 돌출될 수 있다. 상기 제2 프레임(113)의 제2연장부(37)는 패키지 몸체(110)의 제2측면(S12) 방향으로 연장되고 하나 또는 복수로 돌출될 수 있다. 상기 제1 및 제2연장부(17,37)는 하나 또는 복수로 배치될 수 있으며, 복수의 연장부인 경우 각 프레임(111,113)으로부터 분기된 형태로 돌출될 수 있다. 상기 제1 및 제2연장부(17,37)는 돌출되지 않을 수 있다. 상기 패키지 몸체(110)의 제1,2측면(S11,S12)은 제1방향으로 이격되며 서로 반대측 면일 수 있다. 상기 패키지 몸체(110)의 제3,4측면(S13,S14)은 상기 제1방향과 직교하는 제2방향으로 이격되며 서로 반대측 면일 수 있다. 상기 제1내지 제4측면(S11,S12,S13,S14)는 수직하거나 경사지게 배치될 수 있다.
상기 제1연장부(17)는 상기 몸체(110)의 제1측면(S11)의 하부에서 상기 제1측면(S11)의 길이와 같은 폭을 갖고 돌출되거나 제1측면(S1)보다 짧은 폭으로 돌출될 수 있다. 상기 제2연장부(37)는 상기 몸체(115)의 제2측면(S12)의 하부에서 상기 제2측면(S12)의 길이와 같은 폭을 갖고 돌출되거나 제2측면(S12)보다 짧은 폭으로 돌출될 수 있다. 상기 제1 및 제2연장부(17,37)는 서로 다른 형상으로 제공되어, 발광소자(500)의 전극 극성을 구분할 수 있다. 상기 제1,2 프레임(111,113)에는 몸체(115)와의 결합을 강화하기 위해, 스텝 구조(ST1,ST2)가 배치될 수 있다.
상기 제1프레임(111)의 제1단부는 상기 제2프레임(113)의 제2단부와 대향될 수 있다. 상기 제1프레임(111)의 제1단부는 스텝 구조를 갖고 상기 몸체(115)와 결합될 수 있다. 상기 제2프레임(113)의 제2단부는 스텝 구조를 갖고 상기 몸체(115)와 결합될 수 있다. 상기 제1 및 제2프레임(111,113) 사이에 배치된 상기 몸체(115)는 상면 면적이 하면 면적보다 작을 수 있다. 상기 제1 및 제2프레임(111,113) 사이에 배치된 상기 몸체(115)는 제1방향으로의 상면 폭이 하면 폭보다 좁을 수 있다.
상기 제1프레임(111)은 상면으로부터 단차진 제1스텝 구조(ST1)를 포함할 수 있다. 상기 제1스텝 구조(ST1)는 복수개가 제2방향으로 서로 이격되거나, 서로 연결되어 배치될 수 있다. 상기 제1스텝 구조(ST1)는 상기 제1프레임(111)의 제1단부로부터 제1방향으로 이격되어 배치될 수 있다. 상기 제1스텝 구조(ST1)는 상기 캐비티(102) 바닥에서 상기 몸체(115)의 제1측면(S11)에 인접한 양 코너 및 그 주변 영역에 배치될 수 있다.
상기 제2프레임(113)은 상면으로부터 단차진 제2스텝 구조(ST2)를 포함할 수 있다. 상기 제2스텝 구조(ST2)는 복수개가 제2방향으로 서로 이격되거나, 서로 연결되어 배치될 수 있다. 상기 제2 스텝 구조(ST2)는 상기 제2프레임(113)의 제2단부로부터 제1방향으로 이격되어 배치될 수 있다. 상기 제2 스텝 구조(ST2)는 상기 캐비티(102) 바닥에서 상기 몸체(115)의 제2측면(S12)에 인접한 양 코너 및 그 주변 영역에 배치될 수 있다.
도 8과 같이, 상기 제1프레임(111) 및 제2프레임(1113) 상에는 복수의 지지부(51,52,53,54)를 포함할 수 있다. 상기 복수의 지지부(51,52,53,54)는 서로 이격되거나, 적어도 2개는 서로 연결될 수 있다. 상기 복수의 지지부(51,52,53,54)는 상기 몸체(115)의 재질로 형성될 수 있다. 상기 복수의 지지부(51,52,53,54)는 상기 제1프레임(111) 상에 배치된 제1지지부(51) 및 제2지지부(52)와, 제2프레임(113) 상에 배치된 제3 및 제4지지부(53,54)를 포함할 수 있다. 상기 제1 및 제2지지부(51,52)는 상기 제1프레임(111) 상에서 제2방향으로 서로 이격될 수 있다. 상기 제1 및 제2지지부(51,52)는 상기 제1프레임(111)의 제1스텝 구조(ST1)에 각각 배치될 수 있다. 상기 제1 및 제2지지부(51,52)는 상기 캐비티(102)의 내측면 하부(134)에 연결되거나 연장될 수 있다. 상기 제3 및 제4지지부(53,54)는 상기 제2프레임(113) 상에서 제2방향으로 서로 이격될 수 있다. 상기 제3 및 제4지지부(53,54)는 상기 제2프레임(113)의 제2스텝 구조(ST2)에 각각 배치될 수 있다. 상기 제3 및 제4지지부(53,54)는 상기 캐비티(102)의 내측면 하부(134)에 연결되거나 연장될 수 있다.
상기 제1 및 제2지지부(51,52)는 상기 발광소자(500)의 제1측면에 접한 양 코너 하부 및 그 주변 영역에 배치될 수 있다. 상기 제3 및 제4지지부(53,54)는 상기 발광소자(500)의 제2측면에 접한 양 코너 하부 및 그 주변 영역에 배치될 수 있다. 상기 발광소자(500)의 제1,2측면은 서로 반대측 면일 수 있다.
상기 제1 내지 제4지지부(51,52,53,54)는 캐비티(102)의 바닥에서 상기 발광소자(500)과 수직 방향 또는 제3방향으로 중첩될 수 있다. 상기 제1 내지 제4지지부(51,52,53,54)는 상기 발광소자(500)로부터 측 방향으로 또는 하 방향으로 진행하는 광을 반사시켜 줄 수 있다. 상기 제1 내지 제4지지부(51,52,53,54)는 상기 몸체(115)와 동일한 수지 재질로 형성되고 분산된 영역에 배치됨으로써, 상기 접합 부재인 도전부(321,323)가 상기 지지부(51,52,53,54)로 이동되는 것을 방지할 수 있다. 상기 도전부(321,323)는 도전성 페이스트 예컨대, 솔더계 페이스트, Ag계 페이스트 또는 SAC(Sn-Ag-Cu) 계열을 포함할 수 있다. 상기 지지부(51,52,53,54)가 도전성 페이스트와 같은 재질이 넘어오는 것을 방지함으로써, 상기 발광소자(500)와 프레임(111,113) 간의 도전부(321,323)에 의한 접착력을 개선시켜 줄 수 있다. 상기 제1 내지 제4지지부(51,52,53,54)는 본딩 공정시 도전부(321,323)이 유동하거나 퍼지는 것을 억제하여 발광소자(500)의 하부에서 본딩패드(571,572)와 접착되도록 댐(dam)이나 유동 방지막의 역할을 할 수 있다.
상기 제1프레임(111)은 발광소자(500)의 제1본딩패드(571)와 대면하거나 대향될 수 있으며, 상기 제2프레임(113)은 발광소자(500)의 제2본딩패드(572)와 대면하거나 대향될 수 있다. 상기 제1프레임(111)과 상기 제1본딩패드(571)는 전도성 부재 예컨대, 접합 부재인 도전부(321,323)에 의해 본딩될 수 있다. 제1도전부(321)는 상기 제1프레임(111)과 제1본딩패드(571) 사이에 본딩되고 상기 제1본딩패드(571)와 제1프레임(111)를 전기적으로 연결시켜 줄 수 있다. 제2도전부(323)는 상기 제2프레임(113)과 제2본딩패드(572) 사이에 본딩되고 상기 제2프레임(113)과 상기 제2본딩패드(572)를 전기적으로 연결시켜 줄 수 있다. 이러한 도전부(321,323)은 본딩 공정 시 액상으로 제공되므로, 발광소자(500)로부터 프레임(111,113) 방향으로 가해지는 압력에 의해 퍼지게 되며, 상기 도전부(321,323)의 퍼짐 현상으로 인해 상기 제1,2본딩패드(571,572) 아래에 위치하는 도전부(321,323)의 두께가 얇아지거나 불균일할 수 있다. 발명의 실시 예는 상기 도전부(321,323)가 측 방향으로 퍼지는 문제를 줄여주기 위해, 상기 도전부(321,323)의 주변 영역 예컨대, 기판의 외곽 영역(A2)에 수지 재질을 더 배치하여, 도전부(321,323)의 퍼짐성을 억제할 수 있다. 따라서, 상기 도전부(321,323)는 상기 제1프레임(111)과 제1본딩패드(571) 사이와, 상기 제2프레임(113)과 제2본딩패드(572) 사이의 영역에서 두꺼운 두께와 균일한 분포를 갖고 접착될 수 있다. 발명의 실시 예는 상기 도전부(321,323)가 측 방향으로 퍼지는 양을 줄여주기 위해, 상기 도전부(321,323)의 주변 영역에 스페이서(P11,P12,P13,P14)를 더 배치하여, 상기 발광소자(500)를 프레임(111,113)의 상면으로부터 더 이격시켜 줄 수 있다. 이에 따라 상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)가 프레임(111,113) 방향으로 가해지는 위치를 멈추게 하는 기능을 포함하고 있어, 도전부(321,323)의 퍼짐 양을 줄여줄 수 있다. 따라서, 상기 도전부(321,323)는 상기 제1프레임(111)과 제1본딩패드(571) 사이와, 상기 제2프레임(113)과 제2본딩패드(572) 사이의 영역에서 두꺼운 두께와 균일한 분포를 갖고 접착될 수 있다.
상기 발광소자 패키지(100)는 스페이서(P11,P12,P13,P14)를 포함할 수 있다. 상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)를 상기 프레임(111,113)의 상면으로부터 이격시켜 줄 수 있다. 상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)의 하면 에지에 배치되거나, 발광소자(500)의 하면 에지와 수직 방향으로 중첩될 수 있다. 상기 스페이서(P11,P12,P13,P14)는 상기 몸체(115)를 구성하는 물질을 포함하거나, 상기 몸체(115)와 동일한 재질일 수 있다. 상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)와 상기 프레임(111,113) 상면 간의 간격을 제공하여, 제조 공정 상에서 상기 발광소자(500)의 본딩패드(571,572)와 상기 프레임(111,113) 상면 사이에 놓이는 액상의 도전부(321,323)에 의해 상기 발광소자(500)가 틸트되는 문제를 방지할 수 있다.
상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)의 각 코너에 배치되어, 발광소자(500)로부터 가압되는 압력에 의해 상기 도전부(321,323)가 퍼지는 것을 줄여줄 수 있다. 이러한 스페이서(P11,P12,P13,P14)에 의해 상기 발광소자(500)와 상기 프레임(1111,113) 사이의 공간에 도전부(321,323)가 배치되어 도전부(321,323)의 두께를 확보할 수 있다. 이에 따라 발광소자(500) 아래에 배치된 도전부(321,323)의 두께를 증가시켜 주어, 도전부(321,323)의 크랙을 방지할 수 있어, 전기적인 신뢰성 저하를 방지할 수 있다. 또한 상기 도전부(321,323)은 주변의 댐 역할을 하는 몸체(115)와, 지지부(51,52,53,54)들에 의해 확산 경로가 제한될 수 있어, 도전부(321,323)의 퍼짐으로 인한 문제를 줄여줄 수 있다. 상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)를 프레임의 상면으로부터 이격시켜 주어 언도필 공정을 용이하도록 공간을 제공할 수 있다.
상기 스페이서(P11,P12,P13,P14)는 제1프레임(111) 상에 배치된 제1 및 제2스페이서(P11,P12)와, 상기 제2프레임(113) 상에 배치된 제3 및 제4스페이서(P13,P14)를 포함할 수 있다. 상기 제1스페이서(P11)는 상기 제1지지부(51) 상에 배치될 수 있다. 상기 제1스페이서(P11)는 상기 제1지지부(51)의 상면으로부터 돌출될 수 있다. 상기 제1스페이서(P11)의 일부는 상기 제1지지부(51)과 상기 발광소자(500)의 제1코너 사이에 중첩되게 배치될 수 있다. 상기 제2스페이서(P11)는 상기 제2지지부(52) 상에 배치될 수 있다. 상기 제2스페이서(P12)는 상기 제2지지부(52)의 상면으로부터 돌출될 수 있다. 상기 제2스페이서(P12)의 일부는 상기 제2지지부(52)과 상기 발광소자(500)의 제2코너 사이에 중첩되게 배치될 수 있다. 상기 제3스페이서(P13)는 상기 제3지지부(53) 상에 배치될 수 있다. 상기 제3스페이서(P13)는 상기 제3지지부(53)의 상면으로부터 돌출될 수 있다. 상기 제3스페이서(P13)의 일부는 상기 제3지지부(53)과 상기 발광소자(500)의 제3코너 사이에 중첩되게 배치될 수 있다. 상기 제4스페이서(P14)는 상기 제4지지부(54) 상에 배치될 수 있다. 상기 제4스페이서(P14)는 상기 제4지지부(54)의 상면으로부터 돌출될 수 있다. 상기 제4스페이서(P14)의 일부는 상기 제4지지부(54)와 상기 발광소자(500)의 제4코너 사이에 중첩되게 배치될 수 있다.
상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 상기 발광소자(500)의 각 코너와 수직 방향으로 중첩되게 배치될 수 있다. 상기 제1 및 제2스페이서(P11,P12)는 상기 발광소자(500)의 제1본딩패드(571)의 각 코너의 외측에 대응되게 배치될 수 있다. 상기 제3 및 제4스페이서(P13,P14)는 상기 발광소자(500)의 제2본딩패드(572)의 각 코너의 외측에 대응되게 배치될 수 있다.
상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 탑뷰 형상이 원 형상, 타원 형상, 다각형 형상, 비정형 형상, 곡선과 직선을 갖는 형상 중 선택적으로 형성될 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)의 탑뷰 형상은 서로 동일하거나, 적어도 하나가 다른 형상일 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14) 각각은 상면 면적과 하면 면적이 동일할 수 있다. 다른 예로서, 상기 제1 내지 제4스페이서(P11,P12,P13,P14) 각각은 상면 면적이 하면 면적보다 작을 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14) 각각은 상면 면적이 하면 면적의 80% 내지 99% 범위로 배치될 수 있으며, 상기 범위보다 작은 경우, 발광소자(500)를 상기 스페이서(P11,P12,P13,P14) 상에 정렬하는 데 어렵고 상기 범위보다 큰 경우 사출 후의 버(burr)가 발생될 수 있다.
도 6 및 도 8을 참조하면, 상기 제1 내지 제4스페이서(P11,P12,P13,P14)의 내선을 연결한 영역의 면적은 상기 발광소자(500)의 상면 면적보다 작을 수 있다. 상기 제1 및 제2스페이서(P11,P12) 사이의 간격 또는 제3 및 제4스페이서(P13,P14) 간의 간격(b1)은 상기 발광소자(500)의 제2방향의 길이(Y1)보다 작을 수 있다. 상기 제1 및 제3스페이서(P11,P13) 사이의 간격 또는 제2 및 제4스페이서(P12,P14) 간의 간격(b2)은 상기 발광소자(500)의 제1방향의 길이보다 작을 수 있다.
상기 제1 내지 제4지지부(51,52,53,54)의 내측 영역은 상기 각 스페이서(P11,P12,P13,P14)보다 상기 발광소자(500) 방향으로 더 연장될 수 있다. 상기 제1지지부(51)의 내측 영역은 상기 제1 스페이서(P11)보다 상기 발광소자(500)의 제1본딩패드(571) 방향으로 연장될 수 있다. 상기 제2지지부(52)의 내측 영역은 상기 제2 스페이서(P12)보다 상기 발광소자(500)의 제1본딩패드(571) 방향으로 연장될 수 있다. 상기 제3지지부(53)의 내측 영역은 상기 제3 스페이서(P13)보다 상기 발광소자(500)의 제2본딩패드(572) 방향으로 연장될 수 있다. 상기 제4지지부(54)의 내측 영역은 상기 제4 스페이서(P14)보다 상기 발광소자(500)의 제2본딩패드(572) 방향으로 연장될 수 있다. 상기 제1내지 제4지지부(51,52,53,54)의 내측 영역은 상기 각 스페이서(P11,P12,P13,P14)보다 각 본딩패드(571,572) 방향으로 연장되어, 상기 각 본딩패드(571,572)와 본딩되는 도전부(321,323)가 상기 지지부(51,52,53,54) 방향으로 확산되는 것을 방지할 수 있다.
상기 제1 및 제2지지부(51,52) 중 적어도 하나 또는 모두는 내측에 오목한 오목부(Ra,Rb)가 배치될 수 있다. 상기 오목부(Ra,Rb)는 상기 발광소자(500)의 제1본딩패드(571)의 코너 외측 공간을 제공할 수 있다. 상기 오목부(Ra,Rb)는 소정의 곡률을 가지거나 곡선 형상으로 제공되어, 상기 제1본딩패드(571)의 양 코너의 주변을 커버할 수 있다. 상기 오목부(Ra,Rb)는 제1프레임(111)과 제1,2지지부(51,52) 사이의 경계 부분으로서, 상기 제1본딩패드(571)에 본딩되는 도전부(321)가 상기 오목부(Ra,Rb) 방향으로 확산되는 것을 억제할 수 있다. 따라서 도전부(321)의 재료 선택의 자유도가 증가하며, 이에 따라 선택적으로 패키지, 회로기판 또는 서브 마운트 중 어느 하나를 선택하여 발광소자의 실장이 용이해질 수 있다.
상기 제3 및 제4지지부(53,54) 중 적어도 하나 또는 모두는 내측에 오목한 오목부(Rc,Rd)가 배치될 수 있다. 상기 오목부(Rc,Rd)는 상기 발광소자(500)의 제2본딩패드(572)의 코너 외측 공간을 제공할 수 있다. 상기 오목부(Rc,Rd)는 소정의 곡률을 가지거나 곡선 형상으로 제공되어, 상기 제2본딩패드(571)의 양 코너의 주변을 커버할 수 있다. 상기 오목부(Rc,Rd)는 제2프레임(113)과 제3,4지지부(53,54) 사이의 경계 부분으로서, 상기 제2본딩패드(572)에 본딩되는 도전부(323)가 상기 오목부(Rc,Rd) 방향으로 확산되는 것을 억제할 수 있다. 따라서 도전부(321)의 재료 선택의 자유도가 증가하며, 이에 따라 선택적으로 패키지, 회로기판 또는 서브 마운트 중 어느 하나를 선택하여 발광소자의 실장 용이해질 수 있다.
제1오목부(Ra)는 제1본딩패드(571)과 제1스페이서(P11) 사이에 상기 제1스페이서(P11) 방향으로 오목하게 배치될 수 있다. 제2오목부(Rb)는 제1본딩패드(571)과 제2스페이서(P12) 사이에 상기 제2스페이서(P12) 방향으로 오목하게 배치될 수 있다. 제3오목부(Rc)는 제2본딩패드(572)과 제3스페이서(P13) 사이에 상기 제3스페이서(P13) 방향으로 오목하게 배치될 수 있다. 제4오목부(Rd)는 제2본딩패드(572)과 제4스페이서(P14) 사이에 상기 제4스페이서(P14) 방향으로 오목하게 배치될 수 있다.
상기 제1본딩패드(571)와 대응되는 상기 제1 및 제2지지부(51,52) 사이의 간격(k2)은 상기 제1본딩패드(571)의 제2방향 폭(k1)보다 클 수 있다. 상기 제1 및 제2지지부(51,52) 사이의 간격(k2)은 상기 제1본딩패드(571)의 폭(k1)을 기준으로 120% 내지 160% 범위로 배치될 수 있다. 이에 따라 상기 제1본딩패드(571)는 양 코너 부분이 상기 제1,2지지부(51,52) 사이의 영역에 용이하게 배치될 수 있다.
상기 제2본딩패드(572)와 대응되는 상기 제3 및 제4지지부(53,54) 사이의 간격(k2)은 상기 제2본딩패드(572)의 제2방향 폭(k1)보다 클 수 있다. 상기 제3 및 제4지지부(53,54) 사이의 간격(k2)은 상기 제2본딩패드(572)의 폭(k1)을 기준으로 120% 내지 160% 범위로 배치될 수 있다. 이에 따라 상기 제2본딩패드(571)는 양 코너 부분이 상기 제3,4지지부(53,54) 사이의 영역에 용이하게 배치될 수 있다.
상기 제1프레임(111)은 상기 제1지지부(51)와 상기 제2지지부(52) 사이에 제1가이드부(11)를 포함할 수 있다. 상기 제1가이드부(11)는 상기 제1본딩패드(571)와 상기 제1프레임(111) 사이에 배치된 제1도전부(321)가 확산되는 경로로 제공될 수 있다. 상기 제1가이드부(11)의 제2방향 폭(b5)은 상기 제1본딩패드(571)의 제2방향 폭(k1)보다 작게 배치될 수 있으며, 예컨대 상기 제1,2스페이서(P11,P12)의 상부 폭과 같거나 작을 수 있다. 상기 제1가이드부(11)는 제1도전부(321)를 유동 경로를 제공할 수 있다. 상기 제1가이드부(321)는 상기 제1,2지지부(51,52) 사이의 영역에서 상기 캐비티 내측면 하부(134)까지 연장되어, 제1도전부(321)에 대해 상기 제2프레임(113)의 반대측 제1방향으로 가이드할 수 있다.
상기 제1프레임(111)은 제2방향으로 돌출된 제2,3가이드부(12,13)를 포함할 수 있다. 상기 제2가이드부(12)는 상기 제1지지부(51)과 몸체(115) 사이에 배치될 수 있다. 상기 제3가이드부(13)는 상기 제2지지부(52)와 상기 몸체(115) 사이에 배치될 수 있다. 상기 제2,3가이드부(12,13)는 상기 제1본딩패드(571)가 배치된 영역을 기준으로 서로 반대측 제2방향으로 연장될 수 있다. 상기 제2 및 제3가이드부(12,13)는 상기 제1도전부(321)가 본딩될 때 제2방향으로 유동되는 경로를 제공할 수 있다.
상기 제2프레임(113)은 제4 내지 제6가이드부(31,32,33)를 포함할 수 있다. 상기 제4가이드부(31)는 제3 및 제4지지부(53,54) 사이에 배치되며 제2도전부(323)가 제1프레임(111)의 반대측 방향으로 유동되는 것을 가이드할 수 있다. 상기 제5가이드부(32)는 상기 제3지지부(53)과 몸체(115) 사이에 배치될 수 있다. 상기 제6가이드부(33)는 상기 제4지지부(54)와 상기 몸체(115) 사이에 배치될 수 있다. 상기 제5,6가이드부(32,33)는 상기 제2본딩패드(572)가 배치된 영역을 기준으로 서로 반대측 제2방향으로 연장될 수 있다. 상기 제5 및 제6가이드부(32,33)는 상기 제2도전부(323)가 본딩될 때 제2방향으로 유동되는 경로를 제공할 수 있다. 상기 제4 내지 제6가이드부(31,32,33)의 구조 및 기능은 상기 제1 내지 제3가이드부(11,12,13)의 설명을 참조하기로 한다.
여기서, 상기 제1 및 제2프레임(111,113) 사이에 배치된 몸체(115)는 제3측면(S13) 방향으로 연장된 부분은 상기 제4측면 방향으로 경사지게 연장되며, 상기 제4측면(S14) 방향으로 연장되는 부분은 상기 제3측면 방향으로 경사지게 연장될 수 있다. 이는 제1프레임(111)의 제1단부와 제2프레임(113)의 제2단부가 제2방향으로 부분 중첩되도록 하여, 몸체 강성 저하를 방지할 수 있다.
상기 지지부(51,52,53,54)는 상기 제1,2프레임(111,113)의 영역 중에서 발광소자(500)의 코너 영역에 배치되어, 발광소자(500)의 하부에서 측 방향으로 확산되는 도전부(321,323)의 확산 경로를 제공할 수 있다. 이에 따라 상기 도전부(321,323)의 양이 넘치더라도, 서로 반대측 프레임 방향으로 연장되어 전기적인 신뢰성을 저하시키는 문제를 방지할 수 있고, 발광소자(500)의 측면에 접촉되어 소자 내에서의 층간 전기적인 쇼트 문제를 방지할 수 있다. 또한 상기 지지부(51,52,53,54)는 상기 몸체(115)와 동일한 재질로 형성되어, 도전부(321,323)의 퍼짐성을 억제할 수 있다.
상기 스페이서(P11,P12,P13,P14)는 상기 발광소자(500)를 제1 및 제2프레임(111,113)의 상면으로부터 소정 이격시켜 줄 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 상기 제1 및 제2프레임(111,113)의 상면보다 더 높게 배치될 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)의 두께(b3)는 상기 제1 및 제2프레임(111,113)의 상면으로부터의 수직한 거리로서, 30 마이크로 미터 이상 예컨대, 30 내지 65 마이크로 미터의 범위 또는 40 내지 50 마이크로 미터의 범위일 수 있다. 상기 제1내지 제4스페이서(P11,P12,P13,P14)의 두께(b3)가 상기 범위보다 작은 경우 상기 도전부(321,323)의 두께 확보가 어려워 도전부(321,323)에 크랙이 발생되거나 전기 전도 특성 또는 열 전도 특성이 저하될 수 있으며, 상기 범위보다 큰 경우 도전부(321,323)의 도포 량이 증가되어 다른 영역으로 침투하는 문제가 발생될 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 서로 동일한 두께(b3)일 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 상기 캐비티(102)의 내측면(132)의 하부(134)로부터 이격될 수 있다.
상기 제1 내지 제4스페이서(P11,P12,P13,P14)의 상면 폭(b4, 도 7)은 제2방향으로 150 마이크로 미터 이상 예컨대 150 내지 300 마이크로 미터의 범위일 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)의 제2방향의 폭이 상기 범위로 배치됨으로써, 발광소자(500)의 하부와 부분적으로 중첩되고 상기 발광소자(500)과 대향될 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 제1,2방향의 폭이 서로 동일하거나 다를 수 있다.
상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 상기 캐비티(102)의 바닥으로부터 상기 캐비티(102)의 바닥보다 위로 돌출될 수 있다. 상기 제1 내지 제4스페이서(P11,P12,P13,P14)는 몸체(115)의 상면보다 위로 돌출될 수 있다. 상기 스페이서(P11,P12,P13,P14)의 상면은 상기 제1,2본딩패드(571,572)의 하면보다 더 높게 배치될 수 있다. 상기 스페이서(P11,P12,P13,P14)의 두께(b4)는 상기 제1,2본딩패드(571,572)의 두께보다 더 두꺼울 수 있다.
발명의 실시 예는 복수의 스페이서(P11,P12,P13,P14)의 내측면을 제1방향과 제2방향으로 지나는 직선을 서로 연결한 영역의 면적은 상기 발광소자(500)의 하면 면적보다 작을 수 있다. 발명의 실시 예는 복수의 스페이서(P11,P12,P13,P14)의 내측면을 제1방향과 제2방향으로 지나는 직선을 서로 연결한 영역의 면적은 상기 발광소자(500)의 본딩패드(571,572)들의 하면 면적의 합보다 클 수 있다. 발명의 실시 예는 복수의 스페이서(P11,P12,P13,P14)의 외측면을 제1방향과 제2방향으로 지나는 직선을 서로 연결한 다각형의 면적은 상기 발광 소자의 하면 면적보다 클 수 있다. 발명의 실시 예는 복수의 스페이서(P11,P12,P13,P14)가 제거될 수 있으며, 상기 도전부(321)는 제2본딩패드(572)의 오목 영역 즉, 제1절연층이 배치된 영역으로 이동되는 것이 제한될 수 있다.
도 7과 같이, 발명의 발광소자 패키지(100)는 상기 몸체(115)과 상기 발광소자(500) 사이에 제1수지(160)를 포함할 수 있다. 상기 제1수지(160)는 접착성 재질 또는/및 반사성 재질을 포함할 수 있다. 상기 제1수지(160)는 상기 몸체(115)와 상기 발광소자(500) 사이에 배치될 수 있다. 상기 제1수지(160)는 상기 몸체(115)의 상면과 상기 발광소자(500)의 하면 사이에 배치될 수 있다. 상기 제1수지(160)는 상기 발광소자(500)와 수직 방향인 Z축 방향으로 중첩될 수 있다. 예로서, 상기 제1수지(160)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한 예로서, 상기 제1수지(160)가 반사 기능을 포함하는 경우 상기 접착제는 화이트 실리콘(white silicone)을 포함할 수 있다.
상기 제1수지(160)는 상기 발광소자(500)와 상기 몸체(115)에 접착될 수 있다. 상기 제1수지(160)는 상기 발광소자(500)의 제1본딩패드(571)와 제2본딩패드(572) 사이에 배치되거나 상기 제1 및 제2본딩부(571,572)에 접촉될 수 있다. 상기 제1수지(160)는 상기 발광소자(500)의 하면과 프레임(111,113) 사이의 영역과, 상기 발광소자(500)과 상기 몸체(115) 사이의 영역에 접착될 수 있다. 이에 따라 제1수지(160)는 상기 발광소자(500)의 하부 접착력 및 지지력을 강화시켜 줄 수 있다. 상기 발광소자(500)의 본딩패드(571,572)를 본딩하는 공정이나 회로 기판 상에 본딩될 때, 도전부(321,323)에 의해 상기 발광소자(500)가 틸트되는 문제를 방지할 수 있다. 상기 제1수지(160)는 반사성 수지 재질로 형성되어 광을 확산시키고 반사 효율을 개선시켜 줄 수 있다.
상기 제1수지(160)는 상기 발광소자(500)와 상기 패키지 몸체(110) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1수지(160)는 상기 발광소자(500)와 상기 몸체(115) 간의 안정적인 고정력을 제공할 수 있다.
상기 제1수지(160)는 상기 몸체(115)와 상기 발광소자(500) 간의 안정적인 고정력을 제공할 수 있고, 상기 발광소자(500)의 하면으로 광이 방출되는 경우, 상기 발광소자(500)와 상기 몸체(115) 사이에서 광 확산 기능을 제공할 수 있다. 상기 발광소자(500)로부터 상기 발광소자(500)의 하면으로 광이 방출될 때 상기 제1수지(160)는 광 확산 기능을 제공함으로써 상기 발광소자 패키지(100)의 광 추출 효율을 개선할 수 있다. 또한, 상기 제1수지(160)는 상기 발광소자(500)에서 방출하는 광을 반사할 수 있다. 상기 제1수지(160)가 반사 기능을 포함하는 경우, 상기 제1수지(160)는 내부에 TiO2, SiO2, 또는 Al2O3와 같은 필러를 포함할 수 있다.
상기 각 프레임(111,113)과 상기 각 본딩패드(571,572)는 금속간 화합물층에 의해 결합될 수 있다. 상기 금속간 화합물은 CuxSny, AgxSny, AuxSny 중 적어도 하나를 포함할 수 있으며, 상기 x는 0<x<1, y=1-x, x>y의 조건을 만족할 수 있다.
상기 금속간 화합물층은 상기 도전부(321,323)을 구성하는 물질을 포함할 수 있다. 상기 제1 및 제2프레임(111,113) 상에 배치된 도전부(321,323)은 상기 제1 및 제2 본딩패드(571,572)의 하면과 직접 접촉되어 배치될 수 있고, 상기 제1 및 제2 본딩패드(571,572)와 전기적으로 연결될 수 있다. 상기 도전부(321,323)은 Ag, Au, Pt, Sn, Cu, Zn, In, Bi, 접촉, Ti 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 도전부(321,323)은 솔더 페이스트로서, 파우더 입자 또는 파티클 입자와 플럭스의 혼합으로 형성될 수 있다. 상기 솔더 페이스트는 Sn-Ag-Cu를 포함할 수 있으며, 각 금속의 중량%는 달라질 수 있다. 상기 도전부(321,323)은 SAC(Sn-Ag-Cu) 또는 SAC계열의 물질을 포함할 수 있다.
예로서, 상기 도전부(321,323)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다.
상기 발광소자(500)의 본딩패드(571,572)는 상기 도전부(321,323)을 구성하는 물질과 상기 도전부(321,323)을 형성되는 과정 또는 상기 도전부(321,323)이 제공된 후 열처리 과정에서, 상기 도전부(321,323)과 상기 프레임(111,113) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다.
여기서, 상기 도전부(321,323)을 이루는 물질과 상기 프레임(111,113)의 금속 간의 결합에 의해 합금층이 형성될 수 있다. 이에 따라, 상기 도전부(321,323)과 상기 프레임(111,113)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 도전부(321,323), 합금층 및 상기 프레임이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 합금층이 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 도전부(321,323)으로부터 제공될 수 있고, 제2 물질은 상기 본딩패드(571,572) 또는 상기 프레임(111,113)으로부터 제공될 수 있다. 이상에서 설명된 금속간 화합물층은 다른 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다. 따라서, 실시 예에 따른 발광소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
발명의 실시 예에 따른 발광소자 패키지(100)는, 몰딩부(190)를 포함할 수 있다. 상기 몰딩부(190)는 상기 발광소자(500) 위에 제공될 수 있다. 상기 몰딩부(190)는 상기 제1 프레임(111)과 상기 제2 프레임(113) 위에 배치될 수 있다. 상기 몰딩부(190)는 상기 패키지 몸체(110)에 의하여 제공된 캐비티(102)에 배치될 수 있다.
상기 몰딩부(190)는 절연물질을 포함할 수 있다. 또한, 상기 몰딩부(190)는 상기 발광소자(500)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 수단을 포함할 수 있다. 예로서, 상기 몰딩부(190)는 형광체, 양자점 등을 포함하는 그룹 중에서 선택된 적어도 하나를 할 수 있다. 상기 발광소자(500)는 청색, 녹색, 적색, 백색, 적외선 또는 자외선의 광을 발광할 수 있다. 상기 형광체, 또는 양자점은 청색, 녹색, 적색의 광을 발광할 수 있다. 상기 몰딩부(190)는 형성하지 않을 수 있다.
상기 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다. 그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (7)

  1. 기판;
    상기 기판 상에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 활성층을 포함하는 발광구조물;
    상기 발광 구조물 상에 배치된 전도층;
    상기 발광 구조물의 상부의 제1리세스에 배치되며 상기 제1도전형 반도체층과 전기적으로 연결된 제1전극;
    상기 전도층 상에 배치된 제2전극;
    상기 제2전극 상에 배치된 절연 재질의 제1절연층;
    상기 제1절연층 상에 배치되며 상기 제1전극과 전기적으로 연결된 제1본딩 패드;
    상기 제1절연층 상에 배치되며 상기 제2전극과 전기적으로 연결된 제2본딩 패드; 및
    상기 발광 구조물의 외측에 배치된 제2절연층을 포함하며,
    상기 제1절연층은 상기 제1전극과 상기 제1 및 제2본딩 패드 사이에 배치되며, 상기 발광 구조물의 외측 면으로 연장되며,
    상기 제1절연층은 복수개의 제2리세스를 포함하고,
    상기 제2본딩패드는 상기 복수의 제2리세스를 통해 상기 제2전극과 연결되며,
    상기 제2본딩 패드의 외곽 둘레는 상기 복수개의 제2리세스 사이에 오목 영역을 갖는 발광소자.
  2. 제1항에 있어서, 상기 제1 절연층은 굴절률이 서로 다른 복수 개의 층을 가지는 반사층을 포함하는 발광소자.
  3. 제1항에 있어서, 상기 기판은 제1영역 및 제1 영역 주변에 배치되는 외곽영역을 포함하고,
    상기 발광구조물은 상기 제1영역 상에 배치되고,
    상기 발광구조물의 하단 에지는 상기 기판의 상면 에지로부터 이격되고,
    상기 기판의 외곽영역은 상기 제2 절연층과 접촉하는 발광소자.
  4. 제3항에 있어서, 상기 기판의 상면에 배치된 요철 패턴은 상기 기판의 외곽 영역에 노출되며 상기 절연층과 접촉되는 발광소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2리세스를 덮는 상기 제2본딩패드의 각 코너부는 외측 방향으로 돌출되며, 상기 제2본딩패드의 각 코너부 사이에 배치된 상기 오목 영역은 상기 코너부보다 내측 방향으로 함몰되는 발광소자.
  6. 제5항에 있어서, 상기 각 코너부 사이에 배치된 상기 제2본딩패드의 측면은 플랫부를 포함하는 발광소자.
  7. 제5항의 발광소자를 포함하는 발광소자 패키지.
KR1020190096297A 2019-08-07 2019-08-07 발광소자 및 이를 포함하는 발광소자 패키지 KR20210017280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190096297A KR20210017280A (ko) 2019-08-07 2019-08-07 발광소자 및 이를 포함하는 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190096297A KR20210017280A (ko) 2019-08-07 2019-08-07 발광소자 및 이를 포함하는 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20210017280A true KR20210017280A (ko) 2021-02-17

Family

ID=74731553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190096297A KR20210017280A (ko) 2019-08-07 2019-08-07 발광소자 및 이를 포함하는 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20210017280A (ko)

Similar Documents

Publication Publication Date Title
KR102473399B1 (ko) 발광소자 패키지 및 광원 장치
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
KR102508745B1 (ko) 발광소자 패키지
KR20190083042A (ko) 발광소자 패키지
JP2020533778A (ja) 発光素子パッケージ
KR20190117317A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102572525B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102486038B1 (ko) 발광소자 패키지
KR102564179B1 (ko) 발광소자 패키지
KR102407337B1 (ko) 발광소자 패키지 및 조명 모듈
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR20210017280A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102542297B1 (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
CN110544703B (zh) 发光器件封装
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102490162B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102550291B1 (ko) 발광소자 패키지 및 광원 장치
KR102359818B1 (ko) 발광소자 패키지 및 그 제조방법
KR102379834B1 (ko) 발광소자 패키지
KR20190025400A (ko) 발광소자 패키지 및 광원장치
KR20190105339A (ko) 발광소자 패키지
KR20190044414A (ko) 발광소자 패키지
KR20190014323A (ko) 발광소자 패키지 및 그 제조방법
KR20190010353A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant