CN110473795A - 一种大尺寸芯片的分层隔离封装结构及工艺 - Google Patents
一种大尺寸芯片的分层隔离封装结构及工艺 Download PDFInfo
- Publication number
- CN110473795A CN110473795A CN201910822100.5A CN201910822100A CN110473795A CN 110473795 A CN110473795 A CN 110473795A CN 201910822100 A CN201910822100 A CN 201910822100A CN 110473795 A CN110473795 A CN 110473795A
- Authority
- CN
- China
- Prior art keywords
- plastic
- sealed body
- chip
- copper packing
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000009413 insulation Methods 0.000 title claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 177
- 229910052802 copper Inorganic materials 0.000 claims abstract description 177
- 239000010949 copper Substances 0.000 claims abstract description 177
- 238000012856 packing Methods 0.000 claims abstract description 123
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- 230000008878 coupling Effects 0.000 claims abstract description 56
- 238000010168 coupling process Methods 0.000 claims abstract description 56
- 238000005859 coupling reaction Methods 0.000 claims abstract description 56
- 238000007747 plating Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 6
- 229910000906 Bronze Inorganic materials 0.000 claims description 5
- 239000010974 bronze Substances 0.000 claims description 5
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000013532 laser treatment Methods 0.000 claims description 4
- 229910010165 TiCu Inorganic materials 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 5
- 238000005457 optimization Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000009434 installation Methods 0.000 description 12
- 239000000047 product Substances 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 8
- 239000000017 hydrogel Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000011469 building brick Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 241001124569 Lycaenidae Species 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 235000014987 copper Nutrition 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 238000006303 photolysis reaction Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001782 photodegradation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 210000004872 soft tissue Anatomy 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种大尺寸芯片的分层隔离封装结构及工艺，通过多次包封、削减、电镀等工艺流程，形成具有芯片、金属凸块、第三塑封体、导电金属、第一铜垫、第二铜垫、导电铜柱、外引脚和重布线层的分层隔离封装结构，能够有效避免大尺寸的芯片背面上的第一铜垫与外引脚接触造成短路的现象发生，特别是在制作工艺方面，突破了传统封装中框架结构的限制，做到相同封装尺寸内放置较大的芯片，达到产品性能的最优化，提高封装产品的可靠性。采用本申请的工艺方法，不会出现短路现象，次品率大大降低，提高工作效率的同时，大大节约了生产成本。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种大尺寸芯片的分层隔离封装结构及工艺。
背景技术
随着电子产品的发展，半导体科技已广泛应用于制造内存、中央处理器（CPU）、液晶显示装置（LCD）、发光二极管（LED）、激光二极管以及其他装置或芯片组等。
由于半导体组件、微电机组件（MEMS）或光电组件等电子组件具有微笑精细的电路及构造，因此，为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需要通过封装技术来提供上述电子组件的有关电能创术、信号传输、热量散失，以及保护与支持等功能。
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金锡铜铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
对于IC封装行业，需要在小的封装尺寸内封装更大的芯片以满足相应的大功率的性能需求。但由于传统封装中框架结构的限制，无法做到相同封装尺寸内放置较大的芯片；而且大芯片在封装过程中，由于芯片较大，垂直方向上，芯片上铜垫的已到达外引脚的位置与外引脚必然接触短路，给封装工艺带来很大的麻烦，而且次品率大大增加，要么需要增加其他辅助设施避免短路，但是会造成工艺流程繁琐，降低工作效率，提高了生产成本。
发明内容
本发明正是针对现有技术存在的不足，提供了一种大尺寸芯片的分层隔离封装结构及工艺。
为解决上述问题，本发明所采取的技术方案如下：
一种大尺寸芯片的分层隔离封装结构的工艺，包括如下步骤：
（1）提供一待处理芯片，所述芯片的正面上设有金属凸块，所述金属凸块与芯片电联接，背面贴装在载体上。
（2）进行第一次包封，形成第一塑封体，所述第一塑封体承载在所述载体上，且芯片和金属凸块处于所述第一塑封体内。
（3）对所述载体进行剥离。
（4）在所述第一塑封体上的载体剥离处的一侧外表面上设置第一铜垫和第二铜垫，所述第一铜垫和第二铜垫均与所述第一塑封体的外表面贴合，且第一铜垫和第二铜垫之间不接触，所述第一铜垫与所述芯片的背面相互贴合并且电联接，所述第一铜垫覆盖整个芯片的背面。
（5）在所述第一铜垫和第二铜垫上的远离第一塑封体的一侧分别设置导电铜柱，所述导电铜柱分别与第一铜垫和第二铜垫连接。
（6）进行第二次包封，包封后，联合所述第一塑封体形成第二塑封体，所述第二塑封体包括第一塑封体，所述第一铜垫、第二铜垫和导电铜柱均处于所述第二塑封体内。
（7）将第二塑封体上的靠近金属凸块的一面进行削减，直至金属凸块裸露至第二塑封体的外表面为止。
（8）在第二塑封体上设置过孔，过孔的一端与所述第二铜垫连接，另一端延伸至所述第二塑封体上的靠近金属凸块的外表面处。
（9）在过孔内设置导电金属，导电金属一端连接所述第二铜垫，另一端延伸至所述第二塑封体上的靠近金属凸块一面的外表面处。
在所述第二塑封体上的靠近金属凸块的外表面处设置一层重布线层，所述重布线层的两端分别连接所述金属凸块和导电金属。
（11）进行第三次包封，包封后，联合所述第二塑封体形成第三塑封体，所述第三塑封体包括第二塑封体，所述重布线层处于所述第三塑封体内。
（12）将所述第三塑封体上的靠近导电铜柱的一面进行削减，直至导电铜柱裸露至表面为止。
（13）所述第三塑封体上的靠近导电铜柱的外表面分别设置与导电铜柱分别对应连接的外引脚，所述外引脚处于第三塑封体的外表面。
进一步的，在步骤（1）中，所述金属凸块通过焊接、直接电镀或者化镀的方式与芯片的正面连接固定，所述芯片的背面通过胶水黏结在载体上。
进一步的，在步骤（4）中，所述第一铜垫与所述芯片的背面之间通过TiNiAg或者TiCu金属过渡层连接。
进一步的，在步骤（7）中，第二塑封体上的靠近金属凸块的一面通过研磨、蚀刻或激光处理的方式进行削减，直至金属凸块裸露至第二塑封体的外表面为止。
进一步的，在步骤（8）中，所述过孔是通过激光或者机械钻孔的方式形成的。
进一步的，在步骤（12）中，所述第三塑封体上的靠近导电铜柱的一面通过研磨、蚀刻或激光处理的方式进行削减，直至导电铜柱裸露至表面为止。
一种大尺寸芯片的分层隔离封装结构，包括芯片、金属凸块、第三塑封体、导电金属、第一铜垫、第二铜垫、导电铜柱、外引脚和重布线层，所述芯片、金属凸块、导电金属、第一铜垫、第二铜垫、导电铜柱和重布线层均设与所述第三塑封体的内部，所述外引脚设于所述第三塑封体的外部，所述金属凸块与所述芯片的正面电联接，所述第一铜垫与所述芯片的背面电联接，且第一铜垫覆盖整个芯片的背面，所述金属凸块与所述重布线层的一端连接，重布线层另一端通过导电金属与所述第二铜垫连接，所述导电铜柱分别与所述第一铜垫、第二铜垫电连接，所述外引脚分别与导电铜柱电联接。
进一步的，所述第一铜垫和第二铜垫之间相互不接触，且处于同一水平面上，并且厚度相同。
进一步的，所述重布线层与所述第一铜垫相互平行，所述导电金属处于所述第二铜垫与重布线层之间，且导电金属的两端分别与第二铜垫和重布线层相互垂直连接。
进一步的，所述导电铜柱上的分别与所述外引脚连接的一面，均处于并裸露在所述第三塑封体上的远离芯片正面的一侧的外表面上，并且分别与所述外引脚连接，且外引脚均紧贴在所述第三塑封体的外表面上，外引脚分别将导电铜柱裸露在第三塑封体外表面的部分全部覆盖。
本发明与现有技术相比较，本发明的有益效果如下：
本发明提供的一种大尺寸芯片的分层隔离封装结构及工艺，在生产过程中，将封装结构设计成芯片、金属凸块、第三塑封体、导电金属、第一铜垫、第二铜垫、导电铜柱、外引脚和重布线层的组合结构，将第一铜垫、第二铜垫分别和两个外引脚之间通过设置两个导电铜柱和第三塑封体隔离，能够有效避免大尺寸的芯片背面上的第一铜垫与外引脚接触造成短路的现象发生，特别是在制作工艺方面，突破了传统封装中框架结构的限制，做到相同封装尺寸内放置较大的芯片，采用本申请的工艺方法，不会出现短路现象，次品率大大降低，提高工作效率的同时，大大节约了生产成本。
本申请提供的大尺寸芯片的分层隔离封装结构在生产过程中，采用本申请提供的工艺方法，不仅生产效率快，便于操作，而且不需要借助其他设施就能避免大尺寸芯片封装产生的短路现象的发生，并且在有限的封装尺寸内，能够最大化利用有效空间以扩大芯片的尺寸，达到产品性能的最优化，使封装产品可靠性提高。
附图说明
图1为本发明一种大尺寸芯片的分层隔离封装结构的工艺的步骤示意图；
图2为本发明一种大尺寸芯片的分层隔离封装结构的结构示意图；
图3 ~图15为本发明一种大尺寸芯片的分层隔离封装结构的工艺的一实施方式的工艺流程图。
具体实施方式
下面将结合具体的实施方式来说明本发明的内容，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。
本发明所提到的方向用语，例如：上、下、左、右、前、后、内、外、正面、背面、侧面等，仅是参考附图的方向，以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明提供的各种特定的工艺和材料的例子，都是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1为本发明一种大尺寸芯片的分层隔离封装结构的工艺的步骤示意图。所述一种大尺寸芯片的分层隔离封装结构的工艺包括如下步骤：
S1：将金属凸块安装到待处理芯片上，芯片贴装到载体上；S2：第一次包封；S3：进行剥离工艺；S4：第一铜垫、第二铜垫安装；S5：导电铜柱安装；S6：第二次包封；S7：第一次削减；S8：设置过孔；S9：过孔内填充导电金属；S10：安装重布线层；S11：第三次包封；S12：第二次削减；S13：安装外引脚。以下结合附图及实施方式对上述步骤进行详细说明。
请一并参阅图3 ~图15，其中图3 ~图15为本发明一种大尺寸芯片的分层隔离封装结构的工艺的一实施方式的工艺流程图。
关于步骤S1：将金属凸块安装到待处理芯片上，芯片贴装到载体上。
请一并参阅图3和图4，其中图3为本实施方式中金属凸块与芯片的结构示意图，图4为本实施方式中金属凸块、芯片与载体的结构示意图。
提供一待处理芯片10，在所述芯片10的正面上（图3中芯片的上端面）设有金属凸块20，金属凸块20与芯片10电联接，金属凸块20与芯片10之间可通过焊接、直接电镀或者化镀的方式连接固定。将所述芯片10的背面（图4中芯片的下端面）贴装在载体30上，所述载体30为框架或者基板，框架或者基板包括传统使用的框架、金属板、合金板、BT材料、FR-4材料、硅基材料、EMC材料或薄膜材料中的一种或多种材料的组合，但本发明对此不作限定，所述芯片10与载体30之间通过胶水、可溶物或者可熔物进行黏结，如水凝胶、热解胶或光解胶等，便于后期芯片10与载体30之间的剥离，载体30的面积大于芯片10的面积，便于后续的包封工艺，在实际生产过程中，提供的待处理芯片10能够替换成已完成金属凸块20工艺步骤的芯片10与金属凸块20的结合体，如此，减少工艺流程步骤，提高工作效率。
其中，水凝胶（Hydrogel）是一类极为亲水的三维网络结构凝胶，它在水中迅速溶胀并在此溶胀状态可以保持大量体积的水而不溶解，由于存在交联网络，水凝胶可以溶胀和保有大量的水，水的吸收量与交联度密切相关。交联度越高，吸水量越低。这一特性很像一种软组织。水凝胶中的水含量可以低到百分之几，也可以高达99%。凝胶的聚集态既非完全的固体也非完全的液体。固体的行为是一定条件下可维持一定的形状与体积，液体行为是溶质可以从水凝胶中扩散或渗透。水凝胶可以通过置于水中进行加热的方式进行去除。
热解胶为溶剂型胶粘剂，在常温下有一定的粘合力，可以起到定位、支撑的作用，只要把温度加热到设定的温度后，粘合力就会消失，能实现简单剥离，残留物较少，不污染被粘物。
光解胶具有一定的粘合力，可以起到定位、支撑的作用，经光照后，会发生光分解反应变为水溶性，能实现简单剥离。
关于步骤S2：第一次包封。
请参阅图5，并结合图4，图5为本实施方式中第一次包封结构示意图。
对芯片10和金属凸块20进行包封，形成第一塑封体40a，塑封体的材料为本领域普通技术人员所熟知的任何塑封材料，如树脂材料，所述第一塑封体40a承载在所述载体30上，且芯片10和金属凸块20全部处于所述第一塑封体40a内，并与外界大气隔绝。
关于步骤S3：进行剥离工艺。
请参阅图6，并结合图5，图6为本实施方式中第一次包封后对载体进行剥离的结构示意图。
对所述载体30进行剥离，使载体30与第一塑封体40a之间分开，此时，原本芯片10与载体30贴合的一面裸露在外，即芯片10的整个背面裸露在第一塑封体40a的外面，对载体30进行的剥离工艺为同属技术领域人员所使用的常规手段，如化学方式剥离，或者物理方式剥离均可，在此不做详细解释。
关于步骤S4：第一铜垫、第二铜垫的安装。
请参阅图7，并结合图6，图7为本实施方式中第一铜垫和第二铜垫的安装结构示意图。
在所述第一塑封体40a上的载体30剥离处的一侧外表面上设置第一铜垫50a和第二铜垫50b，所述第一铜垫50a和第二铜垫50b均与所述第一塑封体40a的外表面贴合，且第一铜垫50a和第二铜垫50b之间不接触，所述第一铜垫50a与所述芯片10的背面相互贴合并且电联接，所述第一铜垫50a覆盖整个芯片10的背面，如此，整个芯片10与外界大气隔绝。
由于芯片10的背面通常是纯硅材料，与其他金属不能渗入连接，所以在安装第一铜垫50a时，在第一铜垫50a和芯片10之间设置Tinian或TiCu金属层，进行过度连接，提高连接性能和导电性，避免后期第一铜垫50a与芯片10之间相互脱离，造成封装结构损坏的现象发生，也大大降低次品率。
第二铜垫50b黏结在第一塑封体40a的外表面，且第一铜垫50a和第二铜垫50b处于同一水平面上，并且它们的厚度相同，从而节省占用空间。
关于步骤S5：导电铜柱安装。
请参阅图8，并结合图7，图8为本实施方式中导电铜柱安装的结构示意图。
在所述第一铜垫50a和第二铜垫50b上的远离第一塑封体40a的一侧分别设置导电铜柱60a、60b，所述导电铜柱60a、60b分别与第一铜垫50a和第二铜垫50b固定连接，所述两个导电铜柱60a、60b处于同一水平面上，且厚度相同，节省占用空间。
关于步骤S6：第二次包封。
请参阅图9，并结合图8，图9为本实施方式中第二次包封的结构示意图。
对第一铜垫50a、第二铜垫50b和导电铜柱60a、60b进行包封，请参阅图 9中虚线a以下部分，包封后，联合所述第一塑封体40a形成第二塑封体40b，所述第二塑封体40b包括第一塑封体40a，且与第一塑封体40a形成一体，所述第一铜垫50a、第二铜垫50b和导电铜柱60a、60b均处于所述第二塑封体40b内。
由于第二塑封体40b包括第一塑封体40a，且与第一塑封体40a形成一体，从而，原来处于第一塑封体40a内的所有部件也自然地全部处于第二塑封体40b内，所以在附图9之后的附图中，将不再显示第一塑封体40a的标识。
关于步骤S7：第一次削减。
请参阅图10，并结合图9，图10为本实施方式中第一次削减后的封装结构示意图。
将第二塑封体40b上的靠近金属凸块20的一面采用研磨、蚀刻或激光处理等方式进行削减，直至金属凸块20裸露至第二塑封体40b的外表面为止，为后续工艺的顺利进行提供保障，如图9和图10中虚线b以上部分。
关于步骤S8：设置过孔。
请参阅图11，并结合图10，图11为在第二塑封体上设置过孔的结构示意图。
在第二塑封体40b上，沿着竖直方向，从第二塑封体40b上的靠近金属凸块20的外表面处向着第二铜垫50b的上端面进行激光或机械钻孔，形成过孔41，第二铜垫50b的上端面暴露在过孔41内，与外界大气接触，过孔41的中轴线与第二铜垫50b所处的平面垂直，所述过孔41的形状为沉孔，四周均具有第二塑封体40b围绕所形成的内壁，为后期电镀填孔时，避免电镀液外流的现象发生。
关于步骤S9：过孔内填充导电金属，和关于步骤S10：安装重布线层。
关于步骤S9和S10，可在过孔内填充导电金属之后，安装重布线层，也可以在安装重布线层的同时，在过孔内填充导电金属，即重布线层与导电金属同时电镀生成。
根据实际生产过程的需要进行步骤的调整，本实施方式采用前者进行描述。
请参阅图12，并结合图11，图12为本实施方式中过孔填充及重布线层安装的结构示意图。
在过孔41内通过电镀的方式设置导电金属41a，导电金属41a一端连接所述第二铜垫50b的顶端端面，另一端延伸至所述第二塑封体40b上的靠近金属凸块20一面的外表面处，在实际操作过程中，电镀时，可将过孔41内填满所述导电金属41a，也可不用填满。然后在所述第二塑封体40b上的靠近金属凸块20的外表面处设置一层重布线层RDL，所述重布线层RDL的两端分别连接所述金属凸块20和导电金属41a，连接后，使导电铜柱60a、第一铜垫50a、芯片10、金属凸块20、重布线层RDL、导电金属41a、第二铜垫50b和导电铜柱60b形成一个串联的导通电路结构。
关于步骤S11：第三次包封。
请参阅图13，并结合图12，图13为本实施方式中第三次包封的结构示意图。
对重布线层RDL进行包封，请参阅图13中虚线c以上部分，包封后，联合第二塑封体40b形成第三塑封体40c，所述第三塑封体40c包括第二塑封体40b，且与第二塑封体40b形成一体，所述重布线层RDL处于所述第三塑封体40c内。
由于第三塑封体40c包括第二塑封体40b，且与第二塑封体40b形成一体，从而，原来处于第二塑封体40b内的所有部件也自然地全部处于第三塑封体40c内，所以在附图13之后的附图中，将不再显示第二塑封体40b的标识。
关于步骤S12：第二次削减。
请参阅图14，并结合图13，图14为本实施方式中的第二次削减后的封装结构示意图。
将所述第三塑封体40c上的靠近导电铜柱60a、60b的一面采用研磨、蚀刻或者激光切割等方式进行削减，直至导电铜柱60a、60b裸露至表面为止，为后续工艺的顺利进行提供保障，请参阅图13和图14中虚线d以下部分。
关于步骤S13：安装外引脚。
请参阅图15，并结合图14，图15为本实施方式中外引脚的安装结构示意图。
在第三塑封体40c上的靠近导电铜柱60a、60b的外表面分别设置与导电铜柱60a、60b分别对应连接的外引脚70a、70b，所述外引脚70a、70b处于第三塑封体40c的外表面。
上述所有步骤中所涉及到的重布线层RDL、第一铜垫50a、第二铜垫50b、导电铜柱60a、60b和外引脚70a、70b均通过光刻和电镀形成。
如图15所示，在传统封装工艺中，大尺寸芯片封装时，第一铜垫50a上的端头e处很容易与外引脚70a的f处接触，导致短路现象发生，通过本发明所提供的工艺流程，并通过设置导电铜柱60a、60b和第三塑封体40c的隔离，能够有效避免e处和f处的接触短路现象发生，而且适用于任何大尺寸芯片的封装，确保不会短路，使有限的封装体空间放置更大的芯片，使空间利用率最大化，以扩大芯片尺寸，使产品性能最优化，提高封装产品的可靠性。
请参阅图2，图2为本发明一种大尺寸芯片的分层隔离封装结构的结构示意图。
一种大尺寸芯片的分层隔离封装结构，包括芯片10、金属凸块20、第三塑封体40c、导电金属41a、第一铜垫50a、第二铜垫50b、导电铜柱60a、60b、外引脚70a、70b和重布线层RDL，所述芯片10、金属凸块20、导电金属41a、第一铜垫50a、第二铜垫50b、导电铜柱60a、60b和重布线层RDL均设与所述第三塑封体40c的内部，所述外引脚70a、70b设于所述第三塑封体40c的外部，所述金属凸块20与所述芯片10的正面电联接，所述第一铜垫50a与所述芯片10的背面电联接，且第一铜垫50a覆盖整个芯片10的背面，所述金属凸块20与所述重布线层RDL的一端连接，重布线层RDL另一端通过导电金属41a与所述第二铜垫50b连接，所述导电铜柱60a、60b分别与所述第一铜垫50a、第二铜垫50b电连接，所述外引脚70a、70b分别与导电铜柱60a、60b电联接。
所述第一铜垫50a和第二铜垫50b之间相互不接触，且处于同一水平面上，并且厚度相同。所述重布线层RDL与所述第一铜垫50a相互平行，所述导电金属41a处于所述第二铜垫50b与重布线层RDL之间，且导电金属41a的两端分别与第二铜垫50b和重布线层RDL相互垂直连接。
所述导电铜柱60a、60b上的分别与所述外引脚70a、70b连接的一面，均处于并裸露在所述第三塑封体40c上的远离芯片10正面的一侧的外表面上，并且分别与所述外引脚70a、70b连接，且外引脚70a、70b均紧贴在所述第三塑封体40c的外表面上，外引脚70a、70b分别将导电铜柱60a、60b裸露在第三塑封体40c外表面的部分全部覆盖。
本发明与现有技术相比较，本发明的有益效果如下：
本发明提供的一种大尺寸芯片的分层隔离封装结构及工艺，在生产过程中，将封装结构设计成芯片、金属凸块、第三塑封体、导电金属、第一铜垫、第二铜垫、导电铜柱、外引脚和重布线层的组合结构，将第一铜垫、第二铜垫分别和两个外引脚之间通过设置两个导电铜柱和第三塑封体隔离，能够有效避免大尺寸的芯片背面上的第一铜垫与外引脚接触造成短路的现象发生，特别是在制作工艺方面，突破了传统封装中框架结构的限制，做到相同封装尺寸内放置较大的芯片，采用本申请的工艺方法，不会出现短路现象，次品率大大降低，提高工作效率的同时，大大节约了生产成本。
本申请提供的大尺寸芯片的分层隔离封装结构在生产过程中，采用本申请提供的工艺方法，不仅生产效率快，便于操作，而且不需要借助其他设施就能避免大尺寸芯片封装产生的短路现象的发生，并且在有限的封装尺寸内，能够最大化利用有效空间以扩大芯片的尺寸，达到产品性能的最优化，使封装产品可靠性提高。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，包括如下步骤：
（1）提供一待处理芯片（10），所述芯片（10）的正面上设有金属凸块（20），所述金属凸块（20）与芯片（10）电联接，背面贴装在载体（30）上；
（2）进行第一次包封，形成第一塑封体（40a），所述第一塑封体（40a）承载在所述载体（30）上，且芯片（10）和金属凸块（20）处于所述第一塑封体（40a）内；
（3）对所述载体（30）进行剥离；
（4）在所述第一塑封体（40a）上的载体（30）剥离处的一侧外表面上设置第一铜垫（50a）和第二铜垫（50b），所述第一铜垫（50a）和第二铜垫（50b）均与所述第一塑封体（40a）的外表面贴合，且第一铜垫（50a）和第二铜垫（50b）之间不接触，所述第一铜垫（50a）与所述芯片（10）的背面相互贴合并且电联接，所述第一铜垫（50a）覆盖整个芯片（10）的背面；
（5）在所述第一铜垫（50a）和第二铜垫（50b）上的远离第一塑封体（40a）的一侧分别设置导电铜柱（60a、60b），所述导电铜柱（60a、60b）分别与第一铜垫（50a）和第二铜垫（50b）连接；
（6）进行第二次包封，包封后，联合所述第一塑封体（40a）形成第二塑封体（40b），所述第二塑封体（40b）包括第一塑封体（40a），所述第一铜垫（50a）、第二铜垫（50b）和导电铜柱（60a、60b）均处于所述第二塑封体（40b）内；
（7）将第二塑封体（40b）上的靠近金属凸块（20）的一面进行削减，直至金属凸块（20）裸露至第二塑封体（40b）的外表面为止；
（8）在第二塑封体（40b）上设置过孔（41），过孔（41）的一端与所述第二铜垫（50b）连接，另一端延伸至所述第二塑封体（40b）上的靠近金属凸块（20）的外表面处；
（9）在过孔（41）内设置导电金属（41a），导电金属（41a）一端连接所述第二铜垫（50b），另一端延伸至所述第二塑封体（40b）上的靠近金属凸块（20）一面的外表面处；
（10）在所述第二塑封体（40b）上的靠近金属凸块（20）的外表面处设置一层重布线层（RDL），所述重布线层（RDL）的两端分别连接所述金属凸块（20）和导电金属（41a）；
（11）进行第三次包封，包封后，联合所述第二塑封体（40b）形成第三塑封体（40c），所述第三塑封体（40c）包括第二塑封体（40b），所述重布线层（RDL）处于所述第三塑封体（40c）内；
（12）将所述第三塑封体（40c）上的靠近导电铜柱（60a、60b）的一面进行削减，直至导电铜柱（60a、60b）裸露至表面为止；
（13）所述第三塑封体（40c）上的靠近导电铜柱（60a、60b）的外表面分别设置与导电铜柱（60a、60b）分别对应连接的外引脚（70a、70b），所述外引脚（70a、70b）处于第三塑封体（40c）的外表面。
2.根据权利要求1所述的一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，步骤（1）中，所述金属凸块（20）通过焊接、直接电镀或者化镀的方式与芯片（10）的正面连接固定，所述芯片（10）的背面通过胶水黏结在载体（30）上。
3.根据权利要求1所述的一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，步骤（4）中，所述第一铜垫（50a）与所述芯片（10）的背面之间通过TiNiAg或者TiCu金属过渡层连接。
4.根据权利要求1所述的一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，步骤（7）中，第二塑封体（40b）上的靠近金属凸块（20）的一面通过研磨、蚀刻或激光处理的方式进行削减，直至金属凸块（20）裸露至第二塑封体（40b）的外表面为止。
5.根据权利要求1所述的一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，步骤（8）中，所述过孔（41）是通过激光或者机械钻孔的方式形成的。
6.根据权利要求1所述的一种大尺寸芯片的分层隔离封装结构的工艺，其特征在于，步骤（12）中，所述第三塑封体（40c）上的靠近导电铜柱（60a、60b）的一面通过研磨、蚀刻或激光处理的方式进行削减，直至导电铜柱（60a、60b）裸露至表面为止。
7.一种大尺寸芯片的分层隔离封装结构，其特征在于，包括芯片（10）、金属凸块（20）、第三塑封体（40c）、导电金属（41a）、第一铜垫（50a）、第二铜垫（50b）、导电铜柱（60a、60b）、外引脚（70a、70b）和重布线层（RDL），所述芯片（10）、金属凸块（20）、导电金属（41a）、第一铜垫（50a）、第二铜垫（50b）、导电铜柱（60a、60b）和重布线层（RDL）均设与所述第三塑封体（40c）的内部，所述外引脚（70a、70b）设于所述第三塑封体（40c）的外部，所述金属凸块（20）与所述芯片（10）的正面电联接，所述第一铜垫（50a）与所述芯片（10）的背面电联接，且第一铜垫（50a）覆盖整个芯片（10）的背面，所述金属凸块（20）与所述重布线层（RDL）的一端连接，重布线层（RDL）另一端通过导电金属（41a）与所述第二铜垫（50b）连接，所述导电铜柱（60a、60b）分别与所述第一铜垫（50a）、第二铜垫（50b）电连接，所述外引脚（70a、70b）分别与导电铜柱（60a、60b）电联接。
8.根据权利要求7所述的一种大尺寸芯片的分层隔离封装结构，其特征在于，所述第一铜垫（50a）和第二铜垫（50b）之间相互不接触，且处于同一水平面上，并且厚度相同。
9.根据权利要求7所述的一种大尺寸芯片的分层隔离封装结构，其特征在于，所述重布线层（RDL）与所述第一铜垫（50a）相互平行，所述导电金属（41a）处于所述第二铜垫（50b）与重布线层（RDL）之间，且导电金属（41a）的两端分别与第二铜垫（50b）和重布线层（RDL）相互垂直连接。
10.根据权利要求7所述的一种大尺寸芯片的分层隔离封装结构，其特征在于，所述导电铜柱（60a、60b）上的分别与所述外引脚（70a、70b）连接的一面，均处于并裸露在所述第三塑封体（40c）上的远离芯片（10）正面的一侧的外表面上，并且分别与所述外引脚（70a、70b）连接，且外引脚（70a、70b）均紧贴在所述第三塑封体（40c）的外表面上，外引脚（70a、70b）分别将导电铜柱（60a、60b）裸露在第三塑封体（40c）外表面的部分全部覆盖。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910822100.5A CN110473795B (zh) | 2019-09-02 | 2019-09-02 | 一种大尺寸芯片的分层隔离封装结构及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910822100.5A CN110473795B (zh) | 2019-09-02 | 2019-09-02 | 一种大尺寸芯片的分层隔离封装结构及工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473795A true CN110473795A (zh) | 2019-11-19 |
| CN110473795B CN110473795B (zh) | 2024-02-23 |
Family
ID=68514664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910822100.5A Active CN110473795B (zh) | 2019-09-02 | 2019-09-02 | 一种大尺寸芯片的分层隔离封装结构及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473795B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490210A (zh) * | 2020-12-31 | 2021-03-12 | 合肥矽迈微电子科技有限公司 | 一种Bump结构及应用此结构的芯片封装体 |
| CN114121853A (zh) * | 2022-01-27 | 2022-03-01 | 深圳中科四合科技有限公司 | 大尺寸芯片适配小尺寸封装体的封装结构 |
| CN114361045A (zh) * | 2022-03-16 | 2022-04-15 | 合肥矽迈微电子科技有限公司 | 基于半导体封装的深孔加工工艺方法 |
| CN115985783A (zh) * | 2023-03-20 | 2023-04-18 | 合肥矽迈微电子科技有限公司 | 一种mosfet芯片的封装结构和工艺 |
| CN118553628A (zh) * | 2024-07-29 | 2024-08-27 | 杰华特微电子股份有限公司 | 多芯片封装结构及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021984A (zh) * | 2013-01-04 | 2013-04-03 | 日月光半导体制造股份有限公司 | 晶圆级封装构造及其制造方法 |
| CN104332465A (zh) * | 2014-09-03 | 2015-02-04 | 江苏长电科技股份有限公司 | 一种3d封装结构及其工艺方法 |
| US20160079151A1 (en) * | 2014-09-12 | 2016-03-17 | Siliconware Precision Industries Co., Ltd. | Package structure with an embedded electronic component and method of fabricating the package structure |
| CN108109985A (zh) * | 2017-12-26 | 2018-06-01 | 合肥矽迈微电子科技有限公司 | 多芯片堆叠封装方法及封装体 |
| CN108281397A (zh) * | 2017-12-29 | 2018-07-13 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及封装方法 |
| CN109659278A (zh) * | 2018-12-26 | 2019-04-19 | 合肥矽迈微电子科技有限公司 | 多芯片堆叠封装方法及多芯片堆叠封装体 |
| CN210156364U (zh) * | 2019-09-02 | 2020-03-17 | 合肥矽迈微电子科技有限公司 | 一种大尺寸芯片的分层隔离封装结构 |
-
2019
- 2019-09-02 CN CN201910822100.5A patent/CN110473795B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021984A (zh) * | 2013-01-04 | 2013-04-03 | 日月光半导体制造股份有限公司 | 晶圆级封装构造及其制造方法 |
| CN104332465A (zh) * | 2014-09-03 | 2015-02-04 | 江苏长电科技股份有限公司 | 一种3d封装结构及其工艺方法 |
| US20160079151A1 (en) * | 2014-09-12 | 2016-03-17 | Siliconware Precision Industries Co., Ltd. | Package structure with an embedded electronic component and method of fabricating the package structure |
| CN108109985A (zh) * | 2017-12-26 | 2018-06-01 | 合肥矽迈微电子科技有限公司 | 多芯片堆叠封装方法及封装体 |
| CN108281397A (zh) * | 2017-12-29 | 2018-07-13 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及封装方法 |
| CN109659278A (zh) * | 2018-12-26 | 2019-04-19 | 合肥矽迈微电子科技有限公司 | 多芯片堆叠封装方法及多芯片堆叠封装体 |
| CN210156364U (zh) * | 2019-09-02 | 2020-03-17 | 合肥矽迈微电子科技有限公司 | 一种大尺寸芯片的分层隔离封装结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490210A (zh) * | 2020-12-31 | 2021-03-12 | 合肥矽迈微电子科技有限公司 | 一种Bump结构及应用此结构的芯片封装体 |
| CN114121853A (zh) * | 2022-01-27 | 2022-03-01 | 深圳中科四合科技有限公司 | 大尺寸芯片适配小尺寸封装体的封装结构 |
| WO2023143117A1 (zh) * | 2022-01-27 | 2023-08-03 | 深圳中科四合科技有限公司 | 大尺寸芯片适配小尺寸封装体的封装结构及其加工方法 |
| CN114361045A (zh) * | 2022-03-16 | 2022-04-15 | 合肥矽迈微电子科技有限公司 | 基于半导体封装的深孔加工工艺方法 |
| CN115985783A (zh) * | 2023-03-20 | 2023-04-18 | 合肥矽迈微电子科技有限公司 | 一种mosfet芯片的封装结构和工艺 |
| CN118553628A (zh) * | 2024-07-29 | 2024-08-27 | 杰华特微电子股份有限公司 | 多芯片封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473795B (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473795A (zh) | 一种大尺寸芯片的分层隔离封装结构及工艺 | |
| JP3069792B2 (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| CN102446882B (zh) | 一种半导体封装中封装系统结构及制造方法 | |
| CN108364918A (zh) | 薄轮廓引线半导体封装 | |
| JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
| KR20140040026A (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| CN102543937A (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| CN102543907A (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN107912069A (zh) | 不具有裸片附接垫的引线载体结构和由此形成的封装 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN106783796B (zh) | 一种芯片封装结构及其制备方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN210156364U (zh) | 一种大尺寸芯片的分层隔离封装结构 | |
| CN102842558A (zh) | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN105355567B (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN107093588B (zh) | 一种芯片双面垂直封装结构及封装方法 | |
| CN103745933B (zh) | 封装结构的形成方法 | |
| CN110429068A (zh) | 一种天线封装结构及其制备方法、通信设备 | |
| CN202633291U (zh) | 一种芯片上芯片封装结构 | |
| CN103208467B (zh) | 内嵌封装体的封装模块及其制造方法 | |
| CN210272320U (zh) | 一种预防分层的封装结构 | |
| CN202384324U (zh) | 一种半导体封装中封装系统结构 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN102842551A (zh) | 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |