CN101281900A - 具有防球垫污染结构的系统化构装及其制造方法 - Google Patents

具有防球垫污染结构的系统化构装及其制造方法 Download PDF

Info

Publication number
CN101281900A
CN101281900A CNA2007100888910A CN200710088891A CN101281900A CN 101281900 A CN101281900 A CN 101281900A CN A2007100888910 A CNA2007100888910 A CN A2007100888910A CN 200710088891 A CN200710088891 A CN 200710088891A CN 101281900 A CN101281900 A CN 101281900A
Authority
CN
China
Prior art keywords
packaging body
support plate
semiconductor chip
packaging
ball pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100888910A
Other languages
English (en)
Other versions
CN101281900B (zh
Inventor
朱吉植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2007100888910A priority Critical patent/CN101281900B/zh
Publication of CN101281900A publication Critical patent/CN101281900A/zh
Application granted granted Critical
Publication of CN101281900B publication Critical patent/CN101281900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种具有防球垫污染结构的系统化构装及其制造方法，用以焊接一第一封装体与一第二封装体。其中第一封装体具有一载板，该载板具有若干个球垫以及封装有至少一个与载板电性连接的半导体芯片。每一球垫的外围形成有至少一个凹槽，从而在利用封胶封合第一封装体的半导体芯片时，溢出的封胶可流入到凹槽中，避免污染球垫，从而使第一封装体与第二封装体可确实地彼此电性连接而成为一堆叠的结构。

Description

具有防球垫污染结构的系统化构装及其制造方法
技术领域
本发明涉及一种封装结构，特别是关于一种具有防球垫污染结构的系统化构装及其制造方法。
背景技术
图1A至1D所示为现有的一种系统化构装的组合示意图。如图1C所示，该现有的系统化构装p1，包括第一封装体p10与第二封装体p20，第一封装体p10包括一载板p11、一半导体芯片p12，在载板p11的表面上形成若干个球垫p1111，并且半导体芯片p12电性连接在载板p11上，球垫p1111也透过载板p11而电性连接于半导体芯片p12。如图1A与图1B所示，对该半导体芯片p12进行封胶p13固定，但是由于在封胶p13时容易有溢出的情形，而污染了球垫p1111，当接下来进行植球制程时，焊球p112无法附着在被污染的球垫p1111上，造成某些球垫p1111缺少焊球p112，或是焊球p112仅有部份连接于球垫p1111。如图1C与图1D所示，当缺少部份焊球p112或是具有这些仅有部份连接于球垫的焊球p112的第一封装体p10想透过焊球p112而电性连接于具有相同元件的第二封装体p20时，便会造成某些球垫p1111并未与焊球p112连接，或是部份连接焊球p112的球垫p1111在封装过程中脱落，使球垫p1111为断路状态。这样，第一封装体p10与第二封装体p20的连接便失败。由于该连接制程处于后段制程，如失败率过高，则损失的成本便会大增。
发明内容
本发明的目的在于提供一种具有防球垫污染结构的系统化构装及其制造方法，从而防止半导体芯片利用封胶封合时，构装体的球垫被封胶污染。
为实现上述目的，本发明提供一种具有防球垫污染结构的系统化构装，包括：一第一封装体与一第二封装体，该第一封装体具有一载板，该载板具有一上表面，该上表面具有若干个球垫及植入球垫的若干个焊球，并封装有至少一个与载板电性连接的半导体芯片，每一球垫的外围形成有至少一个凹槽。第二封装体具有一载板，该载板具有一上表面及与其相对的一背面，该上表面封装有至少一个与该载板电性连接的半导体芯片，而背面具有与第一封装体上表面上的焊球相对并且互相焊连的若干个焊球，使第二封装体与第一封装体形成上下堆叠的结构。
其中第一封装体的载板上表面上的凹槽截面形状为规则的几何形状或不规则的几何形状。
为实现上述目的，本发明进一步提供了一种具有防球垫污染结构的系统化构装制造方法，包括下列步骤：
提供一构装体，该构装体具有一载板，该载板具有一上表面，该上表面具有若干个球垫以及至少一个半导体芯片与该载板电性连接，每一球垫的外围形成有至少一个凹槽；形成一第一封装体，该第一封装体通过以一封胶封合构装体的半导体芯片及其上表面的电性接合区域而形成；提供一第二封装体，第二封装体具有一载板，该载板具有一上表面及一背面，该上表面封装有至少一个与该载板电性连接的半导体芯片，而背面具有植入的若干个焊球；堆叠第一封装体及第二封装体，使第一封装体的焊球与第二封装体的焊球相对组接；最后，进行回焊制程以电性接合第一封装体与第二封装体。
其中第一封装体的载板上表面上的凹槽截面形状为规则的几何形状或不规则的几何形状。
与现有技术相比，本发明具有防球垫污染结构的系统化构装及其制造方法，通过在球垫周围形成凹槽，用以容置溢出的封胶，可避免封胶污染球垫，使得球垫欲植入焊球时，焊球可确实地电性连接于球垫上，以提高后续回焊制程时的良率。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1A至1D为现有的一种系统化构装结构及其制造方法的剖面示意图；
图2为本发明实施例的系统化构装结构剖面示意图；
图3A为沿图2的A-A剖面线所得的球垫外凹槽的移转剖视图；
图3B为第一封装体的不规则凹槽示意图；
图4为第一封装体利用封胶封合的示意图；以及
图5A至图5D为本发明实施例的系统化构装结构制造方法的剖面示意图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
图2所示为本发明系统化构装结构的剖面示意图。如图2所示，本发明具有防球垫污染结构的系统化构装1，包括一第一封装体10与一第二封装体20，该第一封装体10具有一载板11，该载板11具有一上表面111，上表面111具有若干个球垫1111及一防焊层(未图示)，其中防焊层曝露出球垫1111，在球垫1111上植入若干个焊球1112，并且在每一球垫1111外围形成至少一个凹槽112，凹槽112最佳形成在防焊层上，并且上表面111封装有至少一个与载板11电性连接的半导体芯片12。该第一封装体10的载板11上表面111上的该凹槽112环绕第一封装体10的每一球垫1111。而第二封装体20同样具有一载板21，载板21具有一上表面211及与其相对的一背面212，该上表面211封装有至少一个与其电性连接的半导体芯片22，而该背面212具有与第一封装体10上表面111上的焊球1112相对并且互相焊连的若干个焊球2121(图5C)，使第二封装体20与第一封装体10形成上下堆叠的结构。其中第一封装体10相异于上表面111的另一表面上具有与其电性连接的若干个焊球113。并且第一封装体10的载板11的半导体芯片12与第二封装体20的载板21的半导体芯片22为相同或不同功能的半导体芯片。
图3A与图3B所示分别为沿图2的A-A剖面线所得的球垫外凹槽的移转剖视图，以及第一封装体的不规则凹槽示意图。如图3A所示，其中第一封装体10的载板11的上表面111上的凹槽112截面形状为规则的几何形状，以本实施例而言，该凹槽112为圆形凹槽。如图3B所示，其中第一封装体10的载板11上表面111的凹槽112a截面形状为不规则的几何形状，以本实施例而言，该凹槽112a为如花瓣形凹槽。同样地，也可在第二封装体中，在球垫的周围设置凹槽，用以防止球垫被异物污染。
图4所示为第一封装体利用封胶封合的示意图。如图4所示，当半导体芯片12完成电性连接于载板11后，接下来便进行封胶封合制程。当封合时，如有部份的封胶13溢出时，便可流入到球垫1111周围的凹槽112中，而避免封胶13流到球垫1111上，从而可防止球垫1111被封胶13污染。这样，第一封装体10进行植入焊球时，便可减少因球垫1111污染而植球失败，从而提高制程良率。
图5A至图5D所示为本发明实施例的系统化构装结构制造方法的剖面示意图。本发明的一种具有防球垫污染结构的系统化构装制造方法，包括下列步骤：
如图5A所示，首先提供一构装体，该构装体具有一载板11，该载板11具有一上表面111，该上表面111具有若干个球垫1111并具有至少一个半导体芯片12与该载板11电性连接，并在每一球垫1111外围形成至少一个凹槽112；如图5B所示，接下来形成一第一封装体10，该第一封装体10通过以一封胶13封合构装体的半导体芯片12及其上表面111的电性接合区域而形成；如图5C所示，随后提供一第二封装体20，该第二封装体20具有一载板21，该载板21具有一上表面211及一背面212，上表面211封装有至少一个与该载板21电性连接的半导体芯片22，而背面212具有植入的若干个焊球2121，并且在焊球2121上涂布助焊剂30；并且堆叠第一封装体10及第二封装体20，使第一封装体10的焊球1112与第二封装体20的焊球2121相对组接；以及，如图5D所示，最后进行回焊制程以电性接合第一封装体10与第二封装体20。
该第一封装体10的载板11上表面111上的凹槽112截面形状为规则的几何形状或不规则的几何形状。
其中第一封装体10的载板11的半导体芯片12与第二封装体20的载板21的半导体芯片22为相同或不同功能的半导体芯片。
因此，与现有技术相比，本发明具有防球垫污染结构的系统化构装及其制造方法，通过在球垫周围形成凹槽，用以容置溢出的封胶，可避免封胶污染球垫。

Claims (10)

1. 一种具有防球垫污染结构的系统化构装，包括：
一第一封装体，所述第一封装体具有一载板，所述载板具有一上表面，所述上表面具有若干个球垫及植入这些球垫的若干个焊球，并且所述上表面封装有至少一个与所述载板电性连接的半导体芯片；以及
一第二封装体，所述第二封装体具有一载板，所述载板具有一上表面及与其相对的一背面，所述上表面封装有至少一个与所述载板电性连接的半导体芯片，而所述背面具有与所述第一封装体上表面上的这些焊球相对并且互相焊连的若干个焊球，使所述第二封装体与所述第一封装体形成上下堆叠的结构；
其特征在于：所述第一封装体每一球垫的外围形成有至少一个凹槽。
2. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体的载板上表面上的所述凹槽截面形状为规则的几何形状。
3. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体的载板上表面上的所述凹槽环绕所述第一封装体每一球垫。
4. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体的载板上表面上的所述凹槽截面形状为不规则的几何形状。
5. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体相异于所述上表面的另一表面上具有与其电性连接的若干个焊球。
6. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体的所述半导体芯片与所述第二封装体的所述半导体芯片为相同或不同功能的半导体芯片。
7. 如权利要求1所述的系统化构装，其特征在于：所述第一封装体的所述载板上表面包括一防焊层，所述防焊层曝露出这些球垫。
8. 如权利要求7所述的系统化构装，其特征在于：所述凹槽形成在所述防焊层上。
9. 一种具有防球垫污染结构的系统化构装制造方法，包括下列步骤：
提供一构装体，所述构装体具有一载板，所述载板具有一上表面，所述上表面具有若干个球垫以及至少一个半导体芯片与所述载板电性连接；
形成一第一封装体，所述第一封装体通过以一封胶封合所述构装体的所述半导体芯片及其上表面的电性接合区域而形成；
提供一第二封装体，所述第二封装体具有一载板，所述载板具有一上表面及一背面，所述上表面封装有至少一个与所述载板电性连接的半导体芯片，而所述背面具有植入的若干个焊球；
堆叠所述第一封装体及所述第二封装体，使所述第一封装体的这些焊球与所述第二封装体的这些焊球相对组接；以及
进行回焊制程以电性接合所述第一封装体与所述第二封装体；
其特征在于：在提供一构装体这一步骤中进一步包括在每一球垫外围形成至少一个凹槽。
10. 如权利要求9所述的系统化构装制造方法，其特征在于：所述第一封装体载板的所述半导体芯片与所述第二封装体载板的所述半导体芯片为相同或不同功能的半导体芯片。
CN2007100888910A 2007-04-04 2007-04-04 具有防止焊球焊垫污染结构的系统化封装及其制造方法 Active CN101281900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100888910A CN101281900B (zh) 2007-04-04 2007-04-04 具有防止焊球焊垫污染结构的系统化封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100888910A CN101281900B (zh) 2007-04-04 2007-04-04 具有防止焊球焊垫污染结构的系统化封装及其制造方法

Publications (2)

Publication Number Publication Date
CN101281900A true CN101281900A (zh) 2008-10-08
CN101281900B CN101281900B (zh) 2010-11-24

Family

ID=40014283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100888910A Active CN101281900B (zh) 2007-04-04 2007-04-04 具有防止焊球焊垫污染结构的系统化封装及其制造方法

Country Status (1)

Country Link
CN (1) CN101281900B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN105244292A (zh) * 2015-11-04 2016-01-13 上海凯虹电子有限公司 具有不规则形齿槽的塑封模具及去除溢胶的方法
WO2018126336A1 (zh) * 2017-01-03 2018-07-12 深圳市汇顶科技股份有限公司 一种封装芯片的基板结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
CN2567768Y (zh) * 2002-08-22 2003-08-20 南茂科技股份有限公司 基板在晶片上的封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157453A (zh) * 2011-01-17 2011-08-17 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN102157453B (zh) * 2011-01-17 2013-08-28 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
CN105244292A (zh) * 2015-11-04 2016-01-13 上海凯虹电子有限公司 具有不规则形齿槽的塑封模具及去除溢胶的方法
CN105244292B (zh) * 2015-11-04 2018-07-20 上海凯虹电子有限公司 具有不规则形齿槽的塑封模具及去除溢胶的方法
WO2018126336A1 (zh) * 2017-01-03 2018-07-12 深圳市汇顶科技股份有限公司 一种封装芯片的基板结构

Also Published As

Publication number Publication date
CN101281900B (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN103022021B (zh) 半导体装置及其制造方法
CN101335253B (zh) 半导体封装体以及使用半导体封装体的半导体器件
US20070090508A1 (en) Multi-chip package structure
US9466546B2 (en) Semiconductor device and method of forming the same
CN101330068A (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
WO2010019889A1 (en) Corrosion control of stacked integrated circuits
CN101281900B (zh) 具有防止焊球焊垫污染结构的系统化封装及其制造方法
US20080054435A1 (en) Stacked Die Packages
WO2019045886A1 (en) SEMICONDUCTOR DEVICE HAVING PROTECTIVE MECHANISM AND SYSTEM, DEVICES AND ASSOCIATED METHODS
CN105938824B (zh) 半导体封装组合结构
CN104766838A (zh) 封装堆叠结构及其制法
CN104681499B (zh) 封装堆栈结构及其制法
CN106898593B (zh) 半导体装置及其制造方法
CN107546189B (zh) 封装堆迭结构
CN107546217A (zh) 柱顶互连的封装堆栈方法与构造
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN106024742A (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
CN102569275A (zh) 堆叠式半导体封装结构及其制造方法
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN110391193A (zh) 半导体装置封装和其制造方法
CN103337504A (zh) 影像传感器封装方法
CN108133924B (zh) 半导体芯片封装结构及其方法
CN100541782C (zh) 具有堆叠平台之封装结构及其封装方法
CN107564824B (zh) 一种芯片封装结构及封装方法
CN103762186B (zh) 半导体叠层封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant