CN107611006A - 一种芯片后端金属制程工艺 - Google Patents
一种芯片后端金属制程工艺 Download PDFInfo
- Publication number
- CN107611006A CN107611006A CN201710727922.6A CN201710727922A CN107611006A CN 107611006 A CN107611006 A CN 107611006A CN 201710727922 A CN201710727922 A CN 201710727922A CN 107611006 A CN107611006 A CN 107611006A
- Authority
- CN
- China
- Prior art keywords
- layer
- making technology
- chip back
- deposited
- end metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种芯片后端金属制程工艺，通过在绝缘层表面沉积了导电的阻挡晶种层，从而能够采用电化学镀(ECP)的工艺来沉积金属铜，这样可以先沉积金属铜和阻挡层，而后再沉积形成包裹覆盖的氧化物绝缘层，从而有效避免了采用等离子干法刻蚀工艺(Plasma Dry Etch)去除氧化物层导致的一系列问题；通过本发明上述工艺，减少甚至避免了使用离子干法刻蚀工艺(Plasma Dry Etch)，从而提高了芯片后端金属制程工艺的可靠性和的产品性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种芯片后端金属制程工艺，特别是一种可以免去等离子干法刻蚀绝缘层的芯片后端金属制程工艺。
背景技术
半导体芯片的制造必须历经一系列工艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体芯片工艺步骤。在传统的制造流程上会包括300～400个步骤，其中每一步骤都会影响该半导体芯片上各器件的最终形貌，即影响器件的特征尺寸，从而影响器件的各种电特性。在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(FrontEnd of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。
其中，后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属互连线、接触孔的形成等。在形成上述后段制程的结构时，通常将会使用到化学气相沉积工艺(CVD)、光刻工艺(Lithography)、刻蚀工艺(Etch)、物理气相沉积工艺(PVD)以及化学机械研磨工艺(CMP)等众多工艺步骤，而各工艺步骤之间都具有相关性，即前一步骤的不良影响往往将在后续步骤中连锁反应，从而最终导致器件的特征尺寸等不能满足预设要求，降低了器件性能。
随着芯片制程工艺的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，芯片后端金属制程技术发展遇到了各种挑战：物理极限，现有显影、蚀刻技术极限等。在此背景下，为解决后端金属线小尺寸Spacer、线宽遇到的困难，迫切需要开发新的工艺。
而芯片后端金属制程(BEOL)是芯片制作重要工序，通常包括以下步骤(参见图1a-h)：
S1：提供晶圆衬底1，并在衬底1表面沉积氧化物层2；
S2：在氧化物层2表面涂覆光刻胶层3；
S3：光刻以在氧化物层2表面形成图案；
S4：刻蚀氧化物层2以形成通孔和/或线槽4；
S5：去除光刻胶层3并湿法清洗通孔和/或线槽4；
S6：在通孔和/或线槽4中沉积阻挡层5；
S7：在通孔和/或线槽4中沉积金属铜6至填满通孔和/或线槽4；
S8：平坦化所述金属铜6以露出氧化物层2。
然而在上述后端金属制程工艺(BEOL)中，步骤S4中通常采用等离子干法刻蚀工艺(Plasma Dry Etch)，来去除氧化物层以形成通孔和/或线槽，这往往导致难以控制刻蚀通孔和沉积金属的深度、形貌和关键尺寸(Critical Dimension)等，而上述深度、形貌和关键尺寸的不均匀性将会进一步影响整个后端金属制程工艺(BEOL)的稳定性和可靠性，进而降低产品的产率。
因此，如何减少甚至免去等离子干法刻蚀工艺(Plasma Dry Etch)对于后端金属制程工艺(BEOL)的影响，以提高后端金属制程工艺(BEOL)的可靠性，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供芯片金属层连接工艺，提高产品性能。
为了实现上述目的，本发明提出了一种芯片后端金属制程工艺，包括以下步骤：
提供晶圆衬底，并在衬底表面沉积绝缘层；
在绝缘层表面沉积一层薄的、导电的阻挡晶种层；
在所述阻挡晶种层表面涂覆光刻胶层；
光刻以在所述光刻胶层形成通至所述阻挡晶种层表面的光刻通孔；
在所述光刻通孔底部的阻挡晶种层表面沉积金属以填充所述光刻通孔；
去所述除光刻胶层；
沉积阻挡层以覆盖所述沉积金属；
干法刻蚀以去除水平方向的所述阻挡层；
沉积绝缘层并包围覆盖所述沉积金属和阻挡层；
平坦化处理以露出所述沉积金属和阻挡层的顶面。
进一步的，所述金属为铜(Cu)或钨(Wu)。
进一步的，所述沉积一层薄的阻挡晶种层，采用物理气相沉积(Physical VaporDeposition，简称PVD)工艺。
进一步的，所述沉积金属以填充光刻通孔，采用电化学镀(ElectrochemicalPlating，简称ECP)或物理气相沉积(Physical Vapor Deposition，简称PVD)工艺。
进一步的，所述去除光刻胶层后，还包括湿法清洗光刻胶层残留物。
进一步的，所述阻挡晶种层和阻挡层优选为钽(Ta)或钛(Ti)。
进一步的，所述平坦化处理采用采用化学机械研磨工艺(CMP)。
进一步的，所述干法刻蚀为无阻挡式干法刻蚀(Blanket Dry Etch)。
本发明还提供一种芯片后端金属制程工艺。
与现有技术相比，本发明的有益效果主要体现在：
第一，通过在氧化物绝缘层表面沉积了导电的阻挡晶种层作为金属铜、钨的籽晶层，从而能够实现采用电化学镀(ECP)或物理气相沉积(Physical Vapor Deposition，简称PVD)的工艺来沉积金属铜、钨；
第二，由于先沉积金属铜、钨和阻挡层，而后再沉积形成包裹覆盖的氧化物绝缘层，从而有效避免了采用等离子干法刻蚀工艺(Plasma Dry Etch)蚀刻氧化物绝缘层形成通孔或线的过程中产生的一系列问题；
第三，通过本发明上述工艺，减少甚至避免了使用离子干法刻蚀工艺(Plasma DryEtch)，从而提高了后端金属制程工艺的可靠性。
第四，通过采用物理气相沉积(Physical Vapor Deposition，简称PVD)工艺或化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺，直接在金属层上沉积阻挡层，提高覆盖能力。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-h为现有技术后端金属制程的工艺流程图；
图2a-j为本发明中后端金属制程的工艺流程图；
图3a-b为本发明干法刻蚀的刻蚀量效果图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2a-j，在本实施例中，提出了本发明提出了一种芯片后端金属制程工艺，包括以下步骤：
S110：提供晶圆衬底，并在衬底表面沉积绝缘层；
S120：在绝缘层表面沉积一层薄的、导电的阻挡晶种层；
S130：在阻挡晶种层表面涂覆光刻胶层；
S140：光刻以在光刻胶层形成通至阻挡晶种层表面的光刻通孔；
S150：在光刻通孔底部的阻挡晶种层表面沉积金属以填充光刻通孔；
S160：去除光刻胶层；
S170：沉积阻挡层以覆盖所述沉积金属；
S180：干法刻蚀以去除水平方向的阻挡层；
S190：沉积绝缘层并包围覆盖所述沉积金属和阻挡层；
S200：平坦化处理以露出所述沉积金属和阻挡层的顶面。
具体的，请参考图2a，在步骤S110中，提供晶圆衬底100，并在衬底表面沉积绝缘层110，所述绝缘层为氧化硅。
请参考图2b，在步骤S120中，在绝缘层110表面沉积一层薄的、导电的阻挡晶种层120，所述阻挡晶种层120为钽(Ta)或钛(Ti)，优选采用物理气相沉积(Physical VaporDeposition，简称PVD)工艺进行沉积。
请参考图2c，在步骤S130中，在阻挡晶种层120表面涂覆光刻胶层130。
请参考图2d，在步骤S140中，光刻以在光刻胶层130形成通至阻挡晶种层120表面的光刻通孔140。
请参考图2e，在步骤S150中，利用电化学镀(Electrochemical Plating，简称ECP)工艺，在光刻通孔140底部的阻挡晶种层120表面沉积金属铜(Cu)150以填充光刻通孔140，或利用物理气相沉积(Physical Vapor Deposition，简称PVD)工艺，在光刻通孔140底部的阻挡晶种层120表面沉积钨(Wu)150以填充光刻通孔140。
请参考图2f，在步骤S160中，首先进行步骤S161，刻蚀以去除光刻胶层130，随后进行步骤S162，湿法清洗光刻胶层残留物，露出表面未沉积金属的阻挡晶种层121。
请参考图2g，在步骤S170中，沉积阻挡层160以覆盖所述沉积金属铜(Cu)、钨(Wu)150，所述阻挡层优选为对金属铜(Cu)阻挡效果好的钽(Ta)，或所述阻挡层优选为对金属铜(Wu)阻挡效果好的钛(Ti)钨。
请参考图2h，在步骤S180中，采用各向异性的无阻挡式干法刻蚀(Blanket DryEtch)去除水平方向的阻挡层。请参考图3a关于无阻挡式干法刻蚀(Blanket Dry Etch)前、后沉积金属铜，钨顶部的刻蚀量(参见点划线标示部分)，经过快速湿法刻蚀后，水平方向顶部的刻蚀量的厚度与阻挡晶种层120及下方氧化物的总刻蚀量的厚度相接近；请参考图3b关于无阻挡式干法刻蚀(Blanket Dry Etch)前、后沉积金属铜垂直侧壁的刻蚀量(参见点划线标示部分)，经过无阻挡式干法刻蚀(Blanket Dry Etch)后，由于无阻挡式干法刻蚀(Blanket Dry Etch)的各向异性的刻蚀特性，垂直方向会蚀刻铜、钨，侧壁的刻蚀量几乎可以忽略。由于无阻挡式干法刻蚀(Blanket Dry Etch)工艺的各向异性以及刻蚀量的可控性，本领域基于阻挡晶种层的厚度，可以确定光刻通孔140的深度，以获得合适的沉积金属铜、钨的高度。
请参考图2i，在步骤S190中，沉积氧化物并包围覆盖所述沉积金属150和阻挡层160；
请参考图2j，在步骤S200中，采用化学机械研磨工艺(CMP)平坦化处理氧化物表面以露出所述沉积金属铜150、钨150和阻挡层160的顶面。
综上，通过在氧化物层表面沉积了铜的籽晶层，从而能够实现采用电化学镀(ECP)的工艺来沉积金属铜，或物理气相沉积(PVD)工艺来沉积金属钨，这样可以先沉积金属铜、钨和阻挡层，而后再沉积形成包裹覆盖的氧化物绝缘层，从而有效避免了采用等离子干法刻蚀工艺(Plasma Dry Etch)去除氧化物层导致的一系列问题；通过本发明上述工艺，减少甚至避免了使用离子干法刻蚀工艺(Plasma Dry Etch)，从而提高了后端金属制程工艺的可靠性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种芯片后端金属制程工艺，其特征在于：包括以下步骤：
提供晶圆衬底，并在衬底表面沉积绝缘层；
在绝缘层表面沉积一层薄的、导电的阻挡晶种层；
在所述阻挡晶种层表面涂覆光刻胶层；
光刻以在所述光刻胶层形成通至所述阻挡晶种层表面的光刻通孔；
在所述光刻通孔底部的阻挡晶种层表面沉积金属以填充所述光刻通孔；
去除所述光刻胶层；
沉积阻挡层以覆盖所述沉积金属；
垂直干法刻蚀以去除水平方向的所述阻挡层；
沉积绝缘层并包围覆盖所述沉积金属和阻挡层；
平坦化处理以露出所述沉积金属和阻挡层的顶面。
2.根据权利要求1所述的一种芯片后端金属制程工艺，其特征在于：所述金属为铜(Cu)或钨(Wu)。
3.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：所述沉积一层薄的、导电的阻挡晶种层，采用物理气相沉积工艺。
4.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：所述沉积金属以填充所述光刻通孔，采用电化学镀工艺或物理气相沉积工艺。
5.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：去除所述光刻胶层后，还包括湿法清洗光刻胶层残留物。
6.根据权利要求2所述的一种芯片后端金属制程工艺，其特征在于：所述阻挡层为钽(Ta)或钛(Ti)。
7.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：所述平坦化处理采用采用化学机械研磨工艺(CMP)。
8.根据权利要求1或2所述的一种芯片后端金属制程工艺，其特征在于：所述干法刻蚀为无阻挡式干法刻蚀(Blanket Dry Etch)。
9.一种芯片结构，其特征在于：其是由权利要求1-7中任意一项所述的后端金属制程工艺制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727922.6A CN107611006A (zh) | 2017-08-23 | 2017-08-23 | 一种芯片后端金属制程工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727922.6A CN107611006A (zh) | 2017-08-23 | 2017-08-23 | 一种芯片后端金属制程工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107611006A true CN107611006A (zh) | 2018-01-19 |
Family
ID=61065698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710727922.6A Pending CN107611006A (zh) | 2017-08-23 | 2017-08-23 | 一种芯片后端金属制程工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611006A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140073128A1 (en) * | 2012-07-04 | 2014-03-13 | National Applied Research Laboratories | Manufacturing method for metal line |
| CN104319260A (zh) * | 2014-10-29 | 2015-01-28 | 上海集成电路研发中心有限公司 | 铜互连线间空气隙的形成方法 |
| CN106057773A (zh) * | 2015-04-17 | 2016-10-26 | 台湾积体电路制造股份有限公司 | 扇出互连结构及其形成方法 |
-
2017
- 2017-08-23 CN CN201710727922.6A patent/CN107611006A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140073128A1 (en) * | 2012-07-04 | 2014-03-13 | National Applied Research Laboratories | Manufacturing method for metal line |
| CN104319260A (zh) * | 2014-10-29 | 2015-01-28 | 上海集成电路研发中心有限公司 | 铜互连线间空气隙的形成方法 |
| CN106057773A (zh) * | 2015-04-17 | 2016-10-26 | 台湾积体电路制造股份有限公司 | 扇出互连结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067442B (zh) | 钴深蚀刻 | |
| TWI550812B (zh) | 用於積體電路的結構與積體電路的製作方法 | |
| US20160197038A1 (en) | Self-aligned via interconnect structures | |
| US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
| US20160005691A1 (en) | Hybrid Copper Structure for Advance Interconnect Usage | |
| CN104051333B (zh) | 包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置 | |
| CN105830211A (zh) | 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件 | |
| TW202114117A (zh) | 半導體結構 | |
| CN107993925A (zh) | 一种自对准四重图形技术 | |
| CN103066014B (zh) | 一种铜/空气隙的制备方法 | |
| CN107591389A (zh) | 内牺牲间隔件的互连 | |
| CN105990216A (zh) | 互连结构的形成方法 | |
| CN106876324A (zh) | 互连结构的形成方法 | |
| CN106910708A (zh) | 具有局部互连结构的器件及其制造方法 | |
| CN107658261B (zh) | 一种芯片后端金属制程工艺 | |
| CN107611006A (zh) | 一种芯片后端金属制程工艺 | |
| CN104851835B (zh) | 金属互连结构及其形成方法 | |
| TW201340254A (zh) | 無電電鍍銅沉積 | |
| US20230029867A1 (en) | Conductive structures with bottom-less barriers and liners | |
| TW201916172A (zh) | 基本原則區域中完全對準介層窗 | |
| CN111916391A (zh) | 半导体结构及其形成方法 | |
| US20230080438A1 (en) | Beol etch stop layer without capacitance penalty | |
| CN108630651A (zh) | 具有浮岛的片上电容器 | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN107452713A (zh) | 形成具有改进黏附性的低电阻率贵金属互连的装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |