KR102407502B1 - 전자 장치의 제조 방법 - Google Patents

전자 장치의 제조 방법 Download PDF

Info

Publication number
KR102407502B1
KR102407502B1 KR1020207001285A KR20207001285A KR102407502B1 KR 102407502 B1 KR102407502 B1 KR 102407502B1 KR 1020207001285 A KR1020207001285 A KR 1020207001285A KR 20207001285 A KR20207001285 A KR 20207001285A KR 102407502 B1 KR102407502 B1 KR 102407502B1
Authority
KR
South Korea
Prior art keywords
electronic component
sensitive adhesive
manufacturing
resin layer
pressure
Prior art date
Application number
KR1020207001285A
Other languages
English (en)
Other versions
KR20200020805A (ko
Inventor
다카시 우네자키
준 가마다
아키미츠 모리모토
진 기노시타
Original Assignee
미쓰이 가가쿠 토세로 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 토세로 가부시키가이샤 filed Critical 미쓰이 가가쿠 토세로 가부시키가이샤
Publication of KR20200020805A publication Critical patent/KR20200020805A/ko
Application granted granted Critical
Publication of KR102407502B1 publication Critical patent/KR102407502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명의 전자 장치의 제조 방법은, 회로 형성면(10A)을 갖는 전자 부품(10)과, 기재층(20) 및 점착성 수지층(40)을 가짐과 함께, 회로 형성면(10A)을 보호하도록 전자 부품(10)의 회로 형성면(10A)에 점착성 수지층(40)측이 첩부된 점착성 적층 필름(50)을 구비하는 구조체(60)를 준비하는 공정 (A)와, 점착성 적층 필름(50)에 첩부된 상태에서, 전자 부품(10)의 회로 형성면(10A)과는 반대측의 면을 백그라인드하는 공정 (B)와, 점착성 적층 필름(50)에 첩부된 상태에서, 전자 부품(10)을 다이싱하는 공정 (C)와, 점착성 적층 필름(50)에 첩부된 상태에서, 개편화된 전자 부품(10)에 대하여 전자파 실드층(70)을 형성하는 공정 (D)를 이 순서로 포함하고, 공정 (A), 공정 (B), 공정 (C) 및 공정 (D)에 있어서, 점착성 적층 필름(50)으로서 동일한 점착성 적층 필름을 사용한다.

Description

전자 장치의 제조 방법
본 발명은, 전자 장치의 제조 방법에 관한 것이다.
전자 장치의 제조 공정에서는, 전자 부품에 전자파 실드성을 부여하기 위해, 전자 부품의 회로 형성면을 보호 필름 등으로 보호한 상태에서 전자 부품의 표면에 전자파 실드층을 형성하는 공정을 행하는 경우가 있다. 이와 같이 함으로써, 전자 부품에 전자파 실드성을 부여할 수 있고, 전자 부품으로부터 발생하는 전자파 노이즈를 차단할 수 있다. 이에 의해, 전자 부품이 주변의 다른 전자 부품에 악영향을 끼치는 것을 억제할 수 있다.
이와 같은 전자 부품의 전자파 실드성에 관한 기술로서는, 예를 들어 특허문헌 1(국제 공개 제2010/029819호 팸플릿)에 기재된 것을 들 수 있다.
국제 공개 제2010/029819호 팸플릿
본 발명자들의 검토에 의하면, 전자파 실드성을 갖는 전자 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견했다.
먼저, 본 발명자들은, 종래의 전자 장치의 제조 방법에 있어서, 도 3에 도시한 바와 같이 전자 부품(100)의 회로 형성면(100A)을 회로 형성면 보호용 테이프(130)로 보호한 상태에서 전자 부품(100)의 표면에 전자파 실드층(140)을 형성하는 경우, 전자 부품(100)의 측면의 하단부(150)에 전자파 실드층(140)이 형성되지 않는 경우가 있는 것을 지견했다. 이 경우, 전자 부품(100)의 전자파 실드성이 떨어져 버린다.
본 발명자들은 상기 지견을 바탕으로 더 검토한바, 도 3에 도시한 바와 같이 다이싱 테이프(120)에 첩부된 전자 부품(100)을 회로 형성면 보호용 테이프(130)에 재배열했을 때에, 회로 형성면 보호용 테이프(130)에 있어서의 전자 부품(100)의 측면의 하단부(150)와 접하는 부분(점착성층)이 융기되어, 전자 부품(100)의 측면의 하단부(150)를 덮어 버리는 경우가 있는 것을 지견했다. 즉, 본 발명자들의 검토에 의하면, 전자 부품(100)의 측면의 하단부(150)가 회로 형성면 보호용 테이프(130)의 점착성층을 구성하는 점착제(160)에 의해 덮여 버리기 때문에, 전자 부품(100)의 측면의 하단부(150)에 전자파 실드층(140)이 형성되지 않는 것이 명확해졌다.
또한, 전자파 실드성을 갖는 전자 장치의 제조 방법은, 도 3에 도시한 바와 같이 전자 부품(100)을 백그라인드 테이프(110)에 첩부하여 백그라인드 공정을 행하고, 이어서, 전자 부품(100)을 백그라인드 테이프(110)로부터 박리한 후에 다이싱 테이프(120)에 첩부하여 다이싱 공정을 행하고, 이어서, 전자 부품(100)을 다이싱 테이프(120)로부터 박리한 후에 회로 형성면 보호용 테이프(130)에 재배열하여 전자파 실드층 형성 공정을 행하고 있었다. 그 때문에, 종래의 전자 장치의 제조 방법에서는, 전자 부품(100)을 임시 고정하기 위한 테이프를 3종류 사용함과 함께, 전자 부품(100)을 각 테이프에 첩부하는 공정이나 전자 부품(100)을 각 테이프로부터 박리하는 공정 등이 있어, 공정수가 매우 많았다.
즉, 본 발명자들은, 전자파 실드성을 갖는 전자 장치의 제조 방법에는, 전자 부품에 대하여 전자파 실드층을 양호하게 형성하면서, 전자 장치의 제조 공정을 단축한다는 관점에 있어서, 개선의 여지가 있는 것을 발견했다.
본 발명은 상기 사정을 감안하여 이루어진 것이고, 전자 부품에 대하여 전자파 실드층을 양호하게 형성할 수 있음과 함께, 전자 장치의 제조 공정을 단축하는 것이 가능한 전자 장치의 제조 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭했다. 그 결과, 백그라인드 공정, 다이싱 공정 및 전자파 실드층 형성 공정에 있어서, 전자 부품의 회로 형성면을 보호하는 필름으로서, 동일한 점착성 적층 필름을 사용함으로써, 전자 부품을 각 테이프에 첩부하는 공정이나 전자 부품을 각 테이프로부터 박리하는 공정 등의 일부를 생략할 수 있고, 또한 전자 부품의 측면의 하단부에 있어서의 전자파 실드층의 형성 불량을 억제할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
본 발명에 따르면, 이하에 나타내는 전자 장치의 제조 방법이 제공된다.
[1]
회로 형성면을 갖는 전자 부품과, 기재층 및 점착성 수지층을 가짐과 함께, 상기 회로 형성면을 보호하도록 상기 전자 부품의 상기 회로 형성면에 상기 점착성 수지층측이 첩부된 점착성 적층 필름을 구비하는 구조체를 준비하는 공정 (A)와,
상기 점착성 적층 필름에 첩부된 상태에서, 상기 전자 부품의 상기 회로 형성면과는 반대측의 면을 백그라인드하는 공정 (B)와,
상기 점착성 적층 필름에 첩부된 상태에서, 상기 전자 부품을 다이싱하는 공정 (C)와,
상기 점착성 적층 필름에 첩부된 상태에서, 개편화된 상기 전자 부품에 대하여 전자파 실드층을 형성하는 공정 (D)
를 이 순서로 포함하고,
상기 공정 (A), 상기 공정 (B), 상기 공정 (C) 및 상기 공정 (D)에 있어서, 상기 점착성 적층 필름으로서 동일한 점착성 적층 필름을 사용하는 전자 장치의 제조 방법.
[2]
상기 [1]에 기재된 전자 장치의 제조 방법에 있어서,
상기 점착성 적층 필름은, 상기 기재층과 상기 점착성 수지층 사이에 요철 흡수성 수지층을 더 갖는 전자 장치의 제조 방법.
[3]
상기 [2]에 기재된 전자 장치의 제조 방법에 있어서,
상기 공정 (A)와 상기 공정 (D) 사이에, 상기 요철 흡수성 수지층을 가교시킴으로써, 상기 요철 흡수성 수지층의 내열성을 향상시키는 공정 (E)를 더 포함하는 전자 장치의 제조 방법.
[4]
상기 [2] 또는 [3]에 기재된 전자 장치의 제조 방법에 있어서,
상기 요철 흡수성 수지층이 가교성 수지를 포함하는 전자 장치의 제조 방법.
[5]
상기 [2] 내지 [4]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 요철 흡수성 수지층의 두께가 10㎛ 이상 1000㎛ 이하인 전자 장치의 제조 방법.
[6]
상기 [1] 내지 [5]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 공정 (D)의 후에 상기 전자 부품과 상기 점착성 적층 필름을 박리하는 공정 (F)를 더 포함하는 전자 장치의 제조 방법.
[7]
상기 [6]에 기재된 전자 장치의 제조 방법에 있어서,
상기 공정 (F)에서는, 상기 점착성 적층 필름에 있어서의 상기 전자 부품이 첩부된 영역을 필름의 면내 방향으로 확장시키고, 인접하는 상기 전자 부품 사이의 간격을 확대시킨 상태에서, 상기 점착성 적층 필름으로부터 상기 전자 부품을 박리하는 전자 장치의 제조 방법.
[8]
상기 [6] 또는 [7]에 기재된 전자 장치의 제조 방법에 있어서,
상기 점착성 수지층은 방사선 가교형 점착제를 포함하고,
상기 공정 (F)의 전에, 상기 점착성 수지층에 대하여 방사선을 조사하여 상기 점착성 수지층을 가교시키는 공정 (G)를 더 포함하는 전자 장치의 제조 방법.
[9]
상기 [1] 내지 [8]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 전자 부품의 상기 회로 형성면은 범프 전극을 포함하는 전자 장치의 제조 방법.
[10]
상기 [9]에 기재된 전자 장치의 제조 방법에 있어서,
상기 범프 전극의 높이를 H[㎛]라고 하고, 상기 요철 흡수성 수지층의 두께를 d[㎛]라고 했을 때, H/d가 0.01 이상 1 이하인 전자 장치의 제조 방법.
[11]
상기 [1] 내지 [10]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 공정 (D)에서는, 스퍼터링법, 증착법, 스프레이 코팅법, 전해 도금법 및 무전해 도금법으로부터 선택되는 적어도 일종의 방법을 사용하여 상기 전자 부품에 대하여 상기 전자파 실드층을 형성하는 전자 장치의 제조 방법.
[12]
상기 [1] 내지 [11]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 공정 (D)에서는, 적어도 상기 전자 부품에 있어서의 상기 회로 형성면에 대향하는 대향면 및 상기 회로 형성면과 상기 대향면을 연결하는 측면에 대하여 상기 전자파 실드층을 형성하는 전자 장치의 제조 방법.
[13]
상기 [1] 내지 [12]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 기재층을 구성하는 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 및 폴리이미드로 이루어지는 군에서 선택되는 일종 또는 이종 이상을 포함하는 전자 장치의 제조 방법.
[14]
상기 [1] 내지 [13]의 어느 하나에 기재된 전자 장치의 제조 방법에 있어서,
상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 일종 또는 이종 이상을 포함하는 전자 장치의 제조 방법.
본 발명에 따르면, 전자 부품에 대하여 전자파 실드층을 양호하게 형성할 수 있음과 함께, 전자 장치의 제조 공정을 단축할 수 있다.
상술한 목적 및 기타 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시 형태 및 그것에 부수되는 이하의 도면에 의해 더욱 명확해진다.
도 1은 본 발명에 관한 전자 장치의 제조 방법의 일례를 도시하는 흐름도이다.
도 2는 본 발명에 관한 실시 형태의 전자 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
도 3은 종래의 전자 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
이하, 본 발명의 실시 형태에 대하여, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 공통의 부호를 붙여, 적절히 설명을 생략한다. 또한, 도면은 개략도이고, 실제의 치수 비율과는 일치하고 있지 않다. 또한, 수치 범위의 「A 내지 B」는 특별히 설명이 없으면, A 이상 B 이하를 나타낸다. 또한, 본 실시 형태에 있어서, 「(메트)아크릴」이란, 아크릴, 메타크릴 또는 아크릴 및 메타크릴의 양쪽을 의미한다.
도 1은, 본 발명에 관한 전자 장치의 제조 방법의 일례를 도시하는 흐름도이다. 도 2는, 본 발명에 관한 실시 형태의 전자 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
본 실시 형태에 관한 전자 장치의 제조 방법은, 이하의 공정 (A), 공정 (B), 공정 (C) 및 공정 (D)를 적어도 이 순서로 포함하고, 공정 (A), 공정 (B), 공정 (C) 및 공정 (D)에 있어서, 점착성 적층 필름(50)으로서 동일한 점착성 적층 필름을 사용한다.
(A) 회로 형성면(10A)을 갖는 전자 부품(10)과, 기재층(20) 및 점착성 수지층(40)을 가짐과 함께, 회로 형성면(10A)을 보호하도록 전자 부품(10)의 회로 형성면(10A)에 점착성 수지층(40)측이 첩부된 점착성 적층 필름(50)을 구비하는 구조체(60)를 준비하는 공정
(B) 점착성 적층 필름(50)에 첩부된 상태에서, 전자 부품(10)의 회로 형성면(10A)과는 반대측의 면을 백그라인드하는 공정
(C) 점착성 적층 필름(50)에 첩부된 상태에서, 전자 부품(10)을 다이싱하는 공정
(D) 점착성 적층 필름(50)에 첩부된 상태에서, 개편화된 전자 부품(10)에 대하여 전자파 실드층(70)을 형성하는 공정
전술한 바와 같이, 본 발명자의 검토에 의하면, 종래의 전자 장치의 제조 방법에 있어서, 도 3에 도시한 바와 같이 전자 부품(100)의 회로 형성면(100A)을 회로 형성면 보호용 테이프(130)로 보호한 상태에서 전자 부품(100)의 표면에 전자파 실드층(140)을 형성하는 경우, 전자 부품(100)의 측면의 하단부(150)에 전자파 실드층(140)이 형성되지 않는 경우가 있는 것을 지견했다. 이 경우, 전자 부품(100)의 전자파 실드성이 떨어져 버린다.
본 발명자들은 상기 지견을 바탕으로 더욱 검토한바, 도 3에 도시한 바와 같이 다이싱 테이프(120)에 첩부된 전자 부품(100)을 회로 형성면 보호용 테이프(130)에 재배열했을 때에, 회로 형성면 보호용 테이프(130)에 있어서의 전자 부품(100)의 측면의 하단부(150)와 접하는 부분(점착성층)이 융기되어, 전자 부품(100)의 측면의 하단부(150)를 덮어 버리는 경우가 있는 것을 지견했다. 즉, 본 발명자들의 검토에 의하면, 전자 부품(100)의 측면의 하단부(150)가 회로 형성면 보호용 테이프(130)의 점착성층을 구성하는 점착제(160)에 의해 덮여 버리기 때문에, 전자 부품(100)의 측면의 하단부(150)에 전자파 실드층(140)이 형성되지 않는 것이 명확해졌다.
또한, 전자파 실드성을 갖는 전자 장치의 제조 방법은, 도 3에 도시한 바와 같이 전자 부품(100)을 백그라인드 테이프(110)에 첩부하여 백그라인드 공정을 행하고, 이어서, 전자 부품(100)을 백그라인드 테이프(110)로부터 박리한 후에 다이싱 테이프(120)에 첩부하여 다이싱 공정을 행하고, 이어서, 전자 부품(100)을 다이싱 테이프(120)로부터 박리한 후에 회로 형성면 보호용 테이프(130)에 재배열하여 전자파 실드층 형성 공정을 행하고 있었다. 그 때문에, 종래의 전자 장치의 제조 방법에서는, 전자 부품(100)을 임시 고정하기 위한 테이프를 3종류 사용함과 함께, 전자 부품(100)을 각 테이프에 첩부하는 공정이나 전자 부품(100)을 각 테이프로부터 박리하는 공정 등이 있어, 공정수가 매우 많았다.
즉, 본 발명자들은, 전자파 실드성을 갖는 전자 장치의 제조 방법에는, 전자 부품에 대하여 전자파 실드층을 양호하게 형성하면서, 전자 장치의 제조 공정을 단축한다는 관점에 있어서, 개선의 여지가 있는 것을 발견했다.
본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭했다. 그 결과, 백그라인드 공정, 다이싱 공정 및 전자파 실드층 형성 공정에 있어서, 전자 부품(10)의 회로 형성면(10A)을 보호하는 필름으로서, 동일한 점착성 적층 필름(50)을 사용함으로써, 전자 부품(10)을 각 테이프에 첩부하는 공정이나 전자 부품(10)을 각 테이프로부터 박리하는 공정 등의 일부를 생략할 수 있고, 또한 전자 부품(10)의 측면의 하단부에 있어서의 전자파 실드층의 형성 불량을 억제할 수 있는 것을 발견했다.
백그라인드 공정, 다이싱 공정 및 전자파 실드층 형성 공정에 있어서, 전자 부품(10)의 회로 형성면(10A)을 보호하는 필름으로서, 동일한 점착성 적층 필름(50)을 사용하면, 도 3에 도시한 바와 같은 다이싱 테이프(120)에 첩부된 전자 부품(100)을 회로 형성면 보호용 테이프(130)에 재배열하는 공정을 생략할 수 있다. 그 때문에, 전자 부품(10)의 측면의 하단부가 점착성 수지층(40)을 구성하는 점착제에 의해 덮여 버린다는 현상이 발생하지 않는다. 그 때문에, 본 실시 형태에 관한 전자 장치의 제조 방법에서는, 전자 부품(10)의 측면의 하단부까지 전자파 실드층(70)을 양호하게 형성할 수 있다.
또한, 본 실시 형태에 관한 전자 장치의 제조 방법에서는, 백그라인드 공정, 다이싱 공정 및 전자파 실드층 형성 공정에 있어서, 전자 부품(10)의 회로 형성면(10A)을 보호하는 필름으로서, 동일한 점착성 적층 필름(50)을 사용함으로써, 전자 부품(10)을 각 테이프에 첩부하는 공정이나 전자 부품(10)을 각 테이프로부터 박리하는 공정 등의 일부를 생략할 수 있다.
이상과 같이, 본 실시 형태에 관한 전자 장치의 제조 방법에 의하면, 전자 부품에 대하여 전자파 실드층을 양호하게 형성할 수 있음과 함께, 전자 장치의 제조 공정을 단축하는 것이 가능해진다.
1. 점착성 적층 필름
이하, 본 실시 형태에 관한 전자 장치의 제조 방법에서 사용하는 점착성 적층 필름(50)에 대하여 설명한다.
<기재층>
기재층(20)은, 점착성 적층 필름(50)의 취급성이나 기계적 특성, 내열성 등의 특성을 더 양호하게 하는 것을 목적으로 하여 마련되는 층이다.
기재층(20)은 특별히 한정되지 않지만, 예를 들어 수지 필름을 들 수 있다.
기재층(20)을 구성하는 수지로서는, 공지의 열가소성 수지를 사용할 수 있다. 예를 들어, 폴리에틸렌, 폴리프로필렌, 폴리(4-메틸-1-펜텐), 폴리(1-부텐) 등의 폴리올레핀; 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르; 나일론-6, 나일론-66, 폴리메타크실렌아디파미드 등의 폴리아미드; 폴리아크릴레이트; 폴리메타아크릴레이트; 폴리염화비닐; 폴리이미드; 폴리에테르이미드; 폴리아미드이미드; 에틸렌·아세트산비닐 공중합체; 폴리아크릴로니트릴; 폴리카르보네이트; 폴리스티렌; 아이오노머; 폴리술폰; 폴리에테르술폰; 폴리에테르에테르케톤; 폴리페닐렌술피드; 폴리페닐렌에테르; 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머, 폴리부틸렌테레프탈레이트 등의 엘라스토머; 등으로부터 선택되는 일종 또는 이종 이상을 들 수 있다.
이들 중에서도, 투명성을 양호하게 하는 관점에서, 폴리프로필렌, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리아미드, 폴리이미드, 에틸렌·아세트산비닐 공중합체, 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트로부터 선택되는 일종 또는 이종 이상이 바람직하고, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머, 폴리부틸렌테레프탈레이트 및 폴리이미드로부터 선택되는 일종 또는 이종 이상이 보다 바람직하다.
또한, 점착성 적층 필름(50)의 유연성이나 신축성 등의 특성과 내열성의 밸런스를 향상시키는 관점에서, 기재층(20)을 구성하는 수지로서는, 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트 등으로부터 선택되는 일종 또는 이종 이상이 더욱 바람직하다. 이에 의해, 점착성 적층 필름(50)의 신축성이나 유연성이 향상되고, 공정 (D)의 후에 전자 부품(10)과 점착성 적층 필름(50)을 박리할 때에 점착성 적층 필름(50)을 면내 방향으로 확장시키는 것이 보다 한층 용이해져, 점착성 적층 필름(50)으로부터 전자 부품(10)을 박리하기 쉬워진다.
기재층(20)의 융점은 100℃ 이상인 것이 바람직하고, 120℃ 이상인 것이 보다 바람직하다. 융점 상한은 특별히 한정되지 않고, 가공성 등을 감안하여 선택하면 되지만, 공정 (F)에 있어서의 점착성 적층 필름(50)의 확장성을 양호하게 하는 관점에서는, 300℃ 이하여도 되고, 또한 250℃ 이하여도 된다.
이와 같은 기재층(20)을 사용하면, 공정 (D)에 있어서 점착성 적층 필름(50)이 고온에 노출되어도 점착성 적층 필름(50)의 변형이나 용융을 보다 한층 억제할 수 있다.
기재층(20)은, 단층이어도 되고, 2종 이상의 층이어도 된다.
또한, 기재층(20)을 형성하기 위해 사용하는 수지 필름의 형태로서는, 연신 필름이어도 되고, 일축 방향 또는 이축 방향으로 연신된 필름이어도 된다.
기재층(20)의 두께는, 양호한 필름 특성을 얻는 관점에서, 바람직하게는 10㎛ 이상 500㎛ 이하, 보다 바람직하게는 20㎛ 이상 300㎛ 이하, 더욱 바람직하게는 25㎛ 이상 250㎛ 이하이다.
기재층(20)은 다른 층과의 접착성을 개량하기 위해, 표면 처리를 행해도 된다. 구체적으로는, 코로나 처리, 플라스마 처리, 언더코트 처리, 프라이머 코트 처리 등을 행해도 된다.
<요철 흡수성 수지층>
본 실시 형태에 관한 점착성 적층 필름(50)은, 기재층(20)과 점착성 수지층(40) 사이에 요철 흡수성 수지층(30)을 더 갖는 것이 바람직하다.
요철 흡수성 수지층(30)은, 점착성 적층 필름(50)의 회로 형성면(10A)에 대한 추종성을 양호하게 하고, 회로 형성면(10A)과 점착성 적층 필름(50)의 밀착성을 양호하게 하는 것을 목적으로 하여 마련되는 층이다.
여기서, 본 발명자들의 검토에 의하면, 전자 부품의 회로 형성면을 보호 필름으로 보호한 상태에서 전자 부품의 표면에 전자파 실드층을 형성할 때에, 전자파 실드층을 형성하기 위한 도전성 성분이 전자 부품의 회로 형성면에 들어가 회로에 부착되고, 그 결과, 회로가 전기적으로 단락되어 버리는 경우가 있다는 과제를 발견했다. 또한, 회로 형성면의 요철이 클수록 회로 형성면을 구성하는 회로가 전기적으로 단락되기 쉬웠다. 특히, 전자 부품의 회로 형성면 상에, 범프 전극이 형성된 전자 부품을 사용하는 경우, 회로 형성면을 구성하는 회로가 전기적으로 단락되기 쉬운 경향이 있었다.
본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭했다. 그 결과, 전자 부품과 보호 필름 사이의 밀착성이 불충분한 경우, 전자파 실드층을 형성하기 위한 도전성 성분이 전자 부품의 회로 형성면에 들어가기 쉬워, 회로의 도통 불량을 야기하기 쉬운 것을 지견했다.
특히, 회로 형성면에 범프 전극 등의 비교적 큰 요철이 형성된 전자 부품을 사용하는 경우, 전자 부품의 회로 형성면의 요철에 대한 보호 필름의 추종성이 불충분해지기 쉽기 때문에, 전자 부품과 보호 필름 사이의 밀착성이 불충분해지기 쉽다. 그 결과, 전자파 실드층을 형성하기 위한 도전성 성분이 전자 부품의 회로 형성면에 침입하기 쉬워져, 회로 형성면을 구성하는 회로의 도통 불량이 일어나기 쉬워지는 것을 지견했다.
본 발명자들은, 상기 지견을 바탕으로 더욱 검토를 거듭했다. 그 결과, 전자 부품(10)의 회로 형성면(10A)을 보호하는 필름으로서, 기재층(20), 요철 흡수성 수지층(30) 및 점착성 수지층(40)을 이 순서로 갖는 점착성 적층 필름(50)을 사용함으로써, 회로 형성면(10A)의 전기적인 단락을 억제할 수 있어, 전자파 실드성을 갖는 전자 장치를 안정적으로 얻을 수 있는 것을 발견했다.
즉, 점착성 적층 필름(50)이 요철 흡수성 수지층(30)을 더 가짐으로써, 점착성 적층 필름(50)이 전자 부품(10)의 회로 형성면(10A)에 추종하기 쉬워져, 점착성 적층 필름(50)과 전자 부품(10)의 회로 형성면(10A) 사이의 밀착성을 향상시킬 수 있다. 이에 의해, 전자 부품(10)의 회로 형성면(10A)의 요철을 추종하기 쉬워져, 점착성 적층 필름(50)과 전자 부품(10)의 회로 형성면(10A) 사이의 간극을 더 작게 할 수 있다. 그 결과, 전자 부품(10)의 표면에 전자파 실드층(70)을 형성할 때에, 전자파 실드층(70)을 형성하기 위한 도전성 성분이 전자 부품(10)의 회로 형성면(10A)에 들어가는 것을 억제할 수 있어, 회로 형성면(10A)을 구성하는 회로의 전기적인 단락을 억제할 수 있다.
요철 흡수성 수지층(30)을 구성하는 수지는, 요철 흡수성을 나타내는 것이라면 특별히 한정되지 않지만, 예를 들어 폴리올레핀계 수지, 폴리스티렌계 수지 및(메트)아크릴계 수지로 이루어지는 군에서 선택되는 일종 또는 이종 이상을 들 수 있다.
또한, 요철 흡수성 수지층(30)은 가교성 수지를 포함하는 것이 바람직하다. 요철 흡수성 수지층(30)이 가교성 수지를 포함함으로써, 공정 (D)의 전에 요철 흡수성 수지층(30)을 가교하여 내열성을 향상시키는 것이 가능해지고, 그 결과, 공정 (D)에 있어서 점착성 적층 필름(50)이 고온에 노출되어도 점착성 적층 필름(50)의 변형이나 용융을 보다 한층 억제할 수 있다.
본 실시 형태에 관한 가교성 수지로서는 요철 흡수성 수지층(30)을 형성할 수 있고, 또한 열이나 광 등의 외부 자극에 의해 가교되어 내열성이 향상되는 수지라면 특별히 한정되지 않지만, 예를 들어 에틸렌 및 탄소수 3 내지 20의 α-올레핀을 포함하는 에틸렌·α-올레핀 공중합체, 고밀도 에틸렌계 수지, 저밀도 에틸렌계 수지, 중밀도 에틸렌계 수지, 초저밀도 에틸렌계 수지, 직쇄상 저밀도 폴리에틸렌(LLDPE)계 수지, 프로필렌 (공)중합체, 1-부텐(공)중합체, 4-메틸펜텐-1 (공)중합체, 에틸렌·환상 올레핀 공중합체, 에틸렌·α-올레핀·환상 올레핀 공중합체, 에틸렌·α-올레핀·비공액 폴리엔 공중합체, 에틸렌·α-올레핀·공액 폴리엔 공중합체, 에틸렌·방향족 비닐 공중합체, 에틸렌·α-올레핀·방향족 비닐 공중합체 등의 올레핀계 수지; 에틸렌·불포화 무수 카르복실산 공중합체, 에틸렌·α-올레핀·불포화 무수 카르복실산 공중합체 등의 에틸렌·무수 카르복실산계 공중합체; 에틸렌·에폭시 함유 불포화 화합물 공중합체, 에틸렌·α-올레핀·에폭시 함유 불포화 화합물 공중합체 등의 에틸렌·에폭시계 공중합체; 에틸렌·(메트)아크릴산에틸 공중합체, 에틸렌·(메트)아크릴산메틸 공중합체, 에틸렌·(메트)아크릴산 프로필 공중합체, 에틸렌·(메트)아크릴산부틸 공중합체, 에틸렌·(메트)아크릴산헥실 공중합체, 에틸렌·(메트)아크릴산-2-히드록시에틸 공중합체, 에틸렌·(메트)아크릴산-2-히드록시프로필 공중합체, 에틸렌·(메트)아크릴산글리시딜 공중합체 등의 에틸렌·(메트)아크릴산에스테르 공중합체; 에틸렌·(메트)아크릴산 공중합체, 에틸렌·말레산 공중합체, 에틸렌·푸마르산 공중합체, 에틸렌·크로톤산 공중합체 등의 에틸렌·에틸렌성 불포화산 공중합체; 에틸렌·아세트산비닐 공중합체, 에틸렌·프로피온산비닐 공중합체, 에틸렌·부티르산비닐 공중합체, 에틸렌·스테아르산비닐 공중합체 등의 에틸렌·비닐에스테르 공중합체; 에틸렌·스티렌 공중합체 등; (메트)아크릴산에스테르 (공)중합체 등의 불포화 카르복실산에스테르 (공)중합체; 에틸렌·아크릴산 금속염 공중합체, 에틸렌·메타아크릴산 금속염 공중합체 등의 아이오노머 수지; 우레탄계 수지; 실리콘계 수지; 아크릴 산계 수지; 메타아크릴산계 수지; 환상 올레핀(공)중합체; α-올레핀·방향족 비닐 화합물·방향족 폴리엔 공중합체; 에틸렌·α-올레핀·방향족 비닐 화합물; 방향족 폴리엔 공중합체; 에틸렌·방향족 비닐 화합물·방향족 폴리엔 공중합체; 스티렌계 수지;아크릴로니트릴·부타디엔·스티렌 공중합체; 스티렌·공액 디엔 공중합체; 아크릴로니트릴·스티렌 공중합체; 아크릴로니트릴·에틸렌·α-올레핀·비공액 폴리엔·스티렌 공중합체;아크릴로니트릴·에틸렌·α-올레핀·공액 폴리엔·스티렌 공중합체; 메타아크릴산·스티렌 공중합체; 에틸렌 테레프탈레이트 수지; 불소 수지; 폴리에스테르카르보네이트; 폴리염화비닐; 폴리염화비닐리덴; 폴리올레핀계 열가소성 엘라스토머; 폴리스티렌계 열가소성 엘라스토머; 폴리우레탄계 열가소성 엘라스토머; 1,2-폴리부타디엔계 열가소성 엘라스토머; 트랜스 폴리이소프렌계 열가소성 엘라스토머; 염소화폴리에틸렌계 열가소성 엘라스토머; 액정성 폴리에스테르; 폴리락트산 등으로부터 선택되는 일종 또는 이종 이상을 사용할 수 있다.
이들 중에서도, 유기 과산화물 등의 가교제에 의한 가교가 용이한 점에서, 에틸렌 및 탄소수 3 내지 20의 α-올레핀으로 이루어지는 에틸렌·α-올레핀 공중합체, 저밀도 에틸렌계 수지, 중밀도 에틸렌계 수지, 초저밀도 에틸렌계 수지, 직쇄상 저밀도 폴리에틸렌(LLDPE)계 수지, 에틸렌·환상 올레핀 공중합체, 에틸렌·α-올레핀·환상 올레핀 공중합체, 에틸렌·α-올레핀·비공액 폴리엔 공중합체, 에틸렌·α-올레핀·공액 폴리엔 공중합체, 에틸렌·방향족 비닐 공중합체, 에틸렌·α-올레핀·방향족 비닐 공중합체 등의 올레핀계 수지, 에틸렌·불포화 무수 카르복실산 공중합체, 에틸렌·α-올레핀·불포화 무수 카르복실산 공중합체, 에틸렌·에폭시 함유 불포화 화합물 공중합체, 에틸렌·α-올레핀·에폭시 함유 불포화 화합물 공중합체, 에틸렌·아세트산비닐 공중합체, 에틸렌·아크릴산 공중합체, 에틸렌·메타아크릴산 공중합체 등의 에틸렌·불포화 카르복실산 공중합체, 1,2-폴리부타디엔계 열가소성 엘라스토머로부터 선택되는 일종 또는 이종 이상을 사용하는 것이 바람직하다.
에틸렌 및 탄소수 3 내지 20의 α-올레핀으로 이루어지는 에틸렌·α-올레핀 공중합체, 저밀도 에틸렌계 수지, 초저밀도 에틸렌계 수지, 직쇄상 저밀도 폴리에틸렌(LLDPE)계 수지, 에틸렌·α-올레핀·비공액 폴리엔 공중합체, 에틸렌·α-올레핀·공액 폴리엔 공중합체, 에틸렌·불포화 무수 카르복실산 공중합체, 에틸렌·α-올레핀·불포화 무수 카르복실산 공중합체, 에틸렌·에폭시 함유 불포화 화합물 공중합체, 에틸렌·α-올레핀·에폭시 함유 불포화 화합물 공중합체, 에틸렌·아세트산비닐 공중합체, 에틸렌·아크릴산 공중합체, 에틸렌·메타아크릴산 공중합체 등의 에틸렌·불포화 카르복실산 공중합체로부터 선택되는 일종 또는 이종 이상을 사용하는 것이 보다 바람직하다.
에틸렌 및 탄소수 3 내지 20의 α-올레핀으로 이루어지는 에틸렌·α-올레핀 공중합체, 저밀도 에틸렌계 수지, 초저밀도 에틸렌계 수지, 직쇄상 저밀도 폴리에틸렌(LLDPE)계 수지, 에틸렌·α-올레핀·비공액 폴리엔 공중합체, 에틸렌·α-올레핀·공액 폴리엔 공중합체, 에틸렌·아세트산비닐 공중합체, 에틸렌·아크릴산 공중합체, 에틸렌·메타아크릴산 공중합체 등의 에틸렌·불포화 카르복실산 공중합체로부터 선택되는 일종 또는 이종 이상을 사용하는 것이 더욱 바람직하다.
이들 중에서도, 에틸렌·α-올레핀 공중합체 및 에틸렌·아세트산비닐 공중합체로부터 선택되는 적어도 일종이 특히 바람직하게 사용된다. 또한 본 실시 형태에 있어서는 상술한 수지는, 단독으로 사용해도 되고, 블렌드하여 사용해도 된다.
본 실시 형태에 있어서의 가교성 수지로서 사용되는, 에틸렌 및 탄소수 3 내지 20의 α-올레핀으로 이루어지는 에틸렌·α-올레핀 공중합체의 α-올레핀으로서는, 통상, 탄소수 3 내지 20의 α-올레핀을 1종류 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 그 중에서도 바람직한 것은, 탄소수가 10 이하인 α-올레핀이고, 특히 바람직한 것은 탄소수가 3 내지 8인 α-올레핀이다. 이와 같은 α-올레핀으로서는, 예를 들어 프로필렌, 1-부텐, 1-펜텐, 1-헥센, 3-메틸-1-부텐, 3,3-디메틸-1-부텐, 4-메틸-1-펜텐, 1-옥텐, 1-데센, 1-도데센 등을 들 수 있다. 이들 중에서도, 입수의 용이함으로부터 프로필렌, 1-부텐, 1-펜텐, 1-헥센, 4-메틸-1-펜텐 및 1-옥텐이 바람직하다. 또한, 에틸렌·α-올레핀 공중합체는 랜덤 공중합체여도 되고, 블록 공중합체여도 되지만, 유연성의 관점에서 랜덤 공중합체가 바람직하다.
요철 흡수성 수지층(30)의 두께는, 전자 부품(10)의 회로 형성면(10A)의 요철을 매립할 수 있는 두께라면, 특별히 제한되지 않지만, 예를 들어 10㎛ 이상 1000㎛ 이하인 것이 바람직하고, 20㎛ 이상 900㎛ 이하인 것이 보다 바람직하고, 30㎛ 이상 800㎛ 이하인 것이 더욱 바람직하고, 50㎛ 이상 700㎛ 이하인 것이 특히 바람직하다.
여기서, 전자 부품의 회로 형성면이 범프 전극을 포함하는 경우는, 전자 부품의 표면에 전자파 실드층을 형성할 때에, 회로 형성면을 구성하는 회로가 전기적으로 단락되기 쉬운 경향이 있다. 그러나, 요철 흡수성 수지층(30)을 더 갖는 점착성 적층 필름(50)을 사용함으로써, 회로 형성면(10A)에 범프 전극을 포함하는 전자 부품(10)에 대해서도 전기적인 단락을 억제하는 것이 가능해진다.
또한, 전자 부품(10)의 회로 형성면(10A)에 존재하는 범프 전극의 높이를 H [㎛]라고 하고, 요철 흡수성 수지층(30)의 두께를 d[㎛]라고 했을 때, H/d가 1 이하인 것이 바람직하고, 0.85 이하인 것이 보다 바람직하고, 0.7 이하인 것이 더욱 바람직하다. H/d가 상기 상한값 이하이면, 점착성 적층 필름(50)의 두께를 더 얇게 하면서, 요철 흡수성을 더 양호하게 할 수 있다.
H/d의 하한은 특별히 한정되지 않지만, 예를 들어 0.01 이상이고, 바람직하게는 0.1 이상이고, 더욱 바람직하게는 0.3 이상이다. 범프 전극의 높이는, 일반적으로 2㎛ 이상 600㎛ 이하이다.
여기서, 본 발명자들의 검토에 의하면, 회로 형성면의 요철이 클수록 회로 형성면을 구성하는 회로가 전기적으로 단락되기 쉬운 것이 명확해졌다. 그 때문에, 범프 전극의 높이가 바람직하게는 10㎛ 이상, 보다 바람직하게는 30㎛ 이상, 더욱 바람직하게는 50㎛ 이상, 더욱 보다 바람직하게는 80㎛ 이상, 특히 바람직하게는 100㎛ 이상일 때, 본 실시 형태에 관한 전자 장치의 제조 방법의 효과를 보다 한층 효과적으로 얻을 수 있다.
<점착성 수지층>
점착성 수지층(40)은, 기재층(20) 또는 요철 흡수성 수지층(30)의 한쪽 면측에 마련되는 층이고, 점착성 적층 필름(50)을 전자 부품(10)의 회로 형성면(10A)에 첩부할 때에, 전자 부품(10)의 회로 형성면(10A)에 접촉하여 점착되는 층이다.
점착성 수지층(40)을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제, 스티렌계 점착제 등을 들 수 있다. 이들 중에서도, 접착력의 조정을 용이하게 할 수 있는 점 등으로부터, (메트)아크릴계 중합체를 베이스 폴리머로 하는 (메트)아크릴계 점착제가 바람직하다.
또한, 점착성 수지층(40)을 구성하는 점착제로서는, 방사선에 의해 점착력을 저하시키는 방사선 가교형 점착제를 사용할 수도 있다. 방사선 가교형 점착제에 의해 구성된 점착성 수지층(40)은, 방사선의 조사에 의해 가교되어 점착력이 현저하게 감소하기 때문에, 후술하는 전자 부품(10)과 점착성 적층 필름(50)을 박리하는 공정 (F)에 있어서, 점착성 수지층(40)으로부터 전자 부품(10)을 박리하기 쉬워진다. 방사선으로서는, 자외선, 전자선, 적외선 등을 들 수 있다.
방사선 가교형 점착제로서는, 자외선 가교형 점착제가 바람직하다.
(메트)아크릴계 점착제에 포함되는 (메트)아크릴계 중합체로서는, 예를 들어 (메트)아크릴산에스테르 화합물의 단독 중합체, (메트)아크릴산에스테르 화합물과 공단량체의 공중합체 등을 들 수 있다. (메트)아크릴산에스테르 화합물로서는, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 히드록시에틸(메트)아크릴레이트, 히드록시프로필(메트)아크릴레이트, 디메틸아미노에틸(메트)아크릴레이트, 글리시딜(메트)아크릴레이트 등을 들 수 있다. 이들 (메트)아크릴산에스테르 화합물은 일종 단독으로 사용해도 되고, 이종 이상을 병용하여 사용해도 된다.
또한, (메트)아크릴계 공중합체를 구성하는 공단량체로서는, 예를 들어 아세트산비닐, (메트)아크릴니트릴, 스티렌, (메트)아크릴산, 이타콘산, (메트)아크릴아미드, 메틸올(메트)아크릴아미드, 무수 말레산 등을 들 수 있다. 이들 공단량체는 일종 단독으로 사용해도 되고, 이종 이상을 병용하여 사용해도 된다.
방사선 가교형 점착제는, 예를 들어 상기 (메트)아크릴계 중합체와, 가교성 화합물(탄소-탄소 이중 결합을 갖는 성분)과, 광중합 개시제 또는 열 중합 개시제를 포함한다.
가교성 화합물로서는, 예를 들어 분자 중에 탄소-탄소 이중 결합을 갖고, 라디칼 중합에 의해 가교 가능한 모노머, 올리고머 또는 폴리머 등을 들 수 있다. 이와 같은 가교성 화합물로서는, 예를 들어 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등의 (메트)아크릴산과 다가 알코올의 에스테르; 에스테르(메트)아크릴레이트 올리고머; 2-프로페닐디-3-부테닐시아누레이트, 2-히드록시에틸비스(2-(메트)아크릴옥시에틸)이소시아누레이트, 트리스(2-메타크릴옥시에틸)이소시아누레이트 등의 이소시아누레이트 또는 이소시아누레이트 화합물 등을 들 수 있다.
또한, (메트)아크릴계 중합체가, 폴리머의 측쇄에 탄소-탄소 이중 결합을 갖는 방사선 가교형 폴리머인 경우는, 가교성 화합물을 더하지 않아도 된다.
가교성 화합물의 함유량은, (메트)아크릴계 중합체 100질량부에 대하여 5 내지 900질량부가 바람직하고, 5 내지 100질량부가 보다 바람직하고, 10 내지 50질량부가 더욱 바람직하다. 가교성 화합물의 함유량이 상기 범위인 것에 의해, 상기 범위보다도 적은 경우에 비해 점착력의 조정을 하기 쉬워져, 상기 범위보다도 많은 경우에 비해, 열이나 광에 대한 감도가 너무 높은 것에 의한 보존 안정성의 저하가 일어나기 어렵다.
광중합 개시제로서는, 방사선을 조사함으로써 개열하여 라디칼을 생성하는 화합물이면 되고, 예를 들어 벤조인메틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르 등의 벤조인알킬에테르류; 벤질, 벤조인, 벤조페논, α-히드록시시클로헥실페닐케톤 등의 방향족 케톤류; 벤질디메틸케탈 등의 방향족 케탈류; 폴리비닐벤조페논; 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤 등의 티오크산톤류 등을 들 수 있다.
열 중합 개시제로서는, 예를 들어 유기 과산화물 유도체나 아조계 중합 개시제 등을 들 수 있다. 가열 시에 질소가 발생하지 않는 점에서, 바람직하게는 유기 과산화물 유도체이다. 열 중합 개시제로서는, 예를 들어 케톤퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시에스테르 및 퍼옥시디카르보네이트 등을 들 수 있다.
점착제에는 가교제를 첨가해도 된다. 가교제로서는, 예를 들어 소르비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르 등의 에폭시계 화합물; 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드) 등의 아지리딘계 화합물; 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 폴리이소시아네이트 등의 이소시아네이트계 화합물 등을 들 수 있다.
가교제의 함유량은, 점착성 수지층(40)의 내열성이나 밀착력과의 밸런스를 향상시키는 관점에서, (메트)아크릴계 중합체 100질량부에 대하여, 0.1질량부 이상 10질량부 이하인 것이 바람직하다.
점착성 수지층(40)의 두께는 특별히 제한되지 않지만, 예를 들어 1㎛ 이상 100㎛ 이하인 것이 바람직하고, 3㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.
점착성 수지층(40)은, 예를 들어 기재층(20) 또는 요철 흡수성 수지층(30) 상에 점착제 도포액을 도포함으로써 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지의 도포 방법, 예를 들어 롤 코터법, 리버스 롤 코터법, 그라비아 롤법, 바 코트법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80 내지 200℃의 온도 범위에 있어서, 10초 내지 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80 내지 170℃에 있어서, 15초 내지 5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위해, 점착제 도포액의 건조가 종료된 후, 40 내지 80℃에 있어서 5 내지 300시간 정도 가열해도 된다.
본 실시 형태에 관한 점착성 적층 필름(50)의 전체 광선 투과율은, 바람직하게는 85％ 이상이고, 보다 바람직하게는 90％이상이다. 이와 같이 함으로써, 점착성 적층 필름(50)에 투명성을 부여할 수 있다. 그리고, 점착성 적층 필름(50)의 전체 광선 투과율을 상기 하한값 이상으로 함으로써, 본 실시 형태에 관한 점착성 적층 필름(50)에 있어서 기재층(20)측으로부터 방사선을 조사할 때에, 점착성 수지층(40)으로 더 효과적으로 방사선을 조사할 수 있어, 방사선 조사 효율을 향상시킬 수 있다. 또한, 점착성 적층 필름(50)의 전체 광선 투과율은, JIS K7105(1981)에 준하여 측정하는 것이 가능하다.
본 실시 형태에 관한 점착성 적층 필름(50) 전체의 두께는, 기계적 특성과 취급성의 밸런스로부터, 바람직하게는 25㎛ 이상 1100㎛ 이하이고, 보다 바람직하게는 100㎛ 이상 900㎛ 이하이고, 더욱 바람직하게는 200㎛ 이상 800㎛ 이하이다.
본 실시 형태에 관한 점착성 적층 필름(50)은, 각 층 사이에 접착층(도시하지 않음)을 마련하고 있어도 된다. 이 접착층에 의하면, 각 층 사이의 접착성을 향상시킬 수 있다.
이어서, 본 실시 형태에 관한 점착성 적층 필름(50)의 제조 방법의 일례에 대하여 설명한다.
먼저, 기재층(20)의 한쪽 면에 요철 흡수성 수지층(30)을 압출하여 라미네이트법에 의해 형성한다. 이어서, 요철 흡수성 수지층(30) 상에 점착제 도포액을 도포하여 건조시킴으로써, 점착성 수지층(40)을 형성하고, 점착성 적층 필름(50)이 얻어진다.
또한, 기재층(20)과 요철 흡수성 수지층(30)은 공압출 성형에 의해 형성해도 되고, 필름상의 기재층(20)과 필름상의 요철 흡수성 수지층(30)을 라미네이트(적층)하여 형성해도 된다.
2. 전자 장치의 제조 방법
이어서, 본 실시 형태에 관한 전자 장치의 제조 방법의 각 공정에 대하여 설명한다.
(공정 (A))
먼저, 회로 형성면(10A)을 갖는 전자 부품(10)과, 회로 형성면(10A)을 보호하도록 전자 부품(10)의 회로 형성면(10A)에 점착성 수지층(40)측이 첩부된 점착성 적층 필름(50)을 구비하는 구조체(60)를 준비한다.
이와 같은 구조체(60)는, 예를 들어 점착성 적층 필름(50)의 점착성 수지층(40) 상에, 회로 형성면(10A)을 갖는 전자 부품(10)을 첩부함으로써 제작할 수 있다. 점착성 적층 필름(50)의 점착성 수지층(40) 상에 첩부하는 전자 부품(10)은 하나여도 되고, 둘 이상이어도 된다.
이하, 구조체(60)의 제조 방법에 대하여 설명한다.
먼저, 점착성 적층 필름(50)의 점착성 수지층(40) 상에 전자 부품(10)을 첩부한다.
점착성 적층 필름(50)에 첩부하는 전자 부품(10)으로서는 회로 형성면을 갖고, 또한 전자파 실드성이 요구되는 전자 부품이라면 특별히 한정되지 않지만, 예를 들어 반도체 웨이퍼, 몰드 웨이퍼, 몰드 패널, 몰드 어레이 패키지, 반도체 기판 등을 들 수 있다.
또한, 반도체 기판으로서는, 예를 들어 실리콘 기판, 사파이어 기판, 게르마늄 기판, 게르마늄-비소 기판, 갈륨-인 기판, 갈륨-비소-알루미늄 기판, 갈륨-비소 기판, 탄탈산리튬 기판 등을 들 수 있다.
또한, 전자 부품(10)은 어떤 용도의 전자 부품이어도 되지만, 예를 들어 로직용(예를 들어, 통신용, 고주파 신호 처리용 등), 메모리용, 센서용, 전원용의 전자 부품 등을 들 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
전자 부품(10)의 회로 형성면(10A)은, 예를 들어 전극(10B)을 가짐으로써, 요철면으로 되어 있다.
또한, 전극(10B)은, 전자 장치를 실장면에 실장할 때에, 실장면에 형성된 전극에 대하여 접합되어, 전자 장치와 실장면(프린트 기판 등의 실장면) 사이의 전기적 접속을 형성하는 것이다.
전극(10B)으로서는, 예를 들어 볼 범프, 인쇄 범프, 스터드 범프, 도금 범프, 필러 범프 등의 범프 전극을 들 수 있다. 즉, 전극(10B)은, 통상 볼록 전극이다. 이들 범프 전극은 1종 단독으로 사용해도 되고 2종 이상을 병용해도 된다.
또한, 범프 전극을 구성하는 금속종은 특별히 한정되지 않고, 예를 들어, 은, 금, 구리, 주석, 납, 비스무트 및 이들의 합금 등을 들 수 있다. 이들 금속종은 1종 단독으로 사용해도 되고 2종 이상을 병용해도 된다.
(공정 (B))
이어서, 점착성 적층 필름(50)에 첩부된 상태에서, 전자 부품(10)의 회로 형성면(10A)과는 반대측의 면(이하, 이면이라고도 칭함)을 백그라인드한다.
여기서, 백그라인드한다는 것은, 전자 부품(10)을 균열시키거나, 파손시키거나 하지 않고, 소정의 두께까지 박화 가공하는 것을 의미한다.
전자 부품(10)의 백그라인드는, 공지의 방법으로 행할 수 있다. 예를 들어, 연삭기의 척 테이블 등에 구조체(60)를 고정하고, 전자 부품(10)의 이면(회로 비형성면)을 연삭하는 방법을 들 수 있다.
이면 연삭 방식으로서는 특별히 한정되지 않지만, 예를 들어 스루 피드 방식, 인 피드 방식 등의 공지의 연삭 방식을 채용할 수 있다. 각각 연삭은, 물을 전자 부품(10)과 지석에 더하여 냉각하면서 행할 수 있다.
(공정 (C))
이어서, 점착성 적층 필름(50)에 첩부된 상태에서, 백그라인드를 행한 전자 부품(10)을 다이싱한다. 전자 부품(10)의 다이싱은, 공지의 방법으로 행할 수 있다.
여기서 말하는 「다이싱」에는,
(a) 전자 부품(10)에 대하여 이 전자 부품(10)의 두께와 동일한 깊이의 절입을 마련함으로써 전자 부품(10)을 분단하고, 복수의 분단된 전자 부품(10)을 얻는 조작(이하, 「풀컷트 다이싱」이라고도 함) 및,
(b) 레이저광을 조사함으로써, 전자 부품(10)에 대하여, 전자 부품(10)의 절단까지는 이르지 않는 변질 영역을 마련하여, 복수의 전자 부품(10)을 얻는 조작(이하, 「스텔스 다이싱」이라고도 함)이 포함된다.
상기 다이싱은, 다이싱 블레이드(다이싱 쏘), 레이저광 등을 사용하여 공지의 조건에서 행할 수 있다.
다이싱이 풀컷트 다이싱인 경우에는, 다이싱에 의해 전자 부품(10)이 복수의 전자 부품(10)으로 분단된다.
한편, 다이싱이 스텔스 다이싱인 경우에는, 다이싱만에 의해서는 전자 부품(10)이 복수의 전자 부품(10)으로 분단되기까지는 이르지 않고, 다이싱 후의 점착성 적층 필름(50)의 확장에 의해 전자 부품(10)이 분단되어 복수의 분단된 전자 부품(10)이 얻어진다.
(공정 (D))
이어서, 점착성 적층 필름(50)에 첩부된 상태에서, 개편화된 전자 부품(10)에 대하여 전자파 실드층(70)을 형성한다.
공정 (D)에서는, 예를 들어 도 2의 (D)에 도시한 바와 같이 전자 부품(10)에 있어서의 회로 형성면(10A)에 대향하는 대향면 및 회로 형성면(10A)과 대향면을 연결하는 측면에 대하여 전자파 실드층(70)을 형성한다.
전자 부품(10)에 대하여 전자파 실드층(70)을 형성하는 방법으로서는 특별히 한정되지 않고, 공지의 방법을 사용할 수 있다. 예를 들어, 스퍼터링법, 증착법, 스프레이 코팅법, 전해 도금법 및 무전해 도금법 등을 들 수 있다.
스퍼터링법으로서는, 예를 들어 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 이온빔 스퍼터링법, 반응성 스퍼터링법 등을 들 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
증착법으로서는, 예를 들어 진공 증착법, 화학 기상 성장법(CVD법) 등을 들 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
진공 증착법으로서는, 예를 들어 분자선 에피택시법(MBE법), 물리 기상 성장법(PVD법) 등을 들 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
CVD법으로서는, 예를 들어 열 CVD법, 촉매 CVD법, 광 CVD법, 플라스마 CVD법, 레이저 CVD법, 에피택셜 CVD법, 아토믹 레이어 CVD법, 유기 금속 CVD법, 클로라이드 CVD법 등을 들 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
이들 각종 건식 성막법 중에서도, 부하 온도를 비교적 낮게 억제할 수 있다는 관점에서는, 마그네트론 스퍼터링법, 플라스마 CVD 등이 바람직하다.
전자파 실드층(70)을 구성하는 재료는 도전성인 것이 바람직하다. 구체적으로는, 20℃에 있어서의 전기 저항률이 10000μΩ·㎝ 이하인 도전성을 갖는 것이 바람직하다. 이 전기 저항률은 200μΩ·㎝ 이하가 보다 바람직하고, 100μΩ·㎝ 이하가 특히 바람직하다.
전자파 실드층(70)을 구성하는 도전성 성분은 특별히 한정되지 않지만, 금속이 바람직하고, 예를 들어 Mg, Al, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Nb, Mo, Ru, Rh, Pd, Ag, In, Sn, Sb, W, Re, Ir, Pt, Au, Bi 등의 금속, 이들 금속으로부터 선택되는 2종 이상의 금속을 포함한 합금, 산화물(ITO(In2O3-SnO2), ATO(SnO2-Sb), FTO(SnO2-F) 등) 등을 사용할 수 있다. 이것들은 1종만을 사용해도 되고 2종 이상을 병용해도 된다.
이들 중에서는, Au, Pt, Ag, Cu, Ni, Al 및 Fe 중 1종 또는 2종 이상을 포함하는 금속막, ITO막, ATO막이 바람직하다.
전자파 실드층(70)의 막 두께는, 실드 특성을 발휘할 수 있으면 되고, 특별히 한정되지 않지만, 100㎛ 이하가 바람직하고, 50㎛ 이하가 보다 바람직하다. 한편, 최박막 두께는 특별히 한정되지 않지만, 0.5㎛ 이상인 것이 바람직하다.
(공정 (E))
전술한 공정 (D)에 있어서 전자파 실드층(70)을 형성할 때에, 스퍼터링법이나 증착법에 의해, 요철 흡수성 수지층(30)이 고온으로 가온되는 경우가 있다. 또한 전해 도금법이나 무전해 도금법에 있어서도, 전자파 실드층(70)을 어닐링하는 후속 공정에 의해, 역시 요철 흡수성 수지층(30)이 고온에 노출되는 경우가 있다. 따라서, 본 실시 형태에 관한 전자 장치의 제조 방법에 있어서, 공정 (A)와 공정 (D) 사이에, 요철 흡수성 수지층(30)을 가교시킴으로써, 요철 흡수성 수지층(30)의 내열성을 향상시키는 공정 (E)를 더 포함하는 것이 바람직하다. 이에 의해, 공정 (D)에 있어서 점착성 적층 필름(50)이 고온에 노출되어도 점착성 적층 필름(50)의 변형이나 용융을 보다 한층 억제할 수 있다. 공정 (E)를 행하는 타이밍은 공정 (A)와 공정 (D) 사이라면 특별히 한정되지 않고, 어느 타이밍에 행해도 된다.
요철 흡수성 수지층(30)의 가교 방법으로서는 가교성 수지를 가교할 수 있는 방법이라면 특별히 한정되지 않지만, 라디칼 중합 개시제에 의한 가교; 황이나 황계 화합물에 의한 가교; 자외선이나 전자선, γ선 등의 방사선에 의한 가교 등의 가교 방법을 들 수 있다.
라디칼 중합 개시제에 의한 가교는, 가교성 수지의 가교에 사용되고 있는 라디칼 중합 개시제를 사용할 수 있다. 라디칼 중합 개시제로서는, 공지의 열 라디칼 중합 개시제, 광 라디칼 중합 개시제 및 이들을 병용할 수 있다.
황이나 황계 화합물을 사용하여 요철 흡수성 수지층(30)을 가교하는 경우에는, 요철 흡수성 수지층(30)에 가황 촉진제, 가황 촉진 보조제 등을 배합하여 가교를 행해도 된다.
또한, 어느 가교 방법에 있어서도 요철 흡수성 수지층(30)에 가교 보조제를 배합하여 요철 흡수성 수지층(30)의 가교를 행해도 된다.
(공정 (F))
또한, 본 실시 형태에 관한 전자 장치의 제조 방법에 있어서, 공정 (D)의 후에 전자 부품(10)과 점착성 적층 필름(50)을 박리하는 공정 (F)를 더 행해도 된다. 이 공정 (F)를 행함으로써, 점착성 적층 필름(50)으로부터 전자 부품(10)을 박리할 수 있다.
전자 부품(10)과 점착성 적층 필름(50)의 박리는 공지의 방법으로 행할 수 있다.
공정 (F)에서는, 점착성 적층 필름(50)에 있어서의 전자 부품(10)이 첩부된 영역을 필름의 면내 방향으로 확장시키고, 인접하는 전자 부품(10) 사이의 간격을 확대시킨 상태에서, 점착성 적층 필름(50)으로부터 전자 부품(10)을 박리하는 것이 바람직하다.
이와 같이 함으로써, 인접하는 전자 부품(10) 사이의 간격이 확대되기 때문에, 점착성 적층 필름(50)으로부터 전자 부품(10)을 박리하기 쉬워진다. 또한, 점착성 수지층(40)의 면내 방향의 확장에 의해 발생하는, 전자 부품(10)과 점착성 수지층(40)의 전단 응력에 의해, 전자 부품(10)과 점착성 수지층(40)의 점착력이 저하되기 때문에, 점착성 적층 필름(50)으로부터 전자 부품(10)을 박리하기 쉬워진다.
(공정 (G))
본 실시 형태에 관한 전자 장치의 제조 방법에 있어서, 공정 (F)의 전에 점착성 수지층(40)에 대하여 방사선을 조사하여, 점착성 수지층(40)을 가교시킴으로써, 전자 부품(10)에 대한 점착성 수지층(40)의 점착력을 저하시키는 공정 (G)를 더 행해도 된다. 공정 (G)를 행하는 타이밍은 공정 (A)와 공정 (F) 사이라면 특별히 한정되지 않고, 어느 타이밍에 행해도 된다.
공정 (G)를 행함으로써, 점착성 수지층(40)으로부터 전자 부품(10)을 용이하게 박리하기 쉬워진다. 또한, 점착성 수지층(40)을 구성하는 점착 성분에 의해 전자 부품(10)의 표면이 오염되는 것을 억제할 수 있다.
방사선은, 예를 들어 점착성 적층 필름(50)의 점착성 수지층(40)측의 면과는 반대측의 면으로부터 조사된다.
(기타 공정)
본 실시 형태에 관한 전자 장치의 제조 방법은, 상기 이외의 기타 공정을 갖고 있어도 된다. 기타 공정으로서는, 전자 장치의 제조 방법에 있어서 공지의 공정을 사용할 수 있다.
예를 들어, 백그라인드하는 공정 (B) 후에, 연삭면(회로 비형성면)에 보호 필름을 붙이고 나서, 필름을 경화하여, 이면 보호층을 형성시켜도 된다.
또한, 공정 (F)를 행한 후, 얻어진 전자 부품(10)을 실장 기판(프린트 기판 등)에 실장하는 공정이나, 와이어 본딩 공정, 밀봉 공정 등의 전자 부품의 제조 공정에 있어서 일반적으로 행해지고 있는 임의의 공정 등을 더 행해도 된다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 이것들은 본 발명의 예시이고, 상기 이외의 다양한 구성을 채용할 수도 있다.
또한, 본 발명은 전술한 실시 형태에 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
이 출원은, 2017년 7월 20일에 출원된 일본 출원 특원2017-141005호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 원용한다.

Claims (15)

  1. 회로 형성면을 갖는 전자 부품과, 기재층 및 점착성 수지층을 가짐과 함께, 상기 회로 형성면을 보호하도록 상기 전자 부품의 상기 회로 형성면에 상기 점착성 수지층측이 첩부된 점착성 적층 필름을 구비하는 구조체를 준비하는 공정 (A)와,
    상기 점착성 적층 필름에 첩부된 상태에서, 상기 전자 부품의 상기 회로 형성면과는 반대측의 면을 백그라인드하는 공정 (B)와,
    상기 점착성 적층 필름에 첩부된 상태에서, 상기 전자 부품을 다이싱하는 공정 (C)와,
    상기 점착성 적층 필름에 첩부된 상태에서, 개편화된 상기 전자 부품에 대하여 전자파 실드층을 형성하는 공정 (D)
    를 이 순서로 포함하고,
    상기 공정 (A), 상기 공정 (B), 상기 공정 (C) 및 상기 공정 (D)에 있어서, 상기 점착성 적층 필름으로서 동일한 점착성 적층 필름을 사용하며,
    상기 점착성 적층 필름은, 상기 기재층과 상기 점착성 수지층 사이에 요철 흡수성 수지층을 더 갖고,
    상기 점착성 수지층과 상기 요철 흡수성 수지층이 접하는, 전자 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 공정 (A)와 상기 공정 (D) 사이에, 상기 요철 흡수성 수지층을 가교시킴으로써, 상기 요철 흡수성 수지층의 내열성을 향상시키는 공정 (E)를 더 포함하는, 전자 장치의 제조 방법.
  4. 제1항 또는 제3항에 있어서, 상기 요철 흡수성 수지층이 가교성 수지를 포함하는, 전자 장치의 제조 방법.
  5. 제1항 또는 제3항에 있어서, 상기 요철 흡수성 수지층의 두께가 10㎛ 이상 1000㎛ 이하인, 전자 장치의 제조 방법.
  6. 제1항 또는 제3항에 있어서, 상기 공정 (D)의 후에 상기 전자 부품과 상기 점착성 적층 필름을 박리하는 공정 (F)를 더 포함하는, 전자 장치의 제조 방법.
  7. 제6항에 있어서, 상기 공정 (F)에서는, 상기 점착성 적층 필름에 있어서의 상기 전자 부품이 첩부된 영역을 필름의 면내 방향으로 확장시키고, 인접하는 상기 전자 부품 사이의 간격을 확대시킨 상태에서, 상기 점착성 적층 필름으로부터 상기 전자 부품을 박리하는, 전자 장치의 제조 방법.
  8. 제6항에 있어서, 상기 점착성 수지층은 방사선 가교형 점착제를 포함하고,
    상기 공정 (F)의 전에, 상기 점착성 수지층에 대하여 방사선을 조사하여 상기 점착성 수지층을 가교시키는 공정 (G)를 더 포함하는, 전자 장치의 제조 방법.
  9. 제1항 또는 제3항에 있어서, 상기 전자 부품의 상기 회로 형성면은 범프 전극을 포함하는, 전자 장치의 제조 방법.
  10. 제9항에 있어서, 상기 범프 전극의 높이를 H[㎛]라고 하고, 상기 요철 흡수성 수지층의 두께를 d[㎛]라고 했을 때, H/d가 0.01 이상 1 이하인, 전자 장치의 제조 방법.
  11. 제1항 또는 제3항에 있어서, 상기 공정 (D)에서는, 스퍼터링법, 증착법, 스프레이 코팅법, 전해 도금법 및 무전해 도금법으로부터 선택되는 적어도 일종의 방법을 사용하여 상기 전자 부품에 대하여 상기 전자파 실드층을 형성하는, 전자 장치의 제조 방법.
  12. 제1항 또는 제3항에 있어서, 상기 공정 (D)에서는, 적어도 상기 전자 부품에 있어서의 상기 회로 형성면에 대향하는 대향면 및 상기 회로 형성면과 상기 대향면을 연결하는 측면에 대하여 상기 전자파 실드층을 형성하는, 전자 장치의 제조 방법.
  13. 제1항 또는 제3항에 있어서, 상기 기재층을 구성하는 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 및 폴리이미드로 이루어지는 군에서 선택되는 일종 또는 이종 이상을 포함하는, 전자 장치의 제조 방법.
  14. 제1항 또는 제3항에 있어서, 상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 일종 또는 이종 이상을 포함하는, 전자 장치의 제조 방법.
  15. 제1항 또는 제3항에 있어서, 상기 공정 (D)의 후에 상기 전자 부품과 상기 점착성 적층 필름을 박리하는 공정 (F)를 더 포함하고,
    상기 공정 (F)에서는, 상기 점착성 적층 필름에 있어서의 상기 전자 부품이 첩부된 영역을 필름의 면내 방향으로 확장시키고, 인접하는 상기 전자 부품 사이의 간격을 확대시킨 상태에서, 상기 점착성 적층 필름으로부터 상기 전자 부품을 박리하며,
    상기 기재층을 구성하는 수지는, 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머, 및 폴리부틸렌테레프탈레이트로부터 선택되는 일종 또는 이종 이상인, 전자 장치의 제조 방법.
KR1020207001285A 2017-07-20 2018-07-09 전자 장치의 제조 방법 KR102407502B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-141005 2017-07-20
JP2017141005 2017-07-20
PCT/JP2018/025877 WO2019017226A1 (ja) 2017-07-20 2018-07-09 電子装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200020805A KR20200020805A (ko) 2020-02-26
KR102407502B1 true KR102407502B1 (ko) 2022-06-13

Family

ID=65015979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207001285A KR102407502B1 (ko) 2017-07-20 2018-07-09 전자 장치의 제조 방법

Country Status (8)

Country Link
US (1) US11398389B2 (ko)
EP (1) EP3657923A4 (ko)
JP (1) JP7069168B2 (ko)
KR (1) KR102407502B1 (ko)
CN (1) CN110915318A (ko)
SG (1) SG11202000343TA (ko)
TW (1) TWI767027B (ko)
WO (1) WO2019017226A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
WO2021006185A1 (ja) * 2019-07-05 2021-01-14 昭和電工マテリアルズ株式会社 電子部品用キャリアフィルム及びキャリアフィルムの製造方法
KR102367433B1 (ko) * 2019-07-12 2022-02-25 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제
WO2021157441A1 (ja) * 2020-02-04 2021-08-12 三井化学東セロ株式会社 電子装置の製造方法
CN115335972A (zh) * 2020-03-30 2022-11-11 三井化学东赛璐株式会社 电子装置的制造方法
WO2021235005A1 (ja) * 2020-05-18 2021-11-25 リンテック株式会社 半導体装置の製造方法
JP7464706B2 (ja) * 2020-05-22 2024-04-09 三井化学東セロ株式会社 電子装置の製造方法
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
WO2022224900A1 (ja) * 2021-04-20 2022-10-27 三井化学東セロ株式会社 粘着性樹脂フィルムおよび電子装置の製造方法
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363139A (ja) * 2003-06-02 2004-12-24 Denki Kagaku Kogyo Kk 半導体ウエハ裏面研削用粘着シート
WO2010029819A1 (ja) * 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US20140044957A1 (en) * 2011-07-15 2014-02-13 Nitto Denko Corporation Production method for electronic component and pressure-sensitive adhesive sheet to be used in the production method
JP2015176950A (ja) * 2014-03-14 2015-10-05 株式会社ディスコ ウェーハの加工方法
WO2017006549A1 (ja) * 2015-07-03 2017-01-12 三井化学東セロ株式会社 半導体ウエハ表面保護フィルムおよび半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617559B2 (ja) * 2000-10-30 2011-01-26 富士電機システムズ株式会社 電力用半導体素子の製造方法
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7245406B2 (en) * 2003-09-17 2007-07-17 Dai Nippon Printing Co., Ltd. Method for forming fine concavo-convex patterns, method for producing optical diffraction structure, and method for copying optical diffraction structure
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
EP2451259A4 (en) 2009-10-01 2013-07-03 Panasonic Corp MODULE AND PRODUCTION METHOD THEREOF
JP2011119369A (ja) * 2009-12-02 2011-06-16 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
MY165350A (en) * 2010-06-02 2018-03-21 Mitsui Chemicals Tohcello Inc Sheet for protecting surface of semiconductor wafer, semiconductor device manufacturing method and semiconductor wafer protection method using sheet
JP2012069586A (ja) * 2010-09-21 2012-04-05 Nitto Denko Corp ダイシング・ダイボンドフィルム、ダイシング・ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP2012099622A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP5833411B2 (ja) 2011-11-11 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに液晶表示装置
FI125959B (en) * 2013-05-10 2016-04-29 Murata Manufacturing Co Microelectromechanical device and method of manufacture of microelectromechanical device
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
JP2017073472A (ja) * 2015-10-07 2017-04-13 株式会社ディスコ 半導体装置の製造方法
JP2017141005A (ja) 2016-02-12 2017-08-17 横浜ゴム株式会社 空気入りタイヤ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363139A (ja) * 2003-06-02 2004-12-24 Denki Kagaku Kogyo Kk 半導体ウエハ裏面研削用粘着シート
WO2010029819A1 (ja) * 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US20140044957A1 (en) * 2011-07-15 2014-02-13 Nitto Denko Corporation Production method for electronic component and pressure-sensitive adhesive sheet to be used in the production method
JP2015176950A (ja) * 2014-03-14 2015-10-05 株式会社ディスコ ウェーハの加工方法
WO2017006549A1 (ja) * 2015-07-03 2017-01-12 三井化学東セロ株式会社 半導体ウエハ表面保護フィルムおよび半導体装置の製造方法

Also Published As

Publication number Publication date
TWI767027B (zh) 2022-06-11
US20200219734A1 (en) 2020-07-09
US11398389B2 (en) 2022-07-26
EP3657923A4 (en) 2021-05-05
KR20200020805A (ko) 2020-02-26
SG11202000343TA (en) 2020-02-27
CN110915318A (zh) 2020-03-24
EP3657923A1 (en) 2020-05-27
TW201909365A (zh) 2019-03-01
JP7069168B2 (ja) 2022-05-17
JPWO2019017226A1 (ja) 2020-03-26
WO2019017226A1 (ja) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102407502B1 (ko) 전자 장치의 제조 방법
JP6893558B2 (ja) 電子装置の製造方法
JP7146931B2 (ja) 電子装置の製造方法
KR20230008803A (ko) 전자 장치의 제조 방법
JP6803498B1 (ja) 電子装置の製造方法
JP7285068B2 (ja) 電子装置の製造方法
JP7464706B2 (ja) 電子装置の製造方法
KR20230155529A (ko) 점착성 수지 필름 및 전자 장치의 제조 방법
KR20230007493A (ko) 전자 장치의 제조 방법
JP7374039B2 (ja) 電子装置の製造方法
WO2021157441A1 (ja) 電子装置の製造方法
KR102713003B1 (ko) 백그라인드용 점착성 필름 및 전자 장치의 제조 방법
KR20230031940A (ko) 백그라인드용 점착성 필름 및 전자 장치의 제조 방법
KR20230031942A (ko) 전자 장치의 제조 방법
KR20240005907A (ko) 백그라인드용 점착성 필름 및 전자 장치의 제조 방법
KR20220163431A (ko) 백그라인드용 점착성 필름 및 전자 장치의 제조 방법
KR20230031941A (ko) 전자 장치의 제조 방법
KR20210141582A (ko) 전자 장치의 제조 방법 및 점착성 필름
KR20240005908A (ko) 전자 장치의 제조 방법
KR20240006621A (ko) 전자 장치의 제조 방법
KR20240006622A (ko) 전자 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant