JP7146931B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP7146931B2 JP7146931B2 JP2020548371A JP2020548371A JP7146931B2 JP 7146931 B2 JP7146931 B2 JP 7146931B2 JP 2020548371 A JP2020548371 A JP 2020548371A JP 2020548371 A JP2020548371 A JP 2020548371A JP 7146931 B2 JP7146931 B2 JP 7146931B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- manufacturing
- electronic device
- laminated film
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
このような電子部品の電磁波シールド性に関する技術としては、例えば、特許文献1(国際公開第2010/029819号パンフレット)に記載のものが挙げられる。
まず、本発明者らは、従来の電子装置の製造方法において、図3に示すように電子部品100の回路形成面100Aを回路形成面保護用テープ130で保護した状態で電子部品100の表面に電磁波シールド層140を形成する場合、電子部品100の側面の下端部150に電磁波シールド層140が形成されない場合があることを知見した。この場合、電子部品100の電磁波シールド性が劣ってしまう。
回路形成面を有し、かつ、ハーフダイシングされた電子部品と、基材層および粘着性樹脂層を有するとともに、上記回路形成面を保護するように上記電子部品の上記回路形成面に上記粘着性樹脂層側が貼り付けられた粘着性積層フィルムと、を備える構造体を準備する工程(A)と、
上記粘着性積層フィルムに貼り付けられた状態で、上記電子部品の上記回路形成面とは反対側の面をバックグラインドする工程(B)と、
上記粘着性積層フィルムに貼り付けられた状態で、上記電子部品をフルダイシングする工程(C)と、
上記粘着性積層フィルムに貼り付けられた状態で、個片化された上記電子部品に対して電磁波シールド層を形成する工程(D)と、
をこの順番に含み、
上記工程(A)、上記工程(B)、上記工程(C)および上記工程(D)において、上記粘着性積層フィルムとして同一の粘着性積層フィルムを使用する電子装置の製造方法。[2]
上記[1]に記載の電子装置の製造方法において、
上記工程(A)は、
回路形成面を有する電子部品をハーフダイシングし、次いで、ハーフダイシングされた上記電子部品の上記回路形成面に上記粘着性積層フィルムを貼り付ける工程(A1)、または、
回路形成面を有する電子部品の上記回路形成面に上記粘着性積層フィルムを貼り付け、次いで、上記粘着性積層フィルムに貼り付けられた上記電子部品をハーフダイシングする工程(A2)
を含む電子装置の製造方法。
[3]
上記[1]または[2]に記載の電子装置の製造方法において、
上記粘着性積層フィルムは、上記基材層と上記粘着性樹脂層との間に凹凸吸収性樹脂層をさらに有する電子装置の製造方法。
[4]
上記[3]に記載の電子装置の製造方法において、
上記工程(A)と上記工程(D)との間に、上記凹凸吸収性樹脂層を架橋させることで、上記凹凸吸収性樹脂層の耐熱性を向上させる工程(E)をさらに含む電子装置の製造方法。
[5]
上記[3]または[4]に記載の電子装置の製造方法において、
上記凹凸吸収性樹脂層が架橋性樹脂を含む電子装置の製造方法。
[6]
上記[3]乃至[5]のいずれか一つに記載の電子装置の製造方法において、
上記凹凸吸収性樹脂層の厚みが10μm以上1000μm以下である電子装置の製造方法。
[7]
上記[1]乃至[6]のいずれか一つに記載の電子装置の製造方法において、
上記工程(D)の後に上記電子部品と上記粘着性積層フィルムとを剥離する工程(F)をさらに含む電子装置の製造方法。
[8]
上記[7]に記載の電子装置の製造方法において、
上記工程(F)では、上記粘着性積層フィルムにおける上記電子部品が貼り付けられた領域をフィルムの面内方向に拡張させて、隣接する上記電子部品間の間隔を拡大させた状態で、上記粘着性積層フィルムから上記電子部品を剥離する電子装置の製造方法。
[9]
上記[1]乃至[8]のいずれか一つに記載の電子装置の製造方法において、
上記電子部品の上記回路形成面はバンプ電極を含む電子装置の製造方法。
[10]
上記[9]に記載の電子装置の製造方法において、
上記バンプ電極の高さをH[μm]とし、上記凹凸吸収性樹脂層の厚みをd[μm]としたとき、H/dが0.01以上1以下である電子装置の製造方法。
[11]
上記[1]乃至[10]のいずれか一つに記載の電子装置の製造方法において、
上記工程(D)では、スパッタリング法、蒸着法、スプレーコーティング法、電解メッキ法および無電解メッキ法から選択される少なくとも一種の方法を用いて上記電子部品に対して上記電磁波シールド層を形成する電子装置の製造方法。
[12]
上記[1]乃至[11]のいずれか一つに記載の電子装置の製造方法において、
上記工程(D)では、少なくとも上記電子部品における上記回路形成面に対向する対向面および上記回路形成面と上記対向面とを繋ぐ側面に対して上記電磁波シールド層を形成する電子装置の製造方法。
[13]
上記[1]乃至[12]のいずれか一つに記載の電子装置の製造方法において、
上記基材層を構成する樹脂がポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリイミドからなる群から選択される一種または二種以上を含む電子装置の製造方法。
[14]
上記[1]乃至[13]のいずれか一つに記載の電子装置の製造方法において、
上記粘着性樹脂層を構成する粘着剤が(メタ)アクリル系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、オレフィン系粘着剤およびスチレン系粘着剤から選択される一種または二種以上を含む電子装置の製造方法。
(A)回路形成面10Aを有し、かつ、ハーフダイシングされた電子部品10と、基材層20および粘着性樹脂層40を有するとともに、回路形成面10Aを保護するように電子部品10の回路形成面10Aに粘着性樹脂層40側が貼り付けられた粘着性積層フィルム50と、を備える構造体60を準備する工程
(B)粘着性積層フィルム50に貼り付けられた状態で、電子部品10の回路形成面10Aとは反対側の面をバックグラインドする工程
(C)粘着性積層フィルム50に貼り付けられた状態で、電子部品10をフルダイシングする工程
(D)粘着性積層フィルム50に貼り付けられた状態で、個片化された電子部品10に対して電磁波シールド層70を形成する工程
ハーフダイシングされた電子部品を備える構造体を準備する工程、バックグラインド工程、フルダイシング工程および電磁波シールド層形成工程において、電子部品10の回路形成面10Aを保護するフィルムとして、同じ粘着性積層フィルム50を使用すると、図3に示すようなダイシングテープ120に貼り付けられた電子部品100を回路形成面保護用テープ130に再配列する工程を省略することができる。そのため、電子部品10の側面の下端部が粘着性樹脂層40を構成する粘着剤によって覆われてしまうという現象が発生しない。そのため、本実施形態に係る電子装置の製造方法では、電子部品10の側面の下端部まで電磁波シールド層70を良好に形成することができる。
また、本実施形態に係る電子装置の製造方法では、ハーフダイシングされた電子部品を備える構造体を準備する工程、バックグラインド工程、フルダイシング工程および電磁波シールド層形成工程において、電子部品10の回路形成面10Aを保護するフィルムとして、同じ粘着性積層フィルム50を使用することにより、電子部品10を各テープに貼り付ける工程や電子部品10を各テープから剥がす工程等の一部を省略できる。
以上のように、本実施形態に係る電子装置の製造方法によれば、電子部品に対して電磁波シールド層を良好に形成できるとともに、電子装置の製造工程を短縮することが可能となる。
以下、本実施形態に係る電子装置の製造方法で用いる粘着性積層フィルム50について説明する。
基材層20は、粘着性積層フィルム50の取り扱い性や機械的特性、耐熱性等の特性をより良好にすることを目的として設けられる層である。
基材層20は特に限定されないが、例えば、樹脂フィルムが挙げられる。
基材層20を構成する樹脂としては、公知の熱可塑性樹脂を用いることができる。例えば、ポリエチレン、ポリプロピレン、ポリ(4-メチル-1-ペンテン)、ポリ(1-ブテン)等のポリオレフィン;ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル;ナイロン-6、ナイロン-66、ポリメタキシレンアジパミド等のポリアミド;ポリアクリレート;ポリメタアクリレート;ポリ塩化ビニル;ポリイミド;ポリエーテルイミド;ポリアミドイミド;エチレン・酢酸ビニル共重合体;ポリアクリロニトリル;ポリカーボネート;ポリスチレン;アイオノマー;ポリスルホン;ポリエーテルスルホン;ポリエーテルエーテルケトン;ポリフェニレンスルフィド;ポリフェニレンエーテル;ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート等のエラストマー;等から選択される一種または二種以上を挙げることができる。
これらの中でも、透明性を良好にする観点から、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアミド、ポリイミド、エチレン・酢酸ビニル共重合体、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、およびポリブチレンテレフタレートから選択される一種または二種以上が好ましく、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレートおよびポリイミドから選択される一種または二種以上がより好ましい。
また、粘着性積層フィルム50の柔軟性や伸縮性等の特性と耐熱性とのバランスを向上させる観点から、基材層20を構成する樹脂としては、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、およびポリブチレンテレフタレート等から選択される一種または二種以上がさらに好ましい。これにより、粘着性積層フィルム50の伸縮性や柔軟性が向上し、工程(D)の後に電子部品10と粘着性積層フィルム50とを剥離する際に粘着性積層フィルム50を面内方向に拡張させることがより一層容易になり、粘着性積層フィルム50から電子部品10を剥離し易くなる。
このような基材層20を用いると、工程(D)において粘着性積層フィルム50が高温に曝されても粘着性積層フィルム50の変形や溶融をより一層抑制することができる。
また、基材層20を形成するために使用する樹脂フィルムの形態としては、延伸フィルムであってもよいし、一軸方向または二軸方向に延伸したフィルムであってもよい。
基材層20は他の層との接着性を改良するために、表面処理を行ってもよい。具体的には、コロナ処理、プラズマ処理、アンダーコート処理、プライマーコート処理等を行ってもよい。
本実施形態に係る粘着性積層フィルム50は、基材層20と粘着性樹脂層40との間に凹凸吸収性樹脂層30をさらに有することが好ましい。
凹凸吸収性樹脂層30は、粘着性積層フィルム50の回路形成面10Aへの追従性を良好にし、回路形成面10Aと粘着性積層フィルム50との密着性を良好にすることを目的として設けられる層である。
ここで、本発明者らの検討によれば、電子部品の回路形成面を保護フィルムで保護した状態で電子部品の表面に電磁波シールド層を形成する際に、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に入り込んで回路に付着し、その結果、回路が電気的に短絡してしまう場合があるという課題を見出した。また、回路形成面の凹凸が大きいほど回路形成面を構成する回路が電気的に短絡しやすかった。特に、電子部品の回路形成面上に、バンプ電極が形成された電子部品を用いる場合、回路形成面を構成する回路が電気的に短絡しやすい傾向にあった。
本発明者らは、上記課題を達成するために鋭意検討を重ねた。その結果、電子部品と保護フィルムとの間の密着性が不十分である場合、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に入り込みやすく、回路の導通不良を引き起こしやすいことを知見した。
特に、回路形成面にバンプ電極等の比較的大きな凹凸が形成された電子部品を使用する場合、電子部品の回路形成面の凹凸に対する保護フィルムの追従性が不十分になりやすいため、電子部品と保護フィルムとの間の密着性が不十分になりやすい。その結果、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に浸入し易くなり、回路形成面を構成する回路の導通不良が起こりやすくなることを知見した。
本発明者らは、上記知見をもとにさらに検討を重ねた。その結果、電子部品10の回路形成面10Aを保護するフィルムとして、基材層20、凹凸吸収性樹脂層30および粘着性樹脂層40をこの順番に有する粘着性積層フィルム50を使用することにより、回路形成面10Aの電気的な短絡を抑制でき、電磁波シールド性を有する電子装置を安定的に得ることができることを見出した。
すなわち、粘着性積層フィルム50が凹凸吸収性樹脂層30をさらに有することで、粘着性積層フィルム50が電子部品10の回路形成面10Aに追従し易くなり、粘着性積層フィルム50と電子部品10の回路形成面10Aとの間の密着性を向上させることができる。これにより、電子部品10の回路形成面10Aの凹凸を追従し易くなり、粘着性積層フィルム50と電子部品10の回路形成面10Aとの間の隙間をより小さくできる。その結果、電子部品10の表面に電磁波シールド層70を形成する際に、電磁波シールド層70を形成するための導電性成分が電子部品10の回路形成面10Aに入り込むことを抑制でき、回路形成面10Aを構成する回路の電気的な短絡を抑制することができる。
本実施形態に係る架橋性樹脂としては凹凸吸収性樹脂層30を形成でき、かつ、熱や光等の外部刺激によって架橋して耐熱性が向上する樹脂であれば特に限定されないが、例えば、エチレンおよび炭素数3~20のα-オレフィンとを含むエチレン・α-オレフィン共重合体、高密度エチレン系樹脂、低密度エチレン系樹脂、中密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、プロピレン(共)重合体、1-ブテン(共)重合体、4-メチルペンテン-1(共)重合体、エチレン・環状オレフィン共重合体、エチレン・α-オレフィン・環状オレフィン共重合体、エチレン・α-オレフィン・非共役ポリエン共重合体、エチレン・α-オレフィン・共役ポリエン共重合体、エチレン・芳香族ビニル共重合体、エチレン・α-オレフィン・芳香族ビニル共重合体等のオレフィン系樹脂;エチレン・不飽和無水カルボン酸共重合体、エチレン・α-オレフィン・不飽和無水カルボン酸共重合体等のエチレン・無水カルボン酸系共重合体;エチレン・エポキシ含有不飽和化合物共重合体、エチレン・α-オレフィン・エポキシ含有不飽和化合物共重合体等のエチレン・エポキシ系共重合体;エチレン・(メタ)アクリル酸エチル共重合体、エチレン・(メタ)アクリル酸メチル共重合体、エチレン・(メタ)アクリル酸プロピル共重合体、エチレン・(メタ)アクリル酸ブチル共重合体、エチレン・(メタ)アクリル酸ヘキシル共重合体、エチレン・(メタ)アクリル酸-2-ヒドロキシエチル共重合体、エチレン・(メタ)アクリル酸-2-ヒドロキシプロピル共重合体、エチレン・(メタ)アクリル酸グリシジル共重合体等のエチレン・(メタ)アクリル酸エステル共重合体;エチレン・(メタ)アクリル酸共重合体、エチレン・マレイン酸共重合体、エチレン・フマル酸共重合体、エチレン・クロトン酸共重合体等のエチレン・エチレン性不飽和酸共重合体;エチレン・酢酸ビニル共重合体、エチレン・プロピオン酸ビニル共重合体、エチレン・酪酸ビニル共重合体、エチレン・ステアリン酸ビニル共重合体等のエチレン・ビニルエステル共重合体;エチレン・スチレン共重合体等;(メタ)アクリル酸エステル(共)重合体等の不飽和カルボン酸エステル(共)重合体;エチレン・アクリル酸金属塩共重合体、エチレン・メタアクリル酸金属塩共重合体等のアイオノマー樹脂;ウレタン系樹脂;シリコーン系樹脂;アクリル酸系樹脂;メタアクリル酸系樹脂;環状オレフィン(共)重合体;α-オレフィン・芳香族ビニル化合物・芳香族ポリエン共重合体;エチレン・α-オレフィン・芳香族ビニル化合物;芳香族ポリエン共重合体;エチレン・芳香族ビニル化合物・芳香族ポリエン共重合体;スチレン系樹脂;アクリロニトリル・ブタジエン・スチレン共重合体;スチレン・共役ジエン共重合体;アクリロニトリル・スチレン共重合体;アクリロニトリル・エチレン・α-オレフィン・非共役ポリエン・スチレン共重合体;アクリロニトリル・エチレン・α-オレフィン・共役ポリエン・スチレン共重合体;メタアクリル酸・スチレン共重合体;エチレンテレフタレート樹脂;フッ素樹脂;ポリエステルカーボネート;ポリ塩化ビニル;ポリ塩化ビニリデン;ポリオレフィン系熱可塑性エラストマー;ポリスチレン系熱可塑性エラストマー;ポリウレタン系熱可塑性エラストマー;1,2-ポリブタジエン系熱可塑性エラストマー;トランスポリイソプレン系熱可塑性エラストマー;塩素化ポリエチレン系熱可塑性エラストマー;液晶性ポリエステル;ポリ乳酸等から選択される一種または二種以上を用いることができる。
エチレンおよび炭素数3~20のα-オレフィンからなるエチレン・α-オレフィン共重合体、低密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、エチレン・α-オレフィン・非共役ポリエン共重合体、エチレン・α-オレフィン・共役ポリエン共重合体、エチレン・不飽和無水カルボン酸共重合体、エチレン・α-オレフィン・不飽和無水カルボン酸共重合体、エチレン・エポキシ含有不飽和化合物共重合体、エチレン・α-オレフィン・エポキシ含有不飽和化合物共重合体、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸共重合体、エチレン・メタアクリル酸共重合体等のエチレン・不飽和カルボン酸共重合体から選択される一種または二種以上を用いることがより好ましい。
エチレンおよび炭素数3~20のα-オレフィンからなるエチレン・α-オレフィン共重合体、低密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、エチレン・α-オレフィン・非共役ポリエン共重合体、エチレン・α-オレフィン・共役ポリエン共重合体、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸共重合体、エチレン・メタアクリル酸共重合体等のエチレン・不飽和カルボン酸共重合体から選択される一種または二種以上を用いることがさらに好ましい。
これらの中でも、エチレン・α-オレフィン共重合体およびエチレン・酢酸ビニル共重合体から選択される少なくとも一種が特に好ましく使用される。なお本実施形態においては上述した樹脂は、単独で用いてもよいし、ブレンドして用いてもよい。
また、電子部品10の回路形成面10Aに存在するバンプ電極の高さをH[μm]とし、凹凸吸収性樹脂層30の厚みをd[μm]としたとき、H/dが1以下であることが好ましく、0.85以下であることがより好ましく、0.7以下であることがさらに好ましい。H/dが上記上限値以下であると、粘着性積層フィルム50の厚みをより薄くしつつ、凹凸吸収性をより良好にすることができる。
H/dの下限は特に限定されないが、例えば、0.01以上である。バンプ電極の高さは、一般的に2μm以上600μm以下である。
ここで、本発明者らの検討によれば、回路形成面の凹凸が大きいほど回路形成面を構成する回路が電気的に短絡しやすいことが明らかになった。そのため、バンプ電極の高さが好ましくは10μm以上、より好ましくは30μm以上、さらに好ましくは50μm以上、さらにより好ましくは80μm以上、特に好ましくは100μm以上のとき、本実施形態に係る電子装置の製造方法の効果をより一層効果的に得ることができる。
粘着性樹脂層40は、基材層20または凹凸吸収性樹脂層30の一方の面側に設けられる層であり、粘着性積層フィルム50を電子部品10の回路形成面10Aに貼り付ける際に、電子部品10の回路形成面10Aに接触して粘着する層である。
放射線架橋型粘着剤としては、紫外線架橋型粘着剤が好ましい。
また、(メタ)アクリル系共重合体を構成するコモノマーとしては、例えば、酢酸ビニル、(メタ)アクリルニトリル、スチレン、(メタ)アクリル酸、イタコン酸、(メタ)アクリルアマイド、メチロール(メタ)アクリルアマイド、無水マレイン酸等が挙げられる。これらのコモノマーは一種単独で用いてもよく、二種以上を併用して用いてもよい。
なお、(メタ)アクリル系重合体が、ポリマーの側鎖に炭素-炭素二重結合を有する放射線架橋型ポリマーである場合は、架橋性化合物を加えなくてもよい。
架橋剤の含有量は、粘着性樹脂層40の耐熱性や密着力とのバランスを向上させる観点から、(メタ)アクリル系重合体100質量部に対し、0.1質量部以上10質量部以下であることが好ましい。
粘着剤塗布液を塗布する方法としては、従来公知の塗布方法、例えば、ロールコーター法、リバースロールコーター法、グラビアロール法、バーコート法、コンマコーター法、ダイコーター法等が採用できる。塗布された粘着剤の乾燥条件には特に制限はないが、一般的には、80~200℃の温度範囲において、10秒~10分間乾燥することが好ましい。更に好ましくは、80~170℃において、15秒~5分間乾燥する。架橋剤と粘着剤との架橋反応を十分に促進させるために、粘着剤塗布液の乾燥が終了した後、40~80℃において5~300時間程度加熱してもよい。
まず、基材層20の一方の面に凹凸吸収性樹脂層30を押出しラミネート法によって形成する。次いで、凹凸吸収性樹脂層30上に粘着剤塗布液を塗布し乾燥させることによって、粘着性樹脂層40を形成し、粘着性積層フィルム50が得られる。
また、基材層20と凹凸吸収性樹脂層30とは共押出成形によって形成してもよいし、フィルム状の基材層20とフィルム状の凹凸吸収性樹脂層30とをラミネート(積層)して形成してもよい。
次に、本実施形態に係る電子装置の製造方法の各工程について説明する。
はじめに、回路形成面10Aを有し、かつ、ハーフダイシングされた電子部品10と、回路形成面10Aを保護するように電子部品10の回路形成面10Aに粘着性樹脂層40側が貼り付けられた粘着性積層フィルム50と、を備える構造体60を準備する。
粘着性積層フィルム50の粘着性樹脂層40上に貼り付ける電子部品10は一つであってもよいし、二つ以上であってもよい。
以下、構造体60の製造方法について説明する。
工程(A1)におけるハーフダイシングでは、切断にいたらないよう電子部品10の深さ方向の途中までダイシングブレードにより切り込みを入れる方式が好適に用いられる。例えば、電子部品10の厚み未満に切れ込みを入れる。または後述するステルスダイシングでもよい。
このステルスダイシングでは電子部品10が変質・脆化されるに留まり、電子部品10が複数に分断されるまでには至らない。後の工程で粘着性積層フィルム50の拡張によって電子部品10が分断されて複数の分断された電子部品10が得られる。
粘着性積層フィルム50に貼り付ける電子部品10としては回路形成面を有し、かつ、電磁波シールド性が求められる電子部品であれば特に限定されないが、例えば、半導体ウエハ、モールドウエハ、モールドパネル、モールドアレイパッケージ、半導体基板等が挙げられる。
また、半導体基板としては、例えば、シリコン基板、サファイア基板、ゲルマニウム基板、ゲルマニウム-ヒ素基板、ガリウム-リン基板、ガリウム-ヒ素-アルミニウム基板、ガリウム-ヒ素基板、タンタル酸リチウム基板等が挙げられる。
また、電極10Bは、電子装置を実装面に実装する際に、実装面に形成された電極に対して接合されて、電子装置と実装面(プリント基板等の実装面)との間の電気的接続を形成するものである。
電極10Bとしては、例えば、ボールバンプ、印刷バンプ、スタッドバンプ、めっきバンプ、ピラーバンプ等のバンプ電極が挙げられる。すなわち、電極10Bは、通常凸電極である。これらのバンプ電極は1種単独で用いてもよく2種以上を併用してもよい。
また、バンプ電極を構成する金属種は特に限定されず、例えば、銀、金、銅、錫、鉛、ビスマス及びこれらの合金等が挙げられる。これらの金属種は1種単独で用いてもよく2種以上を併用してもよい。
粘着性積層フィルム50に貼り付けられた状態で、電子部品10の回路形成面10Aとは反対側の面(以下、裏面とも呼ぶ。)をバックグラインドする。
ここで、バックグラインドするとは、電子部品10を割ったり、破損したりすることなく、所定の厚みまで薄化加工することを意味する。
電子部品10のバックグラインドは、公知の方法で行うことができる。例えば、研削機のチャックテーブル等に構造体60を固定し、電子部品10の裏面(回路非形成面)を研削する方法が挙げられる。
次いで、粘着性積層フィルム50に貼り付けられた状態で、バックグラインドを行った電子部品10をフルダイシングする。電子部品10のダイシングは、公知の方法で行うことができる。例えば、粘着性積層フィルム50を拡張することによって、ハーフダイシングされた電子部品10を分断することによって、電子部品10をフルダイシングすることができる。
また、本実施形態に係る電子装置の製造方法では、工程(B)において、ハーフダイシングされた電子部品10をバックグラインドしている際に、研削がハーフダイシングの切込みに達し、フルダイシングが完了する態様も、電子部品10をフルダイシングする工程(C)に含まれる。
次に、粘着性積層フィルム50に貼り付けられた状態で、個片化された電子部品10に対して電磁波シールド層70を形成する。
工程(D)では、例えば、図2(D)に示すように電子部品10における回路形成面10Aに対向する対向面および回路形成面10Aと対向面とを繋ぐ側面に対して電磁波シールド層70を形成する。
真空蒸着法としては、例えば、分子線エピタキシー法(MBE法)、物理気相成長法(PVD法)等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
CVD法としては、例えば、熱CVD法、触媒CVD法、光CVD法、プラズマCVD法、レーザーCVD法、エピタキシャルCVD法、アトミックレイヤーCVD法、有機金属CVD法、クロライドCVD法等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
これらの各種の乾式成膜法のなかでも、負荷温度を比較的低く抑えることができるという観点では、マグネトロンスパッタリング法、プラズマCVD等が好ましい。
電磁波シールド層70を構成する導電性成分は特に限定されないが、金属が好ましく、例えば、Mg、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Sb、W、Re、Ir、Pt、Au、Bi等の金属、これらの金属から選ばれる2種以上の金属を含んだ合金、酸化物(ITO(In 2O3-SnO2)、ATO(SnO2-Sb)、FTO(SnO2-F)等)等を用いることができる。これらは1種のみを用いてもよく2種以上を併用してもよい。
これらのなかでは、Au、Pt、Ag、Cu、Ni、Al及びFeのうちの1種又は2種以上を含む金属膜、ITO膜、ATO膜が好ましい。
前述した工程(D)において電磁波シールド層70を形成する際に、スパッタリング法や蒸着法により、凹凸吸収性樹脂層30が高温に加温されることがある。また電解メッキ法や無電解メッキ法においても、電磁波シールド層70をアニーリングする後工程によって、やはり凹凸吸収性樹脂層30が高温に曝されることがある。したがって、本実施形態に係る電子装置の製造方法において、工程(A)と工程(D)との間に、凹凸吸収性樹脂層30を架橋させることで、凹凸吸収性樹脂層30の耐熱性を向上させる工程(E)をさらに含むことが好ましい。これにより、工程(D)において粘着性積層フィルム50が高温に曝されても粘着性積層フィルム50の変形や溶融をより一層抑制することができる。工程(E)をおこなうタイミングは工程(A)と工程(D)との間であれば特に限定されず、どのタイミングでおこなってもよい。
ラジカル重合開始剤による架橋は、架橋性樹脂の架橋に用いられているラジカル重合開始剤を用いることができる。ラジカル重合開始剤としては、公知の熱ラジカル重合開始剤、光ラジカル重合開始剤およびこれらを併用することができる。
また、いずれの架橋方法においても凹凸吸収性樹脂層30に架橋助剤を配合して凹凸吸収性樹脂層30の架橋をおこなってもよい。
また、本実施形態に係る電子装置の製造方法において、工程(D)の後に電子部品10と粘着性積層フィルム50とを剥離する工程(F)をさらにおこなってもよい。この工程(F)をおこなうことで、粘着性積層フィルム50から電子部品10を剥離することができる。
電子部品10と粘着性積層フィルム50との剥離は、公知の方法で行うことができる。
こうすることにより、隣接する電子部品10間の間隔が拡大するため、粘着性積層フィルム50から電子部品10を剥離し易くなる。さらに、粘着性樹脂層40の面内方向の拡張によって生じる、電子部品10と粘着性樹脂層40とのずり応力により、電子部品10と粘着性樹脂層40との粘着力が低下するため、粘着性積層フィルム50から電子部品10を剥離し易くなる。
本実施形態に係る電子装置の製造方法において、工程(F)の前に粘着性樹脂層40に対して放射線を照射し、粘着性樹脂層40を架橋させることで、電子部品10に対する粘着性樹脂層40の粘着力を低下させる工程(G)をさらにおこなってもよい。工程(G)をおこなうタイミングは工程(A)と工程(F)との間であれば特に限定されず、どのタイミングでおこなってもよい。
工程(G)をおこなうことで、粘着性樹脂層40から電子部品10を容易に剥離し易くなる。また、粘着性樹脂層40を構成する粘着成分により電子部品10の表面が汚染されることを抑制することができる。
放射線は、例えば、粘着性積層フィルム50の粘着性樹脂層40側の面とは反対側の面から照射される。
本実施形態に係る電子装置の製造方法は、上記以外のその他の工程を有していてもよい。その他の工程としては、電子装置の製造方法において公知の工程を用いることができる。
例えば、バックグラインドする工程(B)後に、研削面(回路非形成面)に保護フィルムを張り付けてから、フィルムを硬化し、裏面保護層を形成させてもよい。
10A 回路形成面
10B 電極
20 基材層
30 凹凸吸収性樹脂層
40 粘着性樹脂層
50 粘着性積層フィルム
60 構造体
70 電磁波シールド層
100 電子部品
100A 回路形成面
110 バックグラインドテープ
120 ダイシングテープ
130 回路形成面保護用テープ
140 電磁波シールド層
150 下端部
160 粘着剤
Claims (15)
- 回路形成面を有し、かつ、ハーフダイシングされた電子部品と、基材層および粘着性樹脂層を有するとともに、前記回路形成面を保護するように前記電子部品の前記回路形成面に前記粘着性樹脂層側が貼り付けられた粘着性積層フィルムと、を備える構造体を準備する工程(A)と、
前記粘着性積層フィルムに貼り付けられた状態で、前記電子部品の前記回路形成面とは反対側の面をバックグラインドする工程(B)と、
前記粘着性積層フィルムに貼り付けられた状態で、前記電子部品をフルダイシングする工程(C)と、
前記粘着性積層フィルムに貼り付けられた状態で、個片化された前記電子部品に対して電磁波シールド層を形成する工程(D)と、
をこの順番に含み、
前記工程(A)、前記工程(B)、前記工程(C)および前記工程(D)において、前記粘着性積層フィルムとして同一の粘着性積層フィルムを使用し、
前記粘着性積層フィルムは、前記基材層と前記粘着性樹脂層との間に凹凸吸収性樹脂層 をさらに有し、
前記工程(A)と前記工程(D)との間に、前記凹凸吸収性樹脂層を架橋させることで 、前記凹凸吸収性樹脂層の耐熱性を向上させる工程(E)をさらに含む電子装置の製造方法。 - 回路形成面を有し、かつ、ハーフダイシングされた電子部品と、基材層および粘着性樹 脂層を有するとともに、前記回路形成面を保護するように前記電子部品の前記回路形成面 に前記粘着性樹脂層側が貼り付けられた粘着性積層フィルムと、を備える構造体を準備す る工程(A)と、
前記粘着性積層フィルムに貼り付けられた状態で、前記電子部品の前記回路形成面とは 反対側の面をバックグラインドする工程(B)と、
前記粘着性積層フィルムに貼り付けられた状態で、前記電子部品をフルダイシングする 工程(C)と、
前記粘着性積層フィルムに貼り付けられた状態で、個片化された前記電子部品に対して 電磁波シールド層を形成する工程(D)と、
をこの順番に含み、
前記工程(A)、前記工程(B)、前記工程(C)および前記工程(D)において、前 記粘着性積層フィルムとして同一の粘着性積層フィルムを使用し、
前記工程(C)では、前記粘着性積層フィルムを拡張することによって、前記ハーフダ イシングされた電子部品を分断する電子装置の製造方法。 - 請求項1または2に記載の電子装置の製造方法において、
前記工程(A)は、
回路形成面を有する電子部品をハーフダイシングし、次いで、ハーフダイシングされた前記電子部品の前記回路形成面に前記粘着性積層フィルムを貼り付ける工程(A1)、または、
回路形成面を有する電子部品の前記回路形成面に前記粘着性積層フィルムを貼り付け、次いで、前記粘着性積層フィルムに貼り付けられた前記電子部品をハーフダイシングする工程(A2)
を含む電子装置の製造方法。 - 請求項2に記載の電子装置の製造方法において、
前記粘着性積層フィルムは、前記基材層と前記粘着性樹脂層との間に凹凸吸収性樹脂層をさらに有する電子装置の製造方法。 - 請求項4に記載の電子装置の製造方法において、
前記工程(A)と前記工程(D)との間に、前記凹凸吸収性樹脂層を架橋させることで、前記凹凸吸収性樹脂層の耐熱性を向上させる工程(E)をさらに含む電子装置の製造方法。 - 請求項1、4または5に記載の電子装置の製造方法において、
前記凹凸吸収性樹脂層が架橋性樹脂を含む電子装置の製造方法。 - 請求項1および4乃至6のいずれか1項に記載の電子装置の製造方法において、
前記凹凸吸収性樹脂層の厚みが10μm以上1000μm以下である電子装置の製造方法。 - 請求項1乃至7のいずれか一項に記載の電子装置の製造方法において、
前記工程(D)の後に前記電子部品と前記粘着性積層フィルムとを剥離する工程(F)をさらに含む電子装置の製造方法。 - 請求項8に記載の電子装置の製造方法において、
前記工程(F)では、前記粘着性積層フィルムにおける前記電子部品が貼り付けられた領域をフィルムの面内方向に拡張させて、隣接する前記電子部品間の間隔を拡大させた状態で、前記粘着性積層フィルムから前記電子部品を剥離する電子装置の製造方法。 - 請求項1および4乃至7のいずれか一項に記載の電子装置の製造方法において、
前記電子部品の前記回路形成面はバンプ電極を含む電子装置の製造方法。 - 請求項10に記載の電子装置の製造方法において、
前記バンプ電極の高さをH[μm]とし、前記凹凸吸収性樹脂層の厚みをd[μm]としたとき、H/dが0.01以上1以下である電子装置の製造方法。 - 請求項1乃至11のいずれか一項に記載の電子装置の製造方法において、
前記工程(D)では、スパッタリング法、蒸着法、スプレーコーティング法、電解メッキ法および無電解メッキ法から選択される少なくとも一種の方法を用いて前記電子部品に対して前記電磁波シールド層を形成する電子装置の製造方法。 - 請求項1乃至12のいずれか一項に記載の電子装置の製造方法において、
前記工程(D)では、少なくとも前記電子部品における前記回路形成面に対向する対向面および前記回路形成面と前記対向面とを繋ぐ側面に対して前記電磁波シールド層を形成する電子装置の製造方法。 - 請求項1乃至13のいずれか一項に記載の電子装置の製造方法において、
前記基材層を構成する樹脂がポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリイミドからなる群から選択される一種または二種以上を含む電子装置の製造方法。 - 請求項1乃至14のいずれか一項に記載の電子装置の製造方法において、
前記粘着性樹脂層を構成する粘着剤が(メタ)アクリル系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、オレフィン系粘着剤およびスチレン系粘着剤から選択される一種または二種以上を含む電子装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175939 | 2018-09-20 | ||
JP2018175939 | 2018-09-20 | ||
PCT/JP2019/035524 WO2020059572A1 (ja) | 2018-09-20 | 2019-09-10 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020059572A1 JPWO2020059572A1 (ja) | 2021-05-13 |
JP7146931B2 true JP7146931B2 (ja) | 2022-10-04 |
Family
ID=69887447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020548371A Active JP7146931B2 (ja) | 2018-09-20 | 2019-09-10 | 電子装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7146931B2 (ja) |
WO (1) | WO2020059572A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7487519B2 (ja) | 2020-03-27 | 2024-05-21 | 株式会社レゾナック | 半導体パッケージの製造方法 |
JP7374039B2 (ja) | 2020-03-30 | 2023-11-06 | 三井化学東セロ株式会社 | 電子装置の製造方法 |
JP7464706B2 (ja) * | 2020-05-22 | 2024-04-09 | 三井化学東セロ株式会社 | 電子装置の製造方法 |
KR20230155529A (ko) * | 2021-04-20 | 2023-11-10 | 미쓰이 가가쿠 토세로 가부시키가이샤 | 점착성 수지 필름 및 전자 장치의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179005A (ja) | 2001-12-13 | 2003-06-27 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
JP2008016606A (ja) | 2006-07-05 | 2008-01-24 | Fujikura Ltd | 半導体装置及びその製造方法 |
JP2015218287A (ja) | 2014-05-19 | 2015-12-07 | 古河電気工業株式会社 | 薄膜研削用粘接着フィルム一体型表面保護テープおよび半導体チップの製造方法 |
WO2018092446A1 (ja) | 2016-11-17 | 2018-05-24 | リンテック株式会社 | 半導体加工用粘着シート |
WO2018143014A1 (ja) | 2017-02-02 | 2018-08-09 | 日立化成株式会社 | 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム |
-
2019
- 2019-09-10 WO PCT/JP2019/035524 patent/WO2020059572A1/ja active Application Filing
- 2019-09-10 JP JP2020548371A patent/JP7146931B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179005A (ja) | 2001-12-13 | 2003-06-27 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
JP2008016606A (ja) | 2006-07-05 | 2008-01-24 | Fujikura Ltd | 半導体装置及びその製造方法 |
JP2015218287A (ja) | 2014-05-19 | 2015-12-07 | 古河電気工業株式会社 | 薄膜研削用粘接着フィルム一体型表面保護テープおよび半導体チップの製造方法 |
WO2018092446A1 (ja) | 2016-11-17 | 2018-05-24 | リンテック株式会社 | 半導体加工用粘着シート |
WO2018143014A1 (ja) | 2017-02-02 | 2018-08-09 | 日立化成株式会社 | 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム |
Also Published As
Publication number | Publication date |
---|---|
TW202024264A (zh) | 2020-07-01 |
WO2020059572A1 (ja) | 2020-03-26 |
JPWO2020059572A1 (ja) | 2021-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7069168B2 (ja) | 電子装置の製造方法 | |
JP7146931B2 (ja) | 電子装置の製造方法 | |
JP6893558B2 (ja) | 電子装置の製造方法 | |
KR20170061126A (ko) | 반도체 웨이퍼 가공용 시트용 기재, 반도체 웨이퍼 가공용 시트 및 반도체 장치의 제조 방법 | |
JP7049797B2 (ja) | 粘着性フィルム | |
JP6803498B1 (ja) | 電子装置の製造方法 | |
JP6670372B2 (ja) | 半導体装置製造用粘着性フィルムおよび半導体装置の製造方法 | |
JP7285068B2 (ja) | 電子装置の製造方法 | |
TWI837178B (zh) | 電子裝置的製造方法 | |
JP7464706B2 (ja) | 電子装置の製造方法 | |
JP7049796B2 (ja) | 粘着性フィルム | |
TWI838485B (zh) | 電子裝置的製造方法 | |
JP7374039B2 (ja) | 電子装置の製造方法 | |
WO2021157441A1 (ja) | 電子装置の製造方法 | |
JP7158567B2 (ja) | 電子装置の製造方法 | |
WO2022224900A1 (ja) | 粘着性樹脂フィルムおよび電子装置の製造方法 | |
JP2023108372A (ja) | 電子装置の製造方法および粘着性フィルム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7146931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |