JP6893558B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP6893558B2
JP6893558B2 JP2019530968A JP2019530968A JP6893558B2 JP 6893558 B2 JP6893558 B2 JP 6893558B2 JP 2019530968 A JP2019530968 A JP 2019530968A JP 2019530968 A JP2019530968 A JP 2019530968A JP 6893558 B2 JP6893558 B2 JP 6893558B2
Authority
JP
Japan
Prior art keywords
manufacturing
electronic device
adhesive
resin layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019530968A
Other languages
English (en)
Other versions
JPWO2019017225A1 (ja
Inventor
崇 畦▲崎▼
崇 畦▲崎▼
鎌田 潤
潤 鎌田
哲光 森本
哲光 森本
木下 仁
仁 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Tohcello Inc
Original Assignee
Mitsui Chemicals Tohcello Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Tohcello Inc filed Critical Mitsui Chemicals Tohcello Inc
Publication of JPWO2019017225A1 publication Critical patent/JPWO2019017225A1/ja
Application granted granted Critical
Publication of JP6893558B2 publication Critical patent/JP6893558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073Shielding materials
    • H05K9/0081Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Dicing (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子装置の製造方法に関する。
電子装置の製造工程では、電子部品に電磁波シールド性を付与するために、電子部品の回路形成面を保護フィルム等で保護した状態で電子部品の表面に電磁波シールド層を形成する工程をおこなう場合がある。こうすることで、電子部品に電磁波シールド性を付与でき、電子部品から発生する電磁波ノイズを遮断することができる。これにより、電子部品が周辺の他の電子部品に悪影響を与えることを抑制することができる。
このような電子部品の電磁波シールド性に関する技術としては、例えば、特許文献1(国際公開第2010/029819号パンフレット)に記載のものが挙げられる。
国際公開第2010/029819号パンフレット
本発明者らの検討によれば、電子部品の回路形成面を保護フィルムで保護した状態で電子部品の表面に電磁波シールド層を形成する際に、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に入り込んで回路に付着し、その結果、回路が電気的に短絡してしまう場合があるという課題を見出した。また、回路形成面の凹凸が大きいほど回路形成面を構成する回路が電気的に短絡しやすかった。特に、電子部品の回路形成面上に、バンプ電極が形成された電子部品を用いる場合、回路形成面を構成する回路が電気的に短絡しやすい傾向にあった。
すなわち、本発明者らは、電磁波シールド性を有する電子装置の製造方法には、電子部品の回路形成面の電気的な短絡を抑制しながら、電子部品に電磁波シールド性を付与するという観点において、改善の余地があることを見出した。
本発明は上記事情に鑑みてなされたものであり、回路形成面の電気的な短絡が抑制され、かつ、電磁波シールド性を有する電子装置を安定的に得ることが可能な電子装置の製造方法を提供するものである。
本発明者らは、上記課題を達成するために鋭意検討を重ねた。その結果、電子部品の回路形成面を保護するフィルムとして、基材層、凹凸吸収性樹脂層および粘着性樹脂層をこの順番に有する粘着性積層フィルムを使用することにより、回路形成面の電気的な短絡を抑制でき、電磁波シールド性を有する電子装置を安定的に得ることができることを見出して、本発明を完成させた。
本発明によれば、以下に示す電子装置の製造方法が提供される。
[1]
回路形成面を有する電子部品と、基材層、凹凸吸収性樹脂層および粘着性樹脂層をこの順番に有するとともに、上記回路形成面を保護するように上記電子部品の上記回路形成面に上記粘着性樹脂層側が貼り付けられた粘着性積層フィルムと、を備える構造体を準備する工程(A)と、
上記粘着性積層フィルムに貼り付けられた状態で、上記電子部品に対して電磁波シールド層を形成する工程(B)と、
を含み、上記工程(A)と上記工程(B)との間に、上記凹凸吸収性樹脂層を架橋させることで、上記凹凸吸収性樹脂層の耐熱性を向上させる工程(C)をさらに含む、電子装置の製造方法。

上記[1]に記載の電子装置の製造方法において、
上記工程(B)の後に上記電子部品と上記粘着性積層フィルムとを剥離する工程(D)をさらに含む電子装置の製造方法。

上記[]に記載の電子装置の製造方法において、
上記工程(D)では、上記粘着性積層フィルムにおける上記電子部品が貼り付けられた領域をフィルムの面内方向に拡張させて、隣接する上記電子部品間の間隔を拡大させた状態で、上記粘着性積層フィルムから上記電子部品を剥離する電子装置の製造方法。

上記[]または[]に記載の電子装置の製造方法において、
上記粘着性樹脂層は放射線架橋型粘着剤を含み、
上記工程(D)の前に、上記粘着性樹脂層に対して放射線を照射して上記粘着性樹脂層を架橋させる工程(E)をさらに含む電子装置の製造方法。

上記[1]乃至[]のいずれか一つに記載の電子装置の製造方法において、
上記電子部品の上記回路形成面はバンプ電極を含む電子装置の製造方法。

上記[]に記載の電子装置の製造方法において、
上記バンプ電極の高さをH[μm]とし、上記凹凸吸収性樹脂層の厚みをd[μm]としたとき、H/dが0.01以上1以下である電子装置の製造方法。

上記[1]乃至[]のいずれか一つに記載の電子装置の製造方法において、
上記凹凸吸収性樹脂層の厚みが10μm以上1000μm以下である電子装置の製造方法。

上記[1]乃至[]のいずれか一つに記載の電子装置の製造方法において、
上記工程(B)では、スパッタリング法、蒸着法、スプレーコーティング法、電解メッキ法および無電解メッキ法から選択される少なくとも一種の方法を用いて上記電子部品に対して上記電磁波シールド層を形成する電子装置の製造方法。

上記[1]乃至[]のいずれか一つに記載の電子装置の製造方法において、
上記工程(B)では、少なくとも上記電子部品における上記回路形成面に対向する対向面および上記回路形成面と上記対向面とを繋ぐ側面に対して上記電磁波シールド層を形成する電子装置の製造方法。
[1
上記[1]乃至[]のいずれか一つに記載の電子装置の製造方法において、
上記凹凸吸収性樹脂層が架橋性樹脂を含む電子装置の製造方法。
[1
上記[1]乃至[1]のいずれか一つに記載の電子装置の製造方法において、
上記基材層を構成する樹脂がポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリイミドからなる群から選択される一種または二種以上を含む電子装置の製造方法。
[1
上記[1]乃至[1]のいずれか一つに記載の電子装置の製造方法において、
上記粘着性樹脂層を構成する粘着剤が(メタ)アクリル系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、オレフィン系粘着剤およびスチレン系粘着剤から選択される一種または二種以上を含む電子装置の製造方法。
本発明によれば、回路形成面の電気的な短絡が抑制され、かつ、電磁波シールド性を有する電子装置を安定的に得ることが可能である。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本発明に係る電子装置の製造方法の一例を示すフロー図である。 本発明に係る電子装置の製造方法の一例を示すフロー図である。 本発明に係る電子装置の製造方法の一例を示すフロー図である。 本発明に係る実施形態の電子装置の製造方法の一例を模式的に示した断面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には共通の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは一致していない。また、数値範囲の「A〜B」は特に断りがなければ、A以上B以下を表す。また、本実施形態において、「(メタ)アクリル」とは、アクリル、メタクリルまたはアクリルおよびメタクリルの両方を意味する。
図1〜3は、本発明に係る電子装置の製造方法の一例を示すフロー図である。図4は、本発明に係る実施形態の電子装置の製造方法の一例を模式的に示した断面図である。
本実施形態に係る電子装置の製造方法は、以下の2つの工程を少なくとも備えている。
(A)回路形成面10Aを有する電子部品10と、基材層20、凹凸吸収性樹脂層30および粘着性樹脂層40をこの順番に有するとともに、回路形成面10Aを保護するように電子部品10の回路形成面10Aに粘着性樹脂層40側が貼り付けられた粘着性積層フィルム50と、を備える構造体60を準備する工程
(B)粘着性積層フィルム50に貼り付けられた状態で、電子部品10に対して電磁波シールド層70を形成する工程
前述したように、本発明者らの検討によれば、電子部品の回路形成面を保護フィルムで保護した状態で電子部品の表面に電磁波シールド層を形成する際に、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に入り込んで回路に付着し、その結果、回路が電気的に短絡してしまう場合があるという課題を見出した。また、回路形成面の凹凸が大きいほど回路形成面を構成する回路が電気的に短絡しやすかった。特に、電子部品の回路形成面上に、バンプ電極が形成された電子部品を用いる場合、回路形成面を構成する回路が電気的に短絡しやすい傾向にあった。
すなわち、本発明者らは、電磁波シールド性を有する電子装置の製造方法には、電子部品の回路形成面の電気的な短絡を抑制しながら、電子部品に電磁波シールド性を付与するという観点において、改善の余地があることを見出した。
本発明者らは、上記課題を達成するために鋭意検討を重ねた。その結果、電子部品と保護フィルムとの間の密着性が不十分である場合、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に入り込みやすく、回路の導通不良を引き起こしやすいことを知見した。
特に、回路形成面にバンプ電極等の比較的大きな凹凸が形成された電子部品を使用する場合、電子部品の回路形成面の凹凸に対する保護フィルムの追従性が不十分になりやすいため、電子部品と保護フィルムとの間の密着性が不十分になりやすい。その結果、電磁波シールド層を形成するための導電性成分が電子部品の回路形成面に浸入し易くなり、回路形成面を構成する回路の導通不良が起こりやすくなることを知見した。
本発明者らは、上記知見をもとにさらに検討を重ねた。その結果、電子部品10の回路形成面10Aを保護するフィルムとして、基材層20、凹凸吸収性樹脂層30および粘着性樹脂層40をこの順番に有する粘着性積層フィルム50を使用することにより、回路形成面10Aの電気的な短絡を抑制でき、電磁波シールド性を有する電子装置を安定的に得ることができることを見出した。
粘着性積層フィルム50が凹凸吸収性樹脂層30を有することで、粘着性積層フィルム50が電子部品10の回路形成面10Aに追従し易くなり、粘着性積層フィルム50と電子部品10の回路形成面10Aとの間の密着性を良好にできる。これにより、電子部品10の表面に電磁波シールド層70を形成する際に、電磁波シールド層70を形成するための導電性成分が電子部品10の回路形成面10Aに入り込むことを抑制でき、その結果、回路形成面10Aを構成する回路の電気的な短絡を抑制することができる。
以上のように、本実施形態に係る電子装置の製造方法によれば、回路形成面の電気的な短絡が抑制され、かつ、電磁波シールド性を有する電子装置を安定的に得ることが可能となる。
1.粘着性積層フィルム
以下、本実施形態に係る電子装置の製造方法で用いる粘着性積層フィルム50について説明する。
<基材層>
基材層20は、粘着性積層フィルム50の取り扱い性や機械的特性、耐熱性等の特性をより良好にすることを目的として設けられる層である。
基材層20は特に限定されないが、例えば、樹脂フィルムが挙げられる。
基材層20を構成する樹脂としては、公知の熱可塑性樹脂を用いることができる。例えば、ポリエチレン、ポリプロピレン、ポリ(4−メチル−1−ペンテン)、ポリ(1−ブテン)等のポリオレフィン;ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル;ナイロン−6、ナイロン−66、ポリメタキシレンアジパミド等のポリアミド;ポリアクリレート;ポリメタアクリレート;ポリ塩化ビニル;ポリイミド;ポリエーテルイミド;ポリアミドイミド;エチレン・酢酸ビニル共重合体;ポリアクリロニトリル;ポリカーボネート;ポリスチレン;アイオノマー;ポリスルホン;ポリエーテルスルホン;ポリエーテルエーテルケトン;ポリフェニレンスルフィド;ポリフェニレンエーテル;ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート等のエラストマー;等から選択される一種または二種以上を挙げることができる。
これらの中でも、透明性を良好にする観点から、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアミド、ポリイミド、エチレン・酢酸ビニル共重合体、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、およびポリブチレンテレフタレートから選択される一種または二種以上が好ましく、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレートおよびポリイミドから選択される一種または二種以上がより好ましい。
また、粘着性積層フィルム50の柔軟性や伸縮性等の特性と耐熱性とのバランスを向上させる観点から、基材層20を構成する樹脂としては、ポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、およびポリブチレンテレフタレート等から選択される一種または二種以上がさらに好ましい。これにより、粘着性積層フィルム50の伸縮性や柔軟性が向上し、工程(B)の後に電子部品10と粘着性積層フィルム50とを剥離する際に粘着性積層フィルム50を面内方向に拡張させることがより一層容易になり、粘着性積層フィルム50から電子部品10を剥離し易くなる。
基材層20の融点は100℃以上であることが好ましく、120℃以上であることがより好ましい。融点上限は特に限定されず、加工性等を鑑みて選択すればよいが、工程(D)における粘着性積層フィルム50の拡張性を良好にする観点からは、300℃以下であってもよく、また250℃以下であってよい。
このような基材層20を用いると、工程(B)において粘着性積層フィルム50が高温に曝されても粘着性積層フィルム50の変形や溶融をより一層抑制することができる。
基材層20は、単層であっても、二種以上の層であってもよい。
また、基材層20を形成するために使用する樹脂フィルムの形態としては、延伸フィルムであってもよいし、一軸方向または二軸方向に延伸したフィルムであってもよい。
基材層20の厚さは、良好なフィルム特性を得る観点から、好ましくは10μm以上500μm以下、より好ましくは20μm以上300μm以下、さらに好ましくは25μm以上250μm以下である。
基材層20は他の層との接着性を改良するために、表面処理を行ってもよい。具体的には、コロナ処理、プラズマ処理、アンダーコート処理、プライマーコート処理等を行ってもよい。
<凹凸吸収性樹脂層>
凹凸吸収性樹脂層30は、粘着性積層フィルム50の回路形成面10Aへの追従性を良好にし、回路形成面10Aと粘着性積層フィルム50との密着性を良好にすることを目的として設けられる層である。
凹凸吸収性樹脂層30を備えることで、粘着性積層フィルム50全体の凹凸吸収性が向上し、電子部品10の回路形成面10Aの凹凸に追従し、電子部品10の回路形成面10Aと粘着性積層フィルム50との密着性を向上させることができる。これにより、電子部品10の回路形成面10Aの凹凸を追従し易くなり、粘着性積層フィルム50と電子部品10の回路形成面10Aとの間の隙間をより小さくでき、電子部品10の表面に電磁波シールド層70を形成する際に、電磁波シールド層70を形成するための導電性成分が電子部品10の回路形成面10Aに入り込むことを抑制できる。
凹凸吸収性樹脂層30を構成する樹脂は、凹凸吸収性を示すものであれば特に限定されないが、例えば、ポリオレフィン系樹脂、ポリスチレン系樹脂、および(メタ)アクリル系樹脂からなる群から選択される一種または二種以上が挙げられる。
また、凹凸吸収性樹脂層30は架橋性樹脂を含むことが好ましい。凹凸吸収性樹脂層30が架橋性樹脂を含むことにより、工程(B)の前に凹凸吸収性樹脂層30を架橋して耐熱性を向上させることが可能となり、その結果、工程(B)において粘着性積層フィルム50が高温に曝されても粘着性積層フィルム50の変形や溶融をより一層抑制することができる。
本実施形態に係る架橋性樹脂としては凹凸吸収性樹脂層30を形成でき、かつ、熱や光等の外部刺激によって架橋して耐熱性が向上する樹脂であれば特に限定されないが、例えば、エチレンおよび炭素数3〜20のα−オレフィンとを含むエチレン・α−オレフィン共重合体、高密度エチレン系樹脂、低密度エチレン系樹脂、中密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、プロピレン(共)重合体、1−ブテン(共)重合体、4−メチルペンテン−1(共)重合体、エチレン・環状オレフィン共重合体、エチレン・α−オレフィン・環状オレフィン共重合体、エチレン・α−オレフィン・非共役ポリエン共重合体、エチレン・α−オレフィン・共役ポリエン共重合体、エチレン・芳香族ビニル共重合体、エチレン・α−オレフィン・芳香族ビニル共重合体等のオレフィン系樹脂;エチレン・不飽和無水カルボン酸共重合体、エチレン・α−オレフィン・不飽和無水カルボン酸共重合体等のエチレン・無水カルボン酸系共重合体;エチレン・エポキシ含有不飽和化合物共重合体、エチレン・α−オレフィン・エポキシ含有不飽和化合物共重合体等のエチレン・エポキシ系共重合体;エチレン・(メタ)アクリル酸エチル共重合体、エチレン・(メタ)アクリル酸メチル共重合体、エチレン・(メタ)アクリル酸プロピル共重合体、エチレン・(メタ)アクリル酸ブチル共重合体、エチレン・(メタ)アクリル酸ヘキシル共重合体、エチレン・(メタ)アクリル酸−2−ヒドロキシエチル共重合体、エチレン・(メタ)アクリル酸−2−ヒドロキシプロピル共重合体、エチレン・(メタ)アクリル酸グリシジル共重合体等のエチレン・(メタ)アクリル酸エステル共重合体;エチレン・(メタ)アクリル酸共重合体、エチレン・マレイン酸共重合体、エチレン・フマル酸共重合体、エチレン・クロトン酸共重合体等のエチレン・エチレン性不飽和酸共重合体;エチレン・酢酸ビニル共重合体、エチレン・プロピオン酸ビニル共重合体、エチレン・酪酸ビニル共重合体、エチレン・ステアリン酸ビニル共重合体等のエチレン・ビニルエステル共重合体;エチレン・スチレン共重合体等;(メタ)アクリル酸エステル(共)重合体等の不飽和カルボン酸エステル(共)重合体;エチレン・アクリル酸金属塩共重合体、エチレン・メタアクリル酸金属塩共重合体等のアイオノマー樹脂;ウレタン系樹脂;シリコーン系樹脂;アクリル酸系樹脂;メタアクリル酸系樹脂;環状オレフィン(共)重合体;α−オレフィン・芳香族ビニル化合物・芳香族ポリエン共重合体;エチレン・α−オレフィン・芳香族ビニル化合物;芳香族ポリエン共重合体;エチレン・芳香族ビニル化合物・芳香族ポリエン共重合体;スチレン系樹脂;アクリロニトリル・ブタジエン・スチレン共重合体;スチレン・共役ジエン共重合体;アクリロニトリル・スチレン共重合体;アクリロニトリル・エチレン・α−オレフィン・非共役ポリエン・スチレン共重合体;アクリロニトリル・エチレン・α−オレフィン・共役ポリエン・スチレン共重合体;メタアクリル酸・スチレン共重合体;エチレンテレフタレート樹脂;フッ素樹脂;ポリエステルカーボネート;ポリ塩化ビニル;ポリ塩化ビニリデン;ポリオレフィン系熱可塑性エラストマー;ポリスチレン系熱可塑性エラストマー;ポリウレタン系熱可塑性エラストマー;1,2−ポリブタジエン系熱可塑性エラストマー;トランスポリイソプレン系熱可塑性エラストマー;塩素化ポリエチレン系熱可塑性エラストマー;液晶性ポリエステル;ポリ乳酸等から選択される一種または二種以上を用いることができる。
これらの中でも、有機過酸化物等の架橋剤による架橋が容易であることから、エチレンおよび炭素数3〜20のα−オレフィンからなるエチレン・α−オレフィン共重合体、低密度エチレン系樹脂、中密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、エチレン・環状オレフィン共重合体、エチレン・α−オレフィン・環状オレフィン共重合体、エチレン・α−オレフィン・非共役ポリエン共重合体、エチレン・α−オレフィン・共役ポリエン共重合体、エチレン・芳香族ビニル共重合体、エチレン・α−オレフィン・芳香族ビニル共重合体等のオレフィン系樹脂、エチレン・不飽和無水カルボン酸共重合体、エチレン・α−オレフィン・不飽和無水カルボン酸共重合体、エチレン・エポキシ含有不飽和化合物共重合体、エチレン・α−オレフィン・エポキシ含有不飽和化合物共重合体、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸共重合体、エチレン・メタアクリル酸共重合体等のエチレン・不飽和カルボン酸共重合体、1,2−ポリブタジエン系熱可塑性エラストマーから選択される一種または二種以上を用いることが好ましい。
エチレンおよび炭素数3〜20のα−オレフィンからなるエチレン・α−オレフィン共重合体、低密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、エチレン・α−オレフィン・非共役ポリエン共重合体、エチレン・α−オレフィン・共役ポリエン共重合体、エチレン・不飽和無水カルボン酸共重合体、エチレン・α−オレフィン・不飽和無水カルボン酸共重合体、エチレン・エポキシ含有不飽和化合物共重合体、エチレン・α−オレフィン・エポキシ含有不飽和化合物共重合体、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸共重合体、エチレン・メタアクリル酸共重合体等のエチレン・不飽和カルボン酸共重合体から選択される一種または二種以上を用いることがより好ましい。
エチレンおよび炭素数3〜20のα−オレフィンからなるエチレン・α−オレフィン共重合体、低密度エチレン系樹脂、超低密度エチレン系樹脂、直鎖状低密度ポリエチレン(LLDPE)系樹脂、エチレン・α−オレフィン・非共役ポリエン共重合体、エチレン・α−オレフィン・共役ポリエン共重合体、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸共重合体、エチレン・メタアクリル酸共重合体等のエチレン・不飽和カルボン酸共重合体から選択される一種または二種以上を用いることがさらに好ましい。
これらの中でも、エチレン・α−オレフィン共重合体およびエチレン・酢酸ビニル共重合体から選択される少なくとも一種が特に好ましく使用される。なお本実施形態においては上述した樹脂は、単独で用いてもよいし、ブレンドして用いてもよい。
本実施形態における架橋性樹脂として用いられる、エチレンおよび炭素数3〜20のα−オレフィンからなるエチレン・α−オレフィン共重合体のα−オレフィンとしては、通常、炭素数3〜20のα−オレフィンを1種類単独でまたは2種類以上を組み合わせて用いることができる。中でも好ましいのは、炭素数が10以下であるα−オレフィンであり、とくに好ましいのは炭素数が3〜8のα−オレフィンである。このようなα−オレフィンとしては、例えば、プロピレン、1−ブテン、1−ペンテン、1−ヘキセン、3−メチル−1−ブテン、3,3−ジメチル−1−ブテン、4−メチル−1−ペンテン、1−オクテン、1−デセン、1−ドデセン等を挙げることができる。これらの中でも、入手の容易さからプロピレン、1−ブテン、1−ペンテン、1−ヘキセン、4−メチル−1−ペンテンおよび1−オクテンが好ましい。なお、エチレン・α−オレフィン共重合体はランダム共重合体であっても、ブロック共重合体であってもよいが、柔軟性の観点からランダム共重合体が好ましい。
凹凸吸収性樹脂層30の厚さは、電子部品10の回路形成面10Aの凹凸を埋め込むことができる厚さであれば、特に制限されないが、例えば、10μm以上1000μm以下であることが好ましく、20μm以上900μm以下であることがより好ましく、30μm以上800μm以下であることがさらに好ましく、50μm以上700μm以下であることが特に好ましい。
ここで、電子部品の回路形成面がバンプ電極を含む場合は、電子部品の表面に電磁波シールド層を形成する際に、回路形成面を構成する回路が電気的に短絡しやすい傾向にある。しかし、本実施形態に係る粘着性積層フィルム50を用いることによって、回路形成面10Aにバンプ電極を含む電子部品10に対しても電気的な短絡を抑制することが可能となる。
また、電子部品10の回路形成面10Aに存在するバンプ電極の高さをH[μm]とし、凹凸吸収性樹脂層30の厚みをd[μm]としたとき、H/dが1以下であることが好ましく、0.85以下であることがより好ましく、0.7以下であることがさらに好ましい。H/dが上記上限値以下であると、粘着性積層フィルム50の厚みをより薄くしつつ、凹凸吸収性をより良好にすることができる。
H/dの下限は特に限定されないが、例えば、0.01以上であり、好ましくは0.1以上であり、さらに好ましくは0.3以上である。バンプ電極の高さは、一般的に2μm以上600μm以下である。
ここで、本発明者らの検討によれば、回路形成面の凹凸が大きいほど回路形成面を構成する回路が電気的に短絡しやすいことが明らかになった。そのため、バンプ電極の高さが好ましくは10μm以上、より好ましくは30μm以上、さらに好ましくは50μm以上、さらにより好ましくは80μm以上、特に好ましくは100μm以上のとき、本実施形態に係る電子装置の製造方法の効果をより一層効果的に得ることができる。
<粘着性樹脂層>
粘着性樹脂層40は、凹凸吸収性樹脂層30の一方の面側に設けられる層であり、粘着性積層フィルム50を電子部品10の回路形成面10Aに貼り付ける際に、電子部品10の回路形成面10Aに接触して粘着する層である。
粘着性樹脂層40を構成する粘着剤は、(メタ)アクリル系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、オレフィン系粘着剤、スチレン系粘着剤等が挙げられる。これらの中でも、接着力の調整を容易にできる点等から、(メタ)アクリル系重合体をベースポリマーとする(メタ)アクリル系粘着剤が好ましい。
また、粘着性樹脂層40を構成する粘着剤としては、放射線により粘着力を低下させる放射線架橋型粘着剤を用いることもできる。放射線架橋型粘着剤により構成された粘着性樹脂層40は、放射線の照射により架橋して粘着力が著しく減少するため、後述する電子部品10と粘着性積層フィルム50とを剥離する工程(D)において、粘着性樹脂層40から電子部品10を剥離し易くなる。放射線としては、紫外線、電子線、赤外線等が挙げられる。
放射線架橋型粘着剤としては、紫外線架橋型粘着剤が好ましい。
(メタ)アクリル系粘着剤に含まれる(メタ)アクリル系重合体としては、例えば、(メタ)アクリル酸エステル化合物の単独重合体、(メタ)アクリル酸エステル化合物とコモノマーとの共重合体等が挙げられる。(メタ)アクリル酸エステル化合物としては、例えば、メチル(メタ)アクリレート、エチル(メタ)アクリレート、ブチル(メタ)アクリレート、2−エチルヘキシル(メタ)アクリレート、ヒドロキシエチル(メタ)アクリレート、ヒドロキシプロピル(メタ)アクリレート、ジメチルアミノエチル(メタ)アクリレート、グリシジル(メタ)アクリレート等が挙げられる。これらの(メタ)アクリル酸エステル化合物は一種単独で用いてもよく、二種以上を併用して用いてもよい。
また、(メタ)アクリル系共重合体を構成するコモノマーとしては、例えば、酢酸ビニル、(メタ)アクリルニトリル、スチレン、(メタ)アクリル酸、イタコン酸、(メタ)アクリルアマイド、メチロール(メタ)アクリルアマイド、無水マレイン酸等が挙げられる。これらのコモノマーは一種単独で用いてもよく、二種以上を併用して用いてもよい。
放射線架橋型粘着剤は、例えば、上記(メタ)アクリル系重合体と、架橋性化合物(炭素−炭素二重結合を有する成分)と、光重合開始剤または熱重合開始剤と、を含む。
架橋性化合物としては、例えば、分子中に炭素−炭素二重結合を有し、ラジカル重合により架橋可能なモノマー、オリゴマーまたはポリマー等が挙げられる。このような架橋性化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、テトラエチレングリコールジ(メタ)アクリレート、1,6−ヘキサンジオールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート等の(メタ)アクリル酸と多価アルコールとのエステル;エステル(メタ)アクリレートオリゴマー;2−プロペニルジ−3−ブテニルシアヌレート、2−ヒドロキシエチルビス(2−(メタ)アクリロキシエチル)イソシアヌレート、トリス(2−メタクリロキシエチル)イソシアヌレート等のイソシアヌレートまたはイソシアヌレート化合物等が挙げられる。
なお、(メタ)アクリル系重合体が、ポリマーの側鎖に炭素−炭素二重結合を有する放射線架橋型ポリマーである場合は、架橋性化合物を加えなくてもよい。
架橋性化合物の含有量は、(メタ)アクリル系重合体100質量部に対して5〜900質量部が好ましく、5〜100質量部がより好ましく、10〜50質量部がさらに好ましい。架橋性化合物の含有量が上記範囲であることにより、上記範囲よりも少ない場合に比べて粘着力の調整がし易くなり、上記範囲よりも多い場合に比べて、熱や光に対する感度が高すぎることによる保存安定性の低下が起こりにくい。
光重合開始剤としては、放射線を照射することにより開裂しラジカルを生成する化合物であればよく、例えば、ベンゾインメチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル等のベンゾインアルキルエーテル類;ベンジル、ベンゾイン、ベンゾフェノン、α−ヒドロキシシクロヘキシルフェニルケトン等の芳香族ケトン類;ベンジルジメチルケタール等の芳香族ケタール類;ポリビニルベンゾフェノン;クロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、ジエチルチオキサントン等のチオキサントン類等が挙げられる。
熱重合開始剤としては、例えば、有機過酸化物誘導体やアゾ系重合開始剤等が挙げられる。加熱時に窒素が発生しない点から、好ましくは有機過酸化物誘導体である。熱重合開始剤としては、例えば、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシエステルおよびパーオキシジカーボネート等が挙げられる。
粘着剤には架橋剤を添加してもよい。架橋剤としては、例えば、ソルビトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ペンタエリストールポリグリシジルエーテル、ジグリセロールポリグリシジルエーテル等のエポキシ系化合物;テトラメチロールメタン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、N,N’−ジフェニルメタン−4,4’−ビス(1−アジリジンカルボキシアミド)、N,N’−ヘキサメチレン−1,6−ビス(1−アジリジンカルボキシアミド)等のアジリジン系化合物;テトラメチレンジイソシアネート、ヘキサメチレンジイソシアネート、ポリイソシアネート等のイソシアネート系化合物等が挙げられる。
架橋剤の含有量は、粘着性樹脂層40の耐熱性や密着力とのバランスを向上させる観点から、(メタ)アクリル系重合体100質量部に対し、0.1質量部以上10質量部以下であることが好ましい。
粘着性樹脂層40の厚みは特に制限されないが、例えば、1μm以上100μm以下であることが好ましく、3μm以上50μm以下であることがより好ましい。
粘着性樹脂層40は、例えば、凹凸吸収性樹脂層30上に粘着剤塗布液を塗布することにより形成することができる。
粘着剤塗布液を塗布する方法としては、従来公知の塗布方法、例えば、ロールコーター法、リバースロールコーター法、グラビアロール法、バーコート法、コンマコーター法、ダイコーター法等が採用できる。塗布された粘着剤の乾燥条件には特に制限はないが、一般的には、80〜200℃の温度範囲において、10秒〜10分間乾燥することが好ましい。更に好ましくは、80〜170℃において、15秒〜5分間乾燥する。架橋剤と粘着剤との架橋反応を十分に促進させるために、粘着剤塗布液の乾燥が終了した後、40〜80℃において5〜300時間程度加熱してもよい。
本実施形態に係る粘着性積層フィルム50の全光線透過率は、好ましくは85%以上であり、より好ましくは90%以上である。こうすることで、粘着性積層フィルム50に透明性を付与することができる。そして、粘着性積層フィルム50の全光線透過率を上記下限値以上とすることにより、本実施形態に係る粘着性積層フィルム50において基材層20側から放射線を照射する際に、粘着性樹脂層40へより効果的に放射線を照射することができ、放射線照射効率を向上させることができる。なお、粘着性積層フィルム50の全光線透過率は、JIS K7105(1981)に準じて測定することが可能である。
本実施形態に係る粘着性積層フィルム50全体の厚さは、機械的特性と取扱い性のバランスから、好ましくは25μm以上1100μm以下であり、より好ましくは100μm以上900μm以下であり、さらに好ましくは200μm以上800μm以下である。
本実施形態に係る粘着性積層フィルム50は、各層の間に接着層(図示せず)を設けていてもよい。この接着層によれば、各層の間の接着性を向上させることができる。
次に、本実施形態に係る粘着性積層フィルム50の製造方法の一例について説明する。
まず、基材層20の一方の面に凹凸吸収性樹脂層30を押出しラミネート法によって形成する。次いで、凹凸吸収性樹脂層30上に粘着剤塗布液を塗布し乾燥させることによって、粘着性樹脂層40を形成し、粘着性積層フィルム50が得られる。
また、基材層20と凹凸吸収性樹脂層30とは共押出成形によって形成してもよいし、フィルム状の基材層20とフィルム状の凹凸吸収性樹脂層30とをラミネート(積層)して形成してもよい。
2.電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法の各工程について説明する。
(工程(A))
はじめに、回路形成面10Aを有する電子部品10と、基材層20、凹凸吸収性樹脂層30および粘着性樹脂層40をこの順番に有するとともに、回路形成面10Aを保護するように電子部品10の回路形成面10Aに粘着性樹脂層40側が貼り付けられた粘着性積層フィルム50と、を備える構造体60を準備する。
このような構造体60は、例えば、粘着性積層フィルム50の粘着性樹脂層40上に、回路形成面10Aを有する電子部品10を貼り付けることにより作製することができる。粘着性積層フィルム50の粘着性樹脂層40上に貼り付ける電子部品10は一つであってもよいし、二つ以上であってもよい。
以下、構造体60の製造方法について説明する。
はじめに、粘着性積層フィルム50の粘着性樹脂層40上に電子部品10を貼り付ける。
粘着性積層フィルム50に貼り付ける電子部品10としては回路形成面を有し、かつ、電磁波シールド性が求められる電子部品であれば特に限定されないが、例えば、半導体チップ、半導体パネル、半導体パッケージ、半導体ウエハ、モールドウエハ、モールドパネル、モールドアレイパッケージ、半導体基板等が挙げられる。
また、半導体基板としては、例えば、シリコン基板、サファイア基板、ゲルマニウム基板、ゲルマニウム−ヒ素基板、ガリウム−リン基板、ガリウム−ヒ素−アルミニウム基板、ガリウム−ヒ素基板、タンタル酸リチウム基板等が挙げられる。
また、電子部品10はどのような用途の電子部品であってもよいが、例えば、ロジック用(例えば、通信用、高周波信号処理用等)、メモリ用、センサー用、電源用の電子部品等が挙げられる。これらは、1種のみを用いてもよく2種以上を併用してもよい。
電子部品10の回路形成面10Aは、例えば、電極10Bを有することにより、凹凸面となっている。
また、電極10Bは、電子装置を実装面に実装する際に、実装面に形成された電極に対して接合されて、電子装置と実装面(プリント基板等の実装面)との間の電気的接続を形成するものである。
電極10Bとしては、例えば、ボールバンプ、印刷バンプ、スタッドバンプ、めっきバンプ、ピラーバンプ等のバンプ電極が挙げられる。すなわち、電極10Bは、通常凸電極である。これらのバンプ電極は1種単独で用いてもよく2種以上を併用してもよい。
また、バンプ電極を構成する金属種は特に限定されず、例えば、銀、金、銅、錫、鉛、ビスマス及びこれらの合金等が挙げられる。これらの金属種は1種単独で用いてもよく2種以上を併用してもよい。
構造体60の準備においては、個片化された一つまたは二つ以上の電子部品10を貼り付けて作製することができるが、必要に応じて、粘着性積層フィルム50上の電子部品10をダイシングし、電子部品10を2つ以上に分割してもよい。
電子部品10のダイシングは、ダイシングブレード(ダイシングソー)、レーザー光等を用いて公知の方法で行うことができる。
ここでいう「ダイシング」には、
(a)電子部品10に対してこの電子部品10の厚さと同じ深さの切れ込みを設けることによって電子部品10を分断し、複数の分断された電子部品10を得る操作(以下、「フルカットダイシング」ともいう。)、および、
(b)レーザー光を照射することにより、電子部品10に対し、電子部品10の切断までには至らない変質領域を設け、複数の電子部品10を得る操作(以下、「ステルスダイシング」ともいう。)が含まれる。ステルスダイシングである場合には、レーザー光照射後の粘着性積層フィルム50の拡張によって電子部品10が分断されて複数の分断された電子部品10が得られる。
(工程(B))
次に、粘着性積層フィルム50に貼り付けられた状態で、電子部品10に対して電磁波シールド層70を形成する。
工程(B)では、例えば、図4(B)に示すように電子部品10における回路形成面10Aに対向する対向面および回路形成面10Aと対向面とを繋ぐ側面に対して電磁波シールド層70を形成する。
電子部品10に対して電磁波シールド層70を形成する方法としては特に限定されず、公知の方法を用いることができる。例えば、スパッタリング法、蒸着法、スプレーコーティング法、電解メッキ法および無電解メッキ法等が挙げられる。
スパッタリング法としては、例えば、DCスパッタリング法、RFスパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、反応性スパッタリング法等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
蒸着法としては、例えば、真空蒸着法、化学気相成長法(CVD法)等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
真空蒸着法としては、例えば、分子線エピタキシー法(MBE法)、物理気相成長法(PVD法)等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
CVD法としては、例えば、熱CVD法、触媒CVD法、光CVD法、プラズマCVD法、レーザーCVD法、エピタキシャルCVD法、アトミックレイヤーCVD法、有機金属CVD法、クロライドCVD法等が挙げられる。これらは1種のみを用いてもよく2種以上を併用してもよい。
これらの各種の乾式成膜法のなかでも、負荷温度を比較的低く抑えることができるという観点では、マグネトロンスパッタリング法、プラズマCVD等が好ましい。
電磁波シールド層70を構成する材料は導電性であることが好ましい。具体的には、20℃における電気抵抗率が10000μΩ・cm以下の導電性を有することが好ましい。この電気抵抗率は、200μΩ・cm以下がより好ましく、100μΩ・cm以下が特に好ましい。
電磁波シールド層70を構成する導電性成分は特に限定されないが、金属が好ましく、例えば、Mg、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Nb、Mo、Ru、Rh、Pd、Ag、In、Sn、Sb、W、Re、Ir、Pt、Au、Bi等の金属、これらの金属から選ばれる2種以上の金属を含んだ合金、酸化物(ITO(In−SnO)、ATO(SnO−Sb)、FTO(SnO−F)等)等を用いることができる。これらは1種のみを用いてもよく2種以上を併用してもよい。
これらのなかでは、Au、Pt、Ag、Cu、Ni、Al及びFeのうちの1種又は2種以上を含む金属膜、ITO膜、ATO膜が好ましい。
電磁波シールド層70の膜厚は、シールド特性を発揮することができればよく、特に限定されないが、100μm以下が好ましく、50μm以下がより好ましい。一方、最薄膜厚は特に限定されないが、0.5μm以上であることが好ましい。
(工程(C))
前述した工程(B)において電磁波シールド層70を形成する際に、スパッタリング法や蒸着法により、粘着性積層フィルム50が高温に加温されることがある。また電解メッキ法や無電解メッキ法においても、電磁波シールド層70をアニーリングする後工程によって、やはり粘着性積層フィルム50が高温に曝されることがある。したがって、本実施形態に係る電子装置の製造方法において、図2に示すように、工程(A)と工程(B)との間に、凹凸吸収性樹脂層30を架橋させることで、凹凸吸収性樹脂層30の耐熱性を向上させる工程(C)をさらに含むことが好ましい。これにより、工程(B)において粘着性積層フィルム50が高温に曝されても粘着性積層フィルム50の変形や溶融をより一層抑制することができる。
凹凸吸収性樹脂層30の架橋方法としては架橋性樹脂を架橋できる方法であれば特に限定されないが、ラジカル重合開始剤による架橋;硫黄や硫黄系化合物による架橋;紫外線や電子線、γ線等の放射線による架橋等の架橋方法が挙げられる。
ラジカル重合開始剤による架橋は、架橋性樹脂の架橋に用いられているラジカル重合開始剤を用いることができる。ラジカル重合開始剤としては、公知の熱ラジカル重合開始剤、光ラジカル重合開始剤およびこれらを併用することができる。
硫黄や硫黄系化合物を用いて凹凸吸収性樹脂層30を架橋する場合には、凹凸吸収性樹脂層30に加硫促進剤、加硫促進助剤等を配合して架橋をおこなってもよい。
また、いずれの架橋方法においても凹凸吸収性樹脂層30に架橋助剤を配合して凹凸吸収性樹脂層30の架橋をおこなってもよい。
(工程(D))
また、本実施形態に係る電子装置の製造方法において、図3に示すように、工程(B)の後に電子部品10と粘着性積層フィルム50とを剥離する工程(D)をさらにおこなってもよい。この工程(D)をおこなうことで、粘着性積層フィルム50から電子部品10を剥離することができる。
電子部品10と粘着性積層フィルム50との剥離は、公知の方法で行うことができる。
工程(D)では、粘着性積層フィルム50における電子部品10が貼り付けられた領域をフィルムの面内方向に拡張させて、隣接する電子部品10間の間隔を拡大させた状態で、粘着性積層フィルム50から電子部品10を剥離することが好ましい。
こうすることにより、隣接する電子部品10間の間隔が拡大するため、粘着性積層フィルム50から電子部品10を剥離し易くなる。さらに、粘着性樹脂層40の面内方向の拡張によって生じる、電子部品10と粘着性樹脂層40とのずり応力により、電子部品10と粘着性樹脂層40との粘着力が低下するため、粘着性積層フィルム50から電子部品10を剥離し易くなる。
(工程(E))
本実施形態に係る電子装置の製造方法において、工程(D)の前に粘着性樹脂層40に対して放射線を照射し、粘着性樹脂層40を架橋させることで、電子部品10に対する粘着性樹脂層40の粘着力を低下させる工程(E)をさらにおこなってもよい。
工程(E)をおこなうことで、粘着性樹脂層40から電子部品10を容易に剥離し易くなる。また、粘着性樹脂層40を構成する粘着成分により電子部品10の表面が汚染されることを抑制することができる。
放射線は、例えば、粘着性積層フィルム50の粘着性樹脂層40側の面とは反対側の面から照射される。
(その他の工程)
本実施形態に係る電子装置の製造方法は、上記以外のその他の工程を有していてもよい。その他の工程としては、電子装置の製造方法において公知の工程を用いることができる。
例えば、工程(D)を行った後、得られた電子部品10を実装基板(プリント基板等)に実装する工程や、ワイヤボンディング工程、封止工程等の電子部品の製造工程において一般的におこなわれている任意の工程等をさらに行ってもよい。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
この出願は、2017年7月20日に出願された日本出願特願2017−141003号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

  1. 回路形成面を有する電子部品と、基材層、凹凸吸収性樹脂層および粘着性樹脂層をこの順番に有するとともに、前記回路形成面を保護するように前記電子部品の前記回路形成面に前記粘着性樹脂層側が貼り付けられた粘着性積層フィルムと、を備える構造体を準備する工程(A)と、
    前記粘着性積層フィルムに貼り付けられた状態で、前記電子部品に対して電磁波シールド層を形成する工程(B)と、
    を含み、
    前記工程(A)と前記工程(B)との間に、前記凹凸吸収性樹脂層を架橋させることで、前記凹凸吸収性樹脂層の耐熱性を向上させる工程(C)をさらに含む、電子装置の製造方法。
  2. 請求項1に記載の電子装置の製造方法において、
    前記工程(B)の後に前記電子部品と前記粘着性積層フィルムとを剥離する工程(D)をさらに含む電子装置の製造方法。
  3. 請求項に記載の電子装置の製造方法において、
    前記工程(D)では、前記粘着性積層フィルムにおける前記電子部品が貼り付けられた領域をフィルムの面内方向に拡張させて、隣接する前記電子部品間の間隔を拡大させた状態で、前記粘着性積層フィルムから前記電子部品を剥離する電子装置の製造方法。
  4. 請求項またはに記載の電子装置の製造方法において、
    前記粘着性樹脂層は放射線架橋型粘着剤を含み、
    前記工程(D)の前に、前記粘着性樹脂層に対して放射線を照射して前記粘着性樹脂層を架橋させる工程(E)をさらに含む電子装置の製造方法。
  5. 請求項1乃至のいずれか一項に記載の電子装置の製造方法において、
    前記電子部品の前記回路形成面はバンプ電極を含む電子装置の製造方法。
  6. 請求項に記載の電子装置の製造方法において、
    前記バンプ電極の高さをH[μm]とし、前記凹凸吸収性樹脂層の厚みをd[μm]としたとき、H/dが0.01以上1以下である電子装置の製造方法。
  7. 請求項1乃至のいずれか一項に記載の電子装置の製造方法において、
    前記凹凸吸収性樹脂層の厚みが10μm以上1000μm以下である電子装置の製造方法。
  8. 請求項1乃至のいずれか一項に記載の電子装置の製造方法において、
    前記工程(B)では、スパッタリング法、蒸着法、スプレーコーティング法、電解メッキ法および無電解メッキ法から選択される少なくとも一種の方法を用いて前記電子部品に対して前記電磁波シールド層を形成する電子装置の製造方法。
  9. 請求項1乃至のいずれか一項に記載の電子装置の製造方法において、
    前記工程(B)では、少なくとも前記電子部品における前記回路形成面に対向する対向面および前記回路形成面と前記対向面とを繋ぐ側面に対して前記電磁波シールド層を形成する電子装置の製造方法。
  10. 請求項1乃至のいずれか一項に記載の電子装置の製造方法において、
    前記凹凸吸収性樹脂層が架橋性樹脂を含む電子装置の製造方法。
  11. 請求項1乃至1のいずれか一項に記載の電子装置の製造方法において、
    前記基材層を構成する樹脂がポリエステル系エラストマー、ポリアミド系エラストマー、ポリイミド系エラストマー、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリイミドからなる群から選択される一種または二種以上を含む電子装置の製造方法。
  12. 請求項1乃至1のいずれか一項に記載の電子装置の製造方法において、
    前記粘着性樹脂層を構成する粘着剤が(メタ)アクリル系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、オレフィン系粘着剤およびスチレン系粘着剤から選択される一種または二種以上を含む電子装置の製造方法。
JP2019530968A 2017-07-20 2018-07-09 電子装置の製造方法 Active JP6893558B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017141003 2017-07-20
JP2017141003 2017-07-20
PCT/JP2018/025858 WO2019017225A1 (ja) 2017-07-20 2018-07-09 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019017225A1 JPWO2019017225A1 (ja) 2020-03-26
JP6893558B2 true JP6893558B2 (ja) 2021-06-23

Family

ID=65016504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530968A Active JP6893558B2 (ja) 2017-07-20 2018-07-09 電子装置の製造方法

Country Status (8)

Country Link
US (1) US11462482B2 (ja)
EP (1) EP3657532A4 (ja)
JP (1) JP6893558B2 (ja)
KR (1) KR20200019958A (ja)
CN (1) CN110914957A (ja)
SG (1) SG11202000341VA (ja)
TW (1) TWI787304B (ja)
WO (1) WO2019017225A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088318A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法ならびに無線通信機器
KR102335618B1 (ko) * 2020-01-20 2021-12-03 최재균 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법
WO2021235005A1 (ja) * 2020-05-18 2021-11-25 リンテック株式会社 半導体装置の製造方法
JP7464706B2 (ja) * 2020-05-22 2024-04-09 三井化学東セロ株式会社 電子装置の製造方法
KR102629261B1 (ko) * 2022-02-14 2024-01-25 주식회사 서광 반도체 패키지 스퍼터링용 부재 및 이를 이용한 반도체 패키지 스퍼터링 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363139A (ja) * 2003-06-02 2004-12-24 Denki Kagaku Kogyo Kk 半導体ウエハ裏面研削用粘着シート
WO2005060324A1 (ja) * 2003-12-16 2005-06-30 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板及びその多層プリント配線板の製造方法
TW201013881A (en) 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
JP2011151372A (ja) 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP5976573B2 (ja) * 2013-03-13 2016-08-23 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
US20140264784A1 (en) * 2013-03-14 2014-09-18 Nxp B. V. Metal Shielding on Die Level
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
US10340172B2 (en) * 2015-07-03 2019-07-02 Mitsui Chemicals Tohcello, Inc. Semiconductor wafer surface protection film and method for manufacturing semiconductor device
TWI641494B (zh) * 2015-11-04 2018-11-21 日商琳得科股份有限公司 第一保護膜形成用片、第一保護膜形成方法以及半導體晶片的製造方法
KR101674322B1 (ko) 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6537462B2 (ja) 2016-02-12 2019-07-03 三菱電機株式会社 衛星自律制御装置、人工衛星、衛星管理システム、衛星自律制御方法及び衛星自律制御プログラム

Also Published As

Publication number Publication date
EP3657532A1 (en) 2020-05-27
SG11202000341VA (en) 2020-02-27
JPWO2019017225A1 (ja) 2020-03-26
WO2019017225A1 (ja) 2019-01-24
CN110914957A (zh) 2020-03-24
US11462482B2 (en) 2022-10-04
EP3657532A4 (en) 2021-04-21
TW201909378A (zh) 2019-03-01
TWI787304B (zh) 2022-12-21
US20200219823A1 (en) 2020-07-09
KR20200019958A (ko) 2020-02-25

Similar Documents

Publication Publication Date Title
JP7069168B2 (ja) 電子装置の製造方法
JP6893558B2 (ja) 電子装置の製造方法
JP7146931B2 (ja) 電子装置の製造方法
JP6584245B2 (ja) 電子部品製造用フィルム及び電子部品の製造方法
KR20170061126A (ko) 반도체 웨이퍼 가공용 시트용 기재, 반도체 웨이퍼 가공용 시트 및 반도체 장치의 제조 방법
JP7049797B2 (ja) 粘着性フィルム
JP6803498B1 (ja) 電子装置の製造方法
JP7285068B2 (ja) 電子装置の製造方法
WO2017170449A1 (ja) 半導体装置製造用粘着性フィルムおよび半導体装置の製造方法
TWI837178B (zh) 電子裝置的製造方法
JP7049796B2 (ja) 粘着性フィルム
JP7464706B2 (ja) 電子装置の製造方法
JP7374039B2 (ja) 電子装置の製造方法
TWI838485B (zh) 電子裝置的製造方法
JP7158567B2 (ja) 電子装置の製造方法
KR20230155529A (ko) 점착성 수지 필름 및 전자 장치의 제조 방법
KR20230031942A (ko) 전자 장치의 제조 방법
KR20230031941A (ko) 전자 장치의 제조 방법
KR20230031940A (ko) 백그라인드용 점착성 필름 및 전자 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210601

R150 Certificate of patent or registration of utility model

Ref document number: 6893558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150