CN102361036B - 具有金属源漏的半导体结构及其形成方法 - Google Patents

Abstract

本发明提出一种具有金属源漏的半导体结构，包括：衬底；形成在所述衬底之中的第一槽结构和第二槽结构；填充在所述第一槽结构和第二槽结构之中的绝缘材料层；形成在所述衬底之上且位于所述第一槽结构和第二槽结构之间的栅堆叠，和形成在所述栅堆叠两侧的一层或多层侧墙；分别形成在所述绝缘材料层之上的金属源极和金属漏极；以及位于所述金属源极和所述沟道区之间的第一超薄绝缘层，和位于所述金属漏极和所述沟道区之间的第二超薄绝缘层。本发明通过形成在金属源漏区域和衬底之间的绝缘材料层，抑制了金属源漏区域向衬底漏电较大的问题，同时向沟道区引入不同的应力，使沟道区域产生有效应变，改善载流子迁移率，提高器件的性能。

Description

具有金属源漏的半导体结构及其形成方法

技术领域

本发明涉及半导体制造及设计技术领域，特别涉及一种具有金属源漏的半导体结构及其形成方法。

背景技术

随着大规模集成电路不断向小尺寸、高效率等方向发展，其中的基本元件金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸不断缩小，工作效率要求越来越高。当前Si沟道晶体管向小尺寸发展主要面临两大问题：一是元件小型化之后导致的严重漏电问题，二是Si材料本身电子迁移率低造成元件工作效率低的问题。

使用金属制作小尺寸金属氧化物半导体场效应晶体管(MOSFET)的源极和漏极，是当前半导体器件源漏制作解决方案的可行途径之一。使用金属作为器件源漏，和半导体沟道区域形成肖特基接触，可以极大降低器件的源漏串联电阻，并形成天然的突变结。这有助于缓解或解决传统结构晶体管面临的源漏穿通、闩锁效应等问题。但是，由于金属源漏与半导体衬底接触的特性，使其面临向衬底漏电较大的问题，导致器件性能并不理想。

通过使用SOI(Silicon On Insulator，绝缘体上硅)，GeOI(Germenium On Insulator，绝缘体上鍺)或类似的绝缘层上半导体结构，虽然可以降低漏电，但是绝缘材料的导热率较低，在小尺寸容易积累大量热量导致器件性能下降甚至器件损坏。

发明内容

本发明的目的旨在至少解决上述一种技术缺陷，特别是解决现有技术中半导体器件源漏结构向衬底漏电较大的缺陷。

为达到上述目的，本发明一方面提出了一种具有金属源漏的半导体结构，包括：衬底；形成在所述衬底之中的第一槽结构和第二槽结构；填充在所述第一槽结构和第二槽结构之中的绝缘材料层；形成在所述衬底之上且位于所述第一槽结构和第二槽结构之间的栅堆叠，和形成在所述栅堆叠两侧的一层或多层侧墙；分别形成在所述第一槽结构和第二槽结构的所述绝缘材料层之上的金属源极和金属漏极，其中，所述金属源极和金属漏极之间为沟道区；以及位于所述金属源极和所述沟道区之间的第一超薄绝缘层，和位于所述金属漏极和所述沟道区之间的第二超薄绝缘层。

本发明另一方面还提出了一种具有金属源漏的半导体结构的形成方法，包括以下步骤：提供衬底；在所述衬底上形成栅堆叠和所述栅堆叠两侧的一层或多层侧墙；刻蚀所述衬底，以在所述衬底中、栅堆叠两侧形成第一槽结构和第二槽结构，所述第一槽结构和第二槽结构之间形成沟道区；淀积绝缘材料，以在所述第一槽结构和第二槽结构之中形成绝缘材料层；部分刻蚀所述绝缘材料层，以暴露部分所述沟道区的侧边缘；在所述沟道区暴露的所述侧边缘处分别形成第一超薄绝缘层和第二超薄绝缘层；在所述绝缘材料层之上分别形成金属源极和金属漏极。

本发明另一方面还提出了一种具有金属源漏的半导体结构，包括：衬底，所述衬底表面形成有外延层；形成在所述衬底之中的第一槽结构和第二槽结构；填充在所述第一槽结构和第二槽结构之中的绝缘材料层；所述第一槽结构和第二槽结构之间的所述外延层为沟道区，形成在所述沟道区上的栅堆叠，和形成在所述栅堆叠两侧的一层或多层侧墙；分别形成在所述第一槽结构和第二槽结构的所述绝缘材料层之上的金属源极和金属漏极；以及位于所述金属源极和所述沟道区之间的，以及位于所述金属漏极和所述沟道区之间的超薄绝缘层。

本发明再一方面还提出了一种具有金属源漏的半导体结构的形成方法，包括以下步骤：提供衬底；嵌入所述衬底中形成第一槽结构和第二槽结构；填充所述第一槽结构和第二槽结构，形成绝缘材料层；在所述衬底表面形成外延层，其中，形成在所述第一槽结构和第二槽结构之间的所述外延层为沟道区；在所述沟道区上形成栅堆叠和所述栅堆叠两侧的一层或多层侧墙，去除形成在所述绝缘材料层上的所述外延层；在暴露的所述外延层上，形成超薄绝缘层；在所述绝缘材料层之上分别形成金属源极和金属漏极。

本发明通过形成在金属源漏区域和衬底之间的绝缘材料层，一方面缓解了金属源漏区域向衬底漏电较大的问题，另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明只在源漏下方填充绝缘物，保持沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热优于SOI和GeOI结构；此外，可以通过控制在绝缘材料层中使用不同的材料及组分，向沟道区引入不同类型的应力，使沟道区域产生有效应变，改善载流子迁移率，最终提高器件性能。此外，本发明通过形成在金属源极、漏极和沟道区之间的超薄绝缘层，使栅堆叠和侧墙制作与金属源漏区域隔离开，阻止金属源漏极导致的带隙状态进入沟道区，从而消除金属源漏区域和沟道区界面处的费米能级钉扎，降低肖特基势垒高度。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例一的具有金属源漏的半导体结构的结构示意图；

图2-7为图1所示的半导体结构的形成方法中间步骤示意图；

图8为本发明实施例二的具有金属源漏的半导体结构的结构示意图；

图9-14为图8所示的半导体结构的形成方法中间步骤示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

实施例一

如图1所示，为本实施例具有金属源漏的半导体结构的结构示意图。该具有金属源漏的半导体结构包括衬底100、形成在衬底100之中的第一槽结构200和第二槽结构300，和填充在第一槽结构200和第二槽结构300之中的绝缘材料层400。其中，衬底100包括Si、低Ge组分的SiGe(本发明中低Ge组分的SiGe是指SiGe中的Ge组分低于50％)、III-V族材料、II-VI族材料或其他半导体材料。第一槽结构200和第二槽结构300的形状可以是倒Ω形、矩形、U形或其他形状，深度约为30-500nm。优选地，第一槽结构200和第二槽结构300为倒Ω形，有利于对沟道引入应力，深度为100-200nm。可以利用湿法腐蚀的各项异性，结合干法腐蚀工艺，非常容易实现倒Ω形。在本发明的实施例中，绝缘材料层400为Si_xN_y、SiO₂、SiO_xN_y、Ge_xN_y、GeO_xN_y中的至少一种或本领域技术人员熟悉的其他常用绝缘材料。其中，本发明中x，y值是本领域技术人员熟悉的通用描述方式，指代组分的不同。选用导热率较高的绝缘材料形成绝缘材料层400，一方面缓解了金属源漏区域向衬底漏电较大的问题，另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明实施例只在源漏下方填充绝缘物，沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热性要优于SOI和GeOI结构。本发明实施例中，优选为选用SiON作为绝缘材料层400，SiON可以在沟道区500产生压应变，有利于PMOS制作。

该具有金属源漏的半导体结构还包括形成在衬底100之上且位于第一槽结构200和第二槽结构300之间的栅堆叠900，和形成在所属栅堆叠900两侧的一层或多层侧墙1000。在本发明的实施例中，栅堆叠900可以采用传统的SiO₂或多晶硅栅堆叠的形式，也可以采用高k栅介质层或者金属栅介质层堆叠的形式，当然本领域常用的其他氮化物或氧化物栅堆叠形式也可以用在本发明中。在本发明的优选实施例中，采用高k栅介质层作为栅堆叠900。

该具有金属源漏的半导体结构还包括形成于第一槽结构200和第二槽结构300的绝缘材料层400之上的金属源极1100和金属漏极1200，金属源极1100和金属漏极1200之间的沟道区500和位于金属源极1100和沟道区500之间的第一超薄绝缘层600、位于金属漏极1200和沟道区500之间的第二超薄绝缘层700。本发明实施例中，沟道区500下方与衬底100之间没有阻挡物，散热性要优于SOI和GeOI结构。本发明实施例中，金属源极1100和金属漏极1200的厚度大于等于沟道区500的厚度，以确保金属源漏与沟道区域形成良好接触。金属源极1100和金属漏极1200中的金属可以包括但不限于Al、Cu、Pt、Ni、W、Er、Ti、Yb或其它常规金属或稀土金属或它们的合金。本发明实施例中，第一超薄绝缘层600和第二超薄绝缘层700厚度约为0.5-5nm，优选2nm。第一超薄绝缘层600和第二超薄绝缘层700可以是采用CVD方式生成的SiN或GeN，也可以是采用热氧化方式生成的SiO₂。优选为采用热氧化方式生成的SiO₂，厚度为2nm。

如图2-7所示，为本实施例具有金属源漏的半导体结构的形成方法示意图，包括以下步骤：

步骤S101，提供衬底100，如图2所示。在本发明实施例中，衬底100为Si衬底或低Ge组分的SiGe衬底。

步骤S102，通过淀积或其他方式在衬底100上形成栅堆叠900和栅堆叠900两侧的一层或多层侧墙1000，如图3所示。在本发明中，栅堆叠900可以采用传统的SiO₂或多晶硅栅堆叠的形式，也可以采用高k介质层或者金属栅介质层堆叠的形式，当然本领域常用的其他氮化物或氧化物栅堆叠形式也可以用在本发明中。形成栅堆叠的方法包括采用超高真空化学气相淀积金属栅介质层，或者采用等离子体化学气相淀积高k栅介质层，或者其他合适的方法。栅堆叠900两侧的一层或多层侧墙1000可以将栅和金属源漏区域隔开。

步骤S103，刻蚀衬底100，以在衬底100中、栅堆叠900及其侧墙1000两侧形成第一槽结构200和第二槽结构300，第一槽结构200和第二槽结构300之间形成沟道区500，如图4所示。在本发明实施例中，以栅堆叠900和侧墙1000为掩膜，使用各向异性湿法刻蚀衬底100，形成倒Ω形、矩形、U形或其他形状的第一槽结构200和第二槽结构300，优选为倒Ω形槽，因为若在倒Ω形槽中填充与衬底不同的材料，相比矩形或U形结构，填充材料更靠近沟道区域，而且可以通过靠近沟道处的楔形结构挤压或拉伸沟道，从而更有利于对沟道区500引入应力。第一槽结构200和第二槽结构300的深度约为30-500nm，优选200nm。

步骤S104，淀积绝缘材料，在第一槽结构200和第二槽结构300之中形成绝缘材料层400，如图5所示。绝缘材料层400为SixNy、SiO2、SiOxNy、GexNy、GeOxNy中的至少一种或本领域技术人员熟悉的其他常用绝缘材料。优选为SiON，SiON可以在沟道区500产生压应变，有利于PMOS制作。如果采用一种以上绝缘材料，淀积绝缘材料的顺序根据沟道需要的应力是张应力还是压应力而有所不同。本发明中，绝缘材料层400的厚度与所选用绝缘材料的类型、衬底材料和源漏极金属材料都有关系。绝缘材料层400可以阻止在很高的源漏-衬底电压下载流子向衬底的流失，因此如果绝缘材料层400太薄，会降低绝缘材料层400抑制金属源漏区域向衬底漏电的能力，不利于器件性能的提高；同时，绝缘材料层400会在沟道500中引入应力，需要根据器件性能的要求和绝缘材料层的不同组分适当调节绝缘材料层400的厚度。本发明实施例中，如果绝缘材料层400采用SiON，衬底100采用Si，金属源极1100和金属漏极1200采用Ti或Ni，则绝缘材料层400的厚度优选为200nm。绝缘材料层400能够抑制器件中金属源漏向衬底的漏电，同时还可向沟道区500引入不同的应力，改善载流子迁移率，提高器件的性能和效率。选用导热率较高的绝缘材料形成绝缘材料层400，一方面缓解了金属源漏区域向衬底漏电较大的问题，另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明实施例只在源漏下方填充绝缘物，保持沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热性优于SOI和GeOI结构。

步骤S105，部分刻蚀绝缘材料层400，以暴露部分沟道区500的侧边缘，如图6所示。在本发明实施例中，对于200nm厚的深槽，优选刻蚀深度10nm。

步骤S106，在沟道区500暴露的侧边缘处分别形成第一超薄绝缘层600和第二超薄绝缘层700，如图7所示。本发明实施例中，第一超薄绝缘层600和第二超薄绝缘层700的厚度约为0.5-5nm，优选2nm。第一超薄绝缘层600和第二超薄绝缘层700可以是采用CVD方式生成的SiN或GeN，也可以是采用热氧化方式生成的SiO₂，或者其他本领域常用绝缘材料及其形成方法。优选为采用热氧化方式生成的SiO₂，厚度为2nm。第一超薄绝缘层600和第二超薄绝缘层700使栅堆叠900和侧墙1000的制作与金属源极1100、金属漏极1200隔离开，缓解金属源极1100、金属漏极1200与沟道区500界面处的费米能级钉扎，阻止金属源漏极导致的带隙状态进入沟道区，从而消除金属源漏区域与沟道区界面处的费米能级钉扎效应，降低肖特基势垒高度。

步骤S107，在绝缘材料层400之上分别形成金属源极1100和金属漏极1200，如图1所示。在本发明实施例中，以栅堆叠900为自对准掩膜在绝缘材料层400之上淀积金属，形成金属源极1100和金属漏极1200。金属源极1100和金属漏极1200的厚度大于等于沟道区500的厚度。形成金属源极1100和金属漏极1200的金属可以包括但不限于Al、Cu、Pt、Ni、W、Er、Ti、Yb或其它常规金属或稀土金属或它们的合金。

实施例二

如图8所示，为本实施例具有金属源漏的半导体结构的结构示意图。该具有金属源漏的半导体结构包括衬底102，形成在衬底102上的外延层602，形成在衬底102之中的第一槽结构202和第二槽结构302，和填充在第一槽结构202和第二槽结构302之中的绝缘材料层402。其中，第一槽结构202和第二槽结构302之间的外延层602为沟道区502。其中，衬底102包括Si、低Ge组分的SiGe(本发明中低Ge组分的SiGe是指SiGe中的Ge组分低于50％)、III-V族材料、II-VI族材料或其他半导体材料。第一槽结构202和第二槽结构302的形状可以是倒Ω形、矩形、U形或其他形状，深度约为30-500nm。优选地，第一槽结构202和第二槽结构302为倒Ω形，有利于对沟道引入应力，深度为200nm。在本发明实施例中，绝缘材料层402为Si_xN_y、SiO₂、SiO_xN_y、Ge_xN_y、GeO_xN_y中的至少一种或本领域技术人员熟悉的其他常用绝缘材料。其中，本发明中x，y值是本领域技术人员熟悉的通用描述方式，指代组分的不同。选用导热率较高的绝缘材料形成绝缘材料层402，一方面缓解了金属源漏区域向衬底漏电较大的问题，另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明实施例只在源漏下方填充绝缘物，沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热性要优于SOI和GeOI结构。本发明实施例中，优选为选用SiON作为绝缘材料层402，SiON可以在沟道区502产生压应变，有利于PMOS制作。

该具有金属源漏的半导体结构还包括形成在沟道区502上的栅堆叠902，和形成在栅堆叠902两侧的一层或多层侧墙1002。在本发明的实施例中，栅堆叠902可以采用传统的SiO₂或多晶硅栅堆叠的形式，也可以采用高k栅介质层或者金属栅介质层堆叠的形式，当然本领域常用的其他氮化物或氧化物栅堆叠形式也可以用在本发明中。在本发明的优选实施例中，采用高k栅介质层作为栅堆叠902。

该具有金属源漏的半导体结构还包括形成于第一槽结构202和第二槽结构302的绝缘材料层402之上的金属源极1102和金属漏极1202，位于金属源极1102和沟道区502之间的，以及位于金属漏极1202和沟道区502之间的超薄绝缘层702。本发明实施例中，沟道区502下方与衬底102之间没有阻挡物，散热性要优于SOI和GeOI结构。本发明实施例中，金属源极1102和金属漏极1202的厚度大于等于沟道区502的厚度，以确保金属源漏与沟道区域形成良好接触。金属源极1102和金属漏极1202中的金属可以包括但不限于Al、Cu、Pt、Ni、W、Er、Ti、Yb或其它常规金属或稀土金属或它们的合金。本发明实施例中，超薄绝缘层702厚度约为0.5-5nm，优选2nm超薄绝缘层702可以是采用CVD方式生成的SiN或GeN，也可以是采用热氧化方式生成的SiO₂。优选为采用热氧化方式生成的SiO₂，厚度为2nm。

如图9-14所示，为本实施例具有金属源漏的半导体结构的形成方法示意图，包括以下步骤：

步骤S201，提供衬底102，如图9所示。在本发明实施例中，衬底102为Si衬底或Ge衬底。

步骤S202，嵌入衬底102形成第一槽结构202和第二槽结构302，如图10所示。在本发明实施例中，使用湿法刻蚀法刻蚀衬底102，形成倒Ω形、矩形、U形或其他形状的第一槽结构202和第二槽结构302，优选为倒Ω形槽，因为若在倒Ω形槽中填充与衬底不同的材料，相比矩形或U形结构，填充材料更靠近沟道区域，而且可以通过靠近沟道处的楔形结构挤压或拉伸沟道，从而更有利于对沟道区502引入应力。第一槽结构202和第二槽结构302的深度约为30-500nm，优选200nm。

步骤S203，填充第一槽结构202和第二槽结构302，形成绝缘材料层402。具体地，首先用绝缘材料填充第一槽结构202和第二槽结构302，如图10所示，然后对绝缘层表面进行平坦化处理，如CMP(化学机械抛光)，去除覆盖在第一槽结构202和第二槽结构302以外的衬底上的绝缘层，仅在第一槽结构202和第二槽结构302中形成绝缘材料层402，如图11所示。绝缘材料层402为SixNy、SiO2、SiOxNy、GexNy、GeOxNy中的至少一种或本领域技术人员熟悉的其他常用绝缘材料。优选为SiON，SiON可以在沟道区502产生压应变，有利于PMOS制作。如果采用一种以上绝缘材料，淀积绝缘材料的顺序根据沟道需要的应力是张应力还是压应力而有所不同。绝缘材料层402能够抑制器件中金属源漏向衬底的漏电，同时还可向沟道区502引入不同的应力，改善载流子迁移率，提高器件的性能和效率。选用导热率较高的绝缘材料形成绝缘材料层402，一方面缓解了金属源漏区域向衬底漏电较大的问题，另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明实施例只在源漏下方填充绝缘物，保持沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热性优于SOI和GeOI结构。

步骤S204，在衬底102表面形成外延层602，其中，形成在第一槽结构202和第二槽结构302之间的所述外延层602为沟道区502，如图12所示。具体地，可以通过外延生长的方法在衬底102表面生长Si或者Ge作为外延层，由于此时衬底表面的成分不同，绝缘材料层402上的外延层为多晶Si或Ge，衬底102上的外延层为单晶Si或Ge。

步骤S205，在沟道区502上形成栅堆叠902和栅堆叠902两侧的一层或多层侧墙1002，去除形成在绝缘材料层402上的外延层602，如图13所示。形成栅堆叠902和栅堆叠902两侧的一层或多层侧墙1002的方法和材料可以参照实施例一的步骤S102，在此不再赘述。形成栅结构之后，选择性刻蚀掉外延层602的多晶部分，保留外延层602的单晶部分。

步骤S206，在暴露的外延层602上，形成超薄绝缘层702，如图14所示。本发明实施例中，超薄绝缘层702的厚度约为0.5-5nm，优选2nm。超薄绝缘层702可以是采用CVD方式生成的SiN或GeN，也可以是采用热氧化方式生成的SiO₂，或者其他本领域常用绝缘材料及其形成方法。优选为采用热氧化方式生成的SiO₂，厚度为2nm。超薄绝缘层702使栅堆叠902和侧墙1002的制作与金属源极1102、金属漏极1202隔离开，缓解金属源极1102、金属漏极1202与沟道区502界面处的费米能级钉扎，阻止金属源漏极导致的带隙状态进入沟道区，从而消除金属源漏区域与沟道区界面处的费米能级钉扎效应，降低肖特基势垒高度。

步骤S207，在绝缘材料层402上分别形成金属源极1102和金属漏极1202，如图8所示。在本发明实施例中，以栅堆叠902为自对准掩膜在绝缘材料层402之上淀积金属，形成金属源极1102和金属漏极1202。金属源极1102和金属漏极1202的厚度大于等于沟道区502的厚度。形成金属源极1102和金属漏极1202的金属可以包括但不限于Al、Cu、Pt、Ni、W、Er、Ti、Yb或其它常规金属或稀土金属或它们的合金。

本发明通过形成在金属源漏区域和衬底之间的绝缘材料层，一方面抑制了金属源漏区域向衬底漏电较大的问题，同时向沟道区引入不同的应力，使沟道区域产生有效应变，改善载流子迁移率，提高器件的性能；另一方面，与SOI和GeOI等绝缘体上半导体相比，本发明实施例只在源漏下方填充绝缘物，保持沟道下方与衬底之间没有阻挡物，从而使该半导体结构的散热性优于SOI和GeOI结构。此外，本发明通过形成在金属源极、漏极和沟道区之间的超薄绝缘层，使栅堆叠和侧墙制作与金属源漏区域隔离开，阻止金属源漏极导致的带隙状态进入沟道区，从而消除金属源漏区域与沟道区界面处的费米能级钉扎效应，降低肖特基势垒高度。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (8)

1.一种具有金属源漏的半导体结构，其特征在于，包括：

衬底；

形成在所述衬底之中的第一槽结构和第二槽结构；

填充在所述第一槽结构和第二槽结构之中的绝缘材料层；

形成在所述衬底之上且位于所述第一槽结构和第二槽结构之间的栅堆叠，和形成在所述栅堆叠两侧的一层或多层侧墙；

分别形成在所述第一槽结构和第二槽结构的所述绝缘材料层之上的金属源极和金属漏极，其中，所述金属源极和金属漏极之间为沟道区；以及

位于所述金属源极和所述沟道区之间的第一超薄绝缘层，和位于所述金属漏极和所述沟道区之间的第二超薄绝缘层，其中，

所述金属源极和所述金属漏极的厚度大于等于所述沟道区的厚度；

所述绝缘材料层为Si_xN_y、SiO₂、SiO_xN_y、Ge_xN_y、GeO_xN_y中的至少一种以使所述沟道区产生应变；

所述第一和第二超薄绝缘层为SiO₂层、SiN层或GeN层，且所述第一和第二超薄绝缘层的厚度为0.5nm至5nm。

2.如权利要求1所述的具有金属源漏的半导体结构，其特征在于，所述第一槽结构和第二槽结构的形状为倒Ω形。

3.一种具有金属源漏的半导体结构的形成方法，其特征在于，包括以下步骤：

提供衬底；

在所述衬底上形成栅堆叠和所述栅堆叠两侧的一层或多层侧墙；

刻蚀所述衬底，以在所述衬底中、栅堆叠两侧形成第一槽结构和第二槽结构，所述第一槽结构和第二槽结构之间形成沟道区；

淀积绝缘材料，以在所述第一槽结构和第二槽结构之中形成绝缘材料层；

部分刻蚀所述绝缘材料层，以暴露部分所述沟道区的侧边缘；

在所述沟道区暴露的所述侧边缘处分别形成第一超薄绝缘层和第二超薄绝缘层；

在所述绝缘材料层之上分别形成金属源极和金属漏极，其中，

所述金属源极和所述金属漏极的厚度大于等于所述沟道区的厚度；

所述绝缘材料层为Si_xN_y、SiO₂、SiO_xN_y、Ge_xN_y、GeO_xN_y中的至少一种以使所述沟道区产生应变；

所述第一和第二超薄绝缘层为SiO₂层、SiN层或GeN层，且所述第一和第二超薄绝缘层的厚度为0.5nm至5nm。

4.如权利要求3所述的具有金属源漏的半导体结构的形成方法，其特征在于，所述金属源极和金属漏极通过以所述栅堆叠为自对准掩膜进行金属淀积形成。

5.如权利要求3所述的具有金属源漏的半导体结构的形成方法，其特征在于，所述第一槽结构和第二槽结构的形状为倒Ω形。

6.一种具有金属源漏的半导体结构的形成方法，其特征在于，包括以下步骤：

提供衬底；

嵌入所述衬底中形成第一槽结构和第二槽结构；

填充所述第一槽结构和第二槽结构，形成绝缘材料层；

在所述衬底表面形成外延层，其中，形成在所述第一槽结构和第二槽结构之间的所述外延层为沟道区；

在所述沟道区上形成栅堆叠和所述栅堆叠两侧的一层或多层侧墙，去除形成在所述绝缘材料层上的所述外延层；

在暴露的所述外延层上，形成超薄绝缘层；

在所述绝缘材料层之上分别形成金属源极和金属漏极，其中，

所述金属源极和所述金属漏极的厚度大于等于所述沟道区的厚度；

所述绝缘材料层为Si_xN_y、SiO₂、SiO_xN_y、Ge_xN_y、GeO_xN_y中的至少一种以使所述沟道区产生应变；

所述第一和第二超薄绝缘层为SiO₂层、SiN层或GeN层，且所述第一和第二超薄绝缘层的厚度为0.5nm至5nm。

7.如权利要求6所述的具有金属源漏的半导体结构的形成方法，其特征在于，所述金属源极和金属漏极通过以所述栅堆叠为自对准掩膜进行金属淀积形成。

8.如权利要求6所述的具有金属源漏的半导体结构的形成方法，其特征在于，所述第一槽结构和第二槽结构的形状为倒Ω形。

Images