JP2008514023A - 接合されるべき面の処理を伴う転写方法 - Google Patents

接合されるべき面の処理を伴う転写方法 Download PDF

Info

Publication number
JP2008514023A
JP2008514023A JP2007532977A JP2007532977A JP2008514023A JP 2008514023 A JP2008514023 A JP 2008514023A JP 2007532977 A JP2007532977 A JP 2007532977A JP 2007532977 A JP2007532977 A JP 2007532977A JP 2008514023 A JP2008514023 A JP 2008514023A
Authority
JP
Japan
Prior art keywords
wafer
processing
bonded
bonding
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007532977A
Other languages
English (en)
Other versions
JP5101287B2 (ja
Inventor
カーディルズ セバスチャン
マルビル クリストフ
レテルトル ファブリス
レイサック オリビア
Original Assignee
エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ filed Critical エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2008514023A publication Critical patent/JP2008514023A/ja
Application granted granted Critical
Publication of JP5101287B2 publication Critical patent/JP5101287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Threshing Machine Elements (AREA)

Abstract

本発明は、材料層をトップドナーウエハ（１０）から受け側のハンドルウエハ（２０）上へ転写する方法であって、トップウエハおよび受け側ウエハが接合されるべきそれぞれの面を有し、該方法が・接合されるべき面の少なくとも１つを処理する処理ステップであって、ウエハの所与の面の処理によって前記ウエハの反対側の面に汚染物質が生じるステップと、・トップウエハとハンドルウエハの接合されるべき面を直接接合して、中間多層ウエハ（３０）を形成する接合ステップと、・トップウエハから過剰な材料を除去する除去ステップとを含み、処理ステップ中、トップウエハの接合されるべき面のみを処理することを特徴とする方法に関する。

Description

本発明は一般に、半導体材料から選択される材料を含み、マイクロエレクトロニクス、光学、光エレクトロニクスおよび／またはオプトロニクスの用途に使用される多層ウエハの製造に関する。
より正確には、本発明は、多層ウエハを製造するために、半導体材料層を「トップ（ｔｏｐ）」ウエハ（またはドナーウエハ、本明細書においてこれらの用語は同義語と理解される）から「ハンドル（ｈａｎｄｌｅ）」（または受け側ウエハ、または「ベース」ウエハ、本明細書においてこれらの用語は同義語と理解される）上へ転写する工程に関する。
そうした工程については複数の主要なタイプが知られている。
それらの方法の多くは、接合されたトップウエハから過剰な材料を除去する前に、ハンドルウエハとトップウエハを接合する、接合ステップを含んでいる。
我々は、接合ステップを含むそうした工程を「接合および転写工程（ｂｏｎｄ ａｎｄ ｔｒａｎｓｆｅｒ ｐｒｏｃｅｓｓｅｓ）」または「ＢＴＰ」工程と呼ぶ。
本文書において与えられる定義および対応する頭字語は、本文書によって保護される主題である本発明を明確に定義するために示すものである。
したがって、それらの定義／頭字語は、この特定の主題を理解するためにのみ使用されるものである。それらは（別段の指定がない限り）出願人の名において、他の目的、例えば他の特許や特許出願など他の文書を説明するために用いられるものではない。
周知のタイプのＢＴＰ工程には、
・ＢＥＳＯＩタイプの工程（トップウエハからの材料の除去は、前記トップウエハのエッチングによって実施される）、
・ＥＬＴＲＡＮ（商標）タイプの工程（除去は過剰な材料の脱離（ｄｅｔａｃｈｍｅｎｔ）よって実施され、前記脱離はトップウエハの多孔性領域の攻撃によって起こる）、
・Ｓｍａｒｔ Ｃｕｔ（商標）タイプの工程［除去は過剰な材料の脱離によって実施され、前記脱離は、少なくとも１種類の化学種を用いたトップウエハの注入（ｉｍｐｌａｎｔａｔｉｏｎ）によって得られた脆化領域（ｅｍｂｒｉｔｔｌｅｍｅｎｔ ｒｅｇｅｏｎ）におけるトップウエハの分割によって起こる。このタイプの方法の非限定的な実施形態の主要なステップに関する一般的な記述が、非特許文献１に見出しうることが具体的に挙げられる。］
そうした工程の接合ステップは、一般にはトップウエハとハンドルウエハの間に接着剤（樹脂など）を加えずに実施される。
我々は、接着剤を用いないそうした接合を「直接接合（ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）」と呼ぶ。また、そうした直接接合を含むＢＴＰを「直接接合および転写工程（Ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ ａｎｄ ｔｒａｎｓｆｅｒ ｐｒｏｃｅｓｓ）」（ＤＢＴＰ）と呼ぶ。
そうした直接接合の場合、接合されるべき面はきわめて平滑でなければならない（すなわち、きわめて低い粗度を示す）。
また、直接接合によって第２のウエハと接合されるべき前記第１のウエハ上に平滑な面を設けることが可能であり、例えば、前記第１のウエハ上に「接合層」（例えば酸化物層を有する）を形成することによって、かつ／または第１のウエハの面を特殊な処理（例えば研磨など）にかけることによることが挙げられる。
２つのウエハの面の接合により、接合された面の間に、所与の接合エネルギーに関係する接合界面が生じる（このエネルギーが高いほど、接合が強力になる）。
追加処理を用いずに２つのウエハを直接接合することによって得られる接合エネルギーが、十分に高くならないことがある。
これは特に、２つ以上のウエハの接合によって、接合されるウエハ間に高エネルギー結合（すなわち、一般に５００ｍＪ／ｍ2より大きい接合エネルギー）を有する多層ウエハ（初期ウエハのそれぞれが、このようにして得られた多層ウエハに対する１つの「層」をもたらす）を得ることが望ましい場合である。そのような場合には、接合されるウエハは、接合強度を向上させる「接合熱処理（ｂｏｎｄｉｎｇ ｈｅａｔ ｔｒｅａｔｍｅｎｔ）」（ＢＨＴ）にかけられる。
より正確には、そうしたＢＨＴは、一般に高温（すなわち９００℃以上の温度）で実施される。我々は、９００℃より高い温度で実施されるそうした高温のＢＨＴを「ＨＴ ＢＨＴ」と呼ぶ。
そうしたＨＴ ＢＨＴは、接合界面を補強し、その接合エネルギーを所望のレベルまで高めることができる。一例として、ＳｉウエハとＳｉまたはＳｉＯ2ウエハとの間の接合エネルギーは、１１００〜１２００℃程度の温度でのＨＴ ＢＨＴの後に最大になる。
ＨＴ ＢＨＴ後に得られる接合エネルギーは、例えばＳｉ／Ｓｉ、ＳｉＯ2／ＳｉＯ2、またはＳｉ／ＳｉＯ2の接合の場合、２〜２．５Ｊ／ｍ2とすることができる。
したがって、そうしたＨＴ ＢＨＴによって、接合されるウエハの層の間に適切なエネルギーを有する多層ウエハの製造を可能にすることができる。
しかし、多層ウエハにＨＴ ＢＨＴを実施することが望ましくない場合もある。
それは、例えば多層ウエハの各層が、それぞれかなり異なる熱膨張係数（ＣＴＥ）を有する場合である。
そのような場合には実際に、ＨＴ ＢＨＴに曝されると、異なるＣＴＥを有する各層は異なる大きさの膨張を受ける。これによって、ウエハのそりや、さらにはウエハの結晶構造の転位のような欠陥の発生など、悪影響をまねく恐れがある。
また、他の理由のために、接合された多層ウエハにＨＴ ＢＨＴを実施することが望ましくない場合もある。例えば、ウエハが既に、完全にまたは部分的に精密な構成要素を含む場合（そうしたウエハは通常「構造化基板（ｓｔｒｕｃｔｕｒｅｄ ｓｕｂｓｔｒａｔｅ）」と呼ばれる）、あるいは高温処理によってウエハ材料が変化を受ける可能性がある場合（例えば、ウエハが、ホウ素、リンのような鋭いドーピング特性（ｓｈａｒｐ ｄｏｐｉｎｇ ｐｒｏｆｉｌｅ）を有するウエハである場合、または低ｋ材料、高ｋ材料のようにＨＴ ＢＨＴによって変化を受ける準安定層を有するウエハである場合、またはＡｌ2Ｏ3やＴｉＮのような金属元素を伴う層を有するウエハである場合）などである。
そうした欠点を回避し、それでも多層ウエハの接合された層の間で高い接合エネルギーを得るために、低温における高い接合エネルギーに関する技術が開発されている。
そうした技術の１つでは、接合されるべき面を、互いに接触させる前にプラズマに暴露することによって「活性化（ａｃｔｉｖａｔｅｄ）」する。
そうした技術を、「プラズマ活性化（ｐｌａｓｍａ ａｃｔｉｖａｔｉｏｎ）」技術と呼ぶ。
プラズマ活性化は、ＢＨＴを接合されるべき面を接触させた後に実施することによって、高い接合エネルギーを得ることを可能にするが、それは低温のＢＨＴ（「ＬＴ ＢＨＴ（ａ ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ＢＨＴ）」）に制限された状態にとどまるため有利である。
またプラズマ活性化は、接合された多層ウエハに対するＨＴ ＢＨＴの実施を必要とせずに、高エネルギー接合を得るための解決策として、ＤＢＴＰ向けに提案されてきた。
そうした周知のＤＢＴＰの一般的な例が、非特許文献２に示されている。
この論文は、ウエハの接合ステップ（トップウエハとハンドルウエハの間の）の前に、接合されるべき面に対してプラズマ活性化を実施することができるＳｍａｒｔ Ｃｕｔ（商標）タイプの工程を開示している。
そうした工程の一般的な原理を図１に示すが、図１は、そうした周知の原理の連続する主要なステップを示す図１ａから１ｅを含んでいる。
図１ａは、トップウエハ１０およびハンドルウエハ２０を示している。
トップウエハ１０には、脆化領域１１を形成するために１種類または複数種類の化学種が注入されている。
トップウエハ１０は、絶縁体層１２によって被覆されている。
直接接合のために、この絶縁体層の面１００をハンドルウエハの面２００と接触させる。
これら２つの面１００、２００をそれぞれ、ウエハ１０および２０の「前」面と呼ぶものとする。
また、これら２つのウエハの反対側の面（それぞれ面１１０および面２１０）をそれぞれ、これらのウエハの「裏」面と呼ぶ。
図１ｂは、プラズマチャンバ内でのプラズマによる前面１００および２００の活性化を示している。
図１ｃに示すように、この活性化によって、トップウエハ１０の前面１００上に活性化領域１０１が生じ、ハンドルウエハ２０の前面２００上に活性化領域２０１が生じる。
ウエハをプラズマに暴露するため、この活性化によって汚染物質も発生する。
前面は裏面よりも受ける汚染物質がかなり少ないため、そうした汚染物質をウエハの裏面１１０、２１０それぞれに、参照記号１１１および２１１によってより詳細に示してある［一例として、シリコンウエハのプラズマ活性化では一般に、「前」面（活性化されるべき面であり、かつプラズマチャンバの内部空間に面する）では約２×１０10原子／ｃｍ2の汚染物質濃度が生じ、ウエハの裏面では汚染物質濃度は１０11原子／ｃｍ2超になる］。
これは特に、各ウエハとプラズマチャンバに付随する支持要素［例えばチャック（ｃｈｕｃｋ）］との間の物理的接触が、ウエハの裏面で行われるためである。
マイクロエレクトロニクス用の市販の装置では、ウエハはプラズマチャンバ内のチャック上に配置される。
該チャックは以下の機能を果たすように適合される。
・プラズマへの暴露中、ウエハを受け入れ、適所にきわめてしっかり保持すること、
・温度拡散によって、プラズマ暴露中のウエハの温度を調節すること、
・ウエハに対する分極（バイアス電圧）を移動させる電極として働くこと。
この一式の機能をチャックによって成し遂げねばならないことが、前記チャックと接触するウエハの面（すなわち、ウエハの裏面。プラズマに直接暴露されるのが前面であるためである。）を汚染する可能性がある成分を含むチャック材料製造の選択に結び付く。この材料は、一般にＡｌ2Ｏ3ベースの焼結セラミックスとすることができる。
図１ｄは、トップウエハ１０とハンドルウエハ２０の直接接合を示しており、これら２つのウエハはその前面によって接合されている。この接合によって、特に脆化領域１１を有する多層３０ウエハ（「中間（ｉｎｔｅｒｍｅｄｉａｔｅ）」多層ウエハと呼ぶ）が生成される。
次いで図１ｅは、脆化領域で実施された脱離後に得られる多層ウエハ３５を示している。このウエハ３５は、ＳＯＩ素子（絶縁体上シリコン、Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＳＧＯＩ素子（絶縁体上シリコンゲルマニウム、ＳｉｌｉｃｏｎＧｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ｓＳＯＩ素子（絶縁体上歪みシリコン、ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＧｅＯＩ素子（絶縁体上ゲルマニウム、Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＳｉＣＯＩ素子（絶縁体上シリコンカーバイド，Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＳＯＱ素子（クォーツ上シリコン、Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ）タイプのものや、他の任意のタイプのものとすることができる。
図１ｅはまた、脱離処理されたトップウエハの残部部分（部分１５）も示している。この部分を、次の工程、例えば新しいトップまたは新しいハンドルウエハを構成するために、処理および再使用することができる。
このタイプの工程は、プラズマ活性化がＤＢＴＰによって多層ウエハを製造するのに有利である可能性があることを示している。
しかし、プラズマ活性化それ自体は、活性化によって生じる汚染物質に関連する他の欠点を伴う。
実際には前述のようにプラズマ活性化によって、プラズマに暴露されるウエハ、特にウエハの裏面に汚染物質が生じる。
この「汚染物質（ｃｏｎｔａｍｉｎａｔｉｏｎ）」は金属元素（例えばＡｌ、Ｆｅ、Ｎｉ、Ｚｎ、Ｃｒ、Ｔｉ、Ｃａ、Ｍｇ、Ｙ、・・・）の堆積物に相当し、ウエハの面上で微細粒子に取り込まれる、あるいは孤立した原子、分子またはイオンの場合には前記面に吸収される可能性がある。
そうした金属元素の堆積物は、暴露されたウエハの面の少なくとも一部の領域で、５×１０11〜５×１０12原子／ｃｍ2程度の汚染レベルで観察される。
そうした濃度は、さらなる熱処理（例えば、ウエハの面を平滑化するための１０００℃超の温度での高温アニール、またはウエハに素子を実装するために多層ウエハに対して実施されるさらなる処理）にかけられる多層ウエハには高すぎる。
実際に、そうした高温処理に曝される多層ウエハの汚染物質は、ウエハの本体（ｖｏｌｕｍｅ）内で拡散し、ウエハおよびその素子の特性（特に電気的特性）を著しく変化させる。
また前述のようなプラズマ活性化に起因する汚染物質の濃度は、多層ウエハおよびそれに関連する素子を製造する業界で一般的に用いられている最大汚染レベルの規格値よりもかなり高くなる（そうした規格値は５×１０10原子／ｃｍ2程度、またはさらに低い）。
したがって、多層ウエハを製造するために、接合されるべき面の活性化を用いた公知の技術水準を構成する直接接合転写工程（例えばＳｍａｒｔ Ｃｕｔ（商標）工程など）を実施することには、いくつかの欠点を伴う。
また、前述のプラズマ活性化に関して、上記のようなこれらの欠点が明るみに出た場合、同様の欠点が、面についてのプラズマ活性化とは異なる活性化（例えば、酸化および／または化学的活性化・・・）にも関連する可能性があるということが挙げられる。
国際公開第０４２７７９号パンフレット SILICON-ON-INSULATOR TECHNOLOGY: Materials to VLSI, 2nd Edition (Jean-Pierre COLINGE) "Ultra-thin strained-silicon-on-insulator and SiGe-on-insulator created using low-temperature wafer bonding and metastable layers", Taraschi et al., J. Electrochem. Soc. Vol.151 , N°1, p.47(2004) "Semiconductor on Wafer Bonding: Science and Technology" - Tong and Goesele, sponsored by the Electrochemical Society, Inc., a Wiley-lnterscience Publication, 1999
本発明の目的は、前述の欠点を克服することである。
この目的のために、本発明は、材料層をトップドナーウエハから受け側のハンドルウエハ上へ転写する方法であって、トップウエハおよび受け側ウエハが接合されるべきそれぞれの面を有し、
・接合されるべき面の少なくとも１つを処理する処理ステップであって、ウエハの所与の面の処理によって、前記ウエハの反対側の面に汚染物質が生じるステップと、
・中間多層ウエハを形成するために、トップウエハとハンドルウエハの接合されるべき面を直接接合する、接合ステップと、
・トップウエハから過剰な材料を除去する除去ステップと
を含み、
該方法が、
該処理ステップ中、トップウエハの接合されるべき面のみを処理することを特徴とする方法を提案する。
そうした方法の好ましい非限定的な態様は以下のとおりである。
−前記処理ステップは、面の活性化ステップである。
−活性化された面と反対側のウエハの面の前記汚染物質は、１０11原子／ｃｍ2超の金属汚染物質の濃度に相当する。
−前記処理は、処理されるべき（１つまたは複数の）面のプラズマへの暴露によって実施される。
−前記除去ステップは、前記過剰な材料をトップウエハから脱離することによって実施される。
−前記脱離は、トップウエハに少なくとも１種類の化学種を導入することによって作製された脆化領域において実施される。
−前記化学種の導入は、化学種の注入によって実施される。
−前記注入は、少なくとも２種類の化学種の共注入である。
−前記注入は、数１０16原子／ｃｍ2の全注入投与量で実施される。
−前記除去ステップは、３５０℃未満のままの温度で実施される分割アニール（ｓｐｌｉｔｔｉｎｇ ａｎｎｅａｌｉｎｇ）によって実施される。
−前記分割アニールの温度は、２００℃から３００℃の間の範囲である。
−該方法は、
・接合されるべき面の少なくとも１つを処理する処理ステップであって、ウエハの所与の面の処理によって、前記ウエハの反対側の面に汚染物質が生じるステップと、
・中間多層ウエハを形成するために、トップウエハとハンドルウエハの接合されるべき面を直接接合する、接合ステップと、
・トップウエハから過剰な材料を除去する除去ステップと
を含み、
前記接合ステップと除去ステップの間に、前記処理ステップによってもたらされた汚染物質を、暴露された中間多層ウエハの主面から除去する洗浄ステップを含むことを特徴とする。
−前記処理ステップは、面の活性化ステップである。
−活性化された面と反対側のウエハの面の前記汚染物質は、１０11原子／ｃｍ2超の汚染物質の濃度に相当する。
−前記処理は、処理されるべき（１つまたは複数の）面のプラズマへの暴露によって実施される。
−処理ステップ中、トップウエハの面のみが処理される。
−前記洗浄ステップは、前記接合ステップの直後に実施される。
−前記洗浄ステップは、任意の高温熱処理の前に実施される。
−前記洗浄ステップは湿式洗浄（ｗｅｔ ｃｌｅａｎｉｎｇ）である。
−前記洗浄ステップは、ＳＣ２溶液および／またはＨＦ溶液を用いて実施される。
−前記洗浄ステップは、単一面洗浄装置（ｍｏｎｏ ｆａｃｅ ｃｌｅａｎｉｎｇ ｅｑｕｉｐｍｅｎｔ）を用いて実施される。
−トップウエハは、Ｓｉ、またはＳｉＧｅ、ＳｉＣ、またはＧｅで製造される。
−ハンドルウエハは、Ｓｉ、溶融石英、ＳｉＣまたはガラスで製造される。
−該方法はさらに、ハンドルウエハ、および除去されていない一部のトップウエハを有する構造体の高温熱処理を含む。
−前記高温熱処理は９００℃より高い温度で実施される。
本発明の他の態様および利点は、添付図面に関してなされている以下の説明を読めば明らかになるであろう（当該技術分野の技術水準として知られている原理に関連して既に説明した図１に加えて、）。
すなわち、
・図２は、本発明の第一の実施態様ににしたがったプロセスの概略を示すフローチャートである。
・図３は、本発明の第二の実施態様ににしたがったプロセスの概略を示すフローチャートである。
以下に示す２つの実施形態は組み合わせることができる。
また、以下に説明する図面において、図１を参照して説明したものと同一または類似の要素および特性には、同じ参照番号に関連付けられるものとする。
第１の実施形態
図２（図２ａ〜２ｅを含む）は、本発明の第１の実施形態の主要なステップを示している。
これらのステップは、先に説明したステップ１ａ〜１ｅの一部を再現している。
したがって図２ａは、注入された脆化領域１１を有するトップウエハ１０、およびハンドルウエハ２０を示している。
この段階において、トップウエハ１０およびハンドルウエハ２０の前面１００および２００には、接合されるべき面を準備するための予備処理を施すことができる。この予備処理には、化学的機械研磨（ＣＭＰ）、および／または洗浄溶液（ＲＣＡ、ＳＰＭ＋ＲＣＡ、・・・など）を用いた１つまたは複数の洗浄が含まれる。
トップウエハ１０は、Ｓｉ、ＳｉＧｅ、Ｇｅ、ＳｉＣ、または他の任意の半導体材料で製造することができる。
ハンドルウエハ２０は、Ｓｉ、溶融石英、ＳｉＣ、ガラス（おそらく、これらの材料はすべて、結晶、多結晶または非結晶の形である）、あるいは他の任意の半導体材料で製造することができる。
脆化領域１１は、トップウエハに化学種を導入することによって作製しておくことができた（この「導入」は、例えば注入として、かつ／または拡散によって、あるいは他の任意の周知の技術によって実施される）。
化学種の「導入」が化学種の注入である場合、そうした注入は１種類の化学種（例えばＨやＨｅなど）のみの注入とすることができる。それを、複数種類の化学種、例えばＨとＨｅの注入（すなわち共注入）によって行うこともできた。
この場合もやはり、トップウエハの前面１００は酸化物層（例えば、ＳｉＯ2の堆積物、または基礎材料（ｕｎｄｅｒｌｙｉｎｇ ｍａｔｅｒｉａｌ）の酸化領域）の面である。
図２ｂは活性化ステップを示し、その間にトップウエハの前面１００がプラズマに暴露される。
この活性化ステップは（本明細書で述べる異なる実施形態において言及するすべての活性化ステップと同様に）、より一般的には接合されるべき面の処理ステップに相当し、処理される面と反対側のウエハの面における汚染物質の発生を伴う。
したがって、トップウエハ１０の裏面１１０は、前述のような金属汚染物質で汚染された領域１１１によって覆われる（図２ｃ参照）。
また前述のように、トップウエハの裏面上のこの汚染は、通常、一般的に許容される最大濃度より高い汚染物質濃度に相当する。
この活性化ステップ中、活性化するためにトップウエハのみをプラズマに暴露することに留意されたい。
ハンドルウエハ２０はいかなるプラズマにも露されない。したがって、汚染物質は前記ハンドルウエハの面には堆積されない。
このドナーのトップウエハのみを選択的に暴露することが、本発明のこの第１の実施形態に特有のものである。
ＤＢＴＰにプラズマ活性化を使用する周知の実験では、プラズマによる活性化のために、トップウエハとハンドルウエハの両方の前面が暴露された。そうした実験では、さらに高温処理を受ける可能性がある多層構造体の汚染に関連する欠点は指摘されてこなかった。
そうした実験の１つに関する報告書（例えば、非特許文献２参照）では、接合されるべきウエハの一方のみのプラズマ活性化に言及していることに留意されたい。
ただしこの記述は、トップウエハのではなくハンドルウエハの活性化に言及している。また当然ながら、この論文ではプラズマ活性化に起因する汚染に関連する問題については言及していない。
中間多層ウエハ３０を作製するための次のステップは、トップウエハとハンドルウエハの直接接合である（図２ｄ）。
次いで、トップウエハから過剰な材料が除去される。
図２ａ〜２ｅに示したこの第１の実施形態の例では、この除去は、トップウエハの脆化領域１１によって範囲を定められた過剰な材料を脱離することによって実施される。
Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法に該当するこの特定の場合には、トップウエハの残部１５が中間ウエハ３０から分離される。
除去は、ＢＴＰで知られている任意の方法に従って実施することもできる。
したがって、この除去を、中間ウエハ３０に対してトップウエハ１０の裏面（すなわち、トップウエハの前面１００と反対側の面）をエッチングすることによって実施することができる。
（ＢＥＳＯＩタイプの方法に相当する）そうした場合には、トップウエハに対して注入を行っておく必要はない。
除去ステップを、ＥＬＴＲＡＮ（登録商標）法に従って実施することもできる。
そうした場合には、あらかじめ多孔性材料よって脆化領域が作製され、この場合もやはり注入は不要である。
Ｓｍａｒｔ Ｃｕｔ（商標）タイプまたはＥＬＴＲＡＮ（商標）タイプの方法の場合には、残部１５が得られる。
すべての場合において（すなわち、トップウエハの過剰な材料を除去するためにどんな方法を使用しても）、得られる多層ウエハ３５は、その活性化のために前面がプラズマに暴露されたウエハの裏面に発生した重度の汚染を含まない。
実際、すべての場合において、トップウエハの裏面上にある重度の汚染領域１１１は多層ウエハ３５から除去された。
このことは特に有利である。なぜなら、この多層ウエハは次に追加の熱処理を受けるところ、その熱処理の一部が前述のように高温で実施されるためである（例えば１０００℃超の温度での平滑化アニール）。
また高濃度の汚染物質（例えば１０11原子／ｃｍ2超の濃度）を含むウエハを暴露すると、汚染物質のウエハ内への許容できない非可逆性の拡散が生じるだろう。
残部１５を生じさせる方法の場合、唯一の重度の汚染（領域１１１）は前記残部上に存在し、多層ウエハ３５にはそうした重度の汚染はまったく存在しない。
したがって、この本発明の第１の実施形態は、多層ウエハが高濃度の汚染物質よって汚染されることなく、ＤＢＴＰによる前記多層ウエハの製造を可能にする。
活性化ステップ後に、暴露されたトップウエハの前面で観察されうる汚染物質の濃度は２×１０10原子／ｃｍ2程度であり、これは一般に許容できる濃度レベルである。
図２ｅに示した除去ステップは、注入された脆化領域１１でトップウエハを脱離することによって実施される。
この脱離は、機械的および／または熱的作用によって生じさせることができる。
熱的作用（すなわち分割アニール）の場合、前面１００、２００で生じた（したがって、接合界面の周辺にあるであろう）汚染物質の拡散を回避するために、温度を適度な値に保つべきである。
ＳＯＩなどの多層ウエハの場合、そうした分割アニールに対する適度な温度の典型的な値は、３００〜５００℃である。
また図１ａ〜１ｅに示したＳｍａｒｔ Ｃｕｔ（商標）タイプの方法を使用する特定の場合には常に、脆化領域１１を作製するためのトップウエハの注入を、２種類以上の化学種を用いて行うと有利になる場合がある（例えばＨ＋Ｈｅの共注入）。
実際に、そうした共注入によって、分割アニールの温度を下げることが可能であり、共注入（例えばＨ＋ＨｅのＳｉトップウエハへの共注入）によって作製された脆化領域での分割は、［所与の全注入投与量、すなわち注入される化学種すべての投与量の合計（これを一般的には例えば５×１０16原子／ｃｍ2、より一般的には数１０16原子／ｃｍ2の「標準的な」注入投与量とすることができる）に対して］同じ全注入投与量であっても１種類の化学種のみによって注入された同じトップウエハで行われるよりも低い温度で生じる。
「標準的な」全投与量を用いて、分割アニールの温度を下げることができるそうした共注入の条件のより詳細については、特許文献１を参照されたい。
したがって前述のように、共注入（例えばＨ＋Ｈｅによる共注入）は、適度な温度で分割アニールを実施するのに有利な特性を構成する。またそうした共注入によって、分割アニールの温度をさらに下げることも可能である。
数１０16原子／ｃｍ2の全注入投与量を用いたＳｉトップウエハでのＨ＋Ｈｅの共注入の場合、この温度は３５０℃未満にとどめることができ、特に２００〜３００℃という低い範囲にすることができる。
第２の実施形態
図３（図３ａ〜３ｆを含む）は、本発明の第２の実施形態の主要なステップを示している。
図３ａは（図１ａおよび２ａのように）トップウエハ１０およびハンドルウエハ２０を示している。
トップウエハおよびハンドルウエハの材料は、前述の第１の実施形態に関して言及した材料と同じとすることができる。
この場合もやはり、脆化領域１１を生成するために、トップウエハには１種類または複数種類の化学種が注入された。
ただしこの場合もやはり、そうした注入された脆化領域は、本発明をＳｍａｒｔ Ｃｕｔ（商標）タイプの方法を用いて実施した場合に相当する特定の例にすぎず、任意のタイプのＤＢＴＰも用いることができる。
またより一般的には、別段の指定がない限り、第１の実施形態について先に示した知見をすべて、この第２の実施形態に適用することができる。
図３ｂは、プラズマへの暴露による活性化ステップを示している。
このステップ中、トップウエハ１０および／またはハンドルウエハ２０の前面を暴露することができる。
活性化のためにトップウエハ１０のみをプラズマに暴露する場合、前述の第１の実施形態を第２の実施形態と組み合わせることができる。
図３ｂ〜３ｄは、トップウエハとハンドルウエハの両方をプラズマによって活性化する特定の場合を示している。
したがって図３ｃは、それぞれトップウエハおよびハンドルウエハの裏面に関連付けられる、高度に汚染された領域１１１および２１１を示している。
もちろん、トップウエハのみを活性化した場合には領域１１１のみが存在し、ハンドルウエハのみを活性化した場合には領域２１１のみが存在することになる。
図３ｄは、トップウエハとハンドルウエハの直接接合を示しており、それらの前面同士が接触している。
この第２の実施形態では、接合の後（好ましくは直後）に、中間多層ウエハ３０上の高度に汚染された領域１１１および２１１から（あるいは、接合前に一方のウエハのみがプラズマによって活性化されたために、そうした高度に汚染された領域が１つだけ形成されている場合には、形成されている領域１１１または２１１から）汚染物質を除去するための洗浄ステップ（図３ｅ）が続く。
領域１１１は、中間多層ウエハ３０の第１の「主」面に関連付けられると言え、また領域２１１は、中間多層ウエハ３０の第２の「主」面に関連付けられると言える。
この洗浄ステップは、汚染物質を除去することが可能な洗浄溶液を用いて、トップウエハとハンドルウエハの直接接合によって作製された中間多層ウエハ３０に対して実施される。そのために、ＳＣ２溶液またはＨＦ溶液を用いることができる。
洗浄ステップは、ウエハが任意の高温処理（すなわち、９００℃超の任意の熱処理）を受ける前に実施される。
図３ｅに示したこの「洗浄ステップ」は、複数の連続する洗浄からなることができる。
そうした洗浄は、中間多層ウエハ３０に対して実施される。この洗浄は、当分野で公知の洗浄操作とは異なっている。これら公知の洗浄操作は、通常バルクシリコンウエハなど単層ウエハに対して実施されるためである。
洗浄ステップの洗浄はそれぞれ湿式洗浄として、すなわち、洗浄するウエハを洗浄溶液でできた浴に浸すことによって実施することができる。
ただし、単一面洗浄装置を用いて、そうした洗浄を実施することも可能であり、該洗浄装置は洗浄溶液の噴霧または噴射を、洗浄すべき面のみに選択的に放出するように制御されている。
洗浄ステップに関しては予想に反して、既に層が相互に接合されている多層ウエハ３０に洗浄溶液を用いて、きわめて満足のいく結果が得られることを、本件出願人が確認したことに留意されたい。
実際にも、洗浄溶液が接合界面に浸透する可能性があるため、従来技術はそうした洗浄を回避すべきであることを示唆する傾向がある（例えば、非特許文献３参照）。そうした浸透は、接合の質を下げる、あるいは接合されたウエハ間の結合を緩める危険も伴う。
さらに、従来技術の検討からは、洗浄ステップに関連する操作は、接合されたウエハの剥離を促すように考えられる。
さらに、洗浄ステップは、接合されたウエハの接合界面の端部における接合エネルギーを低下させる可能性が高いようにも考えられる。
したがって、この第２の実施形態と同様に実施される洗浄ステップは、従来技術の教示に反するものである。
また、この第２の実施形態（接合後に実施される洗浄工程を有する）によって提供される特定の工程はさらに、金属汚染物質を効率的に除去することが知られているＳＣ２またはＨＦ溶液などの溶液の使用を可能にする。
実際には、ＳＣ２またはＨＦ溶液は、相互に接合させる前にトップおよび／またはハンドルウエハを洗浄するために用いる場合には問題を伴う。そのような場合には、ＳＣ２またはＨＦ溶液は、好ましくない汚染物質を除去するものの、同時に接合される面を不活性化して、プラズマ活性化の利益を失うことになる。
したがって、この第２の実施形態で提案される特定の方法は、ＬＴ ＢＨＴを用いたＤＢＴＰによる多層ウエハの製造を可能にする有利な工程にも対応していると思われる。
図３ｆは、トップウエハの過剰な材料の除去ステップを示している。この場合もやはり、第１の実施形態について先に行った説明がすべてあてはまる。
この第２の実施形態の利点は、（図３ｆの左部部分に示すように）残部を生成するように除去が実施される場合、洗浄ステップによってそうした残部が既に洗浄されていることである。
本発明の各実施形態についてこれまでに示した説明は、プラズマへの暴露によって実施される（１つまたは複数の）活性化（「プラズマ活性化」）の場合に焦点を合わせたものであり、あるいは、そうした活性化を異なる形（例えば、酸化および／または化学的活性化・・・）に基づいて実施することもできる。
すべての場合において、活性化は、
・活性化される面の接合に関連する接合エネルギーを高めることを意図するものである（前記面を、一般に「前」面と呼ぶことができる）。
・活性化するべき「前」面とは反対側の「裏」面における重度の汚染の発生に関連する（「重度の」汚染とは、１０11原子／ｃｍ2超の汚染物質濃度に相当すると理解される）。
またすべての実施形態において、本発明は、ウエハの面がかなり汚染されている場合には、前記面が高温熱処理を受けないようにすることができることを保障するものである。
Ｓｍａｒｔ Ｃｕｔ（商標）タイプの工程の一般的な原理を示す図である。 本発明の第１の実施形態による工程の図によるフローチャートである。 本発明の第２の実施形態による工程の図によるフローチャートである。

Claims (25)

  1. 材料層をトップドナーウエハ（１０）から受け側のハンドルウエハ（２０）上へ転写する方法であって、前記トップウエハおよび前記受け側ウエハが接合されるべきそれぞれの面を有し、
    該方法が、
    ・接合されるべき面の少なくとも１つを処理する処理ステップであって、ウエハの所与の面の処理によって前記ウエハの反対側の面に汚染物質が生じるステップと、
    ・前記トップウエハと前記ハンドルウエハの接合されるべき面を直接接合させて、中間多層ウエハ（３０）を形成する接合ステップと、
    ・前記トップウエハから過剰な材料を除去する除去ステップと
    を含み、
    前記処理ステップ中、前記トップウエハの接合されるべき面のみを処理することを特徴とする方法。
  2. 前記処理ステップは、面の活性化ステップであることを特徴とする前記請求項１に記載の方法。
  3. 活性化された面と反対側のウエハの面の前記汚染物質は、１０11原子／ｃｍ2超の金属汚染物質の濃度に相当することを特徴とする前記請求項１または２のいずれかに記載の方法。
  4. 前記処理は、処理されるべき（１つまたは複数の）面のプラズマへの暴露によって実施されることを特徴とする前記請求項１〜３のいずれかに記載の方法。
  5. 前記除去ステップは、前記過剰な材料を前記トップウエハから脱離することによって実施されることを特徴とする前記請求項１〜４のいずれかに記載の方法。
  6. 前記脱離は、前記トップウエハに少なくとも１種類の化学種を導入することによって作製された脆化領域（１１）において実施されることを特徴とする前記請求項１〜５のいずれかに記載の方法。
  7. 前記化学種の導入は、化学種の注入によって実施されることを特徴とする前記請求項１〜６のいずれかに記載の方法。
  8. 前記注入は、少なくとも２種類の化学種の共注入であることを特徴とする前記請求項１〜７のいずれかに記載の方法。
  9. 前記注入は、数１０16原子／ｃｍ2の全注入投与量で実施されることを特徴とする前記請求項１〜８のいずれかに記載の方法。
  10. 前記除去ステップは、３５０℃未満の温度にとどめて行われる分割アニールによって実施されることを特徴とする前記２項の請求項１〜９のいずれかに記載の方法。
  11. 前記分割アニールの温度は、２００℃から３００℃の間の範囲であることを特徴とする前記請求項１〜１０のいずれかに記載の方法。
  12. 材料層をトップドナーウエハ（１０）から受け側のハンドルウエハ（２０）上へ転写する方法であって、
    該方法は、
    ・接合されるべき面の少なくとも１つを処理する処理ステップであって、ウエハの所与の面の処理によって前記ウエハの反対側の面に汚染物質が生じるステップと、
    ・前記トップウエハと前記ハンドルウエハの接合されるべき面を直接接合して、中間多層ウエハ（３０）を形成する接合ステップと、
    ・前記トップウエハから過剰な材料を除去する除去ステップと
    を含み、
    前記接合ステップと前記除去ステップの間に、前記処理ステップによってもたらされた汚染物質を、暴露された前記中間多層ウエハの主面から除去する洗浄ステップを含むことを特徴とする方法。
  13. 前記処理ステップは、面の活性化ステップであることを特徴とする前記請求項１２に記載の方法。
  14. 前記活性化された面と反対側のウエハの面の前記汚染物質は、１０11原子／ｃｍ2超の汚染物質の濃度に相当することを特徴とする前記請求項１２または１３に記載の方法。
  15. 前記処理は、処理されるべき（１つまたは複数の）面のプラズマへの暴露によって実施されることを特徴とする前記請求項１２〜１４のいずれかに記載の方法。
  16. 前記処理ステップ中、前記トップウエハの面のみが処理されることを特徴とする前記請求項１２〜１５のいずれかに記載の方法。
  17. 前記洗浄ステップは、前記接合ステップの直後に実施されることを特徴とする前記請求項１２〜１６のいずれかに記載の方法。
  18. 前記洗浄ステップは、任意の高温熱処理の前に実施されることを特徴とする前記請求項１２〜１７のいずれかに記載の方法。
  19. 前記洗浄ステップは湿式洗浄であることを特徴とする前記請求項１２〜１８のいずれかに記載の方法。
  20. 前記洗浄ステップは、ＳＣ２溶液および／またはＨＦ溶液を用いて実施されることを特徴とする前記請求項１２〜１９のいずれかに記載の方法。
  21. 前記洗浄ステップは、単一面洗浄装置を用いて実施されることを特徴とする前記請求項１２〜２０のいずれかに記載の方法。
  22. 前記トップウエハは、Ｓｉ、またはＳｉＧｅ、ＳｉＣ、またはＧｅで製造されることを特徴とする前記請求項１２〜２１のいずれかに記載の方法。
  23. 前記ハンドルウエハは、Ｓｉ、溶融石英、ＳｉＣまたはガラスで製造されることを特徴とする前記請求項１２〜２２のいずれかに記載の方法。
  24. 前記ハンドルウエハ、および前記トップウエハの非除去部分を有する構造体の高温熱処理をさらに含むことを特徴とする前記請求項１２〜２３のいずれかに記載の方法。
  25. 前記高温熱処理は９００℃より高い温度で実施されることを特徴とする前記請求項１２〜２４に記載の方法。
JP2007532977A 2004-09-21 2004-09-21 接合されるべき面の処理を伴う転写方法 Active JP5101287B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2004/003275 WO2006032946A1 (en) 2004-09-21 2004-09-21 Transfer method with a treatment of a surface to be bonded

Publications (2)

Publication Number Publication Date
JP2008514023A true JP2008514023A (ja) 2008-05-01
JP5101287B2 JP5101287B2 (ja) 2012-12-19

Family

ID=34959038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532977A Active JP5101287B2 (ja) 2004-09-21 2004-09-21 接合されるべき面の処理を伴う転写方法

Country Status (8)

Country Link
US (2) US7615464B2 (ja)
EP (2) EP2048706B1 (ja)
JP (1) JP5101287B2 (ja)
KR (1) KR20120011095A (ja)
CN (1) CN101027769B (ja)
AT (1) ATE469438T1 (ja)
DE (1) DE602004027422D1 (ja)
WO (1) WO2006032946A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US20070284730A1 (en) * 2006-06-12 2007-12-13 Wei Shi Method, apparatus, and system for thin die thin thermal interface material in integrated circuit packages
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
US20080268617A1 (en) * 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
CN101056339B (zh) 2006-11-06 2011-06-08 华为技术有限公司 回铃音与振铃音相互转换的方法、系统及装置
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2962141A1 (fr) * 2010-06-30 2012-01-06 Soitec Silicon On Insulator Technologies Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique
CN108766873B (zh) * 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
US9305865B2 (en) * 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US20040171232A1 (en) * 2002-11-07 2004-09-02 Cea Method of detaching a thin film at moderate temperature after co-implantation
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
EP1018153A1 (en) * 1997-08-29 2000-07-12 Sharon N. Farrens In situ plasma wafer bonding method
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
ITVI20020143A1 (it) 2002-07-01 2004-01-02 Thomas Bleiner Segnalatore ottico di emergenza
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US20040171232A1 (en) * 2002-11-07 2004-09-02 Cea Method of detaching a thin film at moderate temperature after co-implantation
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Also Published As

Publication number Publication date
EP2048706A1 (en) 2009-04-15
US7972939B2 (en) 2011-07-05
CN101027769A (zh) 2007-08-29
US20060270187A1 (en) 2006-11-30
ATE469438T1 (de) 2010-06-15
CN101027769B (zh) 2017-06-23
DE602004027422D1 (de) 2010-07-08
JP5101287B2 (ja) 2012-12-19
EP1792337B1 (en) 2010-05-26
KR20120011095A (ko) 2012-02-06
US7615464B2 (en) 2009-11-10
EP2048706B1 (en) 2012-12-12
EP1792337A1 (en) 2007-06-06
US20100015780A1 (en) 2010-01-21
WO2006032946A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US7615464B2 (en) Transfer method with a treatment of a surface to be bonded
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US7387947B2 (en) Method for transferring a thin layer including a controlled disturbance of a crystalline structure
TWI545614B (zh) 低溫下分離半導體層之方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
KR20080036209A (ko) 스트레인드 실리콘-온-인슐레이터 구조의 제조 방법
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP2008124207A (ja) 半導体基板の製造方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JP3707200B2 (ja) 半導体基板の製造方法
JP2016103637A (ja) ２枚の基板を積層する方法
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
KR20070083581A (ko) 접합될 표면의 처리를 수반한 전달 방법
JP2005228988A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250