JP2005142524A - 半導体ウエハの接着前表面処理 - Google Patents

半導体ウエハの接着前表面処理 Download PDF

Info

Publication number
JP2005142524A
JP2005142524A JP2004136254A JP2004136254A JP2005142524A JP 2005142524 A JP2005142524 A JP 2005142524A JP 2004136254 A JP2004136254 A JP 2004136254A JP 2004136254 A JP2004136254 A JP 2004136254A JP 2005142524 A JP2005142524 A JP 2005142524A
Authority
JP
Japan
Prior art keywords
bonding
wafer
wafers
layer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004136254A
Other languages
English (en)
Other versions
JP4549726B2 (ja
JP2005142524A5 (ja
Inventor
Christophe Maleville
クリストフ、マルビル
Tussot Corinne Maunand
コリンヌ、モナン、テュソ
Sebastien Kerdiles
セバスティアン、ケルディル
Olivier Rayssac
オリビエ、ライサック
Benjamin Scarfogliere
ベンジャミン、スカルフォグリエール
Hubert Moriceau
ユベール、モリソー
Christophe Morales
クリストフ、モラル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2005142524A publication Critical patent/JP2005142524A/ja
Publication of JP2005142524A5 publication Critical patent/JP2005142524A5/ja
Application granted granted Critical
Publication of JP4549726B2 publication Critical patent/JP4549726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】 半導体ウエハの接着強度を高める前処理方法の提供。
【解決手段】 二つの対応する接着表面で二枚のウエハを接着するプロセスであって、（ａ）少なくとも一つの接着表面を活性化させる工程と、（ｂ）接着表面を接触させる工程とを備え、工程（ａ）は前記接触すべき表面をブラッシングすることにより行われるプロセス。さらにドナーウエハに起因する層を剥離するプロセスである。
【選択図】 図１

Description

この発明は、マイクロエレクトロニクス、光学、光電子の分野のための構造を形成するために半導体材料を含む二枚のウエハを接着することに関する。さらにこの発明は、接着すべき二枚のウエハの接着表面処理に関する。
二枚のウエハの接着度を高めるためには接着前に接着表面を清浄にする必要がある。
例えば、ＲＣＡ処理等の化学的処理を一回乃至複数回ウエハに対して行い、分離微粒子と金属及び有機汚染物を除去することが知られている。
他の知られている化学的表面処理技術は紫外線により大気中の酸素をオゾンに変えることにより得られたドライオゾンの基に清浄にするもので、得られたドライオゾンは炭化水素表面汚染物と反応し、揮発性種を形成してそれら汚染物を除去する。
他の接着すべき表面の処理技術は機械的であり、分離微粒子を除去するために摩擦推力をウエハ表面に与えることができる手段により行われる。
例えば、軽量ポリッシュ又はブラッシングが行われる。
もし、微粒子、有機残存物そして表面欠損が無ければ、ウエハ間の接着度はウエハを接着する接着技術に依存し、２枚のウエハ間の接着は、少なくとも分子結合により達成できる。
接着前の特別な処理が２枚のウエハ間の分子結合（そして従って接着度）を高めるために用いられる。
接着における改良は、通常、機械的強度及び又は接着表面の質を高めることに相当する。
従って、接着すべき表面をより親水性することができればウエハ間の接着機械強度を高めることができる（例えば、“Proceeding of the 2nd International Conference on Materials for Microelectronics”, IOM Communications, p. 183, 1998 by O. Rayssac et alを参照）。
例えば、オゾン化溶液、又は硫酸とオゾン水との混合物を含む溶液（SPM, Sulfuric Peroxide Mixtureとも呼ぶ）等の化学的溶液による接着前ウエハ処理が知られており、これにより、炭化水素汚染物を除去し、そして、親水性特性を高めることによるウエハ表面のぬれ性を高め、従って、結合エネルギが増加する。
さらに一般的には、ＲＣＡのような方法は、その洗浄機能により、分子結合によって接着すべき表面の親水性特性を高める。
この化学処理の後、２枚のウエハが接触された時に両者を拘束する力を高めるために、接着すべき表面の少なくとも一つがプラズマに晒され、これにより両者が接触し、さらに、接着を強化する加熱処理が共に行われ、又は後で行われることもある。これについてのさらなる情報はT. Suni et al., による著（Journal of Electromechanical Society 149, G348, 2002 “Effects of plasma activation on hydrophilic bonding of Si and SiO2”に記載されている。
別の方法としては、特定の化学的環境で行う場合は、Chemical Mechanical Planarization (CMP)のような機械化学的研磨が接着表面を活性化するのに用いられる。
従って、例えば、Si又はSiO2表面上の基礎媒体でのCMPにより、これら表面が一旦接触されたら、これらの分子結合を強化するためにこれら表面を活性化することができ、特にR. Stengl, T. TangそしてU Gosele (Jpn. J. appl. Phys., 28, p. 1735, 1989)に記載されている。この研磨による微粒子を除去するためにブラッシング工程をさらに行ってもよい。
しかし、少々荒い研磨であっても、処理される材料の質に影響を与えることがある。
従って、上述の処理は、特に以下のような場合、いつも十分というわけではない。
得られた表面品質を低減する後処理が続く場合且つ又は活性化特性が表面品質を維持する場合。
これらの処理を接着工程から分離する待ち時間があり、雰囲気中のガス状残存物の汚染、堆積が生じる場合。
この発明は、この方法を改善しようするものであり、この発明の第一の観点では、マイクロエレクトロニクス、光学又は光電子での応用のために、二つの対応する接着表面で二枚のウエハを接着するプロセスであって、
（ａ）少なくとも一つの接着表面を活性化させる工程と、
（ｂ）前記接着表面を接触させる工程とを備え、
工程（ａ）は前記接触表面をブラッシングすることにより行われることを特徴とするプロセスが提案される。
二枚のウエハを接着するプロセスの好ましい特徴は以下の通りである。
工程（ａ）前の、前記二つの接着表面の少なくとも一つの上に接着層を形成する工程。
工程（ａ）前の、少なくとも一回の表面を洗浄且つ又は活性化する工程。
第二の観点よれば、この発明はドナーウエハに起因する半導体材料の層を剥離するプロセスであって、
（ａ）薄い層の厚みにほぼ対応する前記ドナーウエハの所定深さに脆弱領域を形成する工程と、
（ｂ）ブラッシングにより、前記ドナーウエハ且つ又は受入れウエハの表面を活性かさせる工程と、
（ｃ）前記活性化された（複数の）表面において前記ドナーウエハと受入れウエハとを接着させる工程と、
（ｄ）前記ドナーウエハから前記受入れウエハに接着された薄い層を剥離するためにエネルギを前記脆弱領域に供給する工程とを備えたことを特徴とするプロセスを提供する。
前記層を剥離するプロセスの好ましい特徴は以下の通りである。
工程（ａ）は、前記脆弱領域の深さにほぼ等しい深さに原子種を注入する又は前記脆弱領域における層を多孔性とするという二つの技術の一つを用いて行われる。
接着層が前記二つの接着表面の少なくとも一つの上に形成される工程が工程（ｂ）の前に行われる。
過熱処理が前記ドナーウエハと前記受入れウエハとの間の接着に伴い又は続いて行われて前記２枚のウエハ間の結合鎖を増加する。
少なくとも一つの表面を洗浄且つ又は活性化する工程が工程（ａ）と工程（ｂ）との間に行われる。
この発明のその他の観点、目的そして効果は以下に詳述するが図面を参照して読まれるべきである。
この発明の主なる目的の一つは、特に以下の二つの目標を達成することにより、２枚のウエハ間の結合力を高めることである。
接着すべきウエハ表面上の分離した微粒子と特にウエハ表面上の化学汚染物を除去して特に親水性を高める。
接着工程中に２枚のウエハ間の結合力を高めるためにウエハ表面を活性化させる。
他の目的は簡単で、速く且つ経済的な技術によりこれら二つの目標を達成することである。
この発明の他の目的は、従来技術と比較してウエハ表面の活性化が高まるウエハ表面処理のためのいくつかの工程を導入することである。
これを達成するために、この発明は、少なくとも一つの接着面をブラッシングするための少なくとも一つの工程を有する、一枚又は２枚の接着すべきウエハ表面を処理する方法を提示するものである。
図１は接着すべきウエハ１０をブラッシングするための装置を示す。
ウエハ１０が所定位置に安定して保持され、ウエハ表面に対してほぼ垂直なスピンドル３０の周りを回転される。
典型的には円筒形のブラシ２０がスピンドル３０に対してほぼ垂直なスピンドル４０の周りを回転可能である。
効果的なこととして、ブラシ２０はその周辺に、ウエハ１０の表面と低圧力で接触するポリマー等の織り目加工された材料が設けられている。
好ましくは、ブラッシングに伴い、例えば、スピンドル４０に形成された空洞且つ又はブラシ２０上に設けられたジェットを介して、適合する化学種又は超純水をウエハ表面に投入することができる。
ウエハ１０がスピンドル３０の周りを回転され、一方、ブラシ２０がスピンドル４０の周りを回転される。
従って、ウエハ１０の表面上でのブラシ２０の動きは、ウエハ１０の表面全体上では不均一な動きとなる。
その結果、ウエハ表面から微粒子が不均一に除去される。
ブラッシング前に、以下の一つ乃至複数の処理が個々に又は組み合わさって効果的に行われる。
（１）ウェット・ケミカル洗浄
（２）ドライ・ケミカル洗浄
（３）プラズマ処理
（４）機械化学研磨
ウェト・ケミカル洗浄（１）は（水酸化アンモニウム（ＮＨ４ＯＨ、過酸化水素（Ｈ２Ｏ２）そして脱イオン水を含む溶液ＳＣ１を用いる処理とこれに続く塩化水素酸（ＨＣＬ）と過酸化水素（Ｈ２Ｏ２）そして脱イオン水を含む溶液ＳＣ２を用いる処理とを含むＲＣＡ処理且つ又は一連のリンス且つ又はオゾン化ウェット処理且つ又はＳＰＭ処理且つ又は塩化水素酸処理、又は、接着表面を洗浄且つ又は活性化させるのに適する他の溶液でもよい。
例えば、オゾン化溶液を用い、これに続いてＲＣＡ処理を行い、そして、またオゾン化溶液を用いてウエハを処理することも可能であろう。
例えば、オゾン化溶液、これに続いて塩化水素酸、そして、またオゾン化溶液を用いてウエハ１０を処理することも可能であろう。
ウエハ１０を漕に浸ける、又は、水滴をウエハ１０上に吹き付けることにより湿度を制御することができる。
化学処理と同時に付加的にメガソニック波を照射して接着表面から分離した微粒子の除去を助成する。
ドライ・ケミカル処理（２）は主に炭化水素による汚染を除去するもので、単独に又は補足的に又はウェット洗浄と交互に行われる。
ドライ洗浄はドライオゾンと反応した後の炭化水素を揮発させるもので、ドライオゾンは雰囲気内での紫外線照射による酸素の変態の結果得られるものである。
これを達成するには、通常、水銀ランプから紫外線を照射して、ozoning containmentと呼ばれるコンテインメント中で酸素をオゾンに変態させる化学反応を起こさせる。
特に、プラズマ処理（３）は、特に、その後の接着が加熱処理を伴う又は加熱処理が続いて行われる場合に、ウエハ１０の接着表面を活性化するものである。
従って、酸素、窒素、アルゴン又は他のガスによりプラズマに表面を晒すことができる。
この目的のための装置は、当初、容量結合を伴う反応イオン・エッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）のために設計されたものでもよい。さらなる情報についてはSanz-Velasco et al.著“Room temperature wafer bonding using oxygen plasma treatment in reactive ion etches with and without inductively coupled plasma” (Journal of Electrochemical Society 150, G155, 2003) を参照することができる。
他の大気プラズマ装置、又は、電子サクロトロン共鳴（ＥＣＲ）ソース又はヘリコン（helicon）ソースを備えた装置、又は、他のソースも使用できる。
MERIE(Magnetically Enhanced Reactive Ion Etching) のような機器を用いて、特に電気的にチャージされた種がリアクタの壁に向かって拡散するのを防止するためにプラズマを磁界に晒してもよい。
プラズマ密度は低、中、高（又は”HDP” High Density Plasma）のいずれでもよい。
実際、プラズマによる結合活性化は、通常、ＲＣＡ洗浄等の先行化学洗浄に続いて、数秒から数分表面をプラズマに晒す。
付加的に、特に、プラズマに晒している間に生じる汚染物を除去するために、水によるリンス且つ又はＳＣ１洗浄をプラズマに晒す前に行い、これに続いて遠心力による乾燥を行っても良い。
しかし、最終的なブラッシング工程によりこれら汚染物の大部分を除去できるので、この付加的な工程は省くことができる。
処理（４）はＣＭＰ等の化学機械研磨である。
ＣＭＰの目的は、以下の三つの動作を組み合わせることによりウエハ１０の表面を最適に平坦化することである。
ウエハ１０の少なくとも一つの表面上に少なくとも一つの研磨板を用いた摩擦力によるウエハ１０に対する巨視的な機械的アタック。
研磨溶液に含まれる研磨粒子によるウエハ１０に対する巨視的な機械的アタック。
研磨溶液に含まれる化学物質によるウエハ１０に対する化学的アタック。
これら三つの動作は、通常、（複数の）研磨板がウエハ１０上を擦る間に、研磨粒子と化学物質とを含む研磨溶液を加えることで組み合わさる。
研磨粒子サイズは、特に、第一に、これら粒子が適切にウエハ１０の表面を擦るようにし、そして第二に、ひっかき傷やピンホール等の重大な表面欠損を与える可能性が出るほど擦ることがないようなサイズとする。
従って、シリコン表面の研磨に用いられる粒子の典型的なサイズは０．１ミクロンのオーダである。
研磨溶液に加えられる化学物質は、通常、ウエハ１０の表面上の粒子を弱める又は剥がしさえするような化学変化をウエハ１０の表面上に起こすようなものが選ばれ、これが摩擦動作を助成する。
化学的アタックを助長するために、結晶シリコン、シリカ（本記載ではＳｉＯ２とも記される）、ガラス、水晶等の材料に対し、この動作は主に塩基性ｐＨを有する化学剤を用いた化学的な動作である。従って、アンモニアを基にした化学物質が選ばれる。
上記の表面材料のための基礎媒体等の適切な化学媒体においては、ＣＭＰにより表面上にＳｉ−ＯＨ結合をもたらす付加的な結合が生じる。
従って、ＣＭＰは研磨された表面上にＯＨイオン群を増加させ、その結果、他の接着すべき表面とこれから行われる分子結合を促進する効果があり得る。
付加的に適切な界面活性剤を研磨中又は研磨後に投入して研磨の機械化学的動作を調整してもよい。
研磨後にリンスして研磨による残存物を除去するのを助長することもできる。
特に、ブラッシングがアンモニアの投入と同時に行われる場合、すべての場合において、ＣＭＰ後に行われるブラッシングが荒い研磨動作により生じる粒子を排出するのを助長する。
次の表がこの発明による接着前のウエハ１０の処理のための異なる好ましいプロセス（クラスＡからＬ）を示し、上述の処理（１）、（２）、（３）、（４）の一つと上述のブラッシングを考慮し、各工程を入れ替えて行ったものである。表において、各工程には番号が付与されており、この番号は対象となる工程においてそれが付与された工程の時間的位置に相当し、例えば、工程３は工程２に続き、そして工程４に先行する。
Figure 2005142524
この発明のこれらプロセスは限定的なものではなく、ブラッシング前に行われ、処理表面の質を高めると思われ且つ又はこの表面をさらに活性化させるいかなる処理も個々に又は組み合わさって、他の処理と順序正しく行うことができる。
すべての場合において、表面処理の最後の動作はブラッシング工程である。
ブラッシングの後に、ウエハ１０は、好ましくは、回転によるリンスと、そして、遠心力による乾燥が行われる。
図２，３を参照すると、異なる汚染量で故意に汚染させた異なる基板表面に本出願人がLDP（Light Point Defect）測定を行ったものである。
LDPはbright pointとも呼ばれる欠陥であり、光学的なLDP測定により検出することができる。
LDP測定はレーザ光源より放射され入射する光学的な波を表面に照射し、そして、光学検出器を用いて、表面上に存在するLDP欠陥により散乱される光を検出ことより成り立っている。
ウエハ１０の表面上の光の散乱はウエハ１０の表面上の残存粒子数と相関関係があり、従って、光散乱測定からこれら残存粒子数についての情報が得られる。
図２，３の曲線１，２，３，４はウエハ１０の表面上で行われたLDP測定によりプロットされたもので正方形又はダイヤモンド形状の点によりLDP測定結果がグラフとして示されている。
図２，３に示されるグラフの横軸が、ウエハ表面がブラッシングされる前に検出された残存粒子数を表している。
ブラッシングされる前には、測定がなされたウエハ表面の汚染量が高く、従って、多くの粒子が残存し、ウエハにより異なっていることが分かる。
図２，３に示されるグラフの縦軸が、ブラッシングされた後に検出された残存粒子数とブラッシングされる前に検出された残存粒子数との差を表している。
従って、縦軸の値０はブラッシング前後の残存粒子数が等しいことを意味する。
図２を参照すると、約０．０８マイクロメータより大きい残存粒子についてシリコンウエハ１０に対し測定が行われた。
曲線２はブラッシング後の残存粒子数を示しており、縦軸の値０と比較される。
従って、ウエハ表面上の汚染量が増大（即ち、横軸の値が高くなると）するに従い、ブラッシングによりより多くの残存粒子が除去され、その結果、ウエハ表面汚染が低減されることを曲線が示している。
一方、曲線１は超純水でウエハ１０を単にリンスした後に除去された粒子数に関する情報を示している。
単にリンスした場合に比べて数段ブラッシングがウエハ１０の表面を浄化することが分かる。
図３を参照すると、約０．２ミクロンの厚い酸化層で覆われたシリコンウエハ１０に対し測定が行われ、約０．１０マイクロメータより大きい残存粒子についてブラッシングがなされるものである。
ここでの結果は、曲線４がブラッシング後の測定結果を示し、曲線３がリンス後の測定結果を示しており、増幅率を除き、図２に示される固体シリコンウエハに対し行われた測定の結果と質的にほぼ同じであることが分かる。
これら測定と共に、本出願人は単なるリンスと比較したブラッシングの効果を、従ってこの発明の第一の目的が達成されたことを明らかにした。
これは、汚染された表面を有する層の厚みに関わらず事実である。
接着すべき２枚のウエハの二つの接着表面がブラッシングされた後、ブラッシングされた表面においてこれら２枚のウエハが互いに密に接触される。
従って、シリコンウエハ又は酸化されたウエハをブラッシングすることにより、大きな粒子を多量に除去することができ、その結果、ウエハを不良品としなければならない欠陥を避けることができる。
いかなる欠陥も無しに最終構造を得るには接着度が十分ではない場合ウエハは不良品とされる。
２枚のウエハはいかなる種類の処理のための中間工程をも介さずにブラッシング直後に効果的に接触される。
２枚のウエハは接着表面上の分子を結合することにより接着される。
付加的に、一つ乃至複数の接着層が接着すべき一つ又は両方の表面上に形成され、ある状態（温度、化学的処理、機械的処理等）においての接着特性を高める。
この（これらの）接着層はブラッシング前に形成され、好ましくは、ブラッシング前に行えるいかなる他の洗浄且つ又は活性技術の前に形成される。
これらの接着層は、例えば、（堆積又は熱酸化により形成された）ＳｉＯ２、又は、（例えば堆積により形成された）Ｓｉ３Ｎ４で形成することができる。
熱処理が効果的に施されて２枚のウエハを拘束する分子力（molecular force）を高める。
この熱処理はある所定温度又は複数所定温度で所定時間行われて接着効果を最適化し、そしてウエハ表面上のいかなる構造的欠陥をも防止する。
ウエハ表面上の水分子がＳｉ−ＯＨ結合を生じさせ、両ウエハ表面に近い部分で水分を拡散させるように熱が加えられる。
あるウエハの接着表面上のＳｉ−ＯＨ結合が他のウエハ表面上の水素結合と結合することにより、２枚のウエハを互いに接着させるのに充分なほど大きな結合力を２枚のウエハ間に生じさせる。
ウエハ接着後のさらなる処置としては、材料除去処理が効果的に行われて２枚のウエハの一枚の大部分を除去して第二ウエハに接着された残りの表面層のみをそのままにする（この表面層は、例えば、電子素子を受け入れるのに有効な層として、又は、一つ乃至複数の他の層を結晶成長させるための基板として用いることができる）。
この材料の除去を達成するために、そして第一の実施形態によれば、所謂エッチバックプロセスを行うことができ、これは背後からウエハをエッチングして表面層のみをそのままとするものである。
第二の実施形態によれば、機械的エネルギや熱的エネルギ、又はその他のいろんな形態のエネルギが加えられて第一ウエハ内に含まれる脆化領域での剥離を行い、第一ウエハから剥離された表面層に接着された第二ウエハのみを残す。
この脆化領域は、以下の二つの技術の一つを用いて、接着すべき第一ウエハ表面下の所定深さに、接着前そして洗浄処理と、ブラッシングを含む表面活性化の前に効果的に形成される。
水素イオン等の原子種を所定量と所定エネルギで注入する。
エピタキシーにより薄い層が形成される脆弱領域を多孔性とし、このアセンブリにより接着層がこの薄い層の表面であるウエハを形成する。
脆化領域が原子種注入により形成される場合は、接着後に加熱処理が効果的に施される。
接着表面間にＳｉ−Ｏ−Ｓｉ鎖の共有結合を形成して結合鎖を増強させるために、例えば、約５００°Ｃの温度で加熱処理又はアニールが実行される。
アニール前に、付加的に、加熱前処理又はアニール前処理が導入される。
材料除去工程後に、化学エッチング、犠牲的酸化、研磨、化学機械的平坦化ＣＭＰ、原子種照射、又は他のスムージング技術による表面仕上げが効果的に第二ウエハに接着された剥離層に施される。
剥離層に接着された第二ウエハから形成される最終構造はマイクロエレクトロニクス、光学、光電子の分野に用いられることを目的とする。
第二ウエハに接着された剥離層内に、例えば、素子を形成することができる。
従って、SOI(Silicon On Insulator), SGOI(Silicon-Germanium On Insulator), SOQ(Silicon On Quartz), GeOI(Germanium On Insulator)構造等のSeOI(Semiconductor On Insulator)構造や、III-V族に属する要素より成る合金が絶縁体上に形成でき、各々は、剥離層と第二ウエハとの間に挿入されたＳｉＯ２又はＳｉ３Ｎ４等の絶縁層を有する。
この絶縁層は、接着前、表面洗浄そして活性化工程の前に二つの表面の内の少なくとも一つの表面上に形成されたものである。一つの有利な場合では、その特別な構造が接着、加熱処理中に結合力を高め、その結果、（絶縁から遠い）接着層にさらなる機能を与える。
従って、トランジスタ並びにＭＥＭを非常に簡単に作ることができる。
この発明は半導体分野の各種材料、即ち、シリコン、シリコン−ゲルマニウム合金等、並びに、IV-IV、III-V、II-IV族の他の合金をも含むIV原子族に属する材料のウエハの表面処理に関するもので、例えば、ＳｉＯ２又はＳｉ３Ｎ４等の絶縁材料で形成された接着表面を用いることができる。
対象となる層への炭素の重量百分率が５０％より非常に少ないか等しい、そして、さらに、重量百分率が５％より少ないか等しいドーピング剤又は炭素等の他の要素をこの明細書に示された半導体層中に添加してもよい。
これらの合金は、２成分、３成分、４成分、又はさらに多くの成分を有してもよい。
例１：
図４、５を参照して、本出願人は、２枚のウエハの表面を一回のブラッシングを行った又は行わずに接触させ、そして最後にそれらを加熱した後の２枚のウエハの間の平均結合エネルギを測定した。
結合エネルギの測定は接着度とも関わるので、本出願人は接着度へのブラッシングの影響を明らかにした。
これらの測定を行うに際し、本出願人はW. P. Maszara (“Journal electrocchem. Soc”, vol 38, No. 1, p.341(1998))により提唱された接着強度を特性付ける精度の高い技術を用いた。
従って、図４を参照して、本出願人は、一組の接着されたウエハ１１と１２の一カ所乃至複数カ所そして接着界面１３に厚み５０のストリップを挿入した。
接着界面におけるストリップ上の界面１３の面にほぼ水平に局所的に力６０を加えて２枚のウエハ１１と１２との間の領域を部分的に分離させ、分離領域をある長さＬに渡って拡げさせ、この長さＬにおいては、ストリップにより部分的に分離した領域間を分離波が通過し、そして、そこで分離が止まり、従って２枚のウエハの間の結合エネルギについての情報が得られる。
従って、分離領域の長さＬが増すに従い結合エネルギが小さくなる。
結合エネルギと弾性変形を特徴付ける分離が平衡すると分離が終わる。
従って、分離領域の長さＬから平均結合エネルギが分かる。
正当性を立証するために結合エネルギ測定は十分に多くの回数行われ繰り返された。
各々の測定はお互い全く同じ方法で行われ、特に、同じストリップを用いて同じ力で同じ方向に接着ウエハの界面にストリップが挿入された。
これら測定の信頼性のために、接着度は基本的に２枚のウエハ間の結合エネルギによるもので、ウエハ間の残存粒子の存在により影響を受けるものではないことを確認することも重要である。
これが、本出願人が、結合エネルギ測定の前に接着すべきウエハの表面を効率良く洗浄したことの理由である。
図５は、縦軸に平方メートル毎の結合エネルギ（ジュール）の測定結果を示す。
コラム５はブラッシング後に測定した結合エネルギを示す。
コラム６はいかなるブラッシングも行わないで測定した結合エネルギを示す。
事前にブラッシングされなかった接着ウエハに比べて約２０％、ブラッシング自体によりウエハ間結合エネルギが増加することが分かる。
接着直前にウエハがブラッシングされたという事実により、ウエハ表面上に残存粒子が存在する又はしないに関わらず、結合が改善される。
接着すべきウエハのブラッシングが表面から多くの汚染物を除去し、そして、接着表面を活性化させるＳｉ−ＯＨ結合を活性化させるという事実が、通常、電気化学的に、そして、その結果、接着表面の結合力を著しく増大させる。
従って、本出願人は、ブラッシングによる接着すべき表面の洗浄効果を明らかにするのみならず、ブラッシングが結合エネルギを増加させたことも明らかにした。
ブラッシングによる表面活性化の可能性についての特別な技術的情報は接着すべき表面の処理プロセスにおけるブラッシングの重要性が再び考慮されることを意味する。
従来技術では、ブラッシングはウエハ表面に存在する粒子を洗浄するのに適用されるに過ぎなかったが、本出願人によりなされた測定から得られた技術的情報は、それは接着前のウエハ処理においてはるかに能動的な役割を有しえることを示唆している。
さらには、上述した技術（１）、（２）、（３）そして（４）等の他の洗浄且つ又は表面活性化を適用するのに比べて、ブラッシングは、通常より簡単で、よりシンプルで、そしてより経済的である。
従って、特にブラッシングは接着するためのウエハ処理の簡単で速い手段であるという事実により、ウエハ処理の最終プロセスでブラッシングを選択することが正当化され、一方で、いかなる中間待ち時間無しにブラッシング直後に結合が想定できるというような結合特性の改善が補償される。
さらには、ブラッシングは表面上では非常に穏やかな動作で、例えば、機械研磨又は積極的なエッチングを行った場合のような表面のダメージは殆ど又は全く無い。
ブラッシング動作を制御することは、接着すべきウエハ表面から材料を確実に除去する手段となる。
例２：図６を参照して、本出願人は、２枚のウエハの表面をプラズマ処理し、その後、結局ブラッシングし、その後、接触させ、そして最終的に加熱処理を行った後に、２枚のウエハ間の結合エネルギをいくつか測定した。
これらの測定はより多くのシリコンウエハのサンプルで行い、いくつかは酸化させ、他は酸化させなかったものである。
いくつかの清浄な表面を得るために、結束するウエハ表面を事前に、例えば、化学洗浄（CARO、オゾン、RCAや他の方法）、ブラッシング等の古典的な工程により清浄にした。
そしてウエハを約１００ｍＴの圧力のアルゴン雰囲気内でプラズマ処理した。
プラズマ処理後、あるウエハはブラッシングし、他はブラッシングしなかった。
ブラッシングの場合、プラズマ処理とブラッシングとの間に、脱イオン水室にウエハを浸すことより成る追加工程が導入される。
ブラッシングの追加工程の後、シリコンウエハのサンプルを酸化したウエハと接触させて接着させた。
このようにして得られた構造を約２００°Ｃで約２時間アニールした。
この構造において得られた結合エネルギは上述の例１と行われたものと同様な方法で測定された。
図６を参照して、本出願人は、プラズマ処理の後にブラッシングしたウエハとプラズマ処理の後にブラッシングしなかったウエハとの結合エネルギについて比較考察した。
図６を参照すると、測定結果がグラフで示されており、縦軸が平方メートルでの結合エネルギ（ミリジュール）で、そして、横軸がプラズマ処理中に用いた無線周波数（ＲＦ）の電力である。
プラズマによるこれら各種処理の期間は皆同じで互いに約３０秒である。
従って、本出願人は、結合エネルギ値に対するブラッシングの影響のみならず、結合エネルギに対するＲＦ電力の影響も示す。
曲線７はプラズマ処理と接着工程の間にブラッシングを導入した場合の結合エネルギの測定値を表している。
曲線８はプラズマ処理と接着工程の間にブラッシングを導入しなかった場合の結合エネルギの測定値を表している。
曲線７と８を比較すると、プラズマ処理と接着工程の間にブラッシングを導入すると、結果は多少ＲＦ電力に依存して変化しているが、印加されたＲＦ電力に応じて結合エネルギが約４０％増加したことが分かる。
比較してみると、例１の結果では、事前のプラズマ処理無しに接着工程の前にブラッシングを行ったものであるが、一回のブラッシングによる結合エネルギの増加は約２０％である。
従って、驚くべき事に、プラズマ処理と接着工程の間のブラッシングの影響による結合エネルギの増加は、接着工程直前に行った一回のブラッシング（事前のプラズマ処理無し）の影響による結合エネルギの増加の少なくとも２倍であることを本出願人は明らかにした。
本出願人は、このようにして、接着直前のブラッシング導入は、結合エネルギを増加させるのみならず、事前の洗浄処理且つ又は事前に行った活性化処理に依存してその値をも変化させることを示す。
この場合、プラズマ処理が接着すべき表面を活性化させるのに最も良い処理の一つであることを考慮して、本出願人は、プラズマ処理と、そして、接着前のブラッシングを組み合わせることにより、アルゴンプラズマ内で非常に高い結合エネルギ（ここでは最大約１４００ＬＪ/ｍ２）が得られることを示す。
接着直前で且つプラズマ処理直後にブラッシングを行うと、プラズマ処理のために選択されたＲＦ電力の結合エネルギに対する影響が少なくなるというさらなる効果も見られる。
所定の結合エネルギを得るには、広いＲＦ電力レンジの中からＲＦ電力を選択することができる。
ウエハ表面をブラッシングする装置を概略的に示す図である。 ブラッシングしない場合とした場合との固体シリコンウエハ表面の洗浄効果を比較するグラフである。 ブラッシングしない場合とした場合との酸化物で覆われたシリコンウエハ表面の洗浄効果を比較するグラフである。 ２枚のウエハ間の結合エネルギを測定する技術を示す図である。 接着前に接着表面をブラッシングした場合としない場合との２枚のウエハの二つの平均結合エネルギを比較するグラフである。 既にプラズマ処理と接着工程が施されたウエハ間で測定された結合エネルギであって、プラズマ処理と接着工程との間でブラッシングした場合としない場合との、プラズマ処理において選ばれたＲＦ電力の関数である結合エネルギを比較するグラフである。

Claims (22)

  1. マイクロエレクトロニクス、光学又は光電子での応用のために、二つの対応する接着表面で二枚のウエハを接着するプロセスであって、
    （ａ）少なくとも一つの接着表面を活性化させる工程と、
    （ｂ）前記接着表面を接触させる工程とを備え、
    工程（ａ）は前記接触すべき表面をブラッシングすることにより行われることを特徴とするプロセス。
  2. 工程（ａ）の前に、前記二つの接着表面の少なくとも一つの上に接着層を形成する工程を備えることを特徴とする請求項１に記載の二枚のウエハを接着するプロセス。
  3. 工程（ｃ）は結合鎖を増加させる加熱処理が工程（ｃ）と共に又は工程（ｃ）に続いて行われることを特徴とする請求項１又は２に記載の二枚のウエハを接着するプロセス。
  4. 工程（ａ）の前に、少なくとも一回の表面を洗浄且つ又は活性化させる工程を備えることを特徴とする請求項１乃至３いずれかに記載の二枚のウエハを接着するプロセス。
  5. 工程（ａ）の前に、ウエット洗浄工程が行われることを特徴とする請求項４に記載の二枚のウエハを接着するプロセス。
  6. ウエット洗浄は、オゾン、塩化水素酸、ＳＣ１、ＳＣ２，ＳＰＭの化学種の内の少なくとも一つを用いることを特徴とする請求項５に記載の二枚のウエハを接着するプロセス。
  7. 工程（ａ）の前に、ドライ洗浄工程が行われることを特徴とする請求項４乃至６いずれかに記載の二枚のウエハを接着するプロセス。
  8. ドライ洗浄はドライオゾンの基に行われることを特徴とする請求項７に記載の二枚のウエハを接着するプロセス。
  9. プラズマ処理表面活性化工程が工程（ａ）の前に行われることを特徴とする請求項４乃至８いずれかに記載の二枚のウエハを接着するプロセス。
  10. 化学機械研磨工程が工程（ａ）の前に行われることを特徴とする請求項４乃至９いずれかに記載の二枚のウエハを接着するプロセス。
  11. ドナーウエハに起因する半導体材料の層を剥離するプロセスであって、
    （ａ）薄い層の厚みにほぼ対応する前記ドナーウエハの所定深さに脆化領域を形成する工程と、
    （ｂ）ブラッシングにより、前記ドナーウエハ且つ又は受入れウエハの表面を活性化させる工程と、
    （ｃ）前記活性化された（複数の）表面において前記ドナーウエハと受入れウエハとを接着させる工程と、
    （ｄ）前記ドナーウエハから前記受入れウエハに接着された薄い層を剥離するためにエネルギを前記脆化領域に供給する工程とを備えたことを特徴とするプロセス。
  12. 工程（ａ）は、前記脆弱領域の深さにほぼ等しい深さに原子種を注入する又は前記脆化領域における層を多孔性とするという二つの技術の一つを用いて行われることを特徴とする請求項１１に記載の層を剥離するプロセス。
  13. 工程（ｂ）の前に、接着層が前記二つの接着表面の少なくとも一つの上に形成されることを特徴とする請求項１１又は１２に記載の層を剥離するプロセス。
  14. 過熱処理が前記ドナーウエハと前記受入れウエハとの間の接着に伴い又は後で行われて前記２枚のウエハ間の結合鎖を増加することを特徴とする請求項１１乃至１３いずれかに記載の層を剥離するプロセス。
  15. 工程（ａ）と工程（ｂ）との間に少なくとも一回の表面洗浄且つ又は活性化工程が行われることを特徴とする請求項１１乃至１４いずれかに記載の層を剥離するプロセス。
  16. 工程（ａ）と工程（ｂ）との間にウエット洗浄工程が行われることを特徴とする請求項１５に記載の層を剥離するプロセス。
  17. ウエット洗浄は、オゾン、塩化水素酸、ＳＣ１、ＳＣ２，ＳＰＭの化学種の内の少なくとも一つを用いることを特徴とする請求項１６に記載の層を剥離するプロセス。
  18. 工程（ａ）と工程（ｂ）との間にドライ洗浄工程が行われることを特徴とする請求項１５乃至１７いずれかに記載の層を剥離するプロセス。
  19. ドライ洗浄はドライオゾンの基に行われることを特徴とする請求項１８に記載の層を剥離するプロセス。
  20. プラズマ処理による表面活性化工程が工程（ａ）と工程（ｂ）との間に行われることを特徴とする請求項１５乃至１９いずれかに記載の層を剥離するプロセス。
  21. プラズマ処理による化学機械研磨工程が工程（ａ）と工程（ｂ）との間に行われることを特徴とする請求項１５乃至２０いずれかに記載の層を剥離するプロセス。
  22. silicon-on-insulator構造を作る請求項１１乃至２１いずれかに記載の層を剥離するプロセスの応用。
JP2004136254A 2003-04-29 2004-04-30 半導体ウエハの接着前表面処理 Expired - Lifetime JP4549726B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0305236A FR2854493B1 (fr) 2003-04-29 2003-04-29 Traitement par brossage d'une plaquette semiconductrice avant collage

Publications (3)

Publication Number Publication Date
JP2005142524A true JP2005142524A (ja) 2005-06-02
JP2005142524A5 JP2005142524A5 (ja) 2006-05-18
JP4549726B2 JP4549726B2 (ja) 2010-09-22

Family

ID=32982322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004136254A Expired - Lifetime JP4549726B2 (ja) 2003-04-29 2004-04-30 半導体ウエハの接着前表面処理

Country Status (3)

Country Link
EP (1) EP1473765B1 (ja)
JP (1) JP4549726B2 (ja)
FR (1) FR2854493B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091639A1 (ja) * 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2007214478A (ja) * 2006-02-13 2007-08-23 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
WO2007094233A1 (ja) * 2006-02-15 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007094232A1 (ja) * 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
WO2007094231A1 (ja) 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. 半導体基板の製造方法
JP2009536446A (ja) * 2006-09-07 2009-10-08 Ｎｅｃエレクトロニクス株式会社 半導体基板の製造方法及び半導体デバイスの製造方法
JP2011530826A (ja) * 2008-08-14 2011-12-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 埋め込み接地板を備えた半導体構造体の製造方法
US8821644B2 (en) 2007-11-13 2014-09-02 Tokyo Electron Limited Bevel/backside polymer removing method and device, substrate processing apparatus and storage medium
KR20220102764A (ko) * 2021-01-14 2022-07-21 (주)인터체크 스크러버를 이용한 레티클 세정장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919391B2 (en) * 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186938A (ja) * 1986-02-13 1987-08-15 Okazaki Seisakusho:Kk 固体の接合方法
JPS6437841A (en) * 1987-08-04 1989-02-08 Nec Corp Semiconductor wafer cleaner
JPH0246722A (ja) * 1988-08-09 1990-02-16 Nippon Soken Inc 半導体装置の製造方法
JPH02183510A (ja) * 1989-01-10 1990-07-18 Sony Corp 半導体用基板の製法
JPH04119626A (ja) * 1990-09-10 1992-04-21 Shin Etsu Handotai Co Ltd 接合ウェーハの製造方法
JPH06302486A (ja) * 1993-02-16 1994-10-28 Nippondenso Co Ltd ２つの材料の直接接合方法及び材料直接接合装置
JPH0845803A (ja) * 1994-05-26 1996-02-16 Mitsubishi Materials Corp 半導体素子用貼り合せシリコンウェーハの製造方法
JPH0878645A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186938A (ja) * 1986-02-13 1987-08-15 Okazaki Seisakusho:Kk 固体の接合方法
JPS6437841A (en) * 1987-08-04 1989-02-08 Nec Corp Semiconductor wafer cleaner
JPH0246722A (ja) * 1988-08-09 1990-02-16 Nippon Soken Inc 半導体装置の製造方法
JPH02183510A (ja) * 1989-01-10 1990-07-18 Sony Corp 半導体用基板の製法
JPH04119626A (ja) * 1990-09-10 1992-04-21 Shin Etsu Handotai Co Ltd 接合ウェーハの製造方法
JPH06302486A (ja) * 1993-02-16 1994-10-28 Nippondenso Co Ltd ２つの材料の直接接合方法及び材料直接接合装置
JPH0845803A (ja) * 1994-05-26 1996-02-16 Mitsubishi Materials Corp 半導体素子用貼り合せシリコンウェーハの製造方法
JPH0878645A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214304A (ja) * 2006-02-09 2007-08-23 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
WO2007091639A1 (ja) * 2006-02-09 2007-08-16 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
US7977209B2 (en) 2006-02-09 2011-07-12 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI substrate
JP2007214478A (ja) * 2006-02-13 2007-08-23 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
WO2007094230A1 (ja) * 2006-02-13 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2007220782A (ja) * 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007094233A1 (ja) * 2006-02-15 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007094232A1 (ja) * 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7833878B2 (en) 2006-02-16 2010-11-16 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI substrate
WO2007094231A1 (ja) 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. 半導体基板の製造方法
JP2009536446A (ja) * 2006-09-07 2009-10-08 Ｎｅｃエレクトロニクス株式会社 半導体基板の製造方法及び半導体デバイスの製造方法
US8821644B2 (en) 2007-11-13 2014-09-02 Tokyo Electron Limited Bevel/backside polymer removing method and device, substrate processing apparatus and storage medium
JP2011530826A (ja) * 2008-08-14 2011-12-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 埋め込み接地板を備えた半導体構造体の製造方法
US9214515B2 (en) 2008-08-14 2015-12-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for making a semiconductor structure with a buried ground plane
KR20220102764A (ko) * 2021-01-14 2022-07-21 (주)인터체크 스크러버를 이용한 레티클 세정장치 및 방법
KR102567863B1 (ko) 2021-01-14 2023-08-18 (주)인터체크 스크러버를 이용한 레티클 세정장치

Also Published As

Publication number Publication date
JP4549726B2 (ja) 2010-09-22
EP1473765A3 (fr) 2005-12-28
FR2854493A1 (fr) 2004-11-05
EP1473765A2 (fr) 2004-11-03
EP1473765B1 (fr) 2013-06-05
FR2854493B1 (fr) 2005-08-19

Similar Documents

Publication Publication Date Title
US7645392B2 (en) Methods for preparing a bonding surface of a semiconductor wafer
US10312217B2 (en) Method for low temperature bonding and bonded structure
US7235461B2 (en) Method for bonding semiconductor structures together
CN102047410B (zh) 直接结合方法中的氮-等离子体表面处理
JP4549726B2 (ja) 半導体ウエハの接着前表面処理
JP6643873B2 (ja) ２枚の基板を積層する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Ref document number: 4549726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term